TW201802698A - 積體電路、電子設備及資料傳輸方法 - Google Patents

積體電路、電子設備及資料傳輸方法 Download PDF

Info

Publication number
TW201802698A
TW201802698A TW106102390A TW106102390A TW201802698A TW 201802698 A TW201802698 A TW 201802698A TW 106102390 A TW106102390 A TW 106102390A TW 106102390 A TW106102390 A TW 106102390A TW 201802698 A TW201802698 A TW 201802698A
Authority
TW
Taiwan
Prior art keywords
printed circuit
circuit board
wafer
conductive traces
conductive
Prior art date
Application number
TW106102390A
Other languages
English (en)
Other versions
TWI647572B (zh
Inventor
張峻瑋
陳尚斌
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/408,683 external-priority patent/US10037952B2/en
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201802698A publication Critical patent/TW201802698A/zh
Application granted granted Critical
Publication of TWI647572B publication Critical patent/TWI647572B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/32—Reducing cross-talk, e.g. by compensating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10212—Programmable component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明提供集成電路。該集成電路包括控制電路，耦接於印刷電路板的多個導電軌跡的多個個針；以及耦接於該多個針的多個驅動單元。該控制電路根據需被傳輸的資料提供多個控制信號。該驅動單元被劃分為多個第一驅動單元和第二驅動單元。根據該多個控制信號，第一驅動單元通過相應的針給和該印刷電路板的相應的導電軌跡給印刷電路板的存儲器設備提供該資料，第二驅動單元通過相應的針給印刷電路板的相應的導電軌跡提供恆定電壓。其中，對應所述多個第二驅動單元的多個導電軌跡彼此之間被對應所述多個第一驅動單元的多個導電軌跡隔開。

Description

積體電路、電子設備及資料傳輸方法
本發明係有關於電學領域，特別係有關於積體電路、電子設備及資料傳輸方法。
在電子設備中，印刷電路板(Printed Circuit Board，PCB)使用非導電核心基板上疊加的金屬板上蝕刻形成的導電軌跡(例如，信號軌跡或接地軌跡)或導電路徑物理地支援和電性地連接多個電子元件。近年來，半導體晶片封裝設計要求更多的輸入/輸出連接來實現多功能，以及要求更多的存儲晶片。這樣的要求使印刷電路板製造商在減小導電軌跡的寬度和空間方面面臨巨大壓力，或者將導致印刷電路板的層數的增加。用於傳輸對應相同功能的信號的導電軌跡需要以相同的方式排布和配置在印刷電路板上。例如，用於傳輸記憶體的位址/資料匯流排的導電軌跡需要平行地排布和配置，並且導電軌跡之間的間隙需要很小。但是，印刷電路板上相鄰導電軌跡之間可能產生串擾的問題，特別是在高信號速率應用中。因此，該串擾問題可能對導電軌跡中傳輸的信號造成不利的影響，並最終影響印刷電路板所支援的電子元件的信號接收情況。
因此，期望優化導電軌跡的排布以避免電子設備的印刷電路板上的串擾問題。
本發明提供積體電路、電子設備及資料傳輸方法。可在不增加印刷電路板佈局成本的情形下，避免通過印刷電路板的導電軌跡傳輸資料時的串擾問題。
本發明實施例所提供的一種積體電路，可包括：控制電路，用於根據將被傳輸的資料提供多個控制信號；多個針，耦接於印刷電路板的多個導電軌跡；以及多個驅動單元，通過所述多個針耦接於所述印刷電路板的所述多個導電軌跡，其中，所述多個驅動單元分為多個第一驅動單元和多個第二驅動單元，且根據所述多個控制信號，所述多個第一驅動單元用於通過相應的針和所述印刷電路板的相應的導電軌跡提供所述資料至存放裝置，所述多個第二驅動單元用於通過相應的針提供至少一個恒定電壓或遮罩圖案至相應的導電軌跡；其中，對應所述多個第二驅動單元的多個導電軌跡彼此之間被對應所述多個第一驅動單元的多個導電軌跡隔開。
本發明實施例所提供的另一種積體電路，可包括：控制電路，用於根據將被傳輸的資料和有關於所述印刷電路板的存放裝置的針資訊提供多個控制信號；多個針，耦接於所述印刷電路板的多個導電軌跡；以及多個驅動單元，通過所述多個針耦接於所述印刷電路板的所述多個導電軌跡；其中，當所述針資訊指示所述存放裝置為第一存放裝置，所述多個控制信號控制所述多個驅動單元通過所述多個針將所述資料提供給 所述印刷電路板的所述多個導電軌跡；其中，當所述針資訊指示所述存放裝置為第二存放裝置，所述多個控制信號控制所述多個驅動單元中的一部分驅動單元通過對應的針將所述資料提供給所述印刷電路板的相應的導電軌跡，並控制所述多個驅動單元中的另一部分驅動單元通過對應的針將至少一個恒定電壓或遮罩圖案提供給所述印刷電路板的相應的導電軌跡；其中，第一存放裝置的針數大於所述第二存放裝置的針數。
本發明實施例所提供的另一種電子設備，可包括：印刷電路板，包括多個導電軌跡，其中所述多個導電軌跡分為多個第一導電軌跡和多個第二導電軌跡；安裝在所述印刷電路板上的第一晶片；以及安裝在所述印刷電路板上的第二晶片，其中，所述第二晶片通過所述多個第一導電軌跡耦接於所述第一晶片；其中，所述第一晶片包括：多個針，耦接於所述印刷電路板的所述多個第一導電軌跡和所述第二導電軌跡；控制電路，根據將被傳輸至所述第二晶片的所述資料提供多個控制信號；以及耦接於所述多個針的多個驅動單元；其中，所述多個控制信號控制耦接於與所述印刷電路板的所述多個第一導電軌跡對應的多個針的多個驅動單元將所述資料提供給所述第二晶片，並控制耦接於與所述印刷電路板的所述多個第二導電軌跡對應的多個針的多個驅動單元提供至少一個恒定電壓或遮罩圖案給所述印刷電路板。
本發明實施例所提供的另一種在電子設備中通過印刷電路板上的多個第一導電軌跡將資料從第一進行傳輸至第二晶片的方法，可包括：用於根據將被傳輸的資料和與所述 第二晶片相關的針資訊提供多個控制信號；所述第一晶片控制多個第一驅動單元通過所述印刷電路板的所述多個第一導電軌跡將所述資料提供至所述第二晶片；所述第一晶片控制多個第二驅動單元通過所述印刷電路板的多個第二導電軌跡提供至少一個恒定電壓或遮罩圖案至所述印刷電路板；其中，在所述印刷電路板上，所述多個第一導電軌跡與所述第二晶片電連接，所述多個第二導電軌跡不與所述第二晶片電連接；其中，在所述印刷電路板上，所述多個第二導電軌跡中的每一個被多個所述第一導電軌跡包圍。
本發明實施例所提供的上述積體電路、電子設備及資料傳輸方法中，通過印刷電路板上不用傳輸資料的導電軌跡提供至少一個恒定電壓或遮罩圖案至所述印刷電路板，由此，可在不增加印刷電路板佈局成本的情形下，避免通過印刷電路板的導電軌跡傳輸資料時的串擾問題。
100，300，700‧‧‧電子設備
110，210，310‧‧‧第一晶片
120，220，320，320A，720‧‧‧印刷電路板
130，230，330，730‧‧‧第二晶片
1901-190x，204A，240B，340，7901-790x‧‧‧導電軌跡
140‧‧‧輸出模組
1501-150x，1701-170x，7701-770n‧‧‧針
160‧‧‧控制電路
DU1-DUx‧‧‧驅動單元
M1，M2‧‧‧電晶體
180，780‧‧‧輸入模組
RU1-RUx，RU1-RUn‧‧‧接收單元
Ctrl1-Ctrlx‧‧‧控制信號
INFOpin‧‧‧針資訊
ST‧‧‧信號軌跡
315，335‧‧‧凸塊
360‧‧‧佈局範圍
510‧‧‧印刷電路板的第一層
520‧‧‧印刷電路板的第二層
530‧‧‧印刷電路板的第三層
410‧‧‧貫穿孔
GT‧‧‧防護軌跡
S610-S640，S910-S940‧‧‧步驟
通過閱讀後續的詳細描述和實施例可以更全面地理解本發明，該實施例參照附圖給出，其中：第1圖根據本發明的一個實施例示出電子設備100。
第2A圖根據本發明的一個實施例示出第一晶片210和第二晶片230之間的多個導電軌跡240A在印刷電路板220上的排布的一個實施例。
第2B圖根據本發明的一個實施例示出第一晶片210和第二晶片230之間的多個導電軌跡240B在印刷電路板220上的排布的一個實施例。
第3圖根據本發明的另一個實施例示出電子設備300的俯視圖。
第4A圖~第4C圖描述了第一晶片310的凸塊315和導電軌跡340的佈局範圍。
第5A圖根據本發明的一個實施例示出沿第3圖的A-A’進行剖面的一個剖面圖，該剖面圖示出作為示例的印刷電路板320A的導電軌跡340的佈局。
第5B圖根據本發明的一個實施例示出沿第3圖的A-A’進行剖面的一個剖面圖，該剖面圖示出作為示例的印刷電路板320B的導電軌跡340的佈局。
第5C圖根據本發明的一個實施例示出沿第3圖的A-A’進行剖面的一個剖面圖，該剖面圖示出作為示例的印刷電路板320C的導電軌跡340的佈局。
第6圖示出在電子設備(例如，第1圖的100或第3圖的300)中，通過印刷電路板的多個導電軌跡將資料從第一晶片傳輸至第二晶片的方法流程。
第7圖根據本發明的另一個實施例示出電子設備700。
第8圖根據本發明的一個實施例示出第7圖中的印刷電路板720上第一晶片110和第二晶片730之間的導電軌跡7901-790x。
第9圖示出在電子設備中通過印刷電路板的多個導電軌跡將資料從第一晶片傳輸至第二晶片的方法流程圖。
以下描述為本發明實施的較佳實施例。以下實施例 僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域技術人員應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。本發明的範圍應當參考后附的申請專利範圍來確定。本發明中使用的術語“元件”、“系統”和“裝置”可以是與電腦相關的實體，其中，該電腦可以是硬體、軟體、或硬體和軟體的結合。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於...”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
第1圖根據本發明的一個實施例示出電子設備100。電子設備100包括第一晶片110、印刷電路板120以及第二晶片130，其中，第一晶片110和第二晶片130安裝在印刷電路板120上。第一晶片110為可訪問不同類型的存放裝置的控制器。在本實施例中，第一晶片110操作在普通模式(normal mode)下，針(pin)信號INFOpin指示第二晶片130為雙倍數據速率類型III(Double Data Rate Type III，DDR3)記憶體。在所述普通模式下，第一晶片110可通過印刷電路板120的多個導電軌跡1901-190x以單一的(single)資料速率將資料傳輸至第二晶片130。第一晶片110包括輸出模組140、多個針 1501-150x以及控制電路160。控制電路接收將提供給第二晶片130的資料Dout和有關於第二晶片130的針配置的針資訊INFOpin，並根據所述資料Dout和所述針資訊INFOpin提供多個控制信號Ctrl1-Ctrlx至第二晶片130。在一些實施例中，所述資料Dout和所述針資訊INFOpin從第一晶片110內部的電路(例如，記憶體，處理器或其他功能電路)或者外部的設備獲得。輸出模組140包括多個驅動單元DU1-DUx，每一個驅動單元的輸出耦接於第一晶片110的相應的針。例如，驅動單元DU1的輸出耦接於第一晶片110的針1501，驅動單元DU2的輸出耦接於第一晶片的針1502，以此類推。在本實施例中，驅動單元DU1-DUx中的每一個具有相同的電路和結構。以驅動單元DUn為例，驅動單元DUn包括P溝道金屬氧化物半導體(Positive Channel Metal Oxide Semiconductor，PMOS)電晶體M1和N溝通金屬氧化物半導體(N-Mental-Oxide-Semiconductor，NMOS)電晶體M2。PMOS電晶體M1耦接於電源電壓VDD和針150n之間，且由對應於控制信號Ctrln的信號PUBn控制。NMOS電晶體M2耦接於接地端GND和針150n之間，且由PUBn信號的相反信號PDn控制。在控制信號Ctrln的控制下，驅動單元DUn可通過印刷電路板120的導電軌跡190n將資料Dout的1比特資料提供給第二晶片130。在一些實施例中，PMOS電晶體M1由並聯連接的多個PMOS電晶體構成，NMOS電晶體M2由並聯連接的多個NMOS電晶體構成。
在第1圖中，第二晶片130包括輸入模組180和多個針1701-170x，其中，輸入模組180包括多個接收單元 RU1-RUx。每一個接收單元RU1-RUx通過第二晶片130的相應針耦接於印刷電路板120對應的導電軌跡，並用於接收對應的導電軌跡中傳輸的信號。例如，接收單元RU1通過第二晶片130的針1701耦接於印刷電路板120的導電軌跡1901，接收單元RU2通過第二晶片130的針1702耦接於印刷電路板120的導電軌跡1902，以此類推。在接收所述信號之後，輸入模組180用於根據所述接收的信號提供輸入資料Din用於後續的處理。
在一些實施例中，第一晶片110用於在普通模式下以第一傳輸速率R1提供資料Dout，在高速模式下以第二傳輸速率R2提供所述資料Dout，其中，所述第二傳輸速率R2大於所述第一傳輸速率R1。在一些實施例中，第二傳輸速率R2為第一傳輸速率R1的兩倍。由於第二傳輸速率R2大於第一傳輸速率R1，因此，在所述高速模式下每秒被傳輸的比特數多於所述普通模式下每秒被傳輸的比特數，進而在所述高速模式下，第一晶片110可使用更少的驅動單元和印刷電路板上更少的導電軌跡來傳輸資料Dout。例如，當第一晶片110操作于普通模式，所有的驅動單元DU1-DUx被用於提供所述資料Dout。而當第一晶片110操作於高速模式，根據控制信號Ctrl1-Ctrlx，從驅動單元DU1-DUx選擇一部分驅動單元用於提供所述資料Dout，餘下的驅動單元用於提供至少一個特定的遮罩圖案來形成用於與選擇的驅動單元對應的信號軌跡(Signal Traces，ST)的防護軌跡(Guard Trace，GT)。所述特定遮罩圖案由接地信號、電源信號或隨機信號中的任一種形成。對於第二晶片 130，所述遮罩圖案為無效的資料，因此，第二晶片130將忽略該遮罩圖案。接下來將介紹防護軌跡和信號軌跡的排布。
第2A圖根據本發明的一個實施例示出第一晶片210和第二晶片230之間的多個導電軌跡240A在印刷電路板220上的排布的一個實施例。為了簡化描述，在第2A圖中將省略第一晶片210和第二晶片230的針。在本實施例中，第一晶片210操作在普通模式，且導電軌跡240A設置在印刷電路板220的同一層上，例如，印刷電路板220的頂層。如前所述，在所述普通模式下，第一晶片210的驅動單元DU1-DUx均用於提供所述資料Dout，因此所有的導電軌跡240A均作用為信號軌跡ST用於傳輸資料Dout至第二晶片230。
第2B圖根據本發明的一個實施例示出第一晶片210和第二晶片230之間的多個導電軌跡240B在印刷電路板220上的排布的一個實施例。為了簡化描述，在第2B圖中將省略第一晶片210和第二晶片230的針。在本實施例中，第一晶片210操作在高速模式，且導電軌跡240B設置在印刷電路板220的同一層上，例如，印刷電路板220的頂層。如前所述，在所述高速模式下，第一晶片210的驅動單元DU1-DUx中的一部分單元被選擇用於提供所述資料Dout，也即，並非所有的驅動單元DU1-DUx均用於提供所述資料Dout。進一步，未被選擇的驅動單元用於提供至少一個遮罩圖案。所述特定遮罩圖案由接地信號、電源信號或隨機信號中的任一種形成。例如，驅動單元DU2-DU3，DU5-DU6，DU8-DU9被選擇用來提供所述資料Dout，因此，與選擇的驅動單元對應的導電軌跡240B作用為 信號軌跡ST用於傳輸所述資料Dout至第二晶片230。進一步，未被選擇的驅動單元DU1，DU3，DU7以及DU10用於提供至少一個遮罩圖案，因此，與未選擇的驅動單元對應的導電軌跡240B作用為防護軌跡GT用於減少通過信號軌跡ST傳輸資料Dout時的串擾。需要注意的是，在第2B圖中防護軌跡GT彼此之間由多個信號軌跡隔開。進一步，每個防護軌跡GT傳輸的遮罩圖案可相同或者不同。需要注意的是，在第2B圖中，防護軌跡GT的數量小於信號軌跡ST的數量。
通常，在獲得系統說明和要求之後，在印刷電路板上實施多個遮罩線來減少串擾問題，其中，所述遮罩線固定地路由在印刷電路板上並嵌入所述印刷電路板上的設備之間的導電軌跡中。通常，遮罩線耦接於印刷電路板的接地端。與傳統的遮罩線相比，第2B圖的防護軌跡GT將不會佔用印刷電路板220上額外的面積，也即，防護軌跡GT為印刷電路板220上已經存在的未使用的信號軌跡，也即，未使用的信號軌跡ST將被用作防護軌跡GT。特別地，不會有額外的遮罩線固定地路由並嵌入到印刷電路板上的導電軌跡240B中，因此，減小了印刷電路板220的佈局大小(layout size)。此外，導電軌跡240B的排布根據第一晶片210的驅動單元DU1-DUx確定。其中，第一晶片210的控制電路(例如，第1圖的控制電路160)根據資料Dout控制驅動單元DU1-DUx的輸出。第一晶片210的控制電路可根據實際的應用通過驅動單元DU1-DUx改變導電軌跡240B的排布。此外，防護軌跡可減小影響第一晶片210和第二晶片230之間的信號的電雜訊，例如，避免在 印刷電路板220上的導電軌跡240B中形成信號電流回路。在傳統的設計流程中，遮罩設計事先根據系統說明被動地被安排。而在本發明中，第一晶片210和第二晶片230之間的互連可事先被安排，並且在系統說明確定之前，互連的信號的佈局可被最小化。接著，根據系統說明的速度，遮罩圖案被修改，因此獲得最佳的電性能。此外，用於佈局的研發成本也被降低。
第3圖根據本發明的另一個實施例示出電子設備300的俯視圖。電子設備300包括第一晶片310、印刷電路板320、第二晶片330以及位於第一晶片310和第二晶片330之間的導電軌跡340。使用倒裝技術，通過多個凸塊315將第一晶片310安裝到印刷電路板320上，通過多個凸塊335將第二晶片330安裝到印刷電路板320上。此外，第一晶片310包括用於將資料Dout傳輸至第二晶片330的多個驅動單元(例如，第1圖中的驅動單元DU1-DUx)，其中，每一個驅動單元通過對應的凸塊315耦接至單個導電軌跡340。如前所述，在普通模式下，第一晶片310的所有的驅動單元均用於以第一傳輸速率R1提供資料Dout。此外，在高速模式下，上述驅動單元中的一部分被選擇用於以第二傳輸速率R2提供資料Dout，而未被選擇的剩下的驅動單元用於提供至少一個特定的遮罩圖案。其中，第二傳輸速率R2大於第一傳輸速率R1。在本實施例中，導電軌跡340設置在印刷電路板320的不同層中，並耦接於第一晶片310的凸塊315和第二晶片330的凸塊335之間。
第4A圖-第4C圖描述了第一晶片310的凸塊315和導電軌跡340的佈局範圍(標記為360)。第4A圖示出第3 圖中的印刷電路板320上的第一層510(例如，頂層)的佈局；第4B圖示出第3圖中的印刷電路板320上的位於第一層510下面的第二層520的佈局；第4C圖示出第3圖中的印刷電路板320上的位於第二層520下面的第三層530的佈局。請同時參考第3圖、第4A圖-第4C圖，導電軌跡340通過印刷電路板320的多個貫穿孔410和第一晶片310的多個凸塊315耦接第一晶片310。
第5A圖根據本發明的一個實施例示出沿第3圖的A-A’進行剖面的一個剖面圖，該剖面圖示出作為示例的印刷電路板320A的導電軌跡340的佈局。請同時參考第3圖和第5A圖，在本實施例中，第一晶片310操作于普通模式。如前所述，在普通模式下，第一晶片310的所有的驅動單元均用於提供資料Dout，因此，設置在印刷電路板320的第一層510、第二層520以及第三層530上的所有的導電軌跡340均作用為信號軌跡ST用於傳輸資料Dout至第二晶片330。
第5B圖根據本發明的一個實施例示出沿第3圖的A-A’進行剖面的一個剖面圖，該剖面圖示出作為示例的印刷電路板320B的導電軌跡340的佈局。請同時參考第3圖和第5B圖，在本實施例中，第一晶片310操作於高速模式。如前所述，在高速模式下，第一晶片310的一部分驅動單元被選擇用於提供資料Dout，也即，並非第一晶片310的所有的驅動單元均用於提供資料Dout。此外，未被選擇的驅動單元用於提供至少一個遮罩圖案。所述特定遮罩圖案由接地信號、電源信號或隨機信號中的任一種形成。在本實施例中，印刷電路板320B的第 一層510中的中間的導電軌跡340作用為防護軌跡GT，而印刷電路板320B的第一層510中的其他導電軌跡340為信號軌跡ST用於傳輸資料Dout的相應比特信號至第二晶片330。此外，印刷電路板320B的第二層520中的最外面的導電軌跡340作用為防護軌跡GT，而印刷電路板320B的第二層520中的其他導電軌跡340為信號軌跡ST用於傳輸資料Dout的相應比特信號至第二晶片330。進一步，印刷電路板320B的第三層510中導電軌跡340均作用為信號軌跡ST用於傳輸資料Dout的相應比特信號至第二晶片330。在本實施例中，每一個防護軌跡GT可提供遮罩範圍550用於減少通過鄰近該防護軌跡GT的信號軌跡ST(也即，防護軌跡GT被信號軌跡ST包圍)傳輸資料Dout時的干擾。因此，對於信號軌跡ST而言，串擾被降低了。需要注意的是，在第5B圖中，防護軌跡GT彼此通過信號軌跡ST隔開。此外，每一個防護軌跡GT所傳輸的遮罩圖案可相同或者不同。與傳統的遮罩線相比，第5B圖的防護軌跡GT將不會佔用印刷電路板320B上的額外的面積，也即，不使用的導電軌跡將被用作防護軌跡GT。特別地，不會有額外的遮罩線固定地路由並嵌入到印刷電路板320B的導電軌跡340中，因此，減小了印刷電路板320B的佈局大小。進一步，導電軌跡340的排布根據第一晶片310的驅動單元通過凸塊315的輸出來確定，而驅動單元的輸出受第一晶片310的控制電路控制，例如，第1圖中的控制電路160。第一晶片310的控制電路可根據實際的應用通過驅動單元改變導電軌跡340的排布。此外，防護軌跡GT可減小電雜訊對印刷電路板320B 上的信號的影響。需要注意的是，印刷電路板320的每一層中的導電軌跡340的排布可調換。例如，在一個實施例中，印刷電路板320B的第一層510的最外面的導電軌跡340可為防護軌跡GT，第一層510中的其他導電軌跡340可為信號軌跡ST。此外，印刷電路板320B的第二層520的中間的導電軌跡340可為防護軌跡GT，第二層520中的其他導電軌跡340可為信號軌跡ST。此外，在第5B圖中，防護軌跡GT的數量小於信號軌跡ST的數量。
第5C圖根據本發明的一個實施例示出沿第3圖的A-A’進行剖面的一個剖面圖，該剖面圖示出作為示例的印刷電路板320C的導電軌跡340的佈局。請同時參考第3圖和第5C圖，在本實施例中，第一晶片310操作於高速模式。與第5B圖相比，第5C圖中印刷電路板320C上的第二層520中的導電軌跡340的排布與第5B圖中印刷電路板320B上的第二層520的導電軌跡340的排布不同。在第5C圖中，印刷電路板320C的第二層520中中間的導電軌跡340和最外邊的導電軌跡340為用於傳輸資料Dout的相應比特信號至第二晶片330的信號軌跡ST，第二層520中的其他導電軌跡340作用為防護軌跡GT。在本實施例中，每一個防護軌跡GT可提供遮罩範圍550用於減少通過鄰近該防護軌跡GT的信號軌跡ST(也即，防護軌跡GT被信號軌跡ST包圍)傳輸資料Dout時的干擾。如前所述，防護軌跡GT彼此之間通過信號軌跡ST隔開。此外，每一個防護軌跡GT傳輸的遮罩圖案可相同或者不同。需要注意的是，印刷電路板320C的每一個層中的導電軌跡也可被調換。 此外，在第5C圖中，防護軌跡GT的數量小於信號軌跡ST的數量。
第6圖示出在電子設備(例如，第1圖的100或第3圖的300)中，通過印刷電路板的多個導電軌跡將資料從第一晶片傳輸至第二晶片的方法流程。在所述電子設備中，所述第一晶片和所述第二晶片安裝在所述印刷電路板上。
首先，在步驟S610，所述第一晶片的控制電路根據將被傳輸至所述第二晶片的資料提供多個控制信號。
接著，在步驟S620，判斷所述第一晶片操作於哪一個模式。
在步驟S630，當所述第一晶片操作在普通模式，所述第一晶片的多個驅動單元受所述控制信號的控制，使用所述印刷電路板的導電軌跡按照第一傳輸速率輸出所述資料。
在步驟S640，當所述第一晶片操作在高速模式，根據所述控制信號將所述第一晶片的驅動單元分為兩組，其中，第一組驅動單元用於通過所述印刷電路板的信號軌跡ST按照第二傳輸速率輸出所述資料，第二組驅動單元用於通過所述印刷電路板的防護軌跡GT按照第二傳輸速率輸出至少一個特定的遮罩圖案。所述特定遮罩圖案由接地信號、電源信號或隨機信號中的任一種形成。在一個實施例中，每一個防護軌跡GT由印刷電路板上的多個信號軌跡ST包圍。此外，防護軌跡GT彼此之間通過信號軌跡ST隔開。
根據本發明實施例，第一晶片的控制單元可通過所述第一晶片的驅動單元控制所述第一晶片和第二晶片之間的 導電軌跡的排布以將資料Dout傳輸至所述第二晶片。在普通模式下，所有的導電軌跡均用於向所述第二晶片提供所述資料Dout。在高速模式下，驅動單元中的一部分被選擇用於提供所述資料Dout，而剩餘的驅動單元用於提供至少一個特定的遮罩圖案，其中，所述特定遮罩圖案由接地信號、電源信號或隨機信號中的任一種形成。此外，耦接於所述被選擇的驅動單元的導電軌跡作用為印刷電路板上的信號軌跡ST，耦接於所述剩餘的驅動單元的導電軌跡作用為印刷電路板上的防護軌跡GT。根據本發明，沒有遮罩線固定地路由並嵌入至印刷電路板上的第一晶片和第二晶片之間的導電軌跡中。
進一步，在一個實施例中，無論使用的是普通模式還是高速模式，未被使用的導電軌跡均可被用作防護軌跡GT，以便為鄰近的信號軌跡ST提供遮罩範圍。因此，沒有額外的遮罩線固定地路由並嵌入至印刷電路板上的信號軌跡ST中，由此減小了印刷電路板的佈局大小。此外，導電軌跡的排布由第一晶片的驅動單元的凸塊或針的輸出確定，其中，所述驅動單元的輸出由第一晶片的控制電路控制。所述第一晶片的控制電路可根據實際的應用通過驅動單元改變導電軌跡的排布，由此增加了設計的靈活性。
第7圖根據本發明的另一個實施例示出電子設備700。電子設備700包括第一晶片110、印刷電路板720以及第二晶片730，其中，第一晶片110和第二晶片730安裝在印刷電路板720上。在本實施例中，第一晶片110操作於高速模式下，針資訊INFOpin表明第二晶片730為低功率雙倍數據速率 類型III(LPDDR3)記憶體。在高速模式下，第一晶片110可通過印刷電路板720的多個導電軌跡7901-790x以雙倍數據速率將資料傳輸至第二晶片730。通常，LPDDR3記憶體的針數(也即，針的數量)少於DDR3的針數。如前所述，第一晶片110包括輸出模組140、多個針1501-150x以及控制電路160。控制電路接收將被提供至第二晶片730的資料Dout和有關於第二晶片730的針配置的針資訊INFOpin，並根據所述資料Dout和所述針資訊INFOpin提供多個控制信號Ctrl1-Ctrlx至第二晶片730。在一些實施例中，資料Dout和所述針資訊INFOpin從第一晶片110中的一個電路(例如，記憶體、處理器或其他功能電路)或者從第一晶片110外部的一個電路獲得。輸出模組140包括多個驅動單元DU1-DUx，其中，每個驅動單元的輸出耦接於第一晶片110的相應的針。在本實施例中，驅動單元DU1-DUx具有相同的電路和結構。此外，根據相應的控制信號，每一個驅動單元可選擇性地提供資料Dout的1比特資料或者一個恒定的電壓至印刷電路板720的相應的導電軌跡。例如，根據控制信號Ctrl1，驅動單元DU1可提供資料Dout的1比特資料至印刷電路板720的導電軌跡7901。此外，例如，根據控制信號Ctrln，驅動單元DUn可提供恒定電壓至印刷電路板720的導電軌跡790x。
在第7圖中，第二晶片730包括輸入模組780和多個針7701-770n，其中，輸入模組780包括多個接收單元RU1-RUn。每一個接收單元RU1-RUn通過第二晶片730的相應針耦接於印刷電路板720的相應導電軌跡，用於接收所述相應 的導電軌跡中傳輸的信號。例如，接收單元RU1通過第二晶片730的針7701耦接於印刷電路板720的導電軌跡7901，接收單元RU2通過第二晶片730的針7702耦接於印刷電路板720的導電軌跡7902。需要注意的是，第二晶片730的針7701-770n的數量小於第一晶片110的針1501-150x的數量，也即，n<x。因此，第二晶片730的接收單元RU1-RUn的數量小於第一晶片110的接收單元DU1-DUx的數量。在接收所述信號之後，輸入模組780可根據接收的信號提供輸入資料Din用於後續處理。
第8圖根據本發明的一個實施例示出第7圖中的印刷電路板720上第一晶片110和第二晶片730之間的導電軌跡7901-790x。為了簡化描述，第8圖中將省略第一晶片110和第二晶片730的針。在本實施例中，導電軌跡7901-790x設置在印刷電路板720的同一層，例如，印刷電路板720的頂層。在一些實施例中，導電軌跡7901-790x可設置在印刷電路板720的不同層。如前所述，根據控制信號Ctrl1-Ctrlx，從驅動單元DU1-DUx選擇一部分驅動單元用於提供所述資料Dout，也即，並非所有的驅動單元DU1-DUx均用於提供所述資料Dout。此外，未被選擇的驅動單元用於提供至少一個恒定的電壓，且所述恒定的電壓可為接地電壓、電源電壓VDD或接地電壓和電源電壓之間的一個中間電壓，例如，電源電壓的二分之一(VDD/2)、三分之一(VDD/3)、四分之一(VDD/4)，以此類推。在一些實施例中，未被選擇的驅動單元用於提供各種各樣的恒定電壓。需要注意的是，根據實際的應用確定恒定電壓。此外，根據第二晶片730的針資訊INFOpin，驅動單元DU1， DU3，DU5-8，DU10，...，DUx被選擇用於提供資料Dout，因此，印刷電路板720上對應被選擇的驅動單元的導電軌跡作用為信號軌跡ST用於將資料Dout傳輸至第二晶片730。此外，未被選擇的驅動單元DU2，DU4以及DU9將用於提供至少一個恒定電壓，因此，對應未被選擇的驅動單元的導電軌跡作用為防護軌跡GT用於減少通過信號軌跡ST傳輸資料Dout時的串擾。需要注意的是，印刷電路板720上對應被選擇的驅動單元DU1，DU3，DU5-8，DU10，...，DUx的導電軌跡電連接至印刷電路板720上的第二晶片730。此外，印刷電路板720上對應未被選擇的驅動單元DU2，DU4以及DU9的導電軌跡未電連接至印刷電路板720上的第二晶片730，也即，印刷電路板720上對應未被選擇的驅動單元DU2，DU4以及DU9的導電軌跡未耦接於第二晶片730。在第8圖中，防護軌跡GT彼此之間被信號軌跡ST隔開。此外，每一個防護軌跡GT中傳輸的恒定電壓可相同或者不同。需要注意的是，在第8圖中防護軌跡GT的數量小於信號軌跡ST的數量。在一些實施例中，在印刷電路板720上，每一個防護軌跡GT由多個信號軌跡ST包圍。在一些實施例中，信號軌跡ST用於傳輸關鍵信號，例如，晶片選擇(Chip Select，CS)信號、命令/位址(CA)信號等，且每一個信號軌跡ST彼此之間被防護軌跡GT隔開。在一些實施例中，印刷電路板720可進一步包括其他可用于提供恒定電壓給相應的防護軌跡GT。
通常，在獲得系統說明和要求之後，在印刷電路板上實施多個遮罩線來減少串擾問題，其中，所述遮罩線固定地 路由在印刷電路板上並嵌入所述印刷電路板上的設備之間的導電軌跡中。通常，遮罩線耦接於印刷電路板的接地端。與傳統的遮罩線相比，第8圖的防護軌跡GT將不會佔用印刷電路板上額外的面積，也即，防護軌跡GT為印刷電路板720上已經存在的未使用的信號軌跡。特別地，不會有額外的遮罩線固定地路由並嵌入到印刷電路板720上的導電軌跡中，因此，減小了印刷電路板720的佈局大小。此外，導電軌跡7901-790x的排布根據有關於第二晶片730的針資訊INFOpin確定。其中，第一晶片110的控制電路160(例如，第1圖的控制電路160)根據資料Dout和第二晶片730的針資訊INFOpin控制驅動單元DU1-DUx的輸出。防護軌跡GT可減小影響印刷電路板720上的第一晶片110和第二晶片730之間的信號的電雜訊，例如，避免在印刷電路板720上的導電軌跡中形成信號電流回路。此外，第一晶片110和第二晶片730之間的互連可事先被計畫，並且由於沒有額外的遮罩線，互連的信號的佈局可被最小化。此外，用於佈局的研發成本也被降低。
第9圖示出在電子設備中通過印刷電路板的多個導電軌跡將資料從第一晶片傳輸至第二晶片的方法流程圖。在電子設備中，所述第一晶片和所述第二晶片安裝在所述印刷電路板上。
首先，在步驟S910，所述第一晶片的控制電路根據將被傳輸至所述第二晶片的資料和針信號INFOpin提供多個控制信號。
接著，在步驟S920，根據所述針信號INFOpin判斷 所述第一晶片操作於哪一個模式。
在步驟S930，當所述第一晶片操作在第一記憶體模式，所述第一晶片的多個驅動單元受所述多個控制信號的控制，使用所述印刷電路板的導電軌跡輸出所述資料。
在步驟S940，當所述第一晶片操作在第二記憶體模式，根據所述多個控制信號將所述第一晶片的驅動單元分為兩組，其中，第一組驅動單元用於通過所述印刷電路板的信號軌跡ST輸出所述資料，第二組驅動單元用於通過所述印刷電路板的防護軌跡GT輸出至少一個恒定電壓。如前所述，防護軌跡GT和信號軌跡ST耦接於所述第一晶片，其中，防護軌跡GT不與第二晶片電連接，而信號軌跡ST與所述第二晶片電連接。此外，每一個防護軌跡GT中傳輸的恒定電壓可相同或者不同。此外，防護軌跡GT彼此之間通過信號軌跡ST隔開。在一些實施例中，每一個信號軌跡ST用於傳輸被防護軌跡GT包圍的關鍵信號。
根據本發明實施例，第一晶片的控制單元可通過所述第一晶片的驅動單元控制所述第一晶片和第二晶片之間的導電軌跡的排布以將資料Dout傳輸至所述第二晶片。在所述第一記憶體模式下，所有的驅動單元均用於向所述第二晶片提供所述資料Dout。在所述第二記憶體模式下，驅動單元中的一部分被選擇用於提供所述資料Dout，而剩餘的驅動單元用於提供至少一個恒定電壓。此外，耦接於所述被選擇的驅動單元的導電軌跡作用為印刷電路板上的信號軌跡ST，且信號軌跡ST電連接至第二晶片。耦接於所述剩餘的驅動單元的導電軌跡作用 為印刷電路板上的防護軌跡GT，且防護軌跡GT未電連接至第二晶片。根據本發明，沒有遮罩線固定地路由並嵌入至印刷電路板上的第一晶片和第二晶片之間的導電軌跡中。
申請專利範圍書中用以修飾元件的“第一”、“第二”等序數詞的使用本身未暗示任何優先權、優先次序、各元件之間的先後次序、或所執行方法的時間次序，而僅用作標識來區分具有相同名稱(具有不同序數詞)的不同元件。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
100‧‧‧電子設備
110‧‧‧第一晶片
120‧‧‧印刷電路板
130‧‧‧第二晶片
1901-190x‧‧‧導電軌跡
140‧‧‧輸出模組
1501-150x，1701-170x‧‧‧針
160‧‧‧控制電路
DU1-DUx‧‧‧驅動單元
M1，M2‧‧‧電晶體
180‧‧‧輸入模組
RU1-RUx‧‧‧接收單元

Claims (20)

  1. 一種積體電路，包括：控制電路，用於根據將被傳輸的資料提供多個控制信號；多個針，耦接於印刷電路板的多個導電軌跡；以及多個驅動單元，通過所述多個針耦接於所述印刷電路板的所述多個導電軌跡，其中，所述多個驅動單元分為多個第一驅動單元和多個第二驅動單元，且根據所述多個控制信號，所述多個第一驅動單元用於通過相應的針和所述印刷電路板的相應的導電軌跡提供所述資料至存放裝置，所述多個第二驅動單元用於通過相應的針提供至少一個恒定電壓或遮罩圖案至相應的導電軌跡；其中，對應所述多個第二驅動單元的多個導電軌跡彼此之間被對應所述多個第一驅動單元的多個導電軌跡隔開。
  2. 如申請專利範圍第1項所述的積體電路，所述多個第一驅動單元與所述存放裝置電連接，所述多個第二驅動單元不與所述存放裝置電連接。
  3. 如申請專利範圍第1項所述的積體電路，耦接於所述多個第一驅動單元的每一個導電軌跡為信號軌跡，耦接於所述多個第二驅動單元的每一個導電軌跡為防護軌跡。
  4. 如申請專利範圍第1項所述的積體電路，耦接於所述第二驅動單元的每一個導電軌跡被耦接於所述多個第一驅動單元的所述多個導電軌跡包圍。
  5. 如申請專利範圍第1項所述的積體電路，所述恒定電壓為接地電壓、電源電壓或所述接地電壓和電源電壓之間的一個 中間電壓中任一種；所述遮罩圖案為由接地信號、電源信號或隨機信號中的任一種形成。
  6. 一種積體電路，包括：控制電路，用於根據將被傳輸的資料和有關於所述印刷電路板的存放裝置的針資訊提供多個控制信號；多個針，耦接於所述印刷電路板的多個導電軌跡；以及多個驅動單元，通過所述多個針耦接於所述印刷電路板的所述多個導電軌跡；其中，當所述針資訊指示所述存放裝置為第一存放裝置，所述多個控制信號控制所述多個驅動單元通過所述多個針將所述資料提供給所述印刷電路板的所述多個導電軌跡；其中，當所述針資訊指示所述存放裝置為第二存放裝置，所述多個控制信號控制所述多個驅動單元中的一部分驅動單元通過對應的針將所述資料提供給所述印刷電路板的相應的導電軌跡，並控制所述多個驅動單元中的另一部分驅動單元通過對應的針將至少一個恒定電壓或遮罩圖案提供給所述印刷電路板的相應的導電軌跡；其中，第一存放裝置的針數大於所述第二存放裝置的針數。
  7. 如申請專利範圍第6項所述的積體電路，與所述一部分驅動單元對應的所述導電軌跡與所述第二存放裝置電連接，與所述另一部分驅動單元對應的所述導電軌跡不與所述第二存放裝置電連接。
  8. 如申請專利範圍第6項所述的積體電路，與所述一部分驅動 單元對應的每一個導電軌跡為信號軌跡，與所述另一部分驅動單元對應的每一個導電軌跡為防護軌跡。
  9. 如申請專利範圍第6項所述的積體電路，與所述另一部分驅動單元對應的每一個導電軌跡被與所述一部分驅動單元對應的多個導電軌跡包圍。
  10. 如申請專利範圍第6項所述的積體電路，所述恒定電壓為接地電壓、電源電壓或所述接地電壓和電源電壓之間的一個中間電壓中任一種；所述遮罩圖案為由接地信號、電源信號或隨機信號中的任一種形成。
  11. 如申請專利範圍第6項所述的積體電路，所述第一存放裝置為雙倍速率類型III記憶體，所述第二存放裝置為低功率雙倍數據速率類型III記憶體。
  12. 一種電子設備，包括：印刷電路板，包括多個導電軌跡，其中所述多個導電軌跡分為多個第一導電軌跡和多個第二導電軌跡；安裝在所述印刷電路板上的第一晶片；以及安裝在所述印刷電路板上的第二晶片，其中，所述第二晶片通過所述多個第一導電軌跡耦接於所述第一晶片；其中，所述第一晶片包括：多個針，耦接於所述印刷電路板的所述多個第一導電軌跡和所述第二導電軌跡；控制電路，根據將被傳輸至所述第二晶片的所述資料提供多個控制信號；以及 耦接於所述多個針的多個驅動單元；其中，所述多個控制信號控制耦接於與所述印刷電路板的所述多個第一導電軌跡對應的多個針的多個驅動單元將所述資料提供給所述第二晶片，並控制耦接於與所述印刷電路板的所述多個第二導電軌跡對應的多個針的多個驅動單元提供至少一個恒定電壓或遮罩圖案給所述印刷電路板。
  13. 如申請專利範圍第12項所述的電子設備，所述多個第一導電軌跡與所述印刷電路板的所述第二晶片電連接，所述多個第二導電軌跡不與所述印刷電路板的所述第二晶片電連接。
  14. 如申請專利範圍第12項所述的電子設備，所述多個第一導電軌跡中的每一個為信號軌跡，所述第二導電軌跡中的每一個為防護軌跡。
  15. 如申請專利範圍第12項所述的電子設備，在所述印刷電路板上，所述多個第二導電軌跡中的每一個被所述多個第一導電軌跡包圍。
  16. 如申請專利範圍第12項所述的電子設備，在所述印刷電路板上，所述多個第二導電軌跡被所述多個第一導電軌跡隔開。
  17. 如申請專利範圍第12項所述的電子設備，所述恒定電壓為接地電壓、電源電壓或所述接地電壓和電源電壓之間的一個中間電壓中任一種；所述遮罩圖案為由接地信號、電源信號或隨機信號中的任一種形成。
  18. 一種在電子設備中通過印刷電路板上的多個第一導電軌跡將資料從第一進行傳輸至第二晶片的方法，所述第一晶片和所述第二晶片安裝在所述印刷電路板上，所述方法包括：用於根據將被傳輸的資料和與所述第二晶片相關的針資訊提供多個控制信號；所述第一晶片控制多個第一驅動單元通過所述印刷電路板的所述多個第一導電軌跡將所述資料提供至所述第二晶片；所述第一晶片控制多個第二驅動單元通過所述印刷電路板的多個第二導電軌跡提供至少一個恒定電壓或遮罩圖案至所述印刷電路板；其中，在所述印刷電路板上，所述多個第一導電軌跡與所述第二晶片電連接，所述多個第二導電軌跡不與所述第二晶片電連接；其中，在所述印刷電路板上，所述多個第二導電軌跡中的每一個被多個所述第一導電軌跡包圍。
  19. 如申請專利範圍第18項所述的方法，所述多個第一導電軌跡中的每一個為信號軌跡，所述第二導電軌跡中的每一個為防護軌跡；所述恒定電壓為接地電壓、電源電壓或所述接地電壓和電源電壓之間的一個中間電壓中任一種；所述遮罩圖案為由接地信號、電源信號或隨機信號中的任一種形成。
  20. 如申請專利範圍第18項所述的方法，在所述印刷電路板 上，所述多個第二導電軌跡被所述多個第一導電軌跡隔開。
TW106102390A 2016-02-01 2017-01-23 積體電路、電子設備及資料傳輸方法 TWI647572B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662289376P 2016-02-01 2016-02-01
US62/289,376 2016-02-01
US15/408,683 2017-01-18
US15/408,683 US10037952B2 (en) 2015-02-10 2017-01-18 Integrated circuit, electronic device and method for transmitting data in electronic device

Publications (2)

Publication Number Publication Date
TW201802698A true TW201802698A (zh) 2018-01-16
TWI647572B TWI647572B (zh) 2019-01-11

Family

ID=57906536

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106102390A TWI647572B (zh) 2016-02-01 2017-01-23 積體電路、電子設備及資料傳輸方法

Country Status (3)

Country Link
EP (1) EP3200569B1 (zh)
CN (1) CN107024873B (zh)
TW (1) TWI647572B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10932358B2 (en) 2017-09-27 2021-02-23 Mediatek Inc. Semiconductor devices and methods for enhancing signal integrity of an interface provided by a semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1180668C (zh) * 2001-10-22 2004-12-15 阳庆电子股份有限公司 线路防干扰装置
TW589541B (en) * 2003-03-07 2004-06-01 Acer Labs Inc Low cross-talk design and related method for co-layout of different buses in an electric board
CN100441067C (zh) * 2003-12-24 2008-12-03 上海贝岭股份有限公司 一种抑制电磁干扰的地线布图方法
JP2005327862A (ja) * 2004-05-13 2005-11-24 Toshiba Corp 半導体集積回路及び半導体集積回路の設計方法
US7487371B2 (en) * 2005-12-16 2009-02-03 Nvidia Corporation Data path controller with integrated power management to manage power consumption of a computing device and its components
US7843033B2 (en) * 2008-02-08 2010-11-30 Freescale Semiconductor, Inc. Shielded integrated circuit pad structure
US8203395B2 (en) * 2009-08-17 2012-06-19 Ati Technologies Ulc Wave guiding structures for crosstalk reduction
US9949360B2 (en) * 2011-03-10 2018-04-17 Mediatek Inc. Printed circuit board design for high speed application
US9131602B2 (en) * 2012-02-24 2015-09-08 Mediatek Inc. Printed circuit board for mobile platforms
WO2015183797A1 (en) * 2014-05-27 2015-12-03 R&D Circuits, Inc Structure for isolating high speed digital signals in a high density grid array
TWI553817B (zh) * 2014-06-17 2016-10-11 瑞昱半導體股份有限公司 具有電磁防護功能之積體電路及其製造方法
CN204539606U (zh) * 2014-12-26 2015-08-05 睿能科技(北京)有限公司 一种高速数字信号处理电路板

Also Published As

Publication number Publication date
CN107024873A (zh) 2017-08-08
TWI647572B (zh) 2019-01-11
EP3200569A1 (en) 2017-08-02
EP3200569B1 (en) 2021-04-21
CN107024873B (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
JP2007103863A (ja) 半導体デバイス
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
KR101086856B1 (ko) 반도체 집적 회로 모듈 및 이를 구비하는 ｐｃｂ 장치
JP2012104707A (ja) 半導体パッケージ
TWI598008B (zh) 積體電路、電子裝置以及電子裝置的資料傳送方法
US10932358B2 (en) Semiconductor devices and methods for enhancing signal integrity of an interface provided by a semiconductor device
TWI647572B (zh) 積體電路、電子設備及資料傳輸方法
US10037952B2 (en) Integrated circuit, electronic device and method for transmitting data in electronic device
US8154117B2 (en) High power integrated circuit device having bump pads
EP2372767B1 (en) Method for forming i/o clusters in integrated circuits and corresponding i/o clusters
US20120098125A1 (en) Integrated circuit package and physical layer interface arrangement
JP2006041480A (ja) 半導体装置におけるパッド部の配線構造
US8912656B2 (en) Integrated circuit package and physical layer interface arrangement
KR100535815B1 (ko) 패드 및 전원 공급 라인을 가지는 반도체 장치의 레이 아웃
JP2009088328A (ja) 半導体集積回路
KR100980404B1 (ko) Ｐｃｂ 장치
KR20000029361A (ko) 반도체 집적회로 장치
JP2006049586A (ja) 半導体装置
JP2011009529A (ja) 半導体装置
JPH05235309A (ja) 半導体集積回路
JP2004007007A (ja) 半導体装置