JP2004007007A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004007007A JP2004007007A JP2003324796A JP2003324796A JP2004007007A JP 2004007007 A JP2004007007 A JP 2004007007A JP 2003324796 A JP2003324796 A JP 2003324796A JP 2003324796 A JP2003324796 A JP 2003324796A JP 2004007007 A JP2004007007 A JP 2004007007A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- input
- output terminal
- passive element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 信号のタイミング調整が必要になった場合に、修正期間を短縮することができるとともに、修正コストが上昇するのを有効に防止することが可能な半導体装置を提供する。
【解決手段】 静電破壊対策用回路および抵抗(受動素子)のみからなる半導体チップ4を設ける。そして、この半導体チップ4を介して、DRAMチップ1とロジックチップ2とを接続する。
【選択図】 図1
【解決手段】 静電破壊対策用回路および抵抗(受動素子)のみからなる半導体チップ4を設ける。そして、この半導体チップ4を介して、DRAMチップ1とロジックチップ2とを接続する。
【選択図】 図1
Description
この発明は、半導体装置に関し、特に、複数の半導体チップが支持基板上に設置される半導体装置に関する。
近年、絶縁基板上に異なる機能を有する複数の半導体チップを高密度に実装してシステム化したマルチチップモジュール(MCM:Multi Chip Module)が開発されている。これらは、たとえば、特許文献1などに開示されている。
図8は、従来の半導体装置(マルチチップモジュール)を示した概略図である。図8を参照して、従来の半導体装置では、絶縁基板からなる支持基板103上に、DRAMチップ101と、ロジックチップ102と、他の機能チップ105および106とが設置されている。支持基板103の表面の外周部分には、複数の入出力端子103aが所定の間隔を隔てて設けられている。
また、DRAMチップ101、ロジックチップ102、チップ105および106の上面には、それぞれ、複数の入出力端子101a、102a、105aおよび106aが設けられている。DRAMチップ101とロジックチップ102とは、入出力端子101aおよび102aを配線107により接続することによって直接接続されている。
また、DRAMチップ101は、配線108によって支持基板103と接続されており、ロジックチップ102は、配線109によって支持基板103と接続されている。また、チップ105は、配線110によってDRAMチップ101と接続されており、チップ106は、配線111および112によって、それぞれ、ロジックチップ102および支持基板103と接続されている。
図9は、図8に示した従来の半導体装置(マルチチップモジュール)における半導体チップの入出力回路の構成を示した回路図である。図9を参照して、従来の半導体装置では、DRAMチップ101およびロジックチップ102の全ての入出力端子101a(102a)に、静電破壊防止用トランジスタ201および202からなる静電破壊対策用回路が接続されている。また、入出力端子101a(102a)は、抵抗203を介してチップ内部の集積回路(図示せず)に接続されている。
特開平9−232505号公報
しかしながら、上記した従来の半導体装置(マルチチップモジュール)では、各々のチップ101、102、105および106の動作が個別に検査されて良品として認められても、チップ間の信号伝達のタイミングが一致しないために、半導体装置として機能しない場合がある。このような場合には、いずれかのチップの設計を変更し、そのチップを再作成する必要がある。この場合、1μm以下の高価なマスクを作成し直し、数週間の製造期間がかかる。その結果、再作成時の製造期間が長期化するとともに、製造コストが上昇するという問題点があった。
この発明は、上記のような課題を解決するためになされたものであり、
この発明の一つの目的は、信号のタイミング調整が必要になった場合に、製造期間の短縮化および製造コストの低減が可能な半導体装置を提供することである。
この発明の一つの目的は、信号のタイミング調整が必要になった場合に、製造期間の短縮化および製造コストの低減が可能な半導体装置を提供することである。
この発明のもう一つの目的は、上記の半導体装置において、信号の伝達速度を向上させることである。
この発明の一の局面による半導体装置は、支持基板上に設置され、信号のタイミング調整用受動素子のみからなるとともに、複数の入出力端子を有する第1半導体チップと、支持基板上に設置された個別の機能を有する第2半導体チップおよび第3半導体チップとを備え、第2半導体チップおよび第3半導体チップは、それぞれ、第1半導体チップの複数の入出力端子のうちのいずれかを選択して接続することにより、前記第1半導体チップを介して接続されている。
この一の局面による半導体装置では、上記のように、第2半導体チップおよび第3半導体チップを、それぞれ、第1半導体チップの複数の入出力端子のうちのいずれかを選択して接続することによって、信号の種類に応じて必要な受動素子を選択することができる。
上記一の局面による半導体装置において、好ましくは、タイミング調整用受動素子は、第1受動素子および第2受動素子を含み、第1半導体チップの複数の入出力端子は、第1入出力端子、第2入出力端子および第3入出力端子を含み、第1入出力端子と第2入出力端子との間には、第1受動素子が接続され、第1入出力端子と第3入出力端子との間には、第2受動素子が接続されている。
上記一の局面による半導体装置において、好ましくは、タイミング調整用受動素子は、同種の受動素子からなる第1受動素子および第2受動素子を含み、第1半導体チップの複数の入出力端子は、第1入出力端子、第2入出力端子および第3入出力端子を含み、第1入出力端子と第2入出力端子との間には、第1受動素子が接続され、第1入出力端子と第3入出力端子との間には、第2受動素子が接続されている。
上記一の局面による半導体装置において、好ましくは、タイミング調整用受動素子は、抵抗、コンデンサおよびリアクタを含む。このように構成すれば、信号の種類に応じて、1つの第1半導体チップに設けられた抵抗、コンデンサおよびリアクタの中から任意に選択してタイミング調整を行うことができる。
以下、本発明を具体化した実施形態を図面に基づいて説明する。
(第1実施形態)
図1は、本発明の第1実施形態による半導体装置(マルチチップモジュール)を示した概略図であり、図2は、図1に示した第1実施形態による半導体装置の構成を説明するための回路図である。
(第1実施形態)
図1は、本発明の第1実施形態による半導体装置(マルチチップモジュール)を示した概略図であり、図2は、図1に示した第1実施形態による半導体装置の構成を説明するための回路図である。
図1および図2を参照して、以下に第1実施形態による半導体装置について説明する。
まず、図1を参照して、この第1実施形態による半導体装置(マルチチップモジュール)では、絶縁基板からなる支持基板3上に、DRAMチップ1と、ロジックチップ2と、チップ4と、他の機能チップ5および6とが設置されている。なお、チップ4が本発明の「第1半導体チップ」に相当し、DRAMチップ1およびロジックチップ2が、それぞれ、本発明の「第2半導体チップ」および「第3半導体チップ」に相当する。
支持基板3の表面の外周には、複数の入出力端子3aが所定の間隔を隔てて設けられている。また、DRAMチップ1、ロジックチップ2、チップ5および6の上面には、それぞれ、複数の入出力端子1a、2a、5aおよび6aが設けられている。また、チップ4の上面には、複数の入出力端子4aおよび4bが設けられている。
また、DRAMチップ1は、配線8によって支持基板3と接続されており、ロジックチップ2は、配線9によって支持基板3と接続されている。また、チップ5は、配線10によってDRAMチップ1と接続されている。チップ6は、配線11および12によって、ロジックチップ2および支持基板3と接続されている。
ここで、この第1実施形態では、DRAMチップ1とロジックチップ2とが、チップ4を介して接続されている。すなわち、DRAMチップ1の入出力端子1aとチップ4の入出力端子4aとが、配線7aによって接続されている。また、ロジックチップ2の入出力端子2aとチップ4の入出力端子4bとが、配線7bによって接続されている。このチップ4には、静電破壊対策用回路および抵抗のみが形成されている。具体的には、図2に示すように、チップ4の入出力端子4aと4bとの間に、静電破壊防止用トランジスタ21および22からなる静電破壊対策用回路と、抵抗23aおよび23bとが接続されている。なお、この抵抗23aおよび23bは、本発明の「受動素子」に相当する。
また、チップ4は、抵抗23と静電破壊対策用回路のみを含むため、DRAMチップ1およびロジックチップ2と比較して構造が簡単である。すなわち、DRAMチップ1やロジックチップ2は、20枚程度のマスクを用いて配線数が5〜8層程度で形成されるのに対して、チップ4は、10枚程度のマスクを用いて3層程度で形成される。したがって、チップ4は、DRAMチップ1およびロジックチップ2と比較して、再作成が容易である。
第1実施形態では、上記のように、抵抗23および静電破壊対策用回路のみ含む構造が簡単なチップ4を介して、DRAMチップ1とロジックチップ2とを接続することによって、信号のタイミング調整が必要になった場合に、チップ4を修正するだけで、信号のタイミング調整が可能となる。この場合、チップ4は、簡単な構造を有するので、チップ4の修正は、DRAMチップ1またはロジックチップ2を再作成する場合と異なり、短期間かつ低コストで行うことができる。その結果、信号のタイミング調整が必要になった場合の修正期間を短縮化することができるとともに、修正コストを低減することができる。
また、第1実施形態では、チップ4が静電破壊対策用回路を含むので、DRAMチップ1およびロジックチップ2内に静電破壊対策用回路を設ける必要がなくなり、チップ4内の静電破壊対策用回路をDRAMチップ1およびロジックチップ2の共通の静電破壊対策用回路として用いることができる。それにより、静電破壊対策用回路の数を減少させることができ、その結果、静電破壊対策用回路による寄生容量を減少させることができる。これにより、DRAMチップ1とロジックチップ2との間の信号伝達速度を向上させることができる。
また、第1実施形態では、上記のように、DRAMチップ1およびロジックチップ2内に静電破壊対策用回路を設ける必要がなくなるので、DRAMチップ1およびロジックチップ2の面積を約3%〜20%程度削減することができる。これにより、DRAMチップ1およびロジックチップ2の製造コストも同じ割合で低減することができる。
(第2実施形態)
図3は、本発明の第2実施形態による半導体装置(マルチチップモジュール)を示した概略図であり、図4は、図3に示した第2実施形態による半導体装置の構成を説明するための回路図である。
(第2実施形態)
図3は、本発明の第2実施形態による半導体装置(マルチチップモジュール)を示した概略図であり、図4は、図3に示した第2実施形態による半導体装置の構成を説明するための回路図である。
図3および図4を参照して、この第2実施形態では、上記した第1実施形態とは異なり、DRAMチップ1とロジックチップ2とを、受動素子のみを含むチップ34を介して接続する。なお、その他の構成は、第1実施形態と同様である。
具体的には、この第2実施形態による半導体装置では、図4に示すように、チップ34が、抵抗41、42および43と、コンデンサ44および45と、コイル(リアクタ)46および47とのみを含むように形成する。なお、このチップ34が、本発明の「第1半導体チップ」に相当する。また、抵抗41、42および43と、コンデンサ44および45と、コイル(リアクタ)46および47とが、本発明の「受動素子」に相当する。
この場合、抵抗41、42および43は、それぞれ、入出力端子34aと34bとの間、入出力端子34bと34eとの間、および、入出力端子34cと34dとの間に接続されている。また、コンデンサ44および45は、それぞれ、入出力端子34aと34cとの間、および、入出力端子34bと34dとの間に接続されている。また、コイル(リアクタ)46および47は、それぞれ、入出力端子34aと34dとの間、および、入出力端子34dと34eとの間に接続されている。また、入出力端子34dは、接地されている。
そして、上記のように形成されたチップ34を介して、DRAMチップ1とロジックチップ2とを接続する。その際、図3に示す配線37aおよび37bを、入出力端子34a〜34eのいずれかを選択して接続することにより、信号の種類に応じて、必要な受動素子を選択することができる。
なお、チップ34は、3枚程度のマスクを用いて1層または2層程度で形成される。このため、第1実施形態の静電破壊対策用回路および受動素子を含むチップ4よりもさらに簡単な構造になる。
第2実施形態では、上記のように、抵抗41、42および43と、コンデンサ44および45と、コイル(リアクタ)46および47との受動素子のみを含むチップ34の構造が、第1実施形態のチップ4の構造に比べて、より簡単になるので、信号のタイミング調整が必要になった場合に、第1実施形態に比べて、チップ34の修正期間をより短縮化することができるとともに、修正コストをより低減することができる。
(第3実施形態)
図5は、本発明の第3実施形態による半導体装置(マルチチップモジュール)を示した概略図であり、図6および図7は、図5に示した第3実施形態による半導体装置の構成を説明するための回路図である。
(第3実施形態)
図5は、本発明の第3実施形態による半導体装置(マルチチップモジュール)を示した概略図であり、図6および図7は、図5に示した第3実施形態による半導体装置の構成を説明するための回路図である。
この第3実施形態は、半導体チップ間を接続するための配線に受動素子機能を持たせることにより信号のタイミング調整を行う例である。以下、具体的に説明する。
まず、この第3実施形態による半導体装置では、図5に示すように、DRAMチップ51の入出力端子51aとロジックチップ52の入出力端子52aとが配線61、62および63によって接続されている。なお、DRAMチップ51およびロジックチップ52は、本発明の「半導体チップ」に相当する。配線61は、入出力端子51aと52aとを直線的に最短距離で接続している。これに対して、配線62は、配線61の10倍程度の長さを有して、入出力端子51aと52aとを接続している。配線62は、このように長く形成されることによって、図6に示すような、抵抗70を構成する。
また、配線63は、入出力端子51aと52aとを接続するとともに、先端が3つに分岐された分岐部を有する。そして、その配線63の3つの分岐部と所定の間隔を隔てて対向するように配置された4つの分岐部を有するダミー配線64が設けられている。このダミー配線64は、支持基板3の入出力端子3aに接続されることによって、所定の電位に固定されている。配線63とダミー配線64との組み合わせによって、図7に示すようなコンデンサ71が構成されている。
なお、配線62および63が、本発明の「受動素子機能を有する配線」に相当する。
第3実施形態では、上記のように、配線62に抵抗機能を持たせるとともに配線63にコンデンサ機能を持たせることによって、DRAMチップ51およびロジックチップ52の製造完了後の配線工程のみで、DRAMチップ51とロジックチップ52との間の信号伝達速度を調整することができる。また、製造コストの高い微細なDRAMチップ51またはロジックチップ52を再製造することなく、安価な配線工程のみで、チップ間の信号伝達速度を調整することができる。
また、第3実施形態では、配線62に抵抗機能を付加するとともに、配線63にコンデンサ機能を付加することによって、チップ間の信号伝達速度を容易に調整することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第1〜第3実施形態では、異なる機能を有するチップを同一平面上に配置する場合への適用例を示しているが、本発明はこれに限らず、異なる機能を有するチップを上下方向に配置する場合にも適用可能である。
また、上記第1〜第3実施形態では、チップ完成後の配線数が1層の場合を示したが、本発明はこれに限らず、2層以上の配線を用いる場合に適用しても同様の効果を得ることができる。
1 DRAMチップ(第2半導体チップ)
2 ロジックチップ(第3半導体チップ)
1a、2a、3a、4a、4b、5a、6a 入出力端子
4、34 チップ(第1半導体チップ)
21、22 静電破壊防止用トランジスタ
23a、23b 抵抗
34a、34b、34c、34d、34e 入出力端子
37a、37b 配線
41、42、43 抵抗
44、45 コンデンサ
46、47 コイル(リアクタ)
51 DRAMチップ(半導体チップ)
52 ロジックチップ(半導体チップ)
62 配線(受動素子機能を有する配線)
63 配線(受動素子機能を有する配線)
64 ダミー配線
70 抵抗
71 コンデンサ
2 ロジックチップ(第3半導体チップ)
1a、2a、3a、4a、4b、5a、6a 入出力端子
4、34 チップ(第1半導体チップ)
21、22 静電破壊防止用トランジスタ
23a、23b 抵抗
34a、34b、34c、34d、34e 入出力端子
37a、37b 配線
41、42、43 抵抗
44、45 コンデンサ
46、47 コイル(リアクタ)
51 DRAMチップ(半導体チップ)
52 ロジックチップ(半導体チップ)
62 配線(受動素子機能を有する配線)
63 配線(受動素子機能を有する配線)
64 ダミー配線
70 抵抗
71 コンデンサ
Claims (4)
- 支持基板上に設置され、信号のタイミング調整用受動素子のみからなるとともに、複数の入出力端子を有する第1半導体チップと、
前記支持基板上に設置された個別の機能を有する第2半導体チップおよび第3半導体チップとを備え、
前記第2半導体チップおよび前記第3半導体チップは、それぞれ、前記第1半導体チップの複数の入出力端子のうちのいずれかを選択して接続することにより、前記第1半導体チップを介して接続されている、半導体装置。 - 前記タイミング調整用受動素子は、第1受動素子および第2受動素子を含み、
前記第1半導体チップの複数の入出力端子は、第1入出力端子、第2入出力端子および第3入出力端子を含み、
前記第1入出力端子と前記第2入出力端子との間には、前記第1受動素子が接続され、
前記第1入出力端子と前記第3入出力端子との間には、前記第2受動素子が接続されている、請求項1に記載の半導体装置。 - 前記タイミング調整用受動素子は、同種の受動素子からなる第1受動素子および第2受動素子を含み、
前記第1半導体チップの複数の入出力端子は、第1入出力端子、第2入出力端子および第3入出力端子を含み、
前記第1入出力端子と前記第2入出力端子との間には、前記第1受動素子が接続され、
前記第1入出力端子と前記第3入出力端子との間には、前記第2受動素子が接続されている、請求項1に記載の半導体装置。 - 前記タイミング調整用受動素子は、抵抗、コンデンサおよびリアクタを含む、請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003324796A JP2004007007A (ja) | 2003-09-17 | 2003-09-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003324796A JP2004007007A (ja) | 2003-09-17 | 2003-09-17 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000077933A Division JP3491885B2 (ja) | 2000-03-21 | 2000-03-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004007007A true JP2004007007A (ja) | 2004-01-08 |
Family
ID=30439070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003324796A Pending JP2004007007A (ja) | 2003-09-17 | 2003-09-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004007007A (ja) |
-
2003
- 2003-09-17 JP JP2003324796A patent/JP2004007007A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6680544B2 (en) | Flip-chip bump arrangement for decreasing impedance | |
US7598537B2 (en) | Semiconductor device | |
US6462427B2 (en) | Semiconductor chip, set of semiconductor chips and multichip module | |
US20050264965A1 (en) | Semiconductor integrated circuit device and method for fabricating the same | |
US9166594B2 (en) | Flexible, space-efficient I/O circuitry for integrated circuits | |
KR20100002113A (ko) | 반도체장치 및 반도체 집적회로 | |
US20080201677A1 (en) | Integrated Circuit (IC) Chip Input/Output (I/O) Cell Design Optimization Method And IC chip With Optimized I/O Cells | |
JPH04199742A (ja) | マルチチップモジュール | |
JP2001351983A (ja) | 半導体装置及びその製造方法 | |
US7405946B2 (en) | Ball grid array assignment | |
US6646342B2 (en) | Semiconductor chip and multi-chip module | |
US6838766B2 (en) | Semiconductor device | |
KR100408391B1 (ko) | 전원 배선을 개선한 볼그리드 어레이 패키지 반도체 장치 | |
CN115954337A (zh) | 公共基板上的镜像芯片 | |
JP3491885B2 (ja) | 半導体装置 | |
JP2004007007A (ja) | 半導体装置 | |
US7279783B1 (en) | Partitioned integrated circuit package with central clock driver | |
US20020004930A1 (en) | Semiconductor device having definite size of input/output blocks and its designing method | |
KR100359591B1 (ko) | 반도체 장치 | |
JP4890827B2 (ja) | 半導体装置 | |
US8698325B2 (en) | Integrated circuit package and physical layer interface arrangement | |
US6815812B2 (en) | Direct alignment of contacts | |
JPH04246857A (ja) | 半導体集積回路装置 | |
JP2012146979A (ja) | 集積回路内における、インターフェースデバイスの面積効率の良い配列 | |
JP3074710B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070515 |