CN107024873A - 集成电路、电子设备及数据传输方法 - Google Patents

集成电路、电子设备及数据传输方法 Download PDF

Info

Publication number
CN107024873A
CN107024873A CN201710058724.5A CN201710058724A CN107024873A CN 107024873 A CN107024873 A CN 107024873A CN 201710058724 A CN201710058724 A CN 201710058724A CN 107024873 A CN107024873 A CN 107024873A
Authority
CN
China
Prior art keywords
conductive traces
printed circuit
circuit board
chip
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710058724.5A
Other languages
English (en)
Other versions
CN107024873B (zh
Inventor
张峻玮
陈尚斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/408,683 external-priority patent/US10037952B2/en
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN107024873A publication Critical patent/CN107024873A/zh
Application granted granted Critical
Publication of CN107024873B publication Critical patent/CN107024873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/32—Reducing cross-talk, e.g. by compensating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10212—Programmable component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了集成电路、电子设备及数据传输方法，其中一种集成电路可包括：控制电路，用于根据将被传输的数据提供多个控制信号；多个针，耦接于印刷电路板的多个导电轨迹；多个驱动单元，通过所述多个针耦接于所述印刷电路板的所述多个导电轨迹，且分为多个第一驱动单元和多个第二驱动单元，根据所述多个控制信号，所述多个第一驱动单元通过相应的针和相应的导电轨迹提供数据至存储设备，所述多个第二驱动单元通过相应的针提供至少一个恒定电压或屏蔽图案至相应的导电轨迹；其中，对应所述多个第二驱动单元的多个导电轨迹彼此之间被对应所述多个第一驱动单元的多个导电轨迹隔开。本发明可避免通过印刷电路板的导电轨迹传输数据时的串扰问题。

Description

集成电路、电子设备及数据传输方法
【技术领域】
本发明涉及电学领域，尤其涉及集成电路、电子设备及数据传输方法。
【背景技术】
在电子设备中，印刷电路板(Printed Circuit Board，PCB)使用非导电核心基板上叠加的金属板上蚀刻形成的导电轨迹(例如，信号轨迹或接地轨迹)或导电路径物理地支持和电性地连接多个电子组件。近年来，半导体芯片封装设计要求更多的输入/输出连接来实现多功能，以及要求更多的存储芯片。这样的要求使印刷电路板制造商在减小导电轨迹的宽度和空间方面面临巨大压力，或者将导致印刷电路板的层数的增加。用于传输对应相同功能的信号的导电轨迹需要以相同的方式排布和配置在印刷电路板上。例如，用于传输存储器的地址/数据总线的导电轨迹需要平行地排布和配置，并且导电轨迹之间的间隙需要很小。但是，印刷电路板上相邻导电轨迹之间可能产生串扰的问题，特别是在高信号速率应用中。因此，该串扰问题可能对导电轨迹中传输的信号造成不利的影响，并最终影响印刷电路板所支持的电子组件的信号接收情况。
因此，期望优化导电轨迹的排布以避免电子设备的印刷电路板上的串扰问题。
【发明内容】
本发明提供集成电路、电子设备及数据传输方法。可在不增加印刷电路板布局成本的情形下，避免通过印刷电路板的导电轨迹传输数据时的串扰问题。
本发明实施例所提供的一种集成电路，可包括：控制电路，用于根据将被传输的数据提供多个控制信号；多个针，耦接于印刷电路板的多个导电轨迹；以及多个驱动单元，通过所述多个针耦接于所述印刷电路板的所述多个导电轨迹，其中，所述多个驱动单元分为多个第一驱动单元和多个第二驱动单元，且根据所述多个控制信号，所述多个第一驱动单元用于通过相应的针和所述印刷电路板的相应的导电轨迹提供所述数据至存储设备，所述多个第二驱动单元用于通过相应的针提供至少一个恒定电压或屏蔽图案至相应的导电轨迹；其中，对应所述多个第二驱动单元的多个导电轨迹彼此之间被对应所述多个第一驱动单元的多个导电轨迹隔开。
本发明实施例所提供的另一种集成电路，可包括：控制电路，用于根据将被传输的数据和有关于所述印刷电路板的存储设备的针信息提供多个控制信号；多个针，耦接于所述印刷电路板的多个导电轨迹；以及多个驱动单元，通过所述多个针耦接于所述印刷电路板的所述多个导电轨迹；其中，当所述针信息指示所述存储设备为第一存储设备，所述多个控制信号控制所述多个驱动单元通过所述多个针将所述数据提供给所述印刷电路板的所述多个导电轨迹；其中，当所述针信息指示所述存储设备为第二存储设备，所述多个控制信号控制所述多个驱动单元中的一部分驱动单元通过对应的针将所述数据提供给所述印刷电路板的相应的导电轨迹，并控制所述多个驱动单元中的另一部分驱动单元通过对应的针将至少一个恒定电压或屏蔽图案提供给所述印刷电路板的相应的导电轨迹；其中，第一存储设备的针数大于所述第二存储设备的针数。
本发明实施例所提供的另一种电子设备，可包括：印刷电路板，包括多个导电轨迹，其中所述多个导电轨迹分为多个第一导电轨迹和多个第二导电轨迹；安装在所述印刷电路板上的第一芯片；以及安装在所述印刷电路板上的第二芯片，其中，所述第二芯片通过所述多个第一导电轨迹耦接于所述第一芯片；其中，所述第一芯片包括：多个针，耦接于所述印刷电路板的所述多个第一导电轨迹和所述第二导电轨迹；控制电路，根据将被传输至所述第二芯片的所述数据提供多个控制信号；以及耦接于所述多个针的多个驱动单元；其中，所述多个控制信号控制耦接于与所述印刷电路板的所述多个第一导电轨迹对应的多个针的多个驱动单元将所述数据提供给所述第二芯片，并控制耦接于与所述印刷电路板的所述多个第二导电轨迹对应的多个针的多个驱动单元提供至少一个恒定电压或屏蔽图案给所述印刷电路板。
本发明实施例所提供的另一种在电子设备中通过印刷电路板上的多个第一导电轨迹将数据从第一进行传输至第二芯片的方法，可包括：用于根据将被传输的数据和与所述第二芯片相关的针信息提供多个控制信号；所述第一芯片控制多个第一驱动单元通过所述印刷电路板的所述多个第一导电轨迹将所述数据提供至所述第二芯片；所述第一芯片控制多个第二驱动单元通过所述印刷电路板的多个第二导电轨迹提供至少一个恒定电压或屏蔽图案至所述印刷电路板；其中，在所述印刷电路板上，所述多个第一导电轨迹与所述第二芯片电连接，所述多个第二导电轨迹不与所述第二芯片电连接；其中，在所述印刷电路板上，所述多个第二导电轨迹中的每一个被多个所述第一导电轨迹包围。
本发明实施例所提供的上述集成电路、电子设备及数据传输方法中，通过印刷电路板上不用传输数据的导电轨迹提供至少一个恒定电压或屏蔽图案至所述印刷电路板，由此，可在不增加印刷电路板布局成本的情形下，避免通过印刷电路板的导电轨迹传输数据时的串扰问题。
【附图说明】
本发明可通过阅读随后的细节描述和参考附图所举的实施例被更全面地理解，其中：
图1根据本发明的一个实施例示出电子设备100。
图2A根据本发明的一个实施例示出第一芯片210和第二芯片230之间的多个导电轨迹240A在印刷电路板220上的排布的一个实施例。
图2B根据本发明的一个实施例示出第一芯片210和第二芯片230之间的多个导电轨迹240B在印刷电路板220上的排布的一个实施例。
图3根据本发明的另一个实施例示出电子设备300的俯视图。
图4A-图4C描述了第一芯片310的凸块315和导电轨迹340的布局范围。
图5A根据本发明的一个实施例示出沿图3的A-A’进行剖面的一个剖面图，该剖面图示出作为示例的印刷电路板320A的导电轨迹340的布局。
图5B根据本发明的一个实施例示出沿图3的A-A’进行剖面的一个剖面图，该剖面图示出作为示例的印刷电路板320B的导电轨迹340的布局。
图5C根据本发明的一个实施例示出沿图3的A-A’进行剖面的一个剖面图，该剖面图示出作为示例的印刷电路板320C的导电轨迹340的布局。
图6示出在电子设备(例如，图1的100或图3的300)中，通过印刷电路板的多个导电轨迹将数据从第一芯片传输至第二芯片的方法流程。
图7根据本发明的另一个实施例示出电子设备700。
图8根据本发明的一个实施例示出图7中的印刷电路板720上第一芯片110和第二芯片730之间的导电轨迹7901-790x。
图9示出在电子设备中通过印刷电路板的多个导电轨迹将数据从第一芯片传输至第二芯片的方法流程图。
【具体实施方式】
在说明书及后续的权利要求当中使用了某些术语来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名称来称呼同一个组件。本文件并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在接下来的说明书及权利要求中，术语“包含”及“包括”为一开放式的用语，故应解释成“包含但不限制于”。此外，“耦接”一词在此包含直接及间接的电性连接手段。因此，如果一个装置耦接于另一个装置，则代表该一个装置可直接电性连接于该另一个装置，或通过其它装置或连接手段间接地电性连接至该另一个装置。
图1根据本发明的一个实施例示出电子设备100。电子设备100包括第一芯片110、印刷电路板120以及第二芯片130，其中，第一芯片110和第二芯片130安装在印刷电路板120上。第一芯片110为可访问不同类型的存储设备的控制器。在本实施例中，第一芯片110操作在普通模式(normal mode)下，针(pin)信号INFOpin指示第二芯片130为双倍数据速率类型III(Double Data Rate Type III，DDR3)存储器。在所述普通模式下，第一芯片110可通过印刷电路板120的多个导电轨迹1901-190x以单一的(single)数据速率将数据传输至第二芯片130。第一芯片110包括输出模块140、多个针1501-150x以及控制电路160。控制电路接收将提供给第二芯片130的数据Dout和有关于第二芯片130的针配置的针信息INFOpin，并根据所述数据Dout和所述针信息INFOpin提供多个控制信号Ctrl1-Ctrlx至第二芯片130。在一些实施例中，所述数据Dout和所述针信息INFOpin从第一芯片110内部的电路(例如，存储器，处理器或其他功能电路)或者外部的设备获得。输出模块140包括多个驱动单元DU1-DUx，每一个驱动单元的输出耦接于第一芯片110的相应的针。例如，驱动单元DU1的输出耦接于第一芯片110的针1501，驱动单元DU2的输出耦接于第一芯片的针1502，以此类推。在本实施例中，驱动单元DU1-DUx中的每一个具有相同的电路和结构。以驱动单元DUn为例，驱动单元DUn包括P沟道金属氧化物半导体(Positive Channel Metal Oxide Semiconductor，PMOS)晶体管M1和N沟通金属氧化物半导体(N-Mental-Oxide-Semiconductor，NMOS)晶体管M2。PMOS晶体管M1耦接于电源电压VDD和针150n之间，且由对应于控制信号Ctrln的信号PUBn控制。NMOS晶体管M2耦接于接地端GND和针150n之间，且由PUBn信号的相反信号PDn控制。在控制信号Ctrln的控制下，驱动单元DUn可通过印刷电路板120的导电轨迹190n将数据Dout的1比特数据提供给第二芯片130。在一些实施例中，PMOS晶体管M1由并联连接的多个PMOS晶体管构成，NMOS晶体管M2由并联连接的多个NMOS晶体管构成。
在图1中，第二芯片130包括输入模块180和多个针1701-170x，其中，输入模块180包括多个接收单元RU1-RUx。每一个接收单元RU1-RUx通过第二芯片130的相应针耦接于印刷电路板120对应的导电轨迹，并用于接收对应的导电轨迹中传输的信号。例如，接收单元RU1通过第二芯片130的针1701耦接于印刷电路板120的导电轨迹1901，接收单元RU2通过第二芯片130的针1702耦接于印刷电路板120的导电轨迹1902，以此类推。在接收所述信号之后，输入模块180用于根据所述接收的信号提供输入数据Din用于后续的处理。
在一些实施例中，第一芯片110用于在普通模式下以第一传输速率R1提供数据Dout，在高速模式下以第二传输速率R2提供所述数据Dout，其中，所述第二传输速率R2大于所述第一传输速率R1。在一些实施例中，第二传输速率R2为第一传输速率R1的两倍。由于第二传输速率R2大于第一传输速率R1，因此，在所述高速模式下每秒被传输的比特数多于所述普通模式下每秒被传输的比特数，进而在所述高速模式下，第一芯片110可使用更少的驱动单元和印刷电路板上更少的导电轨迹来传输数据Dout。例如，当第一芯片110操作于普通模式，所有的驱动单元DU1-DUx被用于提供所述数据Dout。而当第一芯片110操作于高速模式，根据控制信号Ctrl1-Ctrlx，从驱动单元DU1-DUx选择一部分驱动单元用于提供所述数据Dout，余下的驱动单元用于提供至少一个特定的屏蔽图案来形成用于与选择的驱动单元对应的信号轨迹(Signal Traces，ST)的防护轨迹(Guard Trace，GT)。所述特定屏蔽图案由接地信号、电源信号或随机信号中的任一种形成。对于第二芯片130，所述屏蔽图案为无效的数据，因此，第二芯片130将忽略该屏蔽图案。接下来将介绍防护轨迹和信号轨迹的排布。
图2A根据本发明的一个实施例示出第一芯片210和第二芯片230之间的多个导电轨迹240A在印刷电路板220上的排布的一个实施例。为了简化描述，在图2A中将省略第一芯片210和第二芯片230的针。在本实施例中，第一芯片210操作在普通模式，且导电轨迹240A设置在印刷电路板220的同一层上，例如，印刷电路板220的顶层。如前所述，在所述普通模式下，第一芯片210的驱动单元DU1-DUx均用于提供所述数据Dout，因此所有的导电轨迹240A均作用为信号轨迹ST用于传输数据Dout至第二芯片230。
图2B根据本发明的一个实施例示出第一芯片210和第二芯片230之间的多个导电轨迹240B在印刷电路板220上的排布的一个实施例。为了简化描述，在图2B中将省略第一芯片210和第二芯片230的针。在本实施例中，第一芯片210操作在高速模式，且导电轨迹240B设置在印刷电路板220的同一层上，例如，印刷电路板220的顶层。如前所述，在所述高速模式下，第一芯片210的驱动单元DU1-DUx中的一部分单元被选择用于提供所述数据Dout，也即，并非所有的驱动单元DU1-DUx均用于提供所述数据Dout。进一步，未被选择的驱动单元用于提供至少一个屏蔽图案。所述特定屏蔽图案由接地信号、电源信号或随机信号中的任一种形成。例如，驱动单元DU2-DU3，DU5-DU6，DU8-DU9被选择用来提供所述数据Dout，因此，与选择的驱动单元对应的导电轨迹240B作用为信号轨迹ST用于传输所述数据Dout至第二芯片230。进一步，未被选择的驱动单元DU1，DU3，DU7以及DU10用于提供至少一个屏蔽图案，因此，与未选择的驱动单元对应的导电轨迹240B作用为防护轨迹GT用于减少通过信号轨迹ST传输数据Dout时的串扰。需要注意的是，在图2B中防护轨迹GT彼此之间由多个信号轨迹隔开。进一步，每个防护轨迹GT传输的屏蔽图案可相同或者不同。需要注意的是，在图2B中，防护轨迹GT的数量小于信号轨迹ST的数量。
通常，在获得系统说明和要求之后，在印刷电路板上实施多个屏蔽线来减少串扰问题，其中，所述屏蔽线固定地路由在印刷电路板上并嵌入所述印刷电路板上的设备之间的导电轨迹中。通常，屏蔽线耦接于印刷电路板的接地端。与传统的屏蔽线相比，图2B的防护轨迹GT将不会占用印刷电路板220上额外的面积，也即，防护轨迹GT为印刷电路板220上已经存在的未使用的信号轨迹，也即，未使用的信号轨迹ST将被用作防护轨迹GT。特别地，不会有额外的屏蔽线固定地路由并嵌入到印刷电路板上的导电轨迹240B中，因此，减小了印刷电路板220的布局大小(layout size)。此外，导电轨迹240B的排布根据第一芯片210的驱动单元DU1-DUx确定。其中，第一芯片210的控制电路(例如，图1的控制电路160)根据数据Dout控制驱动单元DU1-DUx的输出。第一芯片210的控制电路可根据实际的应用通过驱动单元DU1-DUx改变导电轨迹240B的排布。此外，防护轨迹可减小影响第一芯片210和第二芯片230之间的信号的电噪声，例如，避免在印刷电路板220上的导电轨迹240B中形成信号电流回路。在传统的设计流程中，屏蔽设计事先根据系统说明被动地被安排。而在本发明中，第一芯片210和第二芯片230之间的互连可事先被安排，并且在系统说明确定之前，互连的信号的布局可被最小化。接着，根据系统说明的速度，屏蔽图案被修改，因此获得最佳的电性能。此外，用于布局的研发成本也被降低。
图3根据本发明的另一个实施例示出电子设备300的俯视图。电子设备300包括第一芯片310、印刷电路板320、第二芯片330以及位于第一芯片310和第二芯片330之间的导电轨迹340。使用倒装技术，通过多个凸块315将第一芯片310安装到印刷电路板320上，通过多个凸块335将第二芯片330安装到印刷电路板320上。此外，第一芯片310包括用于将数据Dout传输至第二芯片330的多个驱动单元(例如，图1中的驱动单元DU1-DUx)，其中，每一个驱动单元通过对应的凸块315耦接至单个导电轨迹340。如前所述，在普通模式下，第一芯片310的所有的驱动单元均用于以第一传输速率R1提供数据Dout。此外，在高速模式下，上述驱动单元中的一部分被选择用于以第二传输速率R2提供数据Dout，而未被选择的剩下的驱动单元用于提供至少一个特定的屏蔽图案。其中，第二传输速率R2大于第一传输速率R1。在本实施例中，导电轨迹340设置在印刷电路板320的不同层中，并耦接于第一芯片310的凸块315和第二芯片330的凸块335之间。
图4A-图4C描述了第一芯片310的凸块315和导电轨迹340的布局范围(标记为360)。图4A示出图3中的印刷电路板320上的第一层510(例如，顶层)的布局；图4B示出图3中的印刷电路板320上的位于第一层510下面的第二层520的布局；图4C示出图3中的印刷电路板320上的位于第二层520下面的第三层530的布局。请同时参考图3、图4A-图4C，导电轨迹340通过印刷电路板320的多个贯穿孔410和第一芯片310的多个凸块315耦接第一芯片310。
图5A根据本发明的一个实施例示出沿图3的A-A’进行剖面的一个剖面图，该剖面图示出作为示例的印刷电路板320A的导电轨迹340的布局。请同时参考图3和图5A，在本实施例中，第一芯片310操作于普通模式。如前所述，在普通模式下，第一芯片310的所有的驱动单元均用于提供数据Dout，因此，设置在印刷电路板320的第一层510、第二层520以及第三层530上的所有的导电轨迹340均作用为信号轨迹ST用于传输数据Dout至第二芯片330。
图5B根据本发明的一个实施例示出沿图3的A-A’进行剖面的一个剖面图，该剖面图示出作为示例的印刷电路板320B的导电轨迹340的布局。请同时参考图3和图5B，在本实施例中，第一芯片310操作于高速模式。如前所述，在高速模式下，第一芯片310的一部分驱动单元被选择用于提供数据Dout，也即，并非第一芯片310的所有的驱动单元均用于提供数据Dout。此外，未被选择的驱动单元用于提供至少一个屏蔽图案。所述特定屏蔽图案由接地信号、电源信号或随机信号中的任一种形成。在本实施例中，印刷电路板320B的第一层510中的中间的导电轨迹340作用为防护轨迹GT，而印刷电路板320B的第一层510中的其他导电轨迹340为信号轨迹ST用于传输数据Dout的相应比特信号至第二芯片330。此外，印刷电路板320B的第二层520中的最外面的导电轨迹340作用为防护轨迹GT，而印刷电路板320B的第二层520中的其他导电轨迹340为信号轨迹ST用于传输数据Dout的相应比特信号至第二芯片330。进一步，印刷电路板320B的第三层510中导电轨迹340均作用为信号轨迹ST用于传输数据Dout的相应比特信号至第二芯片330。在本实施例中，每一个防护轨迹GT可提供屏蔽范围550用于减少通过邻近该防护轨迹GT的信号轨迹ST(也即，防护轨迹GT被信号轨迹ST包围)传输数据Dout时的干扰。因此，对于信号轨迹ST而言，串扰被降低了。需要注意的是，在图5B中，防护轨迹GT彼此通过信号轨迹ST隔开。此外，每一个防护轨迹GT所传输的屏蔽图案可相同或者不同。与传统的屏蔽线相比，图5B的防护轨迹GT将不会占用印刷电路板320B上的额外的面积，也即，不使用的导电轨迹将被用作防护轨迹GT。特别地，不会有额外的屏蔽线固定地路由并嵌入到印刷电路板320B的导电轨迹340中，因此，减小了印刷电路板320B的布局大小。进一步，导电轨迹340的排布根据第一芯片310的驱动单元通过凸块315的输出来确定，而驱动单元的输出受第一芯片310的控制电路控制，例如，图1中的控制电路160。第一芯片310的控制电路可根据实际的应用通过驱动单元改变导电轨迹340的排布。此外，防护轨迹GT可减小电噪声对印刷电路板320B上的信号的影响。需要注意的是，印刷电路板320的每一层中的导电轨迹340的排布可调换。例如，在一个实施例中，印刷电路板320B的第一层510的最外面的导电轨迹340可为防护轨迹GT，第一层510中的其他导电轨迹340可为信号轨迹ST。此外，印刷电路板320B的第二层520的中间的导电轨迹340可为防护轨迹GT，第二层520中的其他导电轨迹340可为信号轨迹ST。此外，在图5B中，防护轨迹GT的数量小于信号轨迹ST的数量。
图5C根据本发明的一个实施例示出沿图3的A-A’进行剖面的一个剖面图，该剖面图示出作为示例的印刷电路板320C的导电轨迹340的布局。请同时参考图3和图5C，在本实施例中，第一芯片310操作于高速模式。与图5B相比，图5C中印刷电路板320C上的第二层520中的导电轨迹340的排布与图5B中印刷电路板320B上的第二层520的导电轨迹340的排布不同。在图5C中，印刷电路板320C的第二层520中中间的导电轨迹340和最外边的导电轨迹340为用于传输数据Dout的相应比特信号至第二芯片330的信号轨迹ST，第二层520中的其他导电轨迹340作用为防护轨迹GT。在本实施例中，每一个防护轨迹GT可提供屏蔽范围550用于减少通过邻近该防护轨迹GT的信号轨迹ST(也即，防护轨迹GT被信号轨迹ST包围)传输数据Dout时的干扰。如前所述，防护轨迹GT彼此之间通过信号轨迹ST隔开。此外，每一个防护轨迹GT传输的屏蔽图案可相同或者不同。需要注意的是，印刷电路板320C的每一个层中的导电轨迹也可被调换。此外，在图5C中，防护轨迹GT的数量小于信号轨迹ST的数量。
图6示出在电子设备(例如，图1的100或图3的300)中，通过印刷电路板的多个导电轨迹将数据从第一芯片传输至第二芯片的方法流程。在所述电子设备中，所述第一芯片和所述第二芯片安装在所述印刷电路板上。
首先，在步骤S610，所述第一芯片的控制电路根据将被传输至所述第二芯片的数据提供多个控制信号。
接着，在步骤S620，判断所述第一芯片操作于哪一个模式。
在步骤S630，当所述第一芯片操作在普通模式，所述第一芯片的多个驱动单元受所述控制信号的控制，使用所述印刷电路板的导电轨迹按照第一传输速率输出所述数据。
在步骤S640，当所述第一芯片操作在高速模式，根据所述控制信号将所述第一芯片的驱动单元分为两组，其中，第一组驱动单元用于通过所述印刷电路板的信号轨迹ST按照第二传输速率输出所述数据，第二组驱动单元用于通过所述印刷电路板的防护轨迹GT按照第二传输速率输出至少一个特定的屏蔽图案。所述特定屏蔽图案由接地信号、电源信号或随机信号中的任一种形成。在一个实施例中，每一个防护轨迹GT由印刷电路板上的多个信号轨迹ST包围。此外，防护轨迹GT彼此之间通过信号轨迹ST隔开。
根据本发明实施例，第一芯片的控制单元可通过所述第一芯片的驱动单元控制所述第一芯片和第二芯片之间的导电轨迹的排布以将数据Dout传输至所述第二芯片。在普通模式下，所有的导电轨迹均用于向所述第二芯片提供所述数据Dout。在高速模式下，驱动单元中的一部分被选择用于提供所述数据Dout，而剩余的驱动单元用于提供至少一个特定的屏蔽图案，其中，所述特定屏蔽图案由接地信号、电源信号或随机信号中的任一种形成。此外，耦接于所述被选择的驱动单元的导电轨迹作用为印刷电路板上的信号轨迹ST，耦接于所述剩余的驱动单元的导电轨迹作用为印刷电路板上的防护轨迹GT。根据本发明，没有屏蔽线固定地路由并嵌入至印刷电路板上的第一芯片和第二芯片之间的导电轨迹中。
进一步，在一个实施例中，无论使用的是普通模式还是高速模式，未被使用的导电轨迹均可被用作防护轨迹GT，以便为邻近的信号轨迹ST提供屏蔽范围。因此，没有额外的屏蔽线固定地路由并嵌入至印刷电路板上的信号轨迹ST中，由此减小了印刷电路板的布局大小。此外，导电轨迹的排布由第一芯片的驱动单元的凸块或针的输出确定，其中，所述驱动单元的输出由第一芯片的控制电路控制。所述第一芯片的控制电路可根据实际的应用通过驱动单元改变导电轨迹的排布，由此增加了设计的灵活性。
图7根据本发明的另一个实施例示出电子设备700。电子设备700包括第一芯片110、印刷电路板720以及第二芯片730，其中，第一芯片110和第二芯片730安装在印刷电路板720上。在本实施例中，第一芯片110操作于高速模式下，针信息INFOpin表明第二芯片730为低功率双倍数据速率类型III(LPDDR3)存储器。在高速模式下，第一芯片110可通过印刷电路板720的多个导电轨迹7901-790x以双倍数据速率将数据传输至第二芯片730。通常，LPDDR3存储器的针数(也即，针的数量)少于DDR3的针数。如前所述，第一芯片110包括输出模块140、多个针1501-150x以及控制电路160。控制电路接收将被提供至第二芯片730的数据Dout和有关于第二芯片730的针配置的针信息INFOpin，并根据所述数据Dout和所述针信息INFOpin提供多个控制信号Ctrl1-Ctrlx至第二芯片730。在一些实施例中，数据Dout和所述针信息INFOpin从第一芯片110中的一个电路(例如，存储器、处理器或其他功能电路)或者从第一芯片110外部的一个电路获得。输出模块140包括多个驱动单元DU1-DUx，其中，每个驱动单元的输出耦接于第一芯片110的相应的针。在本实施例中，驱动单元DU1-DUx具有相同的电路和结构。此外，根据相应的控制信号，每一个驱动单元可选择性地提供数据Dout的1比特数据或者一个恒定的电压至印刷电路板720的相应的导电轨迹。例如，根据控制信号Ctrl1，驱动单元DU1可提供数据Dout的1比特数据至印刷电路板720的导电轨迹7901。此外，例如，根据控制信号Ctrln，驱动单元DUn可提供恒定电压至印刷电路板720的导电轨迹790x。
在图7中，第二芯片730包括输入模块780和多个针7701-770n，其中，输入模块780包括多个接收单元RU1-RUn。每一个接收单元RU1-RUn通过第二芯片730的相应针耦接于印刷电路板720的相应导电轨迹，用于接收所述相应的导电轨迹中传输的信号。例如，接收单元RU1通过第二芯片730的针7701耦接于印刷电路板720的导电轨迹7901，接收单元RU2通过第二芯片730的针7702耦接于印刷电路板720的导电轨迹7902。需要注意的是，第二芯片730的针7701-770n的数量小于第一芯片110的针1501-150x的数量，也即，n<x。因此，第二芯片730的接收单元RU1-RUn的数量小于第一芯片110的接收单元DU1-DUx的数量。在接收所述信号之后，输入模块780可根据接收的信号提供输入数据Din用于后续处理。
图8根据本发明的一个实施例示出图7中的印刷电路板720上第一芯片110和第二芯片730之间的导电轨迹7901-790x。为了简化描述，图8中将省略第一芯片110和第二芯片730的针。在本实施例中，导电轨迹7901-790x设置在印刷电路板720的同一层，例如，印刷电路板720的顶层。在一些实施例中，导电轨迹7901-790x可设置在印刷电路板720的不同层。如前所述，根据控制信号Ctrl1-Ctrlx，从驱动单元DU1-DUx选择一部分驱动单元用于提供所述数据Dout，也即，并非所有的驱动单元DU1-DUx均用于提供所述数据Dout。此外，未被选择的驱动单元用于提供至少一个恒定的电压，且所述恒定的电压可为接地电压、电源电压VDD或接地电压和电源电压之间的一个中间电压，例如，电源电压的二分之一(VDD/2)、三分之一(VDD/3)、四分之一(VDD/4)，以此类推。在一些实施例中，未被选择的驱动单元用于提供各种各样的恒定电压。需要注意的是，根据实际的应用确定恒定电压。此外，根据第二芯片730的针信息INFOpin，驱动单元DU1，DU3，DU5-8，DU10，…，DUx被选择用于提供数据Dout，因此，印刷电路板720上对应被选择的驱动单元的导电轨迹作用为信号轨迹ST用于将数据Dout传输至第二芯片730。此外，未被选择的驱动单元DU2，DU4以及DU9将用于提供至少一个恒定电压，因此，对应未被选择的驱动单元的导电轨迹作用为防护轨迹GT用于减少通过信号轨迹ST传输数据Dout时的串扰。需要注意的是，印刷电路板720上对应被选择的驱动单元DU1，DU3，DU5-8，DU10，…，DUx的导电轨迹电连接至印刷电路板720上的第二芯片730。此外，印刷电路板720上对应未被选择的驱动单元DU2，DU4以及DU9的导电轨迹未电连接至印刷电路板720上的第二芯片730，也即，印刷电路板720上对应未被选择的驱动单元DU2，DU4以及DU9的导电轨迹未耦接于第二芯片730。在图8中，防护轨迹GT彼此之间被信号轨迹ST隔开。此外，每一个防护轨迹GT中传输的恒定电压可相同或者不同。需要注意的是，在图8中防护轨迹GT的数量小于信号轨迹ST的数量。在一些实施例中，在印刷电路板720上，每一个防护轨迹GT由多个信号轨迹ST包围。在一些实施例中，信号轨迹ST用于传输关键信号，例如，芯片选择(Chip Select，CS)信号、命令/地址(CA)信号等，且每一个信号轨迹ST彼此之间被防护轨迹GT隔开。在一些实施例中，印刷电路板720可进一步包括其他可用于提供恒定电压给相应的防护轨迹GT。
通常，在获得系统说明和要求之后，在印刷电路板上实施多个屏蔽线来减少串扰问题，其中，所述屏蔽线固定地路由在印刷电路板上并嵌入所述印刷电路板上的设备之间的导电轨迹中。通常，屏蔽线耦接于印刷电路板的接地端。与传统的屏蔽线相比，图8的防护轨迹GT将不会占用印刷电路板上额外的面积，也即，防护轨迹GT为印刷电路板720上已经存在的未使用的信号轨迹。特别地，不会有额外的屏蔽线固定地路由并嵌入到印刷电路板720上的导电轨迹中，因此，减小了印刷电路板720的布局大小。此外，导电轨迹7901-790x的排布根据有关于第二芯片730的针信息INFOpin确定。其中，第一芯片110的控制电路160(例如，图1的控制电路160)根据数据Dout和第二芯片730的针信息INFOpin控制驱动单元DU1-DUx的输出。防护轨迹GT可减小影响印刷电路板720上的第一芯片110和第二芯片730之间的信号的电噪声，例如，避免在印刷电路板720上的导电轨迹中形成信号电流回路。此外，第一芯片110和第二芯片730之间的互连可事先被计划，并且由于没有额外的屏蔽线，互连的信号的布局可被最小化。此外，用于布局的研发成本也被降低。
图9示出在电子设备中通过印刷电路板的多个导电轨迹将数据从第一芯片传输至第二芯片的方法流程图。在电子设备中，所述第一芯片和所述第二芯片安装在所述印刷电路板上。
首先，在步骤S910，所述第一芯片的控制电路根据将被传输至所述第二芯片的数据和针信号INFOpin提供多个控制信号。
接着，在步骤S920，根据所述针信号INFOpin判断所述第一芯片操作于哪一个模式。
在步骤S930，当所述第一芯片操作在第一存储器模式，所述第一芯片的多个驱动单元受所述多个控制信号的控制，使用所述印刷电路板的导电轨迹输出所述数据。
在步骤S940，当所述第一芯片操作在第二存储器模式，根据所述多个控制信号将所述第一芯片的驱动单元分为两组，其中，第一组驱动单元用于通过所述印刷电路板的信号轨迹ST输出所述数据，第二组驱动单元用于通过所述印刷电路板的防护轨迹GT输出至少一个恒定电压。如前所述，防护轨迹GT和信号轨迹ST耦接于所述第一芯片，其中，防护轨迹GT不与第二芯片电连接，而信号轨迹ST与所述第二芯片电连接。此外，每一个防护轨迹GT中传输的恒定电压可相同或者不同。此外，防护轨迹GT彼此之间通过信号轨迹ST隔开。在一些实施例中，每一个信号轨迹ST用于传输被防护轨迹GT包围的关键信号。
根据本发明实施例，第一芯片的控制单元可通过所述第一芯片的驱动单元控制所述第一芯片和第二芯片之间的导电轨迹的排布以将数据Dout传输至所述第二芯片。在所述第一存储器模式下，所有的驱动单元均用于向所述第二芯片提供所述数据Dout。在所述第二存储器模式下，驱动单元中的一部分被选择用于提供所述数据Dout，而剩余的驱动单元用于提供至少一个恒定电压。此外，耦接于所述被选择的驱动单元的导电轨迹作用为印刷电路板上的信号轨迹ST，且信号轨迹ST电连接至第二芯片。耦接于所述剩余的驱动单元的导电轨迹作用为印刷电路板上的防护轨迹GT，且防护轨迹GT未电连接至第二芯片。根据本发明，没有屏蔽线固定地路由并嵌入至印刷电路板上的第一芯片和第二芯片之间的导电轨迹中。
权利要求书中用以修饰元件的“第一”、“第二”等序数词的使用本身未暗示任何优先权、优先次序、各元件之间的先后次序、或所执行方法的时间次序，而仅用作标识来区分具有相同名称(具有不同序数词)的不同元件。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种集成电路，其特征在于，包括：
控制电路，用于根据将被传输的数据提供多个控制信号；
多个针，耦接于印刷电路板的多个导电轨迹；以及
多个驱动单元，通过所述多个针耦接于所述印刷电路板的所述多个导电轨迹，其中，所述多个驱动单元分为多个第一驱动单元和多个第二驱动单元，且根据所述多个控制信号，所述多个第一驱动单元用于通过相应的针和所述印刷电路板的相应的导电轨迹提供所述数据至存储设备，所述多个第二驱动单元用于通过相应的针提供至少一个恒定电压或屏蔽图案至相应的导电轨迹；
其中，对应所述多个第二驱动单元的多个导电轨迹彼此之间被对应所述多个第一驱动单元的多个导电轨迹隔开。
2.如权利要求1所述的集成电路，其特征在于，所述多个第一驱动单元与所述存储设备电连接，所述多个第二驱动单元不与所述存储设备电连接。
3.如权利要求1所述的集成电路，其特征在于，耦接于所述多个第一驱动单元的每一个导电轨迹为信号轨迹，耦接于所述多个第二驱动单元的每一个导电轨迹为防护轨迹。
4.如权利要求1所述的集成电路，其特征在于，耦接于所述第二驱动单元的每一个导电轨迹被耦接于所述多个第一驱动单元的所述多个导电轨迹包围。
5.如权利要求1所述的集成电路，其特征在于，所述恒定电压为接地电压、电源电压或所述接地电压和电源电压之间的一个中间电压中任一种；
所述屏蔽图案为由接地信号、电源信号或随机信号中的任一种形成。
6.一种集成电路，其特征在于，包括：
控制电路，用于根据将被传输的数据和有关于所述印刷电路板的存储设备的针信息提供多个控制信号；
多个针，耦接于所述印刷电路板的多个导电轨迹；以及
多个驱动单元，通过所述多个针耦接于所述印刷电路板的所述多个导电轨迹；
其中，当所述针信息指示所述存储设备为第一存储设备，所述多个控制信号控制所述多个驱动单元通过所述多个针将所述数据提供给所述印刷电路板的所述多个导电轨迹；
其中，当所述针信息指示所述存储设备为第二存储设备，所述多个控制信号控制所述多个驱动单元中的一部分驱动单元通过对应的针将所述数据提供给所述印刷电路板的相应的导电轨迹，并控制所述多个驱动单元中的另一部分驱动单元通过对应的针将至少一个恒定电压或屏蔽图案提供给所述印刷电路板的相应的导电轨迹；
其中，第一存储设备的针数大于所述第二存储设备的针数。
7.如权利要求6所述的集成电路，其特征在于，与所述一部分驱动单元对应的所述导电轨迹与所述第二存储设备电连接，与所述另一部分驱动单元对应的所述导电轨迹不与所述第二存储设备电连接。
8.如权利要求6所述的集成电路，其特征在于，与所述一部分驱动单元对应的每一个导电轨迹为信号轨迹，与所述另一部分驱动单元对应的每一个导电轨迹为防护轨迹。
9.如权利要求6所述的集成电路，其特征在于，与所述另一部分驱动单元对应的每一个导电轨迹被与所述一部分驱动单元对应的多个导电轨迹包围。
10.如权利要求6所述的集成电路，其特征在于，所述恒定电压为接地电压、电源电压或所述接地电压和电源电压之间的一个中间电压中任一种；
所述屏蔽图案为由接地信号、电源信号或随机信号中的任一种形成。
11.如权利要求6所述的集成电路，其特征在于，所述第一存储设备为双倍速率类型III存储器，所述第二存储设备为低功率双倍数据速率类型III存储器。
12.一种电子设备，其特征在于，包括：
印刷电路板，包括多个导电轨迹，其中所述多个导电轨迹分为多个第一导电轨迹和多个第二导电轨迹；
安装在所述印刷电路板上的第一芯片；以及
安装在所述印刷电路板上的第二芯片，其中，所述第二芯片通过所述多个第一导电轨迹耦接于所述第一芯片；
其中，所述第一芯片包括：
多个针，耦接于所述印刷电路板的所述多个第一导电轨迹和所述第二导电轨迹；
控制电路，根据将被传输至所述第二芯片的所述数据提供多个控制信号；以及
耦接于所述多个针的多个驱动单元；
其中，所述多个控制信号控制耦接于与所述印刷电路板的所述多个第一导电轨迹对应的多个针的多个驱动单元将所述数据提供给所述第二芯片，并控制耦接于与所述印刷电路板的所述多个第二导电轨迹对应的多个针的多个驱动单元提供至少一个恒定电压或屏蔽图案给所述印刷电路板。
13.如权利要求12所述的电子设备，其特征在于，所述多个第一导电轨迹与所述印刷电路板的所述第二芯片电连接，所述多个第二导电轨迹不与所述印刷电路板的所述第二芯片电连接。
14.如权利要求12所述的电子设备，其特征在于，所述多个第一导电轨迹中的每一个为信号轨迹，所述第二导电轨迹中的每一个为防护轨迹。
15.如权利要求12所述的电子设备，其特征在于，在所述印刷电路板上，所述多个第二导电轨迹中的每一个被所述多个第一导电轨迹包围。
16.如权利要求12所述的电子设备，其特征在于，在所述印刷电路板上，所述多个第二导电轨迹被所述多个第一导电轨迹隔开。
17.如权利要求12所述的电子设备，其特征在于，所述恒定电压为接地电压、电源电压或所述接地电压和电源电压之间的一个中间电压中任一种；
所述屏蔽图案为由接地信号、电源信号或随机信号中的任一种形成。
18.一种在电子设备中通过印刷电路板上的多个第一导电轨迹将数据从第一进行传输至第二芯片的方法，其特征在于，所述第一芯片和所述第二芯片安装在所述印刷电路板上，所述方法包括：
用于根据将被传输的数据和与所述第二芯片相关的针信息提供多个控制信号；
所述第一芯片控制多个第一驱动单元通过所述印刷电路板的所述多个第一导电轨迹将所述数据提供至所述第二芯片；
所述第一芯片控制多个第二驱动单元通过所述印刷电路板的多个第二导电轨迹提供至少一个恒定电压或屏蔽图案至所述印刷电路板；
其中，在所述印刷电路板上，所述多个第一导电轨迹与所述第二芯片电连接，所述多个第二导电轨迹不与所述第二芯片电连接；
其中，在所述印刷电路板上，所述多个第二导电轨迹中的每一个被多个所述第一导电轨迹包围。
19.如权利要求18所述的方法，其特征在于，所述多个第一导电轨迹中的每一个为信号轨迹，所述第二导电轨迹中的每一个为防护轨迹；
所述恒定电压为接地电压、电源电压或所述接地电压和电源电压之间的一个中间电压中任一种；
所述屏蔽图案为由接地信号、电源信号或随机信号中的任一种形成。
20.如权利要求18所述的方法，其特征在于，在所述印刷电路板上，所述多个第二导电轨迹被所述多个第一导电轨迹隔开。
CN201710058724.5A 2016-02-01 2017-01-23 集成电路、电子设备及数据传输方法 Active CN107024873B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662289376P 2016-02-01 2016-02-01
US62/289,376 2016-02-01
US15/408,683 2017-01-18
US15/408,683 US10037952B2 (en) 2015-02-10 2017-01-18 Integrated circuit, electronic device and method for transmitting data in electronic device

Publications (2)

Publication Number Publication Date
CN107024873A true CN107024873A (zh) 2017-08-08
CN107024873B CN107024873B (zh) 2019-02-05

Family

ID=57906536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710058724.5A Active CN107024873B (zh) 2016-02-01 2017-01-23 集成电路、电子设备及数据传输方法

Country Status (3)

Country Link
EP (1) EP3200569B1 (zh)
CN (1) CN107024873B (zh)
TW (1) TWI647572B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585418A (zh) * 2017-09-27 2019-04-05 联发科技股份有限公司 半导体器件和用于增强由半导体器件提供的接口的信号完整性的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414824A (zh) * 2001-10-22 2003-04-30 阳庆电子股份有限公司 线路防干扰装置的结构改良
CN1633228A (zh) * 2003-12-24 2005-06-29 上海贝岭股份有限公司 一种抑制电磁干扰的地线布图方法
CN1697180A (zh) * 2004-05-13 2005-11-16 株式会社东芝 半导体集成电路及半导体集成电路的设计方法
CN102792784A (zh) * 2011-03-10 2012-11-21 联发科技股份有限公司 高速应用的印刷电路板设计
CN103298241A (zh) * 2012-02-24 2013-09-11 联发科技股份有限公司 移动平台使用的印刷电路板
CN204539606U (zh) * 2014-12-26 2015-08-05 睿能科技(北京)有限公司 一种高速数字信号处理电路板
WO2015183797A1 (en) * 2014-05-27 2015-12-03 R&D Circuits, Inc Structure for isolating high speed digital signals in a high density grid array

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589541B (en) * 2003-03-07 2004-06-01 Acer Labs Inc Low cross-talk design and related method for co-layout of different buses in an electric board
US7487371B2 (en) * 2005-12-16 2009-02-03 Nvidia Corporation Data path controller with integrated power management to manage power consumption of a computing device and its components
US7843033B2 (en) * 2008-02-08 2010-11-30 Freescale Semiconductor, Inc. Shielded integrated circuit pad structure
US8203395B2 (en) * 2009-08-17 2012-06-19 Ati Technologies Ulc Wave guiding structures for crosstalk reduction
TWI553817B (zh) * 2014-06-17 2016-10-11 瑞昱半導體股份有限公司 具有電磁防護功能之積體電路及其製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414824A (zh) * 2001-10-22 2003-04-30 阳庆电子股份有限公司 线路防干扰装置的结构改良
CN1633228A (zh) * 2003-12-24 2005-06-29 上海贝岭股份有限公司 一种抑制电磁干扰的地线布图方法
CN1697180A (zh) * 2004-05-13 2005-11-16 株式会社东芝 半导体集成电路及半导体集成电路的设计方法
CN102792784A (zh) * 2011-03-10 2012-11-21 联发科技股份有限公司 高速应用的印刷电路板设计
CN103298241A (zh) * 2012-02-24 2013-09-11 联发科技股份有限公司 移动平台使用的印刷电路板
US20150342038A1 (en) * 2012-02-24 2015-11-26 Mediatek Inc. Printed circuit board for mobile platforms
WO2015183797A1 (en) * 2014-05-27 2015-12-03 R&D Circuits, Inc Structure for isolating high speed digital signals in a high density grid array
CN204539606U (zh) * 2014-12-26 2015-08-05 睿能科技(北京)有限公司 一种高速数字信号处理电路板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585418A (zh) * 2017-09-27 2019-04-05 联发科技股份有限公司 半导体器件和用于增强由半导体器件提供的接口的信号完整性的方法
US10932358B2 (en) 2017-09-27 2021-02-23 Mediatek Inc. Semiconductor devices and methods for enhancing signal integrity of an interface provided by a semiconductor device

Also Published As

Publication number Publication date
CN107024873B (zh) 2019-02-05
TW201802698A (zh) 2018-01-16
EP3200569B1 (en) 2021-04-21
EP3200569A1 (en) 2017-08-02
TWI647572B (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
TWI381517B (zh) electronic circuit
CN113284817B (zh) 存储器装置、包括该存储器装置的存储器系统和操作方法
CN101232009B (zh) 用于集成电路模块的安装结构
JP6843648B2 (ja) 半導体基板、液体吐出ヘッド及び記録装置
CN101455129A (zh) 屏蔽式过孔
JP4982778B2 (ja) 電子回路装置
US20030161128A1 (en) Multi-layer wiring device, wiring method and wiring characteristic analyzing/predicting method
US9749020B2 (en) Integrated circuit and layered circuit provided therewith
CN101964342A (zh) 半导体器件
CN105873353A (zh) 集成电路、电子装置以及数据传送方法
US20070069362A1 (en) Method for manufacturing semiconductor device, semiconductor device and apparatus comprising same
CN101877935A (zh) 主板布局布线方法及利用该方法布局布线的主板
CN107024873B (zh) 集成电路、电子设备及数据传输方法
US9900005B2 (en) Switch cell structure and method
US10037952B2 (en) Integrated circuit, electronic device and method for transmitting data in electronic device
US20230093425A1 (en) Power mesh structure for integrated circuit
KR101301192B1 (ko) 집적 회로들에 ｉ／ｏ 클러스터들을 형성하기 위한 방법 및 장치
US20150296611A1 (en) Logic gate array
CN107801291B (zh) 静电放电保护装置及静电放电的保护方法
TWI791354B (zh) 半導體記憶裝置
US11783886B2 (en) Semiconductor device capable of switching operation voltage
US12020768B2 (en) Semiconductor device having output buffer
KR20140126503A (ko) 반도체 장치
WO2024159808A1 (zh) 存储阵列、存储装置及电子设备
CN101510535B (zh) 用于实现芯片的输出入单元及实现一芯片的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant