TW201801344A - 半導體裝置用基材及使用其之半導體裝置 - Google Patents

半導體裝置用基材及使用其之半導體裝置 Download PDF

Info

Publication number
TW201801344A
TW201801344A TW105120144A TW105120144A TW201801344A TW 201801344 A TW201801344 A TW 201801344A TW 105120144 A TW105120144 A TW 105120144A TW 105120144 A TW105120144 A TW 105120144A TW 201801344 A TW201801344 A TW 201801344A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
semiconductor device
aluminum nitride
ceramic support
Prior art date
Application number
TW105120144A
Other languages
English (en)
Other versions
TWI589023B (zh
Inventor
陳建亨
林溥如
岑尚仁
Original Assignee
國立暨南國際大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立暨南國際大學 filed Critical 國立暨南國際大學
Priority to TW105120144A priority Critical patent/TWI589023B/zh
Priority to US15/614,612 priority patent/US10211295B2/en
Application granted granted Critical
Publication of TWI589023B publication Critical patent/TWI589023B/zh
Publication of TW201801344A publication Critical patent/TW201801344A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明提供一種半導體裝置用基材及使用其之半導體裝置，該半導體裝置用基材包括：一陶瓷支持基材，由氮化鋁燒結體所構成，氮化鋁燒結體具有氮化鋁的多晶體結構；至少一層的氧化矽層，形成於該陶瓷支持基材上，其中該氧化矽層係藉由溶膠凝膠法所形成，其平均粗糙度小於該陶瓷支持基材，阻隔該陶瓷支持基材的多晶晶向，該至少一層的氧化矽層的總厚度為10~5000nm；一第一緩衝層，係由氮化鋁所構成，形成於該氧化矽層上，該第一緩衝層具有優選的(0002)AlN結晶結構，厚度為0.1~10μm；以及一氮化鎵層，位於該第一緩衝層上，具有單晶結構。

Description

半導體裝置用基材及使用其之半導體裝置
本發明係關於一種半導體裝置用基材及使用其之半導體裝置，特別是關於一種具備平滑之氧化矽層作為緩衝層之一的半導體裝置用基材及使用其之半導體裝置。
氮化鋁為絕緣高導熱的陶瓷材料，因其高熱導係數、晶體結構及直接能隙等特性，被廣泛地應用於各種電子裝置的基材，除需要容易成長所期望的結晶，製成半導體裝置外，尚需具有良好的導熱效果，快速導出半導體裝置所產生的熱，避免半導體裝置因溫度過高而無法正常運作。特別是發光二極體裝置，尤其是高亮度的發光裝置的散熱問題，晶片運作時需同時使自體產生之大量的熱逸散。
再者，由於氮化鋁的晶體結構與氮化鎵同樣為纖鋅礦(Wurtzite)結構，且氮化鋁的晶格常數亦與氮化鎵之匹配度佳，而且，氮化鋁的熱膨脹係數，亦與氮化鎵接近，因為晶系類似、晶格常數的匹配度及熱膨脹係數接近，氮化鋁適合作為成長氮化鎵之材料或基材，再加上良好的散熱效果，氮化鋁適合作為氮化鎵系半導體裝置之基板，且其高熱傳導的特性更適於應用在高功率之發光二極體。
雖然氮化鋁具有上述良好的特性，目前氮化鋁單晶的板材提供使用作為半導體裝置之基板，並不普及，有價格昂貴的問題，而且使用氮化鋁單晶基板時，通常為薄切的基板，由於厚度薄，散熱特性仍有不足之處。然而，使用多晶系氮化鋁基板作為半導體裝置之基板時，例如美國專利第7,465,991號揭露之半導體基板，具有氮化鎵、氮化鋁或氮化鋁鎵(AlGaN)的有用單晶層，以多晶系氮化鋁基板作為支持基板，但是在該支持基板與有用單晶層之間，尚需具備碳化矽單晶、矽(111)或藍寶石薄層。 亦即，使用多晶燒結體作為半導體基板時，必須藉由各種手段以便後續的單晶氮化鎵層的成長，進而完成半導體裝置的製作。
鑒於上述之發明背景，為了符合產業上之要求，本發明之目的之一在於提供一種半導體裝置用基材及其製造方法，藉由使用溶液塗佈法，形成平滑之氧化矽層，作為粗糙的基材上的緩衝層之一。
又，本發明之目的之一在於提供一種半導體裝置用基材及其製造方法，藉由緩衝層的形成，可使用多晶體結構的燒結體，無需使用價格昂貴之單晶基板。再者，本發明藉由使用多晶體結構的燒結體，提高散熱效率，且藉由在多晶系氮化鋁陶瓷基板(燒結體)上塗佈形成氧化矽層，再成長氮化鋁層，以提供作為後續成長氮化鎵等發光材料的單晶層用之基材。
為了達到上述目的，根據本發明一實施態樣，揭露一種半導體裝置用基材，包括：一陶瓷支持基材，由氮化鋁燒結體所構成，氮化鋁燒結體具有氮化鋁的多晶體結構；至少一層的氧化矽層，形成於該陶瓷支持基材上，其中該氧化矽層係藉由溶膠凝膠法所形成，其平均粗糙度小於該陶瓷支持基材，阻隔該陶瓷支持基材的多晶晶向，該至少一層的氧化矽層的總厚度為10~5000nm；一第一緩衝層，係由氮化鋁所構成，形成於該氧化矽層上，該第一緩衝層具有優選的(0002)AlN結晶結構，厚度為0.1~10μm；以及一氮化鎵層，位於該第一緩衝層上。
再者，根據本發明另一實施態樣，揭露一種半導體裝置用基材的製造方法，包括：提供一陶瓷支持基材，由氮化鋁燒結體所構成，氮化鋁燒結體具有氮化鋁的多晶體結構；進行藉由溶膠凝膠法形成一氧化矽層的步驟至少一次；利用化學氣相沈積法或物理氣相沈積法，形成一第一緩衝層；藉由化學氣相沈積法，進行單晶成長，形成一氮化鎵之晶層。
根據本發明，可提供可使用多晶體結構的燒結體之半導體裝置用基材及其製造方法，藉由緩衝層的形成，無需使用價格昂貴之單晶基板，且可提高散熱效率。
1,2,2-1,3‧‧‧半導體裝置用基材
4,4’‧‧‧半導體裝置
10,100‧‧‧陶瓷支持基板
12,12-1,120‧‧‧氧化矽層
13,130‧‧‧第一緩衝層
13-1‧‧‧鈦/鉑層
14‧‧‧氮化鎵層
140‧‧‧n型層
150‧‧‧發光層
160‧‧‧p型層
170,180‧‧‧接觸電極
圖1表示根據本發明之實施例1之半導體裝置用基材的示意圖。
圖2表示根據本發明之實施例2之半導體裝置用基材的示意圖。
圖3表示根據本發明之實施例3之半導體裝置用基材的示意圖。
圖4表示根據本發明之實施例4之半導體裝置的示意圖。
圖5表示根據本發明之實施例5之半導體裝置的示意圖。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一較佳實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明並非用來限制本發明。此外，「A層(或元件)設置於B層(或元件)上」之用語，並不限定為A層直接貼覆接觸B層表面的態樣，例如A層與B層中間尚間隔其他疊層亦為該用語所涵蓋範圍。圖示中，相同的元件係以相同的符號表示。
根據本發明一實施態樣，揭露一種半導體裝置用基材，包括：一陶瓷支持基材、至少一層的氧化矽層、一第一緩衝層以及一氮化鎵層。該陶瓷支持基材係由氮化鋁燒結體所構成，氮化鋁燒結體具有氮化鋁的多晶體結構。該至少一層的氧化矽層，形成於該陶瓷支持基材上，其中該氧化矽層係藉由溶膠凝膠法所形成，其平均粗糙度小於該陶瓷支持基材，阻隔該陶瓷支持基材的多晶晶向，該至少一層的氧化矽層的總厚度為10~5000nm。該第一緩衝層，係由氮化鋁所構成，形成於該氧化矽層上，該第一緩衝層具有優選的(0002)AlN結晶結構，厚度為0.1~10μm。該氮化鎵層，係位於該第一緩衝層上，具有單晶結構。
上述氧化矽層的平均粗糙度小於25nm較理想，於具有複數層的氧化矽層時，氧化矽層的平均粗糙度為距離陶瓷支持基材最遠的一層的平均粗糙度，最理想為0nm。上述至少一層的氧化矽層，可為1~10層的氧化矽層，1~5層的氧化矽層較理想。
具體地，氧化矽層的製作方法，例如使用旋塗式玻璃材料(SOG)，例如氫矽酸鹽(HSQ)等，藉由旋轉塗佈法或噴塗法(溶膠凝膠 法)形成1層氧化矽層，然後進行乾燥，例如於120℃下加熱2分鐘，再控制加熱速度至345℃並持溫烘烤。形成2層以上的氧化矽層時，則重複以上步驟2次以上。乾燥後，每層厚度約在10~100nm的範圍。
陶瓷支持基材，係由氮化鋁所構成，或含鋁之陶瓷基板所構成，例如由氮化鋁燒結體所構成，氮化鋁燒結體具有氮化鋁的多晶體結構。陶瓷支持基材，例如為多晶氮化鋁基板，平均粗糙度為0.3μm以上，0.03μm以上較理想，且其厚度通常比一般單晶基板厚。
於一實施例，上述半導體裝置用基材，可更包括：一鈦/白金層(鈦層及/或白金層)，形成於該至少一層的氧化矽層上，該鈦層的厚度為1~100nm，該白金層的厚度為5~1000nm。所謂「鈦/白金層(鈦層及/或白金層)」，係指鈦層、白金層或鈦層與白金層的2層所構成。
根據本發明另一實施態樣，揭露一種半導體裝置用基材的製造方法，包括：提供一陶瓷支持基材，由氮化鋁燒結體所構成，氮化鋁燒結體具有氮化鋁的多晶體結構；進行藉由溶膠凝膠法形成一氧化矽層的步驟至少一次；利用有機金屬化學氣相沈積法或物理氣相沈積法，形成一第一緩衝層；藉由有機金屬化學氣相沈積法，進行單晶成長，形成一氮化鎵之單晶層。
於半導體裝置用基材的製造方法，其中該進行藉由溶膠凝膠法形成一氧化矽層的步驟，可進行1~10次，進行1~5次較理想，該氧化矽層的平均粗糙度小於25nm，該等氧化矽層的總厚度為10~5000nm。
於半導體裝置用基材的製造方法，可更包括：藉由化學氣相沈積法或物理氣相沈積法，於該至少一層的氧化矽層上，形成一鈦/白金層(鈦層及/或白金層)，該鈦層的厚度為1~100nm，該白金層的厚度為5~1000nm。上述第一緩衝層具有優選的(0002)的AlN結晶結構，厚度為0，1~10μm。
上述半導體裝置用基材可應用於半導體裝置，例如發光二極體、絕緣雙極電晶體等。
例如應用該半導體裝置用基材之半導體裝置，包括：一陶瓷支持基材，由氮化鋁燒結體所構成，氮化鋁燒結體具有氮化鋁的多晶體結 構；至少一層的氧化矽層，形成於該陶瓷支持基材上，其中該氧化矽層係藉由溶膠凝膠法所形成，其平均粗糙度小於該陶瓷支持基材，該至少一層的氧化矽層的總厚度為10~5000nm；一第一緩衝層，形成於該陶瓷支持基板上，其中該第一緩衝層係由氮化鋁所構成且具有(0002)優選晶向(prefer orientation)，厚度為10~50000nm；一氮化鎵層，位於該氮化鋁鎵層上，其係一n型層且具有單晶結構；一發光層，位於該氮化鎵層上，該發光層係由Al摻雜氮化鎵的高能隙能障及In摻雜氮化鎵的低能隙能障相間所形成的量子侷限層所構成；以及一p型層，位於該發光層上。
具體地，圖1表示根據本發明之實施例1之半導體裝置用基材的示意圖。半導體裝置用基材1包括陶瓷支持基板10、氧化矽層12、第一緩衝層13及氮化鎵層14。氧化矽層12，例如使用氫矽酸鹽(HSQ)，藉由旋轉塗佈法或噴塗法(溶膠凝膠法)形成1層氧化矽層，然後進行乾燥，例如於120℃下加熱2分鐘，再控制加熱速度至345℃並持溫烘烤，乾燥後的厚度例如為30~100nm。第一緩衝層13係由氮化鋁所構成且具有特定的優選晶向(prefer orientation)，例如(0002)優選的AlN結構。圖2表示根據本發明之實施例2之半導體裝置用基材的示意圖，其中，半導體裝置用基材2及2-1，除氧化矽層12-1以及氧化矽層12-2外，與圖1相同，於圖2的實施例，(a)的半導體裝置用基材2為形成2層的氧化矽層，(b)的半導體裝置用基材2-1為形成3層的氧化矽層。藉此，可進一步平坦化半導體裝置用基材的表面。氮化鎵層14具有單晶結構。
圖3表示根據本發明之實施例3之半導體裝置用基材的示意圖。半導體裝置用基材3，除鈦/鉑層13-1外，與圖1相同。鈦/鉑層13-1的製作方法，例如藉由物理氣相沈積法(例如濺鍍法、電子槍蒸鍍沈積法等)依序沈積鈦的薄膜及鉑的薄膜，形成鈦/鉑層13-1。鈦層的厚度，可為1~100nm的範圍，白金層的厚度，可為5~1000nm的範圍。鈦/鉑層13-1，有助於形成單晶結構的氮化鎵層14，但是於其他實施例，亦可不具有鈦/鉑層。
圖4表示根據本發明之實施例4之半導體裝置的示意圖。半導體裝置4包括陶瓷支持基板100、氧化矽層120、第一緩衝層130、n型 層140、p型層160、與p型層160接觸之接觸電極170及與n型層140接觸之接觸電極180。陶瓷支持基板100的構成，與上述陶瓷支持基板10相同。氧化矽層120的構成與上述氧化矽層12相同。第一緩衝層130的構成，與上述第一緩衝層13相同，第二緩衝層130的構成，與上述第一緩衝層13相同。n型層140可由上述氮化鎵層14，藉由n型摻雜而得，例如氮化鎵磊晶層摻雜矽，可得n型層140。而p型層160可藉由p型摻雜而得，例如氮化鎵磊晶層摻雜磷可得p型層160。
圖5表示根據本發明之實施例5之半導體裝置的示意圖。半導體裝置4’包括陶瓷支持基板100、氧化矽層120、第一緩衝層130、n型層140、發光層150、p型層160、與p型層160接觸之接觸電極170及與n型層140接觸之接觸電極180。半導體裝置4’與半導體裝置4不同之處，在於半導體裝置4’包括發光層150，設置於n型層140與p型層160之間。發光層150可為複數層交錯積層所構成，包括複數阱層(well layers)及複數阻隔層(barrier layers)。再者，例如發光層的組成係由Al摻雜氮化鎵的高能隙能障及In摻雜氮化鎵的低能隙能障相間所形成的量子侷限層所構成。
另一方面，實施例4及實施例5中，氧化矽層120，可變更為例如氧化矽層120-1,120-2,120-3,...等複數層的氧化矽層所構成。再者，實施例4及實施例5的變形例，可於第一緩衝層130與n型層140之間，積層鈦/鉑層，其製作方法與上述鈦/鉑層13-1的方法相同。
具體地，例如於陶瓷支持基板10(多晶氮化鋁基板)上，旋塗氧化矽12(平坦層)後，濺鍍第一緩衝層13(氮化鋁薄膜)作為緩衝層，再藉由RF-MOMBE(射頻有機金屬分子束磊晶法；radio-frequency metal-organic molecular beam epitaxy)積層氮化鎵層14(氮化鎵磊晶薄膜)。多晶氮化鋁基板，先經過丙酮10分鐘、異丙醇(IPA)、40℃下5分鐘清洗基板表面的灰塵，再經過加熱板，於120℃下5分鐘，烤乾水氣、IPA。旋塗平坦層的目的是因為多晶氮化鋁基板本身有存在表面的孔洞，透過液態的平坦層去填補多晶氮化鋁基板的孔洞，進而降低氮化鋁基板本身的粗糙度。藉由，有效降低基板的粗糙度，就能替後續的氮化鎵薄膜沈積提供良好的條件。為了確保氮化鋁能夠在1000℃不會龜裂，可將氮化鋁經過爐 管於1000℃下10小時的退火，升降溫速率控制在5℃/min，且製程中通入氮氣100sccm。
於上述半導體裝置，其中氧化矽層的平均粗糙度小於25nm，該等氧化矽層的總厚度為10~5000nm，陶瓷支持基材的平均粗糙度為0.3μm以上。再者，更理想為氧化矽層的平均粗糙度小於10nm，該等氧化矽層的總厚度為100~1000nm，陶瓷支持基材的平均粗糙度為30nm以上。再者，特別理想為氧化矽層的平均粗糙度小於5nm，該等氧化矽層的總厚度為100~600nm，陶瓷支持基材的平均粗糙度為30nm以上。
再者，例如應用該半導體裝置用基材之絕緣雙極電晶體，包括：一陶瓷支持基材，由氮化鋁燒結體所構成，氮化鋁燒結體具有氮化鋁的多晶體結構；至少一層的氧化矽層，形成於該陶瓷支持基材上，其中該氧化矽層係藉由溶膠凝膠法所形成，其平均粗糙度小於該陶瓷支持基材，該至少一層的氧化矽層的總厚度為10~5000nm；一第一緩衝層，形成於該陶瓷支持基板上，其中該第一緩衝層係由氮化鋁所構成且具有(0002)優選晶向(prefer orientation)，厚度為10~50000nm；形成一n型層；形成絕緣雙極電晶體的結構；以及形成電極。此處，根據本發明的絕緣雙極電晶體，使用本發明的半導體裝置用基材，而絕緣雙極電晶體的結構，可使用根據習知技術的任意的絕緣雙極電晶體結構。本發明的半導體裝置用基材除上述實施例外，例如可應用於太陽能電池，例如在太陽能電池的半導體磊晶層上，具體地，例如使用本發明的半導體裝置用基材，於該半導體裝置用基材，積層半導體磊晶層，形成太陽能電池結構，應用於太陽能電池的態樣，亦屬於本發明的權利範圍。
根據本發明，可得到可使用多晶體結構的燒結體之半導體裝置用基材及其製造方法，藉由使用溶液塗佈法，形成平滑之氧化矽層，作為粗糙的基材上的緩衝層之一。藉由緩衝層的形成，可使用多晶體結構的燒結體，無需使用價格昂貴之單晶基板。再者，本發明藉由使用多晶體結構的燒結體，提高散熱效率，且藉由在多晶系氮化鋁陶瓷基板(燒結體)上塗佈形成氧化矽層，再成長氮化鋁層，以提供作為後續成長氮化鎵等發光材料的單晶層用之基材，簡化製造步驟。
以上雖以特定實施例說明本發明，但並不因此限定本發明之範圍，只要不脫離本發明之要旨，熟悉本技藝者瞭解在不脫離本發明的意圖及範圍下可進行各種變形或變更。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。
1‧‧‧半導體裝置用基材
10‧‧‧陶瓷支持基板
12‧‧‧氧化矽層
13‧‧‧第一緩衝層
14‧‧‧氮化鎵層

Claims (12)

  1. 一種半導體裝置用基材，包括：一陶瓷支持基材，由氮化鋁燒結體所構成，氮化鋁燒結體具有氮化鋁的多晶體結構；至少一層的氧化矽層，形成於該陶瓷支持基材上，其中該氧化矽層係藉由溶膠凝膠法所形成，其平均粗糙度小於該陶瓷支持基材，阻隔該陶瓷支持基材的多晶晶向，該至少一層的氧化矽層的總厚度為10~5000nm；一第一緩衝層，係由氮化鋁所構成，形成於該氧化矽層上，該第一緩衝層具有優選的(0002)AlN結晶結構，厚度為0.1~10μm；以及一氮化鎵層，位於該第一緩衝層上，具有單晶結構。
  2. 如申請專利範圍第1項所述之半導體裝置用基材，其中該氧化矽層的平均粗糙度小於25nm。
  3. 如申請專利範圍第1項所述之半導體裝置用基材，其中該至少一層的氧化矽層為1~10層的氧化矽層。
  4. 如申請專利範圍第1項所述之半導體裝置用基材，更包括：一鈦/白金層(鈦層及/或白金層)，形成於該至少一層的氧化矽層上，該鈦層的厚度為1~100nm，該白金層的厚度為5~1000nm。
  5. 一種半導體裝置用基材的製造方法，包括：提供一陶瓷支持基材，由氮化鋁燒結體所構成，氮化鋁燒結體具有氮化鋁的多晶體結構；進行藉由溶膠凝膠法形成一氧化矽層的步驟至少一次；利用有機金屬化學氣相沈積法或物理氣相沈積法，形成一第一緩衝層；藉由有機金屬化學氣相沈積法，進行單晶成長，形成一氮化鎵之單晶層。
  6. 如申請專利範圍第5項所述之半導體裝置用基材的製造方法，其中該進行藉由溶膠凝膠法形成一氧化矽層的步驟，進行1~10次，該氧化矽層的平均粗糙度小於25nm，該等氧化矽層的總厚度為10~5000nm。
  7. 如申請專利範圍第5項所述之半導體裝置用基材的製造方法，更包 括：藉由化學氣相沈積法或物理氣相沈積法，於該至少一層的氧化矽層上，形成一鈦/白金層(鈦層及/或白金層)，該鈦層的厚度為1~100nm，該白金層的厚度為5~1000nm。
  8. 如申請專利範圍第5項所述之半導體裝置用基材的製造方法，其中該第一.緩衝層具有(0002)的AlN單晶結構，厚度為0.1~10μm。
  9. 一種半導體裝置，包括：一陶瓷支持基材，由氮化鋁燒結體所構成，氮化鋁燒結體具有氮化鋁的多晶體結構；至少一層的氧化矽層，形成於該陶瓷支持基材上，其中該氧化矽層係藉由溶膠凝膠法所形成，其平均粗糙度小於該陶瓷支持基材，該至少一層的氧化矽層的總厚度為10~5000nm；一第一緩衝層，形成於該陶瓷支持基板上，其中該第一緩衝層係由氮化鋁所構成且具有(0002)優選晶向(prefer orientation)，厚度為10~50000nm；一氮化鎵層，位於該氮化鋁鎵層上，其係一n型層且具有單晶結構；一發光層，位於該氮化鎵層上，該發光層係由Al摻雜氮化鎵的高能隙能障及In摻雜氮化鎵的低能隙能障相間所形成的量子侷限層所構成；以及一p型層，位於該發光層上。
  10. 如申請專利範圍第9項所述之半導體裝置，其中該氧化矽層的平均粗糙度小於25nm，該等氧化矽層的總厚度為10~5000nm。
  11. 如申請專利範圍第9項所述之半導體裝置，其中該陶瓷支持基材的平均粗糙度為0.3μm以上。
  12. 一種絕緣雙極電晶體，包括：一陶瓷支持基材，由氮化鋁燒結體所構成，氮化鋁燒結體具有氮化鋁的多晶體結構；至少一層的氧化矽層，形成於該陶瓷支持基材上，其中該氧化矽層係藉由溶膠凝膠法所形成，其平均粗糙度小於該陶瓷支持基材，該至少一層的氧化矽層的總厚度為10~5000nm；一第一緩衝層，形成於該陶瓷支持基板上，其中該第一緩衝層係由氮化鋁所構成且具有(0002)優選晶向(prefer orientation)，厚度為10~50000 nm；形成一n型層；形成絕緣雙極電晶體的結構；以及形成電極。
TW105120144A 2016-06-27 2016-06-27 半導體裝置用基材及使用其之半導體裝置 TWI589023B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105120144A TWI589023B (zh) 2016-06-27 2016-06-27 半導體裝置用基材及使用其之半導體裝置
US15/614,612 US10211295B2 (en) 2016-06-27 2017-06-06 Substrate for semiconductor device and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105120144A TWI589023B (zh) 2016-06-27 2016-06-27 半導體裝置用基材及使用其之半導體裝置

Publications (2)

Publication Number Publication Date
TWI589023B TWI589023B (zh) 2017-06-21
TW201801344A true TW201801344A (zh) 2018-01-01

Family

ID=59687931

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105120144A TWI589023B (zh) 2016-06-27 2016-06-27 半導體裝置用基材及使用其之半導體裝置

Country Status (2)

Country Link
US (1) US10211295B2 (zh)
TW (1) TWI589023B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137323A (zh) * 2019-05-29 2019-08-16 福建兆元光电有限公司 带有AlN缓冲层的LED芯片及制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622769A (en) * 1993-02-12 1997-04-22 Kabushiki Kaisha Toshiba Ceramic circuit board having a thermal conductivity substrate
US5320990A (en) * 1993-03-30 1994-06-14 The Dow Chemical Company Process for sintering aluminum nitride to a high thermal conductivity and resultant sintered bodies
JP3704068B2 (ja) * 2001-07-27 2005-10-05 ザ ウエステイム コーポレイション Ｅｌパネル
US7148520B2 (en) * 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP5740901B2 (ja) * 2010-10-15 2015-07-01 ソニー株式会社 発光装置および表示装置
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
TWI481073B (zh) * 2012-05-07 2015-04-11 Fitilite S Pte Ltd 半導體裝置及其製造方法
JP2013239474A (ja) * 2012-05-11 2013-11-28 Sanken Electric Co Ltd エピタキシャル基板、半導体装置及び半導体装置の製造方法
US20140161980A1 (en) * 2012-12-10 2014-06-12 Corning Incorporated Methods and formulations for spray coating sol-gel thin films on substrates
WO2014181777A1 (ja) * 2013-05-09 2014-11-13 独立行政法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
JP6179530B2 (ja) * 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
TWM515699U (zh) * 2015-09-17 2016-01-11 Hao-Ting Peng 發光二極體

Also Published As

Publication number Publication date
US20170373155A1 (en) 2017-12-28
US10211295B2 (en) 2019-02-19
TWI589023B (zh) 2017-06-21

Similar Documents

Publication Publication Date Title
CN104037287B (zh) 生长在Si衬底上的LED外延片及其制备方法
JP5102357B2 (ja) 窒化ガリウムのエピタキシャル成長用基板
CN103022295B (zh) 一种生长在Si衬底上的AlN薄膜及其制备方法和应用
JP2015023291A (ja) ＧａＮ系ＬＥＤエピタキシャル構造およびその製造方法
WO2016165558A1 (zh) 一种氮化物发光二极管结构及其制备方法
CN111739989A (zh) AlGaN基深紫外LED外延片及制备方法
KR20090115826A (ko) 그룹 3족 질화물계 반도체 소자용 버퍼층 및 그 제조 방법
CN103996611B (zh) 一种生长在金属Al衬底上的GaN薄膜及其制备方法和应用
CN105914270B (zh) 硅基氮化镓led外延结构的制造方法
TWI589023B (zh) 半導體裝置用基材及使用其之半導體裝置
JP2012136759A (ja) Ｉｔｏ膜およびその製造方法、半導体発光素子およびその製造方法
WO2022019799A1 (ru) Гетероэпитаксиальная структура с алмазным теплоотводом
TWI481073B (zh) 半導體裝置及其製造方法
WO2017028555A1 (zh) 基于Si衬底的GaN基材料及其制作方法
TW201236192A (en) Nitride based light emitting device using wurtzite powder and method of manufacturing the same
JP6736005B2 (ja) 薄膜基板および半導体装置およびＧａＮテンプレート
TW201419574A (zh) 半導體裝置及其製造方法以及發光二極體用之基板
JP2004137135A (ja) 薄膜付き石英基板
CN108400082B (zh) 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件
CN105742424B (zh) 一种在金属Al衬底上外延生长的GaN薄膜及其制备方法
CN108110108B (zh) Si基LED外延片及制造方法
TWI566428B (zh) 水平式氮化物發光二極體
CN110670138A (zh) 用于氮化铝单晶生长的复合籽晶及其制备方法
CN102956768A (zh) 一种包括蓝宝石组合衬底的发光器件
US20240145628A1 (en) Manufacturing method for epitaxial substrate, epitaxial substrate and semiconductor structure

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees