CN108400082B - 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件 - Google Patents

一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件 Download PDF

Info

Publication number
CN108400082B
CN108400082B CN201710069165.8A CN201710069165A CN108400082B CN 108400082 B CN108400082 B CN 108400082B CN 201710069165 A CN201710069165 A CN 201710069165A CN 108400082 B CN108400082 B CN 108400082B
Authority
CN
China
Prior art keywords
silicon substrate
aluminum nitride
layer
gallium nitride
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710069165.8A
Other languages
English (en)
Other versions
CN108400082A (zh
Inventor
李东键
金荣善
金权济
骆薇薇
孙在亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innoscience Zhuhai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Zhuhai Technology Co Ltd filed Critical Innoscience Zhuhai Technology Co Ltd
Priority to CN201710069165.8A priority Critical patent/CN108400082B/zh
Publication of CN108400082A publication Critical patent/CN108400082A/zh
Application granted granted Critical
Publication of CN108400082B publication Critical patent/CN108400082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件，通过在氮化镓薄膜和硅衬底之间生长第一、第二氮化铝层和缓冲层作为中间层，以抑制镓与硅之间产生反应；并且，通过在第二氮化铝层与氮化镓薄膜之间生长缓冲层，使得第二氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接；以及，通过制作第一纳米结构绒面和第二纳米结构绒面而保证生长的第一、第二氮化铝层的品质高；综合上述因素，以最终保证氮化镓薄膜品质高。

Description

一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件
技术领域
本发明涉及半导体技术领域，更为具体的说，涉及一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件。
背景技术
氮化镓(GaN)具有较大的直接禁带宽度、高热导率、高电子饱和漂移速度等特点，因此已经成为半导体技术领域的研究热点，尤其的在器件材料结构中外延生长氮化镓薄膜是当前研究热点之一。目前主要采用异质外延生长办法在蓝宝石、SiC等衬底材料上生长氮化镓薄膜。但是这两种衬底价格昂贵，而且这两种衬底的尺寸较小，增加了器件的制作成本。此外，蓝宝石衬底还有硬度高、导电差、导热差等缺点，对器件的制作和性能不利。硅作为目前最成熟的半导体材料，具有价格便宜、尺寸大、晶体质量高、导热能力高等优点，用硅做衬底可大大降低器件的制作成本，提高经济效果。
但是，在硅衬底上难以沉积氮化镓薄膜，是因为两种材料之间具有晶格常数、热膨胀系数等差异。再者，若直接在硅衬底上生长氮化镓，由于镓与硅之间产生反应，生长的氮化镓薄膜中会出现缺陷。
发明内容
有鉴于此，本发明提供了一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件，通过在氮化镓薄膜和硅衬底之间生长第一、第二氮化铝层和缓冲层作为中间层，以抑制镓与硅之间产生反应；并且，通过在第二氮化铝层与氮化镓薄膜之间生长缓冲层，使得第二氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接；以及，通过制作第一纳米结构绒面和第二纳米结构绒面而保证生长的第一、第二氮化铝层的品质高；综合上述因素，以最终保证氮化镓薄膜品质高。
为实现上述目的，本发明提供的技术方案如下：
一种在硅衬底上生长氮化镓薄膜的方法，包括：
提供一硅衬底；
采用鼓吹工艺对所述硅衬底的生长面进行刻蚀为第一纳米结构绒面；
在所述硅衬底的生长面一侧制备第一氮化铝层；
采用湿法刻蚀工艺对所述第一氮化铝层背离所述硅衬底一侧表面进行刻蚀为第二纳米结构绒面；
在所述第一氮化铝层背离所述硅衬底一侧制备第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；
在所述第二氮化铝层背离所述硅衬底一侧制备缓冲层；
在所述缓冲层背离所述硅衬底一侧制备氮化镓薄膜。
可选的，所述缓冲层包括多层AlxGa1-xN层，其中，沿生长方向，x逐渐减小。
可选的，所述缓冲层为氮化硅子层和氮化镓子层交替生长的超晶格层。
可选的，所述第一纳米结构绒面由多个金字塔结构组成；
其中，所述金字塔底部边长不大于1微米。
可选的，制备所述第一氮化铝层时的工艺温度为550摄氏度-1150摄氏度，包括端点值；
以及，制备所述第二氮化铝层时的工艺温度为600摄氏度-800摄氏度，包括端点值，或为1000摄氏度-1250摄氏度，包括端点值。
可选的，所述第二氮化铝层的厚度不大于5nm。
相应的，本发明还提供了一种在硅衬底上生长氮化镓薄膜的结构，包括：
硅衬底，所述硅衬底的生长面为第一纳米结构绒面；
位于所述硅衬底的生长面一侧的第一氮化铝层，所述第一氮化铝层背离所述硅衬底一侧表面为第二纳米结构绒面；
位于所述第一氮化铝层背离所述硅衬底一侧的第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；
位于所述第二氮化铝层背离所述硅衬底一侧的缓冲层；
以及，位于所述缓冲层背离所述硅衬底一侧的氮化镓薄膜。
可选的，所述缓冲层包括多层AlxGa1-xN层，其中，沿生长方向，x逐渐减小。
可选的，所述缓冲层为氮化硅子层和氮化镓子层交替生长的超晶格层。
可选的，所述第一纳米结构绒面由多个金字塔结构组成；
其中，所述金字塔底部边长不大于1微米。
可选的，所述第二氮化铝层的厚度不大于5nm。
相应的，本发明还提供了一种功率器件，包括上述的在硅衬底上生长氮化镓薄膜的结构。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件，包括：提供一硅衬底；采用鼓吹工艺对所述硅衬底的生长面进行刻蚀为第一纳米结构绒面；在所述硅衬底的生长面一侧制备第一氮化铝层；采用湿法刻蚀工艺对所述第一氮化铝层背离所述硅衬底一侧表面进行刻蚀为第二纳米结构绒面；在所述第一氮化铝层背离所述硅衬底一侧制备第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；在所述第二氮化铝层背离所述硅衬底一侧制备缓冲层；在所述缓冲层背离所述硅衬底一侧制备氮化镓薄膜。
由上述内容可知，本发明提供的技术方案，通过在氮化镓薄膜和硅衬底之间生长第一、第二氮化铝层和缓冲层作为中间层，以抑制镓与硅之间产生反应；并且，通过在第二氮化铝层与氮化镓薄膜之间生长缓冲层，使得第二氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接；以及，通过制作第一纳米结构绒面和第二纳米结构绒面而保证生长的第一、第二氮化铝层的品质高；综合上述因素，以最终保证氮化镓薄膜品质高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种在硅衬底上生长氮化镓薄膜的方法的流程图；
图2a至图2g对应图1所示方法流程图各步骤的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，在硅衬底上难以沉积氮化镓薄膜，是因为两种材料之间具有晶格常数、热膨胀系数等差异。再者，若直接在硅衬底上生长氮化镓，由于镓与硅之间产生反应，生长的氮化镓薄膜中会出现缺陷。
基于此，本申请实施例提供了一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件，通过在氮化镓薄膜和硅衬底之间生长第一、第二氮化铝层和缓冲层作为中间层，以抑制镓与硅之间产生反应；并且，通过在第二氮化铝层与氮化镓薄膜之间生长缓冲层，使得第二氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接；以及，通过制作第一纳米结构绒面和第二纳米结构绒面而保证生长的第一、第二氮化铝层的品质高；综合上述因素，以最终保证氮化镓薄膜品质高。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图2g所示，对本申请实施例提供的技术方案进行详细的描述。
结合图1至图2g所示，图1为本申请实施例提供的一种在硅衬底上生长氮化镓薄膜的方法的流程图；图2a至图2g对应图1所示方法流程图各步骤的结构示意图。其中，在硅衬底上生长氮化镓薄膜的方法包括：
S1、提供一硅衬底；
S2、采用鼓吹工艺对所述硅衬底的生长面进行刻蚀为第一纳米结构绒面；
S3、在所述硅衬底的生长面一侧制备第一氮化铝层；
S4、采用湿法刻蚀工艺对所述第一氮化铝层背离所述硅衬底一侧表面进行刻蚀为第二纳米结构绒面；
S5、在所述第一氮化铝层背离所述硅衬底一侧制备第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；
S6、在所述第二氮化铝层背离所述硅衬底一侧制备缓冲层；
S7、在所述缓冲层背离所述硅衬底一侧制备氮化镓薄膜。
本申请实施例提供的技术方案，通过在氮化镓薄膜和硅衬底之间生长第一、第二氮化铝层和缓冲层作为中间层，以抑制镓与硅之间产生反应；并且，通过在第二氮化铝层与氮化镓薄膜之间生长缓冲层，使得第二氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接；以及，通过制作第一纳米结构绒面和第二纳米结构绒面而保证生长的第一、第二氮化铝层的品质高；综合上述因素，以最终保证氮化镓薄膜品质高。
参考图2a所示，对应图1中步骤S1，首先提供一硅衬底100。其中，硅衬底的晶向可以为(111)、(100)或(110)等。在本申请一实施例中，优选的硅衬底的晶向可以为(111)。此外，本申请实施例对于硅衬底的厚度不做具体限制，需要根据实际应用进行具体设计。
参考图2b所示，对应图1中步骤S2，对硅衬底100进行刻蚀处理，尤其的，采用鼓吹工艺对硅衬底的生长面刻蚀为第一纳米结构绒面101。其中，所述第一纳米结构绒面由多个金字塔结构组成；
其中，所述金字塔底部边长d不大于1微米。
在本申请一实施例中，鼓吹工艺为通过鼓吹刻蚀粒子至硅衬底表面，以通过刻蚀粒子与硅衬底表面接触进行刻蚀，进而在生长面上形成纳米尺寸大小的粗糙而凸起的金字塔结构。其中，本申请提供的鼓吹工艺可以为干法鼓吹工艺或者为湿法鼓吹工艺，对此本申请不做具体限制，需要根据实际应用进行具体选取。
参考图2c所示，对应图1中步骤S3，将经过刻蚀的硅衬底100清洗干净后，在硅衬底100的生长面101一侧制备第一氮化铝层210。其中，制备所述第一氮化铝层时的工艺温度为550摄氏度-1150摄氏度，包括端点值，具体如700摄氏度或1000摄氏度等。
以及，为了保证整体氮化铝层的品质高，参考图2d所示，对应图1中步骤S4，对第一氮化铝层210背离硅衬底100一侧的表面刻蚀为第二纳米结构绒面211。其中，刻蚀工艺可以采用湿法刻蚀工艺，或者还可以采用鼓吹工艺，以及，第二纳米结构绒面的结构参数可以与第一纳米结构绒面的结构参数相同。
参考图2e所示，对应图1中步骤S5，在第一氮化铝层210上制备第二氮化铝层220。其中，第二氮化铝层220背离所述硅衬底100一侧表面为光滑表面。在本申请一实施例中，制备所述第二氮化铝层时的工艺温度为600摄氏度-800摄氏度，包括端点值，具体如700摄氏度、750摄氏度、790摄氏度等，或为1000摄氏度-1250摄氏度，包括端点值，具体如1100摄氏度、1200摄氏度等。以及，在本申请一实施例中，所述第二氮化铝层的厚度不大于5nm。
需要说明的是，在本申请实施例制备第一氮化铝层和第二氮化铝层的过程中，制备第一氮化铝层主要倾向于其3D生长状态，即第一氮化铝层的垂直生长状态，以保证第一氮化铝层上第二纳米结构绒面的制备。以及，制备第二氮化铝层时主要倾向于其2D生长状态，即第二氮化铝层的水平生长状态，以保证制备的第二氮化铝层的表面为光滑表面。通过制备总体氮化铝层时由倾向3D生长状态转换至倾向2D生长状态，保证制备总体氮化铝层的品质高，进而保证后续膜层制备的品质达到最佳。
参考图2f所述，对应图1中步骤S6，在第二氮化铝层220上制备缓冲层300。缓冲层的设置，能够保证在两个膜层粘贴在一起时，避免受到外力后由于两个膜层之间的物理特性的差异而会出现损坏的情况；即，缓冲层的设置，使得总体氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接一起。
在本申请一实施例中，所述缓冲层可以包括多层AlxGa1-xN层，其中，沿生长方向，x逐渐减小。其中，x可以由100％至0％
或者，在本申请另一实施例中，所述缓冲层可以为氮化硅子层和氮化镓子层交替生长的超晶格层。
需要说明的是，本申请对于缓冲层材质的选择不做具体限制，需要根据实际应用进行具体设计。
以及，参考图2g所示，对应图1中步骤S7，在缓冲层300上制备氮化镓薄膜400。在上述步骤中，通过在氮化镓薄膜和硅衬底之间生长第一、第二氮化铝层和缓冲层作为中间层，以抑制镓与硅之间产生反应；并且，通过在第二氮化铝层与氮化镓薄膜之间生长缓冲层，使得第二氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接；以及，通过制作第一纳米结构绒面和第二纳米结构绒面而保证生长的第一、第二氮化铝层的品质高；综合上述因素，以最终保证氮化镓薄膜品质高。
其中，本申请实施例提供的氮化镓薄膜可以为非掺杂的氮化镓薄膜，还可以为p型掺杂的氮化镓薄膜，或者为n型掺杂的氮化镓薄膜，对此本申请不做具体限制，需要根据实际制作的功率器件进行具体选取。如发光二极管对应的n型掺杂要求。
在上述任意一实施例中，本申请可以采用MOCVD(Metal-organic Chemical VaporDeposition，金属有机化合物化学气相沉淀)制备膜层，或者采用其他生长技术制备膜层，对此本申请不做具体限制。
相应的，本申请实施例还提供了一种在硅衬底上生长氮化镓薄膜的结构，包括：
硅衬底，所述硅衬底的生长面为第一纳米结构绒面；
位于所述硅衬底的生长面一侧的第一氮化铝层，所述第一氮化铝层背离所述硅衬底一侧表面为第二纳米结构绒面；
位于所述第一氮化铝层背离所述硅衬底一侧的第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；可选的，所述第二氮化铝层的厚度不大于5nm。
位于所述第二氮化铝层背离所述硅衬底一侧的缓冲层；
以及，位于所述缓冲层背离所述硅衬底一侧的氮化镓薄膜。
在本申请一实施例中，所述缓冲层可以包括多层AlxGa1-xN层，其中，沿生长方向，x逐渐减小。
以及，本申请另一实施例中，所述缓冲层还可以为氮化硅子层和氮化镓子层交替生长的超晶格层。
在本申请一实施例中，所述第一纳米结构绒面由多个金字塔结构组成；
其中，所述金字塔底部边长不大于1微米。
相应的，本申请实施例还提供了一种功率器件，包括上述的在硅衬底上生长氮化镓薄膜的结构。
需要说明的是，本申请实施例对于提供的功率器件的具体类型不做具体限制。
相较于现有技术，本申请实施例提供的技术方案至少具有以下优点：
本申请实施例提供了一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件，包括：提供一硅衬底；采用鼓吹工艺对所述硅衬底的生长面进行刻蚀为第一纳米结构绒面；在所述硅衬底的生长面一侧制备第一氮化铝层；采用湿法刻蚀工艺对所述第一氮化铝层背离所述硅衬底一侧表面进行刻蚀为第二纳米结构绒面；在所述第一氮化铝层背离所述硅衬底一侧制备第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；在所述第二氮化铝层背离所述硅衬底一侧制备缓冲层；在所述缓冲层背离所述硅衬底一侧制备氮化镓薄膜。
由上述内容可知，本申请实施例提供的技术方案，通过在氮化镓薄膜和硅衬底之间生长第一、第二氮化铝层和缓冲层作为中间层，以抑制镓与硅之间产生反应；并且，通过在第二氮化铝层与氮化镓薄膜之间生长缓冲层，使得第二氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接；以及，通过制作第一纳米结构绒面和第二纳米结构绒面而保证生长的第一、第二氮化铝层的品质高；综合上述因素，以最终保证氮化镓薄膜品质高。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种在硅衬底上生长氮化镓薄膜的方法，其特征在于，包括：
提供一硅衬底；
采用鼓吹工艺对所述硅衬底的生长面进行刻蚀为第一纳米结构绒面；
在所述硅衬底的生长面一侧制备第一氮化铝层；
采用湿法刻蚀工艺对所述第一氮化铝层背离所述硅衬底一侧表面进行刻蚀为第二纳米结构绒面；
在所述第一氮化铝层背离所述硅衬底一侧制备第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；
在所述第二氮化铝层背离所述硅衬底一侧制备缓冲层；
在所述缓冲层背离所述硅衬底一侧制备氮化镓薄膜。
2.根据权利要求1所述的在硅衬底上生长氮化镓薄膜的方法，其特征在于，所述缓冲层包括多层AlxGa1-xN层，其中，沿生长方向，x逐渐减小。
3.根据权利要求1所述的在硅衬底上生长氮化镓薄膜的方法，其特征在于，所述缓冲层为氮化硅子层和氮化镓子层交替生长的超晶格层。
4.根据权利要求1所述的在硅衬底上生长氮化镓薄膜的方法，其特征在于，所述第一纳米结构绒面由多个金字塔结构组成；
其中，所述金字塔底部边长不大于1微米。
5.根据权利要求1所述的在硅衬底上生长氮化镓薄膜的方法，其特征在于，制备所述第一氮化铝层时的工艺温度为550摄氏度-1150摄氏度，包括端点值；
以及，制备所述第二氮化铝层时的工艺温度为600摄氏度-800摄氏度，包括端点值，或为1000摄氏度-1250摄氏度，包括端点值。
6.根据权利要求1所述的在硅衬底上生长氮化镓薄膜的方法，其特征在于，所述第二氮化铝层的厚度不大于5nm。
7.一种在硅衬底上生长氮化镓薄膜的结构，其特征在于，包括：
硅衬底，所述硅衬底的生长面为第一纳米结构绒面；
位于所述硅衬底的生长面一侧的第一氮化铝层，所述第一氮化铝层背离所述硅衬底一侧表面为第二纳米结构绒面；
位于所述第一氮化铝层背离所述硅衬底一侧的第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；
位于所述第二氮化铝层背离所述硅衬底一侧的缓冲层；
以及，位于所述缓冲层背离所述硅衬底一侧的氮化镓薄膜。
8.根据权利要求7所述的在硅衬底上生长氮化镓薄膜的结构，其特征在于，所述缓冲层包括多层AlxGa1-xN层，其中，沿生长方向，x逐渐减小。
9.根据权利要求7所述的在硅衬底上生长氮化镓薄膜的结构，其特征在于，所述缓冲层为氮化硅子层和氮化镓子层交替生长的超晶格层。
10.根据权利要求7所述的在硅衬底上生长氮化镓薄膜的结构，其特征在于，所述第一纳米结构绒面由多个金字塔结构组成；
其中，所述金字塔底部边长不大于1微米。
11.根据权利要求7所述的在硅衬底上生长氮化镓薄膜的结构，其特征在于，所述第二氮化铝层的厚度不大于5nm。
12.一种功率器件，其特征在于，包括权利要求7～11任意一项所述的在硅衬底上生长氮化镓薄膜的结构。
CN201710069165.8A 2017-02-08 2017-02-08 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件 Active CN108400082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710069165.8A CN108400082B (zh) 2017-02-08 2017-02-08 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710069165.8A CN108400082B (zh) 2017-02-08 2017-02-08 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件

Publications (2)

Publication Number Publication Date
CN108400082A CN108400082A (zh) 2018-08-14
CN108400082B true CN108400082B (zh) 2020-09-08

Family

ID=63093545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710069165.8A Active CN108400082B (zh) 2017-02-08 2017-02-08 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件

Country Status (1)

Country Link
CN (1) CN108400082B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741854A (zh) * 2023-08-11 2023-09-12 至芯半导体(杭州)有限公司 一种AlN薄膜及其制备方法和应用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515543B (zh) * 2008-02-20 2010-08-25 中国科学院半导体研究所 在硅衬底上生长的氮化镓薄膜结构及其生长方法
CN101771121A (zh) * 2009-12-28 2010-07-07 山东华光光电子有限公司 一种SiC或Si衬底GaN基晶体的结构及其生长方法
CN104037287B (zh) * 2014-06-10 2017-01-11 广州市众拓光电科技有限公司 生长在Si衬底上的LED外延片及其制备方法
CN104638081A (zh) * 2015-01-20 2015-05-20 中国科学院半导体研究所 基于晶硅光伏技术的硅基GaN发光器件及制备方法
US9620362B2 (en) * 2015-04-29 2017-04-11 Taiwan Semiconductor Manufacutring Co., Ltd. Seed layer structure for growth of III-V materials on silicon
CN105336605B (zh) * 2015-11-09 2018-05-11 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法

Also Published As

Publication number Publication date
CN108400082A (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
US7358160B2 (en) Method of selective formation of compound semiconductor-on-silicon wafer with silicon nanowire buffer layer
Pasayat et al. Growth of strain-relaxed InGaN on micrometer-sized patterned compliant GaN pseudo-substrates
US7723729B2 (en) Compound semiconductor-on-silicon wafer with a silicon nanowire buffer layer
JP2020505767A (ja) パワーデバイス用の窒化ガリウムエピタキシャル構造
US20090087937A1 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
CN104037287A (zh) 生长在Si衬底上的LED外延片及其制备方法
JP2004524250A (ja) 窒化ガリウム材料および方法
CN102484049A (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
US20140001438A1 (en) Semiconductor devices and methods of manufacturing the same
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
TW201225171A (en) Method of manufacturing a semiconductor device
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
CN105489714A (zh) 一种多孔氮化铝复合衬底及其在外延生长高质量氮化镓薄膜中的应用
JP2010529943A (ja) ミスカット基板上に成長したプレーナ無極性ｍ平面ＩＩＩ族窒化物薄膜
CN103730554A (zh) 一种氮化镓基led外延片的生长方法
CN109860359A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN105448675A (zh) 一种GaAs/Si外延材料的MOCVD制备方法
US9515222B2 (en) Gallium nitride on 3C—SiC composite wafer
JPWO2013145404A1 (ja) オフ角を備えているシリコン単結晶とｉｉｉ族窒化物単結晶の積層基板
CN108400082B (zh) 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件
CN104078539B (zh) 降低氮化镓缺陷密度的成长方法
US20110253187A1 (en) Iii-v nitride-based thermoelectric device
JP5043363B2 (ja) 窒化ガリウム結晶体を形成する方法、基板、および窒化ガリウム基板を形成する方法
KR101731862B1 (ko) 반도체 광전자 소자 및 그 제조방법
US20150079769A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant