TW201743425A - 堆疊式封裝體結構 - Google Patents

堆疊式封裝體結構 Download PDF

Info

Publication number
TW201743425A
TW201743425A TW105135654A TW105135654A TW201743425A TW 201743425 A TW201743425 A TW 201743425A TW 105135654 A TW105135654 A TW 105135654A TW 105135654 A TW105135654 A TW 105135654A TW 201743425 A TW201743425 A TW 201743425A
Authority
TW
Taiwan
Prior art keywords
package
solder
epoxy
epoxy flux
ubm
Prior art date
Application number
TW105135654A
Other languages
English (en)
Inventor
余振華
劉重希
林修任
郭炫廷
黃貴偉
鄭明達
陳威宇
謝靜華
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201743425A publication Critical patent/TW201743425A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一種堆疊式封裝體結構包括第一封裝體與第二封裝體。所述第二封裝體藉由一個連接件或更多個連接件耦接至所述第一封裝體。環氧助焊劑殘留物環繞連接件且與連接件連接。一種堆疊式封裝體結構的形成方法包括提供具有第一連接墊的第一封裝體，並提供具有相對應的第二連接墊的第二封裝體。將焊膏印在各第一連接墊上。環氧助焊劑印在各焊膏上。將第一連接墊對齊第二連接墊並將所述第一封裝體與所述第二封裝體壓合在一起。迴焊所述焊膏，以將第一連接墊連接至第二連接墊，並將環氧助焊劑殘留物留在各連接件的周圍。

Description

堆疊式封裝體結構
本發明實施例是有關於一種堆疊式封裝體結構。
自從積體電路（integrated circuit，IC）發明以來，由於各種電子構件（亦即電晶體、二極體、電阻器、電容器等）的積集密度持續改進，半導體產業已經歷了快速成長。在大多數情況下，這種積集密度的改進來自最小特徵尺寸（minimum feature size）的一再減少，以允許更多的構件可以整合在一定的面積中。
這些積集度的改進本質上是二維（two-dimensional，2D）的，而由積集構件所佔有的體積基本上是位於半導體晶片的表面上。儘管在微影上顯注的進步使得2D IC的形成有相當大幅度的改善，然而在二維中仍有其密度上的物理極限。所述極限之一是製造所述構件所需的最小尺寸。另外，當更多元件被放置在單一晶片或單一晶粒中，則需要更複雜的設計。
在試圖進一步提升電路密度時，已研究出三維積體電路（three-dimensional integrated circuits，3DICs）。在典型的3DIC的形成過程中，可將兩個晶片接合在一起，並在各晶片與基板上的接觸墊之間形成電性連接。舉例來說，兩個晶片的接合可藉由一晶片附著在另一晶片的頂部上而實現。此堆疊晶片可隨後被接合在載板上，並藉由導線（wire bonds）將各晶片上的接觸墊（contact pads）電性耦接至載板上的接觸墊。然而，載板需大於所述晶片以便進行導線接合。近來試圖聚焦在覆晶內連線（flip-chip interconnections）以及導電球/凸塊的使用，以形成晶片與下部基板之間的連線，藉此在相對小的封裝體中達到高佈線密度（high-wiring density）。傳統的晶片堆疊使用焊點，其包括焊料（solder）、助焊劑（flux）以及底膠（underfill）。所有這些製程衍生間距（pitch）、焊點高度（joint height）以及助焊劑殘留物（flux residue）的問題與限制。
本發明實施例提供一種堆疊式封裝體結構包括第一封裝體、第二封裝體以及環氧系樹脂。第二封裝體藉由一個連接件或更多個連接件耦接至所述第一封裝體。環氧系樹脂環繞所述一個連接件或所述更多個連接件，且所述環氧系樹脂與所述一個連接件或所述更多個連接件接觸。
以下揭露內容提供用於實施所提供的標的之不同特徵的許多不同實施例或實例。以下所描述的構件及位的具體實例是為了以簡化的方式傳達本揭露為目的。當然，這些僅僅為實例而非用以限制。舉例來說，於以下描述中，在第二特徵上方或在第二特徵上形成第一特徵可包括第一特徵與第二特徵形成為直接接觸的實施例，且亦可包括第一特徵與第二特徵之間可形成額外特徵使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭露在各種實例中可使用相同的元件符號及/或字母來指代相同或類似的部件。元件符號的重複使用是為了簡單及清楚起見，且並不表示所欲討論的各個實施例及/或位本身之間的關係。
另外，為了易於描述附圖中所繪示的一個構件或特徵與另一組件或特徵的關係，本文中可使用例如「在...下」、「在...下方」、「下部」、「在…上」、「在…上方」、「上部」及類似術語的空間相對術語。除了附圖中所繪示的定向之外，所述空間相對術語意欲涵蓋元件在使用或操作時的不同定向。設備可被另外定向（旋轉90度或在其他定向），而本文所用的空間相對術語相應地作出解釋。
本發明實施例包括堆疊式封裝體（Package-on-Package，PoP）結構。所述堆疊式封裝體結構包括上封裝體以及下封裝體。一般而言，上封裝體比下封裝體具有較少的輸入/輸出需求，而輸入/輸出訊號通常透過下封裝體來佈線。上封裝體可例如是整合被動元件（integrated passive device，IPD）、隨機存取記憶體（random access memory，RAM）（例如，動態隨機存取記憶體（dynamic random access memory，DRAM））、含堆疊的半導體晶粒的扇出型結構、晶圓級封裝體（wafer level package，WLP）以及中介片（interposer）等。下封裝體可例如是整合扇出型（integrated fan-out，InFO）晶圓級封裝體等。上封裝體與下封裝體皆可具有重分佈層（redistribution layers，RDLs）或通孔（through vias）以提供各封裝體中的內部連線以及佈線。上封裝體的底部連接件（例如接墊）可耦接至下封裝體的頂部上的頂部連接件，每一個相對應的連接可進一步地耦接至下封裝體的底部上的連接件。在此方式中，上封裝體的連接件可被帶至下封裝體的底部。下封裝體的頂部上的接墊可透過通孔或RDL耦接至下封裝體的底部上的連接件。
圖1至圖6為一種PoP結構的構件在接合上封裝體與下封裝體的各種階段的剖面示意圖。此剖面示意圖可以是封裝體的部分示意圖（亦即封裝體的裁切圖）。此剖面示意圖亦可被視為本發明實施例的示範例。其他實施例可包括額外的連接件，其可以是各種尺寸與形狀。雖然上封裝體與下封裝體被繪示為實質上具有相同的整體寬度，但應可理解其中之一的整體寬度可大於另一個的整體寬度。在其中一個封裝體寬於其他的封裝體的實施例中，所述封裝體的「邊緣（edge）」可視為所述重疊部分的最外緣。上封裝體或下封裝體延伸超過所述重疊部分的任何部分可具有其他構件或封裝體，其並未在本文中具體討論。
上封裝體包括封裝基板與所述封裝基板上的構件。此構件可例如包括介電質、金屬層、導線、封膠（moldings）等。下封裝體包括封裝基板與所述封裝基板上的構件。同所述上封裝體，此構件可例如包括介電質、金屬層、導線、封膠等。在一些實施例中，上封裝體可以是與另一個第二上封裝體附著的中介片（interposer）。在一些實施例中，所述附著可先將第二上封裝體附著至所述中介片，接著將結合的封裝體耦接至下封裝體。在其他實施例中，所述附著可先將所述中介片附著於所述下封裝體，接著將第二上封裝體耦接至所述中介片。
下晶圓（未繪示）可包括一個下封裝體或更多個下封裝體。所述下晶圓可以是載體或下封裝體的基板。在一些實施例中，上封裝體可以是從上晶圓被單體化並配置在下封裝體上，使得上封裝體的底面上的連接件對應於下封裝體的頂面的連接件。在一些實施例中，在單體化之前，上封裝體可與下封裝體結合，以形成PoP結構，於下將更詳細地討論。接著，所述PoP結構可一起被單體化。
圖1為依照一些實施例的一種PoP結構的構件的剖面示意圖。所述PoP結構包括上封裝體40以及下封裝體60。在一些實施例中，額外的封裝體亦可垂直地堆疊在例如上封裝體40的頂部上，亦或是水平地配置在例如下封裝體60的頂部上並配置在上封裝體40旁。上封裝體40可例如是IPD、RAM、DRAM、含堆疊的半導體晶粒的扇出型結構、WLP等。下封裝體60可例如是InFO或其他封裝體。上封裝體40包括底部連接件41。下封裝體60包括一個球底金屬（under bump metal，UBM）層61或更多個UBM 61，其與一個底部連接件41或更多個底部連接件41對齊。各UBM 61可耦接至一個內金屬層62或更多個內金屬層62，例如是構成RDL或連接至通孔的層。下封裝體60更包括底部連接件68，其繪示為焊料凸塊，但其包括任何合適的連接件，例如針腳、導線（wires）等。在一些實施例中，下封裝體60的UBM 61可以是被下封裝體60的最頂層暴露出來的接墊或其他形式的電極。
圖2繪示為將上封裝體40與下封裝體60接合在一起以形成PoP結構的步驟。可使用模板80將焊膏印刷（print）在UBM 61上。焊膏可被擠壓進入模板80中的孔洞，在模板80移除後，留下UBM 61上的焊料63。UBM 61上的焊料63可形成焊點，以與上封裝體40上的底部連接件41對應。模板80的位置可根據提供適量焊膏的需求來進行調整。舉例來說，模板80可配置在下封裝體60的頂面處並與UBM 61接觸。在一些實施例中，當形成所述焊膏時，所述焊膏可被迴焊以形成焊料凸塊。在其他實施例中，焊膏仍可保持到下個步驟。在一些實施例中，可使用其他構件，而並非一定需要使用模板才能將焊膏沈積在UBM 61上。
圖3A至圖5D繪示為根據各種實施例之一種PoP結構的構件的各種配置。標示為A、B、C以及D的子圖式與各個相對應的圖式一致，所述相對應的圖式繪示為所述PoP結構的不同選項。
圖3A繪示為焊料63的頂部上的助焊環氧樹脂（flux epoxy resin）64的一種示例。助焊環氧樹脂64為一種環氧系樹脂助焊劑。在圖3A中，模板81A經配置以與模板80實質上相同，其具有孔洞以提供環氧助焊劑到各個焊料63處。焊料63可以是經迴焊的焊球或焊膏。在一些實施例中，可使用其他構件，而並非一定需要使用模板才能將助焊環氧樹脂沈積在焊料63上。
圖3B繪示為焊料63的頂部上的助焊環氧樹脂64的一種示例。模板81B具有額外的孔洞（aperture），其位在模板81A中兩個相鄰UBM之間，以在兩個相鄰UBM之間提供環氧助焊劑的沈積，用以做為中心支撐部分65。中心支撐部分65有助於減少下封裝體的基板以及最終PoP結構的翹曲（warpage），所述最終PoP結構是指在將所述上封裝體接合至下封裝體之後的結構。在一些實施例中，在將助焊環氧樹脂64形成在各個焊料63上之前，可先形成並固化中心支撐部分65。在一些實施例中，在將焊膏63形成在各個UBM 61上之前，可先形成並固化中心支撐部分65。在形成焊膏之後再固化中心支撐部分65的一些實施例中，所述焊膏可在中心支撐部分65的固化期間迴焊為焊球。所述中心支撐部分65可以是連續的，或是可包括多個較小的環氧助焊劑。在一些實施例中，所述中心支撐部分65可以是以其他材料來形成，例如模製化合物（molding compound）、介電質或聚合物。
圖3C繪示為焊料63的頂部上的助焊環氧樹脂64的一種應用。模板81C具有孔洞，其位於邊緣UBM與PoP結構的邊緣之間，以在下封裝體60的外側邊緣與靠近外側邊緣的UBM 61之間的下封裝體60的周邊處提供環氧助焊劑66（以下稱為周邊部分66）的沈積。在一些實施例中，UBM 61不需要靠近周邊部分66。在一些實施例中，所述周邊部分66可沿著下封裝體60或上封裝體40的邊緣來配置，或是自下封裝體60或上封裝體40的邊緣微幅內縮來配置，使得下封裝體60或上封裝體40的邊緣在上視圖中超出周邊部分66。在一些實施例中，一個UBM 61或更多個UBM 61可配置在周邊部分66的內側，而且一個UBM 61或更多個UBM 61可配置在周邊部分66的外側。所述周邊部分66可消除或減少可能進入上封裝體40與下封裝體60之間的空間的污染物的量。在一些實施例中，所述周邊部分66可以是其他材料，例如模製化合物、介電質或聚合物。
圖3D結合了圖3B與圖3C，其包括中心支撐部分65與周邊部分66。中心支撐部分65與周邊部分66已分別在上述圖3B與圖3C討論。
圖4A繪示將圖3A的配置中的上封裝體40定位並壓合至下封裝體60。上封裝體40可以對齊下封裝體60的相對應的連接件（例如是UBM 61）。上封裝體40可壓合至下封裝體60。圖4B繪示將圖3B的配置中的上封裝體40定位並壓合至下封裝體60。圖4C繪示將圖3C的配置中的上封裝體40定位並壓合至下封裝體60。圖4D繪示了將圖3D的配置中的上封裝體40定位並壓合至下封裝體60。所述壓合可藉由取、放（pick and place）或其他合適方式來完成。當所述封裝體壓合在一起，焊料63可被迴焊，以將上封裝體40與下封裝體60耦接在一個連接點或更多個連接點處，並將上封裝體40上的底部連接件41耦接至下封裝體60上的UBM 61。在上封裝體40與下封裝體60之間可形成空隙20，所述空隙20為所述兩個封裝體之間的未填滿空間。空隙20中不具有底膠材料。
圖5A繪示了焊料迴焊之後的PoP結構中的上封裝體40與下封裝體60。焊料迴焊後，所述樹脂系環氧助焊劑留下了殘留物。所述環氧助焊劑殘留物641配置在經迴焊的焊料631的底部（base）的周圍。環氧助焊劑殘留物641可實質上環繞焊料631的底部。環氧助焊劑殘留物641亦可覆蓋外露於焊料631的部分UBM 61。環氧助焊劑殘留物641可提供焊料631與UBM 61的接點的支撐。環氧助焊劑殘留物641為環氧系樹脂。
圖5B繪示如圖4B中所配置者在迴焊之後的PoP結構，其包括由環氧助焊劑殘留物所構成的中心支撐部分651。圖5B亦包括位於各焊料631的底部與周圍的環氧助焊劑殘留物641。在一些實施例中，所述中心支撐部分651可具有最頂表面，其與上封裝體40的底面接觸。在一些實施例中，所述中心支撐部分651可具有頂表面，其在迴焊後實質上為平坦表面。在一些實施例中，所述中心支撐部分651可具有彎曲的頂表面，使得所述中心支撐部分651在剖面圖的中心點的厚度最厚，並往所述中心支撐部分651的邊緣逐漸縮減。之後將結合圖7A與圖7B仔細討論所述中心支撐部分651。在一些實施例中，中心支撐部分651在迴焊之後可以是部分固化，且需要額外的固化步驟。
圖5C繪示如圖4C中所配置者在迴焊之後的PoP結構，其包括由環氧助焊劑殘留物所構成的周邊部分661。圖5C亦包括在各焊料631的底部與周圍的環氧助焊劑殘留物641。在一些實施例中，周邊部分661的頂部可接觸上封裝體40的底面。在一些實施例中，周邊部分661可提供一連續屏障，以將汙染物阻絕在封裝結構的上封裝體40與下封裝體60之間的空隙20之外。在一些實施例中，至少一些所述周邊部分661可具有不與上封裝體40的底面接觸的頂面。在一些實施例中，所述周邊部分661在上視圖中可具有缺口（breaks），使得所述周邊部分661不連續地環繞所述PoP結構。舉例來說，圖5A或圖5B可分別被視為圖5C或圖5D的結構的剖面示意圖，其中圖5A或圖5B為周邊部分661中具有缺口的剖面。所述相同結構在不同切線的另一個剖面可繪示為周邊部分661的左側或右側之一，而周邊部分661的左側或右側之其他部分則未示出。以下將結合圖8A與圖8B詳細討論所述周邊部分661。在一些實施例中，所述周邊部分661在迴焊之後可以是部分固化且需要額外的固化步驟。
在圖5A至圖5D中，空隙20中仍不具有底膠材料（underfill material）。在將所述環氧樹脂使用於中心支撐部分651或周邊部分661的實施例中，所述環氧樹脂可被視為一種底膠，空隙20仍保留下來如圖5A至圖5D所示者。
圖6繪示了上封裝體40與下封裝體60之間的一個連接或更多個連接的放大圖。在迴焊後，焊料631將橋接底部連接件41與UBM 61。環氧助焊劑殘留物641將形成在所述焊料631的底部的周圍。依據在圖3A至圖3D中所示例的環氧助焊劑64的印刷方式，環氧助焊劑殘留物641在一定點處的高度h1 可具有變化。在上視圖中，第一寬度w1 （即從UBM 61橫向測量至環氧助焊劑殘留物641的邊緣）亦可沿著環氧助焊劑殘留物641的外側邊緣變化。在一些實施例中，所述環氧助焊劑殘留物641在上視圖中實質上為圓形。所述環氧助焊劑殘留物641的角度θ1 可介於30度至60度之間。在一些實施例中，角度θ1 可大於60度或是小於30度。所述角度θ1 取決於所述環氧助焊劑的黏度與迴焊程序的細節。所述焊料631沒有覆蓋UBM 61的外側邊緣，一部分的環氧助焊劑殘留物642仍與UBM 61以及焊料631之間的接點處的UBM 61與焊料631接觸，且沿著所述焊料631的外側表面的形狀可達到高度h1 。
在實施例中，周邊部分661可具有高度h2 與寬度w2 。高度h2可與上封裝體40與下封裝體60之間的空隙20的高度相同，使得所述周邊部分661的上表面與所述上封裝體40的下表面接觸。在一些實施例中，高度h2 可小於空隙20的高度，使得周邊部分661的頂部與上封裝體40的底面之間留下間隙。在一些實施例中，周邊部分661的頂部的寬度可窄於周邊部分661的底部的寬度w2 。換言之，儘管圖6中所繪示的周邊部分661為矩形，但在剖面圖中所述周邊部分661亦可以是梯形，其頂部窄於底部。當使用所述環氧助焊劑並迴焊所述焊料，所述環氧助焊劑會掉落（slump）。掉落的量可取決於所述環氧助焊劑的黏度以及其他因素，例如迴焊的程序。寬度w2 可選擇為可使得周邊部分661的環氧助焊劑不會陷落太多而造成所述環氧助焊劑的頂部與所述上封裝體的底面之間的間隙。
應注意的是，各個圖5A至圖5D以及圖6中，經耦接的上封裝體40與下封裝體60之間並不需要底膠來填入空隙20。
圖7A是繪示在一些實施例中的一種堆疊式封裝體結構的剖面的平面圖。圖7A可以是沿著圖5B的A-A’切線的剖面，其從下封裝體的表面上方，穿過突出於所述下封裝體的表面上方的所述UBM 61。中心支撐部分651可以是橫跨PoP結構的中心部分的環氧助焊劑的連續應用例。在一些實施例中，中心支撐部分651可以在所述UBM 61上的焊膏與環氧助焊劑形成之前，形成並固化。在其他實施例中，所述中心支撐部分651可隨著所述環氧助焊劑一起形成。雖然圖7A中所繪示的中心支撐部分651為矩形，其在上視圖中亦可印成任意形狀。在一些實施例中，其可印成多個矩形或其他形狀。在一些實施例中，亦可不具有中心支撐部分651，例如在與圖5A一致的實施例中。
圖7B是繪示在一些實施例中的一種堆疊式封裝體結構的剖面的平面圖。圖7B可以是沿著圖5B的A-A’切線的剖面，其從下封裝體的表面上方，穿過突出於所述下封裝體的所述UBM 61。中心支撐部分651可以是圓形的環氧膏凸塊（epoxy paste bumps）的網格（grid）。雖然圖7B中所繪示的中心支撐部分651的尺寸與間距實質上是均一的，但構成所述中心支撐部分651的所述環氧膏凸塊的數量、尺寸以及間距是可以改變的。所述數量、尺寸以及間距可變動，以使得所述環氧膏凸塊的尺寸或位置並非均一。在一些實施例中，在上視圖中，中心支撐部分651可製成任意形狀或一系列的形狀。舉例來說，中心支撐部分651可製成一系列較小的矩形。中心支撐部分651可提供下封裝體以及/或上封裝體的穩定性，以減少翹曲。
圖8A是繪示在一些實施例中的一種堆疊式封裝體結構的剖面的平面圖。圖8A可以是沿著圖5D的A-A’切線的剖面，其從下封裝體的表面上方，穿過突出於所述下封裝體的所述UBM 61。中心支撐部分651可以是橫跨PoP結構的中心部分的環氧助焊劑的連續應用，如以上結合圖7A所述者。周邊部分661可靠近下封裝體與上封裝體的邊緣，其下封裝體與上封裝體重疊。在一些實施例中，周邊部分661可以是連續的環狀結構。在一些實施例中，周邊部分661可以是不連續的環狀結構（dashed annular ring）。所述不連續是指所述環氧助焊劑斷開，或所述環氧助焊劑未與所述上封裝體的底部接觸的部分。在一些實施例中，周邊部分661可以是另一種形狀或是位於其他地方，使得一些連接件（例如UBM 61）配置在所述周邊部分661的外側。在一些實施例中，周邊部分661在一些部分中是連續的，且在其他部分中是不連續的。在一些實施例中，周邊部分661可以位在所述封裝結構的一側或更多側上。雖然周邊部分661呈現出圓角，在一些實施例中，周邊部分661亦可具有實質上方角或是不同半徑的圓角。在一些實施例中，亦可不具有中心支撐部分651，以與圖5C的實施例一致。
圖8B是繪示在一些實施例中的一種堆疊式封裝體結構的剖面的平面圖。圖8B可以是沿著圖5D的A-A’切線的剖面，其從下封裝體的表面上方，穿過突出於所述下封裝體的所述UBM 61。中心支撐部分651可以是圓形的環氧膏凸塊的網格，如以上結合圖7B所述者。周邊部分661可靠近下封裝體與上封裝體的邊緣，其下封裝體與上封裝體重疊。如以上以圖8A所述者，周邊部分661可以替換成是各種配置，其包括以上結合圖8A所述的配置。
圖9為依照一些實施例的一種堆疊式封裝體結構。圖9繪示了下封裝體，其可包括形成在晶圓中的多個下封裝體。如上述，上封裝體可與下封裝體耦接。接著，藉由切割工具90將PoP結構單體化。在進行單體化之前，可接合額外的封裝體，如上述者。圖9亦繪示了切割工具90的右側，在一些實施例中，多個上封裝體以並排（side-by-side）方式耦接至PoP結構中的下封裝體。舉例來說，在一些實施例中，兩個並排的上結構或更多個並排的上結構可接合至一個下結構。
本實施例的優點包括：PoP結構中的兩個封裝體之間的區域不需要底膠材料。在底膠的應用上，在兩個封裝體之間的底膠會發生潛變（creep）；底膠亦具有空氣空隙。由於不需要底膠，因此可避免底膠的潛在問題。藉由保留所述環氧助焊劑殘留物，可省略助焊劑清潔步驟。一些實施例的其他優點包括中心支撐部分651的材料可以是環氧助焊劑，其有助於減少翹曲，藉此達到PoP焊點良率（joint yield）以及熱循環效能。一些實施例的其他優點包括周邊部分661的材料可以是環氧助焊劑，其可做為完整或部分的屏障，以阻絕潛在汙染物。一些實施例的其他優點則是可靈活地運用焊料與環氧助焊劑材料。
在一些實施例中，一種結構包括第一封裝體與第二封裝體。所述第二封裝體藉由一個連接件或更多個連接件耦接至所述第一封裝體。環氧助焊劑殘留物環繞連接件且與連接件連接。
在一些實施例中，一種結構包括第一封裝體與第二封裝體。所述第二封裝體藉由一個焊料連接件或更多個焊料連接件耦接至所述第一封裝體。環氧助焊劑殘留物接觸所述焊料連接件的一側與所述第一封裝體的最頂表面。所述第一封裝體與第二封裝體之間的空隙不具有底膠材料。
在一些實施例中，一種方法包括提供具有第一連接墊的第一封裝體並提供具有相對應的第二連接墊的第二封裝體。焊膏印在各第一連接墊上。環氧助焊劑印在所述焊膏上。將第一連接墊與第二連接墊對齊，並將所述封裝體壓合。迴焊所述焊膏，以將第一連接墊連接至第二連接墊，且將環氧助焊劑殘留物留在各連接件的周圍。
在一些實施例中，所述堆疊式封裝體結構更包括中心支撐部分，配置在所述第一封裝體的頂面上的兩個連接件之間。所述中心支撐部分包括環氧系樹脂。所述堆疊式封裝體結構更包括周邊部分配置在所述第一封裝體與所述第二封裝體的重疊體的周邊，且周邊部分配置在所述第一封裝體與所述第二封裝體之間。所述周邊部分包括環氧系樹脂。所述第一封裝體為整合扇出型晶圓級封裝體。所述環氧系樹脂包括環氧助焊劑殘留物。
在一些實施例中，所述堆疊式封裝體元件更包括中心支撐材料配置在所述第一封裝體的頂面上的兩個焊料連接件之間。所述堆疊式封裝體元件更包括周邊材料配置在所述第一封裝體上以及所述第二封裝體的周邊處。所述第一封裝體包括球底金屬層，其配置在各個所述一個焊料連接件或更多個焊料連接件的下方。所述第一封裝體更包括：連接件配置在所述第一封裝體的底面上；以及通孔將至少一個球底金屬層耦接至所述第一封裝體的所述底面上的所述連接件。所述周邊材料完全環繞所述第一封裝體與所述第二封裝體的重疊體的所述周邊。
在一些實施例中，所述堆疊式封裝體結構的形成方法更包括在所述第一封裝體的至少兩個所述第一連接墊之間印刷中心支撐環氧助焊劑；以及固化所述中心支撐環氧助焊劑。所述堆疊式封裝體結構的形成方法更包括在至少一個所述第一連接墊與橫向範圍（lateral extent）之間印刷周邊環氧助焊劑，所述橫向範圍由所述第二封裝體的邊緣所定義；以及固化所述周邊環氧助焊劑。所述中心支撐環氧助焊劑包括彼此相鄰沉積的多個不連接的環氧助焊劑沈積物。
以上概述了數個實施例的特徵，使本領域具有通常知識者可更佳了解本揭露的態樣。本領域具有通常知識者應理解，其可輕易地使用本揭露作為設計或修改其他製程與結構的依據，以實行本文所介紹的實施例的相同目的及/或達到相同優點。本領域具有通常知識者還應理解，這種等效的配置並不悖離本揭露的精神與範疇，且本領域具有通常知識者在不悖離本揭露的精神與範疇的情況下可對本文做出各種改變、置換以及變更。
20‧‧‧空隙 40‧‧‧上封裝體 41‧‧‧底部連接件 60‧‧‧下封裝體 61‧‧‧UBM 62‧‧‧內金屬層 68‧‧‧底部連接件 63‧‧‧焊料 64‧‧‧助焊環氧樹脂 65‧‧‧中心支撐部分 66‧‧‧周邊部分 80、80A、80B、80C、80D‧‧‧模板 90‧‧‧切割工具 631‧‧‧焊料 641、642‧‧‧環氧助焊劑殘留物 651‧‧‧中心支撐部分 661‧‧‧周邊部分 h1 、h2 ‧‧‧長度 w1 、w2 ‧‧‧寬度 θ1 ‧‧‧角度
圖1至圖6為依照一些實施例的一種堆疊式封裝體結構的構件在接合上封裝體與下封裝體的各種階段的剖面示意圖。 圖7A至圖8B為依照一些實施例的一種堆疊式封裝體結構的構件的平面圖。 圖9為依照一些實施例的一種晶圓上的堆疊式封裝體結構及其單體化的剖面示意圖。
20‧‧‧空隙
40‧‧‧上封裝體
41‧‧‧底部連接件
60‧‧‧下封裝體
61‧‧‧UBM層
62‧‧‧內金屬層
68‧‧‧底部連接件
631‧‧‧焊料
641、642‧‧‧環氧助焊劑殘留物
661‧‧‧周邊部分
h1、h2‧‧‧長度
w1、w2‧‧‧寬度
θ1‧‧‧角度

Claims (1)

  1. 一種堆疊式封裝體結構，包括： 第一封裝體； 第二封裝體，藉由一個連接件或更多個連接件耦接至所述第一封裝體：以及 環氧系樹脂，環繞所述一個連接件或所述更多個連接件，且所述環氧系樹脂與所述一個連接件或所述更多個連接件接觸。
TW105135654A 2016-05-31 2016-11-03 堆疊式封裝體結構 TW201743425A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662343607P 2016-05-31 2016-05-31
US15/228,922 US9881903B2 (en) 2016-05-31 2016-08-04 Package-on-package structure with epoxy flux residue

Publications (1)

Publication Number Publication Date
TW201743425A true TW201743425A (zh) 2017-12-16

Family

ID=60418239

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135654A TW201743425A (zh) 2016-05-31 2016-11-03 堆疊式封裝體結構

Country Status (3)

Country Link
US (2) US9881903B2 (zh)
CN (1) CN107452705A (zh)
TW (1) TW201743425A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI678784B (zh) * 2018-03-01 2019-12-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI710080B (zh) * 2018-06-29 2020-11-11 台灣積體電路製造股份有限公司 疊層封裝結構及製造封裝體的方法
TWI732644B (zh) * 2019-09-16 2021-07-01 台灣積體電路製造股份有限公司 形成封裝結構的方法
TWI848604B (zh) * 2022-08-31 2024-07-11 台灣積體電路製造股份有限公司 積體電路裝置及其形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797016B2 (en) * 2016-11-09 2020-10-06 Imec Vzw Method for bonding semiconductor chips to a landing wafer
US10643863B2 (en) * 2017-08-24 2020-05-05 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
KR101922885B1 (ko) * 2017-12-22 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US20200273823A1 (en) * 2019-02-27 2020-08-27 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
WO2023122354A1 (en) * 2021-12-24 2023-06-29 Aculon, Inc., Integrated circuit assemblies having low surface energy epoxy barriers and method for epoxy resin containment on a substrate

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564115B2 (en) 2007-05-16 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tapered through-silicon via structure
US7973413B2 (en) 2007-08-24 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via for semiconductor device
US8227902B2 (en) 2007-11-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for preventing cross-talk between through-silicon vias and integrated circuits
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
US8278152B2 (en) 2008-09-08 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for CMOS image sensor
US7825024B2 (en) 2008-11-25 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming through-silicon vias
US8158456B2 (en) 2008-12-05 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming stacked dies
US8451620B2 (en) * 2009-11-30 2013-05-28 Micron Technology, Inc. Package including an underfill material in a portion of an area between the package and a substrate or another package
US8183579B2 (en) 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. LED flip-chip package structure with dummy bumps
US8183578B2 (en) 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Double flip-chip LED package components
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US8581418B2 (en) 2010-07-21 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die stacking using bumps with different sizes
US8105875B1 (en) 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US9263412B2 (en) * 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
KR101867955B1 (ko) * 2012-04-13 2018-06-15 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI678784B (zh) * 2018-03-01 2019-12-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI710080B (zh) * 2018-06-29 2020-11-11 台灣積體電路製造股份有限公司 疊層封裝結構及製造封裝體的方法
TWI732644B (zh) * 2019-09-16 2021-07-01 台灣積體電路製造股份有限公司 形成封裝結構的方法
TWI848604B (zh) * 2022-08-31 2024-07-11 台灣積體電路製造股份有限公司 積體電路裝置及其形成方法

Also Published As

Publication number Publication date
CN107452705A (zh) 2017-12-08
US9881903B2 (en) 2018-01-30
US20180166421A1 (en) 2018-06-14
US20170345794A1 (en) 2017-11-30
US10297579B2 (en) 2019-05-21

Similar Documents

Publication Publication Date Title
US11916023B2 (en) Thermal interface material having different thicknesses in packages
US10950577B2 (en) Redistribution layers in semiconductor packages and methods of forming same
US10128213B2 (en) Integrated fan-out stacked package with fan-out redistribution layer (RDL)
TW201743425A (zh) 堆疊式封裝體結構
US10720409B2 (en) Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
US10867878B2 (en) Dam for three-dimensional integrated circuit
TWI529886B (zh) 封裝體、裝置的封裝方法以及封裝層疊裝置
TWI616980B (zh) 堆疊封裝構件及其製作方法
US11289399B2 (en) Package structure and manufacturing method thereof
US20210167051A1 (en) Electronics Card Including Multi-Chip Module
US20140353836A1 (en) Chip arrangements and a method for manufacturing a chip arrangement
TWI739562B (zh) 半導體器件、包含所述半導體器件的電子器件以及其製造方法
TWI736414B (zh) 封裝結構及其形成方法
US20230114652A1 (en) Integrated Fan-Out Package and the Methods of Manufacturing
JP2014007228A (ja) 半導体装置及びその製造方法
US11715675B2 (en) Semiconductor device and manufacturing method thereof
TW201742081A (zh) 導電圖案
TW201917848A (zh) 製造電子裝置的方法
US9607959B2 (en) Packaging device having plural microstructures disposed proximate to die mounting region
TWI769359B (zh) 封裝、疊層封裝結構及製造疊層封裝結構的方法
US11404394B2 (en) Chip package structure with integrated device integrated beneath the semiconductor chip
TW202036739A (zh) 封裝結構及其形成方法
TWI793962B (zh) 半導體封裝件和半導體元件
TWI757864B (zh) 封裝結構及其形成方法
US20220359357A1 (en) Semiconductor device, electronic device including the same, and manufacturing method thereof