TW201740649A

TW201740649A - 具有靜電放電保護功能之輸出電路

Info

Publication number: TW201740649A
Application number: TW106104740A
Authority: TW
Inventors: 程智修; 黃如琳; 吳嘉恩
Original assignee: 聯詠科技股份有限公司
Priority date: 2016-05-03
Filing date: 2017-02-14
Publication date: 2017-11-16
Also published as: US10637235B2; US11296500B2; US20200220350A1; US20170324240A1; TWI631785B

Abstract

一種半導體晶片之輸出電路，用來進行靜電放電保護，該輸出電路包含有一第一金氧半場效電晶體及一第一電阻。該第一金氧半場效電晶體包含有一第一端、一基極端及一閘極端，該第一端耦接於該半導體晶片之一輸出墊片。該第一電阻耦接於該第一金氧半場效電晶體之該基極端及一第一電源供應端之間。

Description

具有靜電放電保護功能之輸出電路

本發明係指一種半導體晶片之輸出電路，尤指一種位於半導體晶片中，具有靜電放電（Electrostatic Discharge，ESD）保護功能之輸出電路。

隨著半導體製程技術的演進，電路元件的尺寸縮減到微米以下的等級，使得半導體晶片的效能及速度大幅提升，然而，由於元件尺寸的縮小，可靠度問題的重要性亦隨之而提升。其中，靜電放電（Electrostatic Discharge，ESD）為最重要的可靠度問題之一。在外界存在的靜電量相同的情形下，由於先進製程的電路元件具有較小尺寸，對靜電放電的耐受能力較差。因此，先進製程的電路元件更容易地受到靜電放電的影響而損壞。

為解決晶片輸出端之靜電放電問題，可將一限流電阻設置於訊號輸出路徑並串聯於該輸出端。當靜電放電到達時，此限流電阻可阻隔靜電放電電流或降低流入晶片內部電路之靜電放電電流大小。然而，在晶片正常運作之下，通過限流電阻之輸出訊號會產生熱能，造成晶片的工作溫度上升。有鑑於此，習知技術實有改進之必要。

因此，本發明之主要目的即在於提供一種位於半導體晶片之輸出電路，其可提供靜電放電（Electrostatic Discharge，ESD）保護功能，同時避免熱能造成半導體晶片在正常運作之下的工作溫度提升。

本發明揭露一種半導體晶片之輸出電路，用來進行靜電放電保護，該輸出電路包含有一第一金氧半場效電晶體（Metal Oxide Semiconductor Transistor，MOS Transistor）及一第一電阻。該第一金氧半場效電晶體包含有一第一端、一基極（bulk）端及一閘極（gate）端，該第一端耦接於該半導體晶片之一輸出墊片（output pad）。該第一電阻耦接於該第一金氧半場效電晶體之該基極端及一第一電源供應端之間。

本發明另揭露一種半導體晶片之輸出電路，用來進行靜電放電保護，該輸出電路包含有一傳輸閘（transmission gate）及一第一電阻。該傳輸閘耦接於該半導體晶片之一輸出墊片，該傳輸閘包含有一第一金氧半場效電晶體及一第二金氧半場效電晶體。該第一金氧半場效電晶體包含有一第一端、一基極端及一閘極端，該第一端耦接於該輸出墊片。該第二金氧半場效電晶體包含有一第一端、一基極端及一閘極端，該第一端耦接於該輸出墊片。該第一電阻耦接於該第一金氧半場效電晶體之該基極端及一第一電源供應端之間。

本發明另揭露一種半導體晶片之輸出電路，用來進行靜電放電保護，該輸出電路包含有一輸出緩衝器及一第一電阻。該輸出緩衝器耦接於該半導體晶片之一輸出墊片，該輸出緩衝器包含有一第一金氧半場效電晶體及一第二金氧半場效電晶體。該第一金氧半場效電晶體包含有一第一端、一基極端及一閘極端，該第一端耦接於該輸出墊片。該第二金氧半場效電晶體包含有一第一端、一基極端及一閘極端，該第一端耦接於該輸出墊片。該第一電阻耦接於該第一金氧半場效電晶體之該基極端及一第一電源供應端之間。

請參考第1A及1B圖，第1A及1B圖為一半導體晶片之一輸出電路10的一般電路結構之示意圖。輸出電路10包含有一輸出緩衝器102、一開關器104、一輸出墊片（output pad）106及一限流電阻R_CL。靜電放電（Electrostatic Discharge，ESD）保護單元ESD1及ESD2可不包含於輸出電路10中，但繪示於第1A及1B圖，用來說明靜電放電電流或電荷的路徑。輸出電路10可用於一面板之驅動積體電路（Integrated Circuit，IC），用來輸出資料電壓至面板。輸出緩衝器102可以是一運算放大器（operational amplifier）。資料電壓係經由開關器104輸出至輸出墊片106，開關器104可控制資料電壓之輸出路徑導通或斷開，其可由一傳輸閘（transmission gate）所構成，而傳輸閘包含一P型金氧半場效電晶體（P-type Metal Oxide Semiconductor Transistor，PMOS Transistor）及一N型金氧半場效電晶體（N-type Metal Oxide Semiconductor Transistor，NMOS Transistor）。輸出墊片106可作為輸出電路10用來連接外部元件（如面板）之一輸出介面。限流電阻R_CL設置於輸出緩衝器102及輸出墊片106之間的輸出路徑上，可用來避免靜電放電電流進入半導體晶片內部電路，或用來降低進入內部電路之靜電放電電流大小。靜電放電保護單元ESD1及ESD2可提供靜電放電電流之傳導路徑，以提升輸出電路10之靜電放電保護效能。

第1A圖繪示一靜電放電階段，其中靜電放電能量施加於輸出墊片106。隨著限流電阻R_CL及靜電放電保護單元ESD1及ESD2的共同運作，施加於輸出墊片106之靜電放電所產生的電流可通過靜電放電保護單元ESD1而流至系統電源供應端VDD或從系統接地端VSS通過靜電放電保護單元ESD2流入。在此情況下，無任何電流或僅有少數電流流入輸出緩衝器102，而限流電阻R_CL可保護半導體晶片內部的電路元件不被靜電放電電流燒毀。

第1B圖繪示半導體晶片之正常運作，其中輸出電路10透過輸出墊片106來輸出資料電壓。舉例來說，當用於一源極驅動裝置之輸出電路10輸出資料電壓時，若目前的資料電壓高於先前的資料電壓，一充電電流會從輸出緩衝器102流至輸出墊片106，若目前的資料電壓低於先前的資料電壓，一放電電流會從輸出墊片106流至輸出緩衝器102。充電及放電電流皆通過限流電阻R_CL而產生電力損耗，在此情況下，輸出電路10之驅動能力會受到限流電阻R_CL上電力損耗的影響而下降，損耗的電力則轉換為熱能，造成半導體晶片的工作溫度上升。由於一源極驅動裝置往往包含大量的輸出電路（每一輸出電路具有例如輸出電路10之結構），大量輸出電路中的大量限流電阻將使工作溫度大幅上升。

請參考第2A及2B圖，第2A及2B圖為第1A及1B圖之輸出電路10的詳細運作方式之示意圖。更明確來說，第2A圖繪示靜電放電階段之電流路徑，第2B圖繪示半導體晶片正常運作時之電流路徑。

為了便於說明，第2A圖中僅繪示開關器104、輸出墊片106、限流電阻R_CL及靜電放電保護單元ESD1及ESD2等元件。開關器104可由一P型金氧半場效電晶體P-SW及一N型金氧半場效電晶體N-SW所構成，以傳輸閘的連接方式來實現。一P-N接面（P-N junction）（可視為一二極體）存在於P型金氧半場效電晶體P-SW靠近輸出墊片106之一端（其可以是P型金氧半場效電晶體P-SW之源極（source）端或汲極（drain）端）以及P型金氧半場效電晶體P-SW之基極（bulk）端之間，同時，一P-N接面存在於N型金氧半場效電晶體N-SW之基極端以及N型金氧半場效電晶體N-SW靠近輸出墊片106之一端（其可以是N型金氧半場效電晶體N-SW之源極端或汲極端）之間。在靜電放電階段中，當具有正極性之靜電放電施加於輸出墊片106時，輸出墊片106上產生一靜電放電電流。在設置有限流電阻R_CL的情況下，多數靜電放電電流會經由靜電放電保護單元ESD1被傳導至系統電源供應端VDD，僅有少數靜電放電電流通過限流電阻R_CL而流至開關器104，此靜電放電電流會通過P型金氧半場效電晶體P-SW之P-N接面而傳導至系統電源供應端VDD。另一方面，當具有負極性之靜電放電施加於輸出墊片106時，會產生流向輸出墊片106之一靜電放電電流。在設置有限流電阻R_CL的情況下，多數靜電放電電流會從系統接地端VSS經由靜電放電保護單元ESD2導入，僅有少數靜電放電電流從開關器104通過限流電阻R_CL流入，此靜電放電電流會從系統接地端VSS通過N型金氧半場效電晶體N-SW之P-N接面而導入。在此情況下，限流電阻R_CL可限制通過P-N接面之靜電放電電流大小，以避免P-N接面被靜電放電電流燒毀或損壞。

為了便於說明，第2B圖中僅繪示開關器104、輸出墊片106及限流電阻R_CL。由於輸出電路10係正常運作以輸出資料電壓，靜電放電保護單元ESD1及ESD2會關閉，因此，靜電放電保護單元ESD1及ESD2不影響輸出電路10之運作，因而未繪示於第2B圖中。如上所述，輸出訊號或資料之驅動電流會通過限流電阻R_CL，使得限流電阻R_CL上損耗的電能造成半導體晶片之工作溫度上升。

請參考第3A及3B圖，第3A及3B圖為本發明實施例一輸出電路30之示意圖。輸出電路30之結構相似於第2A及2B圖中輸出電路10之結構，故相似元件或組件皆以相同符號表示。輸出電路30與輸出電路10之主要差異在於，輸出電路30設置有限流電阻R_CLP及R_CLN，用來取代輸出電路10之輸出路徑上的限流電阻R_CL。

如第3A及3B圖所示，P型金氧半場效電晶體P-SW之汲極端（或源極端）直接耦接至輸出墊片106而未經由任何電阻，N型金氧半場效電晶體N-SW之源極端（或汲極端）直接耦接至輸出墊片106而未經由任何電阻。限流電阻R_CLP耦接於P型金氧半場效電晶體P-SW之基極端，更明確來說，耦接於P型金氧半場效電晶體P-SW之基極端及一電源供應端VD1之間。電源供應端VD1可以是半導體晶片之一系統電源供應端（例如系統電源供應端VDD）或任何電壓源，其可提供大於或等於P型金氧半場效電晶體P-SW之源極電壓及汲極電壓之一電壓準位。限流電阻R_CLN耦接於N型金氧半場效電晶體N-SW之基極端，更明確來說，耦接於N型金氧半場效電晶體N-SW之基極端及一電源供應端VS1之間。電源供應端VS1可以是半導體晶片之一系統接地端（例如系統接地端VSS）或任何電壓源，其可提供小於或等於N型金氧半場效電晶體N-SW之源極電壓及汲極電壓之一電壓準位。

第3A圖繪示靜電放電階段之下的電流路徑。在一實施例中，當具有正極性之靜電放電施加於輸出墊片106時，輸出墊片106上會產生一靜電放電電流。在設置有限流電阻R_CLP的情況下，多數靜電放電電流經由靜電放電保護單元ESD1被傳導至系統電源供應端VDD，僅有少數靜電放電電流通過P型金氧半場效電晶體P-SW之P-N接面及限流電阻R_CLP，此少數靜電放電電流進而被傳導至電源供應端VD1。在另一實施例中，當具有負極性之靜電放電施加於輸出墊片106時，會產生流向輸出墊片106之一靜電放電電流。在設置有限流電阻R_CLN的情況下，多數靜電放電電流從系統接地端VSS經由靜電放電保護單元ESD2導入，僅有少數靜電放電電流通過N型金氧半場效電晶體N-SW之P-N接面及限流電阻R_CLN，此少數靜電放電電流係從電源供應端VS1導入。

在此情況下，當設置有限流電阻R_CLP時，在施加於輸出墊片106之正極性靜電放電之下流經P型金氧半場效電晶體P-SW之汲極端（或源極端）與基極端之間的P-N接面的電流會受到限制；當設置有限流電阻R_CLN時，在施加於輸出墊片106之負極性靜電放電之下流經N型金氧半場效電晶體N-SW之源極端（或汲極端）與基極端之間的P-N接面的電流會受到限制。因此，在靜電放電階段中，耦接於基極端之限流電阻R_CLP及R_CLN可降低通過P-N接面之靜電放電電流，進而避免靜電放電電流造成P-N接面損壞或燒毀。換句話說，限流電阻R_CLP及R_CLN所提供的靜電放電保護效能相當於第2A圖中限流電阻R_CL所提供的靜電放電保護效能。

第3B圖繪示半導體晶片正常運作之下的電流路徑，在此例中，驅動電流之輸出路徑上不存在任何限流電阻，且驅動電流未通過耦接於P型金氧半場效電晶體P-SW及N型金氧半場效電晶體N-SW之基極端的限流電阻R_CLP及R_CLN，因此，輸出電路30之驅動能力將不受限流電阻R_CLP及R_CLN的影響而下降。除此之外，由於正常運作時限流電阻R_CLP及R_CLN上不存在任何電力損耗，半導體晶片之工作溫度亦不會上升。

請參考第4圖，第4圖為本發明實施例另一輸出電路40之示意圖。輸出電路40之結構相似於第3A及3B圖中輸出電路30之結構，故相似元件或組件皆以相同符號表示。輸出電路40與輸出電路30之主要差異在於，輸出電路40額外包含一限流電阻R_CL’，限流電阻R_CL’設置於輸出墊片106及開關器104（即傳輸閘）靠近輸出墊片106之一端之間的輸出路徑。開關器104靠近輸出墊片106之一端同時耦接至P型金氧半場效電晶體P-SW之汲極端（或源極端）及N型金氧半場效電晶體N-SW之源極端（或汲極端）。限流電阻R_CL’之阻值小於第2A及2B圖中輸出電路10之輸出路徑上的限流電阻R_CL之阻值。額外設置限流電阻R_CL’可提供更高的靜電放電保護能力，以進一步降低流入P型金氧半場效電晶體P-SW及N型金氧半場效電晶體N-SW之P-N接面的靜電放電電流。由於限流電阻R_CL’之阻值小於習知技術中限流電阻R_CL之阻值，限流電阻R_CL’可造成較低的電力損耗，亦可達到降溫以及提高驅動能力的功效。

請參考第5圖，第5圖為本發明實施例又一輸出電路50之示意圖。輸出電路50之結構相似於第3A及3B圖中輸出電路30之結構，故相似元件或組件皆以相同符號表示。輸出電路50與輸出電路30之主要差異在於，在輸出電路50中，限流電阻R_CLN耦接於輸出墊片106及N型金氧半場效電晶體N-SW之源極端（或汲極端）之間，而非耦接於N型金氧半場效電晶體N-SW之基極端。同樣地，耦接於輸出墊片106之限流電阻R_CLN亦可在施加於輸出墊片106之負極性靜電放電之下，用來限制流經N型金氧半場效電晶體N-SW之源極端（或汲極端）及基極端之間的P-N接面的電流。由於限流電阻R_CLP仍耦接於P型金氧半場效電晶體P-SW之基極端，輸出電路50之輸出路徑上的電阻值小於習知技術中限流電阻R_CL的阻值，在此情形下，限流電阻R_CLN在輸出電路50之輸出路徑上造成的電力損耗較低，亦可達到降溫以及提高驅動能力的功效。在另一實施例中，亦可設置限流電阻R_CLP耦接於P型金氧半場效電晶體P-SW之汲極端（或源極端），並設置限流電阻R_CLN耦接於N型金氧半場效電晶體N-SW之基極端。

值得注意的是，本發明之輸出電路提供了一種可實現降溫及提高驅動能力之靜電放電保護機制，其中，限流電阻耦接於輸出電路中的電晶體之基極端。本領域具通常知識者當可據以進行修飾或變化，而不限於此。舉例來說，根據第3A、3B、4及5圖的內容及相關說明，限流電阻的數量及設置方式可根據系統需求而修改，只要存在至少一限流電阻耦接於與輸出墊片相連的電晶體之基極端即可。

在另一實施例中，本發明之靜電放電保護機制可用於另一種未包含傳輸閘或開關器之輸出電路結構。請參考第6A及6B圖，第6A及6B圖為未包含開關器之一輸出電路60的一般電路結構之示意圖。輸出電路60之結構相似於第1A及1B圖中輸出電路10之結構，故相似元件或組件皆以相同符號表示。輸出電路60與輸出電路10之主要差異在於，輸出電路60之輸出路徑上不存在任何開關器（即傳輸閘）。在此情況下，輸出緩衝器102係直接連接至限流電阻R_CL。

第6A及6B圖所繪示的運作方式與第1A及1B圖的範例相似。如第6A圖所示，在靜電放電階段之下，當靜電放電能量施加於輸出墊片106時，多數靜電放電電流經由靜電放電保護單元ESD1被傳導至系統電源供應端VDD，或從系統接地端VSS經由靜電放電保護單元ESD2導入。如第6B圖所示，在半導體晶片正常運作之下，充電及放電電流通過限流電阻R_CL並產生電力損耗，在此情況下，輸出電路60之驅動能力會受到限流電阻R_CL上電力損耗的影響而下降，損耗的電力則轉換為熱能，造成半導體晶片工作溫度上升。

請參考第7A及7B圖，第7A及7B圖為本發明實施例一輸出電路70之示意圖。輸出電路70之結構相似於第6A及6B圖中輸出電路60之結構，故相似元件或組件皆以相同符號表示。輸出電路70與輸出電路60之主要差異在於，輸出電路70設置有限流電阻R_CLP及R_CLN，用以取代輸出電路60之輸出路徑上的限流電阻R_CL。

如第7A及7B圖所示，輸出緩衝器102之輸出級電路包含有一P型金氧半場效電晶體P1及一N型金氧半場效電晶體N1。P型金氧半場效電晶體P1之汲極端及N型金氧半場效電晶體N1之汲極端直接耦接至輸出墊片106而未經由任何電阻。限流電阻R_CLP耦接於P型金氧半場效電晶體P1之基極端及一電源供應端VD1之間。電源供應端VD1可以是半導體晶片之一系統電源供應端（例如系統電源供應端VDD）或任何電壓源，其可提供大於或等於P型金氧半場效電晶體P1之源極電壓及汲極電壓之一電壓準位。限流電阻R_CLN耦接於N型金氧半場效電晶體N1之基極端及一電源供應端VS1之間。電源供應端VS1可以是半導體晶片之一系統接地端（例如系統接地端VSS）或任何電壓源，其可提供小於或等於N型金氧半場效電晶體N1之源極電壓及汲極電壓之一電壓準位。

第7A圖繪示靜電放電階段之下的電流路徑。在施加於輸出墊片106之正極性靜電放電之下，多數靜電放電電流經由靜電放電保護單元ESD1被傳導至系統電源供應端VDD，僅有少數靜電放電電流通過P型金氧半場效電晶體P1之P-N接面及限流電阻R_CLP而流至電源供應端VD1。在施加於輸出墊片106之負極性靜電放電之下，多數靜電放電電流從系統接地端VSS經由靜電放電保護單元ESD2導入，僅有少數靜電放電電流從電源供應端VS1通過N型金氧半場效電晶體N1之P-N接面及限流電阻R_CLN而導入。在此情況下，在靜電放電能量之下，流經P型金氧半場效電晶體P1以及N型金氧半場效電晶體N1之P-N接面的靜電放電電流會受到限制，進而避免靜電放電電流造成P-N接面損壞或燒毀。第7B圖繪示半導體晶片正常運作之下的電流路徑，其驅動電流（即充電電流與放電電流）未通過耦接於P型金氧半場效電晶體P1及N型金氧半場效電晶體N1之基極端的限流電阻R_CLP及R_CLN，因此，輸出電路70之驅動能力將不受限流電阻R_CLP及R_CLN的影響而下降。除此之外，由於正常運作時限流電阻R_CLP及R_CLN上不存在任何電力損耗，半導體晶片之工作溫度亦不會上升。

值得注意的是，根據上述關於第4圖及第5圖之說明，本領域具通常知識者應當理解，輸出電路70中限流電阻的數量及其設置方式可任意修改，以符合半導體晶片之驅動能力和靜電放電保護需求。舉例來說，在輸出電路70中，輸出墊片106及輸出緩衝器102之間可額外設置具有較小阻值之一限流電阻，用來提供更高的靜電放電保護能力。在另一實施例中，輸出電路70中的限流電阻R_CLN可由耦接於N型金氧半場效電晶體N1之汲極端及輸出墊片106之間的限流電阻所取代；或者，輸出電路70中的限流電阻R_CLP可由耦接於P型金氧半場效電晶體P1之汲極端及輸出墊片106之間的限流電阻所取代。本領域具通常知識者應可根據上述段落的說明，推論出各種不同的電阻設置方式及其運作方式，在此不贅述。

請參考第8圖，第8圖為本發明實施例一輸出電路80之示意圖。輸出電路80之結構相似於第3A及3B圖中輸出電路30之結構，故相似元件或組件皆以相同符號表示。輸出電路80與輸出電路30之主要差異在於，輸出電路80額外包含有一上拉電路802及一下拉電路804。為了便於說明，靜電放電保護單元未繪示於第8圖中，訊號SA、SB及SC來自於一輸出緩衝器，輸出緩衝器亦未繪示於第8圖中。

詳細來說，上拉電路802耦接於P型金氧半場效電晶體P-SW之閘極端，上拉電路802可由一P型金氧半場效電晶體P2來實現，此P型金氧半場效電晶體P2耦接於P型金氧半場效電晶體P-SW之閘極端及系統電源供應端VDD之間，P型金氧半場效電晶體P2之閘極端並連接於P型金氧半場效電晶體P2之源極端。上拉電路802係用來控制P型金氧半場效電晶體P-SW之閘極端的電壓準位，以在包含有輸出電路80之半導體晶片處於電源關閉的狀態下，避免P型金氧半場效電晶體P-SW因施加於輸出墊片106之正極性靜電放電而開啟。下拉電路804耦接於N型金氧半場效電晶體N-SW之閘極端，下拉電路804可由一N型金氧半場效電晶體N2來實現，此N型金氧半場效電晶體N2耦接於N型金氧半場效電晶體N-SW之閘極端及系統接地端VSS之間，N型金氧半場效電晶體N2之閘極端並連接於N型金氧半場效電晶體N2之源極端。下拉電路804係用來控制N型金氧半場效電晶體N-SW之閘極端的電壓準位，以在半導體晶片處於電源關閉的狀態下，避免N型金氧半場效電晶體N-SW因施加於輸出墊片106之負極性靜電放電而開啟。

在半導體晶片正常運作之下，訊號SA及SB分別開啟傳輸閘之電晶體P-SW及N-SW，使驅動電流通過傳輸閘。在元件等級（component-level）之靜電放電測試之下，半導體晶片處於電源關閉的狀態，因此訊號SA及SB為浮動狀態，造成傳輸閘之電晶體P-SW及N-SW可能開啟或關閉。由於輸出路徑上不存在任何限流電阻，若電晶體P-SW及N-SW中任一電晶體在靜電放電測試過程中開啟時，靜電放電電流容易通過傳輸閘而進入輸出緩衝器之內部電路，造成輸出緩衝器中的電路元件或半導體晶片之其它內部電路元件損壞，進而使半導體晶片無法通過靜電放電測試。為避免此問題，可在輸出電路80中設置上拉電路802及下拉電路804，分別耦接於P型金氧半場效電晶體P-SW及N型金氧半場效電晶體N-SW之閘極端。當半導體晶片處於電源關閉的狀態時，上拉電路802及下拉電路804可確保電晶體P-SW及N-SW關閉。如此一來，當輸出電路進行元件等級之靜電放電測試時，靜電放電電流將不會通過傳輸閘之通道，而多數靜電放電電流將被傳導至靜電放電保護單元（未繪示於第8圖），僅有少數電流被傳導至電晶體P-SW及N-SW之P-N接面，其中，限流電阻R_CLP及R_CLN可保護P-N接面，以避免P-N接面接收大量靜電放電電流而燒毀或損壞。

請參考第9圖，第9圖為本發明實施例一輸出電路90之示意圖。與第8圖相似，第9圖繪示用於輸出電路結構之上拉及下拉機制，其中，輸出緩衝器102直接連接至輸出墊片106而未經由開關器（即傳輸閘），如第7A及7B圖中輸出電路70之結構。在第9圖中，電路元件或組件皆相似於輸出電路70，因此以相同符號表示。一上拉電路902耦接於P型金氧半場效電晶體P1之閘極端，可用來控制P型金氧半場效電晶體P1之閘極端的電壓準位，以在包含輸出電路90之半導體晶片處於電源關閉的狀態下，避免P型金氧半場效電晶體P1因施加於輸出墊片106之正極性靜電放電而開啟。一下拉電路904耦接於N型金氧半場效電晶體N1之閘極端，可用來控制N型金氧半場效電晶體N1之閘極端的電壓準位，以在半導體晶片處於電源關閉的狀態下，避免N型金氧半場效電晶體N1因施加於輸出墊片106之負極性靜電放電而開啟。在輸出電路90進行元件等級之靜電放電測試時，半導體晶片處於電源關閉的狀態，此時上拉電路902及下拉電路904可分別關閉電晶體P1及N1，以避免靜電放電電流進入輸出緩衝器102之內部電路，造成輸出緩衝器102中的電路元件或半導體晶片之其它內部電路元件損壞。輸出電路90中的上拉電路902及下拉電路904之詳細運作方式與輸出電路80中的上拉電路802及下拉電路804相似，在此不贅述。

綜上所述，本發明提供了一種半導體晶片之輸出電路。輸出電路具備靜電放電保護功能，同時可避免半導體晶片在正常運作之下，限流電阻上的損耗產生之熱能造成工作溫度提升。在本發明之輸出電路中，一電晶體耦接於輸出電路之輸出墊片，限流電阻則耦接於此電晶體之基極端，此電晶體可包含在一輸出開關（例如一傳輸閘）或一輸出緩衝器內。耦接於基極端之限流電阻可達到相似於傳統電路結構中設置於輸出路徑上的限流電阻之靜電放電保護能力。由於本發明之限流電阻耦接於基極端而不位於輸出路徑上，傳送資料電壓之驅動電流不會通過限流電阻，因此，輸出電路之驅動能力將不受限流電阻的影響而下降，且半導體晶片在正常運作時限流電阻上不存在任何電力損耗，可降低半導體晶片之熱能及工作溫度。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10、30、40、50、60、70、80、90‧‧‧輸出電路
102‧‧‧輸出緩衝器
104‧‧‧開關器
106‧‧‧輸出墊片
R_CL、R_CL’、R_CLP、R_CLN‧‧‧限流電阻
ESD1、ESD2‧‧‧靜電放電保護單元
VDD‧‧‧系統電源供應端
VSS‧‧‧系統接地端
P-SW、P1、P2‧‧‧P型金氧半場效電晶體
N-SW、N1、N2‧‧‧N型金氧半場效電晶體
VD1、VS1‧‧‧電源供應端
802、902‧‧‧上拉電路
804、904‧‧‧下拉電路
SA、SB、SC‧‧‧訊號

第1A及1B圖為一半導體晶片之一輸出電路的一般電路結構之示意圖。第2A及2B圖為第1A及1B圖之輸出電路的詳細運作方式之示意圖。第3A及3B圖為本發明實施例一輸出電路之示意圖。第4圖為本發明實施例另一輸出電路之示意圖。第5圖為本發明實施例又一輸出電路之示意圖。第6A及6B圖為未包含開關器之一輸出電路的一般電路結構之示意圖。第7A及7B圖為本發明實施例一輸出電路之示意圖。第8圖為本發明實施例一輸出電路之示意圖。第9圖為本發明實施例一輸出電路之示意圖。

30‧‧‧輸出電路

104‧‧‧開關器

106‧‧‧輸出墊片

ESD1、ESD2‧‧‧靜電放電保護單元

VDD‧‧‧系統電源供應端

VSS‧‧‧系統接地端

P-SW‧‧‧P型金氧半場效電晶體

N-SW‧‧‧N型金氧半場效電晶體

R_CLP、R_CLN‧‧‧限流電阻

VD1、VS1‧‧‧電源供應端

Claims

一種半導體晶片之輸出電路，用來進行靜電放電（Electrostatic Discharge，ESD）保護，該輸出電路包含有：一第一金氧半場效電晶體（Metal Oxide Semiconductor Transistor，MOS Transistor），包含有一第一端、一基極（bulk）端及一閘極（gate）端，該第一端耦接於該半導體晶片之一輸出墊片（output pad）；以及一第一電阻，耦接於該第一金氧半場效電晶體之該基極端及一第一電源供應端之間。
如請求項1所述之輸出電路，其中該第一金氧半場效電晶體係該輸出電路中的一傳輸閘（transmission gate）之一P型金氧半場效電晶體（PMOS Transistor）或一N型金氧半場效電晶體（NMOS Transistor）。
如請求項1所述之輸出電路，其中該第一金氧半場效電晶體係該輸出電路中的一輸出緩衝器之一輸出級電路所包含的一P型金氧半場效電晶體或一N型金氧半場效電晶體。
如請求項1所述之輸出電路，另包含有：一第一提拉電路，耦接於該第一金氧半場效電晶體之該閘極端及一第一系統電源供應端，用來控制該第一金氧半場效電晶體之該閘極端的一電壓準位。
如請求項1所述之輸出電路，另包含有一第二電阻，耦接於該輸出墊片及該第一金氧半場效電晶體之該第一端之間。
如請求項1所述之輸出電路，另包含有：一第二金氧半場效電晶體，包含有一第一端、一基極端及一閘極端，該第二金氧半場效電晶體之該第一端耦接於該輸出墊片；以及一第二電阻，耦接於該第二金氧半場效電晶體之該基極端及一第二電源供應端之間。
如請求項6所述之輸出電路，其中該第一金氧半場效電晶體及該第二金氧半場效電晶體係該輸出電路中的一傳輸閘之一P型金氧半場效電晶體及一N型金氧半場效電晶體。
如請求項6所述之輸出電路，其中該第一金氧半場效電晶體及該第二金氧半場效電晶體係該輸出電路中的一輸出緩衝器之一輸出級電路所包含的一P型金氧半場效電晶體及一N型金氧半場效電晶體。
如請求項6所述之輸出電路，另包含有：一第一提拉電路，耦接於該第一金氧半場效電晶體之該閘極端及一第一系統電源供應端，用來控制該第一金氧半場效電晶體之該閘極端的一電壓準位；以及一第二提拉電路，耦接於該第二金氧半場效電晶體之該閘極端及一第二系統電源供應端，用來控制該第二金氧半場效電晶體之該閘極端的一電壓準位。
如請求項6所述之輸出電路，其中在施加於該輸出墊片之一第一極性的靜電放電之下，該第一電阻係用來限制流經該第一金氧半場效電晶體之該第一端及該第一金氧半場效電晶體之該基極端之間的一P-N接面（P-N junction）之一電流，而在施加於該輸出墊片之一第二極性的靜電放電之下，該第二電阻係用來限制流經該第二金氧半場效電晶體之該第一端及該第二金氧半場效電晶體之該基極端之間的一P-N接面之一電流。
如請求項7所述之輸出電路，另包含有一第三電阻，耦接於該輸出墊片及該傳輸閘之一端之間，該傳輸閘之該端耦接至該第一金氧半場效電晶體之該第一端及該第二金氧半場效電晶體之該第一端。
如請求項1所述之輸出電路，另包含有：一第二金氧半場效電晶體，包含有一第一端及一基極端；以及一第二電阻，耦接於該第二金氧半場效電晶體之該第一端及該輸出墊片之間。
如請求項12所述之輸出電路，其中該第一金氧半場效電晶體及該第二金氧半場效電晶體係該輸出電路中的一傳輸閘之一P型金氧半場效電晶體及一N型金氧半場效電晶體。
如請求項12所述之輸出電路，另包含有：一第一提拉電路，耦接於該第一金氧半場效電晶體之該閘極端及一第一系統電源供應端，用來控制該第一金氧半場效電晶體之該閘極端的一電壓準位；以及一第二提拉電路，耦接於該第二金氧半場效電晶體之該閘極端及一第二系統電源供應端，用來控制該第二金氧半場效電晶體之該閘極端的一電壓準位。
如請求項12所述之輸出電路，其中在施加於該輸出墊片之一第一極性的靜電放電之下，該第一電阻係用來限制流經該第一金氧半場效電晶體之該第一端及該第一金氧半場效電晶體之該基極端之間的一P-N接面之一電流，而在施加於該輸出墊片之一第二極性的靜電放電之下，該第二電阻係用來限制流經該第二金氧半場效電晶體之該第一端及該第二金氧半場效電晶體之該基極端之間的一P-N接面之一電流。
如請求項1所述之輸出電路，其中該輸出墊片耦接於一靜電放電保護單元。
一種半導體晶片之輸出電路，用來進行靜電放電（Electrostatic Discharge，ESD）保護，該輸出電路包含有：一傳輸閘（transmission gate），耦接於該半導體晶片之一輸出墊片（output pad），該傳輸閘包含有：一第一金氧半場效電晶體（Metal Oxide Semiconductor Transistor，MOS Transistor），包含有一第一端、一基極（bulk）端及一閘極（gate）端，該第一端耦接於該輸出墊片；以及一第二金氧半場效電晶體，包含有一第一端、一基極端及一閘極端，該第一端耦接於該輸出墊片；以及一第一電阻，耦接於該第一金氧半場效電晶體之該基極端及一第一電源供應端之間。
如請求項17所述之輸出電路，另包含有：一第二電阻，耦接於該第二金氧半場效電晶體之該基極端及一第二電源供應端之間。
如請求項18所述之輸出電路，其中在施加於該輸出墊片之一第一極性的靜電放電之下，該第一電阻係用來限制流經該第一金氧半場效電晶體之該第一端及該第一金氧半場效電晶體之該基極端之間的一P-N接面（P-N junction）之一電流，而在施加於該輸出墊片之一第二極性的靜電放電之下，該第二電阻係用來限制流經該第二金氧半場效電晶體之該第一端及該第二金氧半場效電晶體之該基極端之間的一P-N接面之一電流。
如請求項18所述之輸出電路，另包含有一第三電阻，耦接於該輸出墊片及該傳輸閘之一端之間，該傳輸閘之該端耦接至該第一金氧半場效電晶體之該第一端及該第二金氧半場效電晶體之該第一端。
如請求項17所述之輸出電路，其中該第一金氧半場效電晶體及該第二金氧半場效電晶體係該傳輸閘之一P型金氧半場效電晶體（PMOS Transistor）及一N型金氧半場效電晶體（NMOS Transistor）。
如請求項17所述之輸出電路，另包含有：一第一提拉電路，耦接於該第一金氧半場效電晶體之該閘極端及一第一系統電源供應端，用來控制該第一金氧半場效電晶體之該閘極端的一電壓準位；以及一第二提拉電路，耦接於該第二金氧半場效電晶體之該閘極端及一第二系統電源供應端，用來控制該第二金氧半場效電晶體之該閘極端的一電壓準位。
如請求項17所述之輸出電路，另包含有：一第二電阻，耦接於該第二金氧半場效電晶體之該第一端及該輸出墊片之間。
如請求項23所述之輸出電路，其中在施加於該輸出墊片之一第一極性的靜電放電之下，該第一電阻係用來限制流經該第一金氧半場效電晶體之該第一端及該第一金氧半場效電晶體之該基極端之間的一P-N接面之一電流，而在施加於該輸出墊片之一第二極性的靜電放電之下，該第二電阻係用來限制流經該第二金氧半場效電晶體之該第一端及該第二金氧半場效電晶體之該基極端之間的一P-N接面之一電流。
如請求項17所述之輸出電路，其中該輸出墊片耦接於一靜電放電保護單元。
一種半導體晶片之輸出電路，用來進行靜電放電（Electrostatic Discharge，ESD）保護，該輸出電路包含有：一輸出緩衝器，耦接於該半導體晶片之一輸出墊片（output pad），該輸出緩衝器包含有：一第一金氧半場效電晶體（Metal Oxide Semiconductor Transistor，MOS Transistor），包含有一第一端、一基極（bulk）端及一閘極（gate）端，該第一端耦接於該輸出墊片；以及一第二金氧半場效電晶體，包含有一第一端、一基極端及一閘極端，該第一端耦接於該輸出墊片；以及一第一電阻，耦接於該第一金氧半場效電晶體之該基極端及一第一電源供應端之間。
如請求項26所述之輸出電路，另包含有：一第二電阻，耦接於該第二金氧半場效電晶體之該基極端及一第二電源供應端之間。
如請求項27所述之輸出電路，其中在施加於該輸出墊片之一第一極性的靜電放電之下，該第一電阻係用來限制流經該第一金氧半場效電晶體之該第一端及該第一金氧半場效電晶體之該基極端之間的一P-N接面（P-N junction）之一電流，而在施加於該輸出墊片之一第二極性的靜電放電之下，該第二電阻係用來限制流經該第二金氧半場效電晶體之該第一端及該第二金氧半場效電晶體之該基極端之間的一P-N接面之一電流。
如請求項26所述之輸出電路，另包含有一第三電阻，耦接於該輸出墊片及該輸出緩衝器之一端之間，該輸出緩衝器之該端耦接至該第一金氧半場效電晶體之該第一端及該第二金氧半場效電晶體之該第一端。
如請求項26所述之輸出電路，其中該第一金氧半場效電晶體及該第二金氧半場效電晶體係該輸出緩衝器之一輸出級電路所包含的一P型金氧半場效電晶體（PMOS Transistor）及一N型金氧半場效電晶體（NMOS Transistor）。
如請求項26所述之輸出電路，另包含有：一第一提拉電路，耦接於該第一金氧半場效電晶體之該閘極端及一第一系統電源供應端，用來控制該第一金氧半場效電晶體之該閘極端的一電壓準位；以及一第二提拉電路，耦接於該第二金氧半場效電晶體之該閘極端及一第二系統電源供應端，用來控制該第二金氧半場效電晶體之該閘極端的一電壓準位。
如請求項26所述之輸出電路，另包含有：一第二電阻，耦接於該第二金氧半場效電晶體之該第一端及該輸出墊片之間。
如請求項32所述之輸出電路，其中在施加於該輸出墊片之一第一極性的靜電放電之下，該第一電阻係用來限制流經該第一金氧半場效電晶體之該第一端及該第一金氧半場效電晶體之該基極端之間的一P-N接面之一電流，而在施加於該輸出墊片之一第二極性的靜電放電之下，該第二電阻係用來限制流經該第二金氧半場效電晶體之該第一端及該第二金氧半場效電晶體之該基極端之間的一P-N接面之一電流。
如請求項26所述之輸出電路，其中該輸出墊片耦接於一靜電放電保護單元。