TW201740522A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201740522A
TW201740522A TW105117134A TW105117134A TW201740522A TW 201740522 A TW201740522 A TW 201740522A TW 105117134 A TW105117134 A TW 105117134A TW 105117134 A TW105117134 A TW 105117134A TW 201740522 A TW201740522 A TW 201740522A
Authority
TW
Taiwan
Prior art keywords
substrate
lateral
package
adhesive layer
upper package
Prior art date
Application number
TW105117134A
Other languages
English (en)
Other versions
TWI708340B (zh
Inventor
Joon-Young Park
Jung-Soo Park
Ji-Hye Yoon
Original Assignee
Amkor Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amkor Technology Inc filed Critical Amkor Technology Inc
Publication of TW201740522A publication Critical patent/TW201740522A/zh
Application granted granted Critical
Publication of TWI708340B publication Critical patent/TWI708340B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L2224/81 - H01L2224/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

本發明提供一種電子裝置及一種製造一電子裝置之方法。作為非限制性實例，本發明之各種態樣提供製造電子裝置之各種方法及藉由所述方法而製造之電子裝置，所述方法包含利用一黏接層以將一上部電子封裝體附接至一下部晶粒及/或利用金屬柱以用於將所述上部電子封裝體電連接至一下部基板，其中所述金屬柱在所述下部基板上方相較於所述下部晶粒具有一較小高度。

Description

半導體裝置及其製造方法
本發明關於半導體裝置及其製造方法。
目前的半導體封裝體及用於形成半導體封裝體之方法係不適當的，舉例而言，引起成本過多、可靠度減低，或封裝體尺寸過大。經由比較習知及傳統方法與如本申請案之剩餘部分中參考圖式所闡述之本發明，此等習知及傳統方法之另外限制及缺點對於熟習此項技術者而言將變得顯而易見。
本發明之各種態樣提供一種電子裝置及一種製造一電子裝置之方法。作為非限制性實例，本發明之各種態樣提供製造電子裝置之各種方法及藉由所述方法而製造之電子裝置，所述方法包含利用一黏接層以將一上部電子封裝體附接至一下部晶粒及/或利用金屬柱以用於將所述上部電子封裝體電連接至一下部基板，其中所述金屬柱在所述下部基板上方相較於所述下部晶粒具有一較小高度。
10‧‧‧載體
100‧‧‧電子裝置
110‧‧‧基板
111‧‧‧介電層
112‧‧‧基板互連焊盤
113‧‧‧導電層
114‧‧‧基板互連墊
120‧‧‧導電柱
130‧‧‧半導體晶粒
131‧‧‧晶粒互連墊
132‧‧‧互連結構
140‧‧‧底膠
150‧‧‧黏接層
160‧‧‧互連結構
170‧‧‧上部半導體封裝體
171‧‧‧上部封裝體基板
171a‧‧‧介電層
171b‧‧‧焊盤
171c‧‧‧導電層
171d‧‧‧基板接合墊
172‧‧‧上部封裝體晶粒
172a‧‧‧上部封裝體黏接層
173‧‧‧上部封裝體囊封物
180‧‧‧囊封材料
190‧‧‧互連結構
200‧‧‧電子裝置
280‧‧‧囊封材料
200A‧‧‧示例實施例
200B‧‧‧示例實施例
200C‧‧‧示例實施例
200D‧‧‧示例實施例
200E‧‧‧示例實施例
300‧‧‧示例實施例
1000‧‧‧實例方法
1010‧‧‧區塊
1020‧‧‧區塊
1030‧‧‧區塊
1040‧‧‧區塊
1050‧‧‧區塊
1060‧‧‧區塊
1095‧‧‧區塊
圖1展示根據本發明之各種態樣的製造電子裝置之實例方法的流程圖。
圖2A至圖2E展示根據本發明之各種態樣的說明實例電子裝置及製造電子裝置之實例方法的橫截面圖。
圖3展示根據本發明之各種態樣的實例電子裝置及製造電子裝置之實例方法的橫截面圖。
以下論述藉由提供本發明之實例來呈現本發明之各種態樣。此等實例為非限制性的，且因此，本發明之各種態樣的範圍應未必受到所提供實例之任何特定特性限制。在以下論述中，片語「舉例而言」、「例如」及「例示性」為非限制性的，且與「作為實例而非限制」、「舉例而言而非限制」及其類似者大體上同義。
如本文中所利用，「及/或」意謂由「及/或」聯合之清單中的項目中之任何一或多者。作為一實例，「x及/或y」意謂三元素集合{(x),(y),(x,y)}中之任何元素。換言之，「x及/或y」意謂「x及y中之一或兩者」。作為另一實例，「x、y及/或z」意謂七元素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中之任何元素。換言之，「x、y及/或z」意謂「x、y及z中之一或多者」。
本文中所使用之術語係僅用於描述特定實例之目的，且並不意欲限制本發明。如本文中所使用，除非上下文另有清楚指示，否則單數形式亦意欲包括複數形式。將進一步理解，術語「包含」、「包括」、「具有」及其類似者在本說明書中使用時指定所陳述特徵、整數、步驟、操作、元件及/或組件之存在，但並不排除一或多個其他特徵、整數、步驟、操作、 元件、組件及/或其群組之存在或添加。
將理解，雖然術語第一、第二等等可在本文中用以描述各種元件，但此等元件不應受到此等術語限制。此等術語僅用以區分一個元件與另一元件。因此，舉例而言，下文所論述之第一元件、第一組件或第一區段可被稱為第二元件、第二組件或第二區段而不脫離本發明之教示。相似地，諸如「上部」、「下部」、「側」及其類似者之各種空間術語可用來以相對方式區分一個元件與另一元件。然而，應理解，組件可以不同方式而定向，舉例而言，半導體裝置可側向地轉動使得其「頂部」表面水平地對向且其「側」表面垂直地對向而不脫離本發明之教示。
在圖式中，可出於清楚起見而誇示層、區及/或組件之厚度或尺寸。因此，本發明之範圍不應受到此厚度或尺寸限制。另外，在圖式中，類似參考數字貫穿論述可指類似元件。
亦將理解，當元件A被稱作「連接至」或「耦接至」元件B時，元件A可直接地連接至元件B或間接地連接至元件B(例如，介入元件C(及/或其他元件)可存在於元件A與元件B之間))。
本發明之各種態樣提供一種具有經縮減之厚度的電子裝置(例如，半導體裝置)及其製造方法，所述製造方法之特徵為經縮減之處理時間及經縮減之處理成本。
本發明之各種態樣提供一種半導體裝置，其包括：半導體晶粒，其在基板上；互連結構，其電連接基板與半導體晶粒；黏接層(或黏接構件)，其在半導體晶粒上(或黏接至半導體晶粒)；上部半導體封裝體，其黏接至黏接層；及囊封物，其在基板上且囊封上部半導體封裝體。
半導體裝置可進一步包括柱，其在基板上且自基板突起，其中柱電連接至上部半導體封裝體。相對於基板之頂部側(或表面)，柱相較於半導體晶粒可具有較小高度。半導體裝置可進一步包括導電凸塊，其在柱與上部半導體封裝體之間。上部半導體封裝體可包括封裝體基板、封裝式半導體晶粒及封裝體囊封物。封裝體囊封物可囊封上部半導體封裝體之半導體晶粒。囊封物可囊封上部半導體封裝體之側部分及底部部分。黏接層可在半導體晶粒之整個頂部部分上。上部半導體封裝體相較於半導體晶粒可具有較大區域。半導體裝置可進一步包括底膠，其在基板與半導體晶粒之間。
本發明之各種態樣提供一種半導體裝置，其包括：基板；半導體晶粒，其在基板上；互連結構(或導電連接構件)，其電連接基板與半導體晶粒；柱，其在基板上且自基板突起，且相較於半導體晶粒具有較小高度；上部半導體封裝體，其安裝於半導體晶粒上且電連接至柱；及囊封物，其在基板上且囊封上部半導體封裝體。
半導體裝置可進一步包括黏接層(或黏接構件)，其在半導體晶粒與上部半導體封裝體之間。半導體裝置可進一步包括導電凸塊，其在柱與上部半導體封裝體之間。囊封物可囊封上部半導體封裝體之側部分及底部部分。
本發明之各種態樣提供一種製造半導體裝置之方法，所述方法包括：將半導體晶粒耦接至基板之頂部側(或部分)；將黏接層(或黏接構件)形成於半導體晶粒上；將上部半導體封裝體耦接於黏接層之頂部側(或部分)上；及將囊封物形成於基板上以囊封上部半導體封裝體。
囊封物可經形成以囊封上部半導體封裝體之側部分及底部部分。黏接層(或黏接構件)可形成於半導體晶粒之整個頂部側(或部分)上。基板可具有形成於其上之柱，且上部半導體封裝體可電連接至柱。柱可經形成以在基板上方相較於半導體晶粒具有較小高度。製造方法可進一步包括將導電凸塊形成於柱與上部半導體封裝體之間。
本發明之各種態樣提供一種電子裝置，其包括：基板，其包括頂部基板側、底部基板側，及在頂部基板側與底部基板側之間的橫向基板側；半導體晶粒，其包括頂部晶粒側、底部晶粒側，及在頂部晶粒側與底部晶粒側之間的橫向晶粒側，其中底部晶粒側耦接至頂部基板側；第一導電互連結構，其在半導體晶粒與基板之間且將半導體晶粒電連接至基板；黏接層，其包括頂部黏接層側、底部黏接層側，及在頂部黏接層側與底部黏接層側之間的橫向黏接層側，其中底部黏接層側黏接至頂部晶粒側；上部半導體封裝體，其包括頂部上部封裝體側、底部上部封裝體側，及在頂部上部封裝體側與底部上部封裝體側之間的橫向上部封裝體側，其中底部上部封裝體側黏接至頂部黏接層側；及第一囊封材料，其至少覆蓋頂部基板側及橫向上部封裝體側。
舉例而言，黏接層可覆蓋整個頂部晶粒側。舉例而言，第一囊封材料可覆蓋橫向黏接層側。舉例而言，第一囊封材料可包括與頂部黏接層側共面之表面。舉例而言，上部半導體封裝體可包括上部封裝體基板，且第一囊封材料可覆蓋上部封裝體基板之底部側。舉例而言，第一囊封材料可覆蓋以下各者中之任何一或多者：上部封裝體基板之橫向側、橫向晶粒側、橫向黏接層側等等。上部半導體封裝體可包括上部封裝體囊封材料， 上部封裝體囊封材料包括可由第一囊封材料覆蓋之橫向側表面及/或與第一囊封材料之頂部側(或表面)共面的頂部表面。電子裝置可包括在頂部基板側上之金屬柱及在金屬柱上之導電凸塊，其中金屬柱及導電凸塊將上部半導體封裝體連接至基板，且其中第一囊封材料覆蓋金屬柱及導電凸塊。舉例而言，金屬柱之頂部末端相對於頂部基板側可低於頂部晶粒側及/或高於底部晶粒側。
本發明之各種態樣提供一種電子裝置，其包括：基板，其包括頂部基板側、底部基板側，及在頂部基板側與底部基板側之間的橫向基板側；半導體晶粒，其包括頂部晶粒側、底部晶粒側，及在頂部晶粒側與底部晶粒側之間的橫向晶粒側，其中底部晶粒側耦接至頂部基板側；第一導電互連結構，其在半導體晶粒與基板之間且將半導體晶粒電連接至基板；黏接層，其包括頂部黏接層側、底部黏接層側，及在頂部黏接層側與底部黏接層側之間的橫向黏接層側，其中底部黏接層側黏接至頂部晶粒側；上部半導體封裝體，其包括頂部上部封裝體側、底部上部封裝體側，及在頂部上部封裝體側與底部上部封裝體側之間的橫向上部封裝體側，其中底部上部封裝體側黏接至頂部黏接層側；及導電柱，其在頂部基板側上且電連接至上部半導體封裝體，其中導電柱包括低於頂部晶粒側之頂部柱末端。
舉例而言，頂部柱末端可高於底部晶粒側。舉例而言，囊封材料可覆蓋頂部基板側、橫向晶粒側及橫向黏接層側。舉例而言，囊封材料可覆蓋橫向上部封裝體側，且可包括與頂部上部封裝體側共面之頂部側(或表面)。
本發明之各種態樣可提供一種電子裝置，其包括：基板，其包括頂部基板側、底部基板側，及在頂部基板側與底部基板側之間的橫向基板側；半導體晶粒，其包括頂部晶粒側、底部晶粒側，及在頂部晶粒側與底部晶粒側之間的橫向晶粒側，其中底部晶粒側耦接至頂部基板側；第一導電互連結構，其在半導體晶粒與基板之間且將半導體晶粒電連接至基板；黏接層，其包括頂部黏接層側、底部黏接層側，及在頂部黏接層側與底部黏接層側之間的橫向黏接層側，其中底部黏接層側黏接至頂部晶粒側；上部半導體封裝體，其包括頂部上部封裝體側、底部上部封裝體側，及在頂部上部封裝體側與底部上部封裝體側之間的橫向上部封裝體側，其中底部上部封裝體側黏接至頂部黏接層側；及第一囊封材料，其至少覆蓋頂部基板側、橫向晶粒側及橫向黏接層側。
舉例而言，電子裝置可包括上部封裝體囊封材料，上部封裝體囊封材料包括由第一囊封材料覆蓋之橫向側(或表面)及與第一囊封材料之頂部側(或表面)共面的頂部側(或表面)。舉例而言，黏接層可覆蓋整個頂部晶粒側。舉例而言，第一囊封材料可包括與頂部黏接層側(或表面)共面之表面。舉例而言，電子裝置可包括導電柱，導電柱在頂部基板側上且電連接至上部半導體封裝體，其中導電柱包括低於頂部晶粒側之頂部柱末端。
本發明之以上及其他態樣將在各種示例實施例之以下描述中予以描述或自各種示例實施例之以下描述顯而易見。現在將參考隨附圖式來呈現本發明之各種態樣。
圖1展示根據本發明之各種態樣的製造電子裝置之實例方 法1000的流程圖。舉例而言，實例方法1000可與本文中所論述之任何其他方法共用任何或所有特性。圖2A至圖2E展示根據本發明之各種態樣的說明實例電子裝置及製造電子裝置之實例方法的橫截面圖。2A至2E所展示之結構可與圖3所展示之類似結構等等共用任何或所有特性。舉例而言，圖2A至圖2E可說明圖1之實例方法1000之各種階段(或區塊)處的實例電子裝置。現在將一起論述圖1及圖2A至圖2E。應注意，實例方法1000之實例區塊(或其部分)的次序可變化而不脫離本發明之範圍。亦應注意，可省略所述區塊(或其部分)中之任一者及/或可添加額外區塊(或其部分)而不脫離本發明之範圍。
實例方法1000可在區塊1010處包含提供基板。區塊1010可包含以多種方式中之任一者來提供基板，本文中提供所述方式之非限制性實例。
基板可包含多種特性中之任一者，本文中提供所述特性之非限制性實例。舉例而言，基板可包含電路板材料(例如，FR-4玻璃環氧樹脂、G-10編織玻璃及環氧樹脂、FR-n(其中n=1至6)、CEM-m(其中m=1至4)、層壓物、層壓熱固性樹脂、銅包覆層壓物、樹脂浸漬式B態布(預浸體)、聚四氟乙烯、其組合、其等效物等等)。舉例而言，基板亦可無核心。基板可包含多種介電材料中之任一者之一或多個層，舉例而言，無機介電材料(例如，Si3N4、SiO2、SiON、SiN、氧化物、氮化物等等)及/或有機介電材料(例如，聚合物、聚醯亞胺(PI)、苯并環丁烯(BCB)、聚苯并噁唑(PBO)、雙順丁烯二醯亞胺三嗪(BT)、模製材料、酚系樹脂、環氧樹脂等等)，但本發明之範圍並不限於此情形。舉例而言，基板可包含矽， 或多種半導體材料中之任一者。舉例而言，基板亦可包含玻璃或金屬板(或晶圓)。基板可具有多種組態中之任一者。舉例而言，基板可呈晶圓或面板形式。舉例而言，基板亦可呈分割或單粒化形式。
舉例而言，基板可為或包含不具有導電佈線路徑之散裝材料。替代地，舉例而言，基板可包含一或多個導電層、通孔及/或信號分佈結構。舉例而言，基板可包含自基板之頂部表面至或朝向基板之底部表面延伸至基板中的導電通孔。舉例而言，基板可包含單層或多層信號分佈結構。
舉例而言，區塊1010可包含至少部分地藉由接收基板來提供基板，基板之任何部分或全部已經被形成。舉例而言，區塊1010可包含經由裝運而自另一地理位置接收基板、自上游(或其他)製造程序、測試程序接收基板，等等。
舉例而言，區塊1010亦可包含至少部分地藉由形成基板或其任何部分來提供基板。本文中提供此形成之實例。
在一示例實施例中，區塊1010可包含提供載體。載體可包含多種不同材料及/或實體特性中之任一者。舉例而言，載體可包含矽、玻璃、金屬、塑膠等等。舉例而言，載體可為晶圓狀、面板狀等等。
區塊1010可包含將第一導電層形成於載體上。第一導電層可包含多種材料(例如，銅、鋁、鎳、鐵、銀、金、鈦、鉻、鎢、鈀、其組合、其合金、其等效物等等)中之任一者，但本發明之範圍並不限於此情形。
區塊1010可包含利用多種程序(例如，電解鍍覆、無電式 鍍覆、化學氣相沈積(chemical vapor deposition；CVD)、濺鍍或物理氣相沈積(physical vapor deposition；PVD)、原子層沈積(atomic layer deposition；ALD)、電漿氣相沈積(plasma vapor deposition)、印刷、網版印刷、微影等等)中之任何一或多者來形成(或沈積)第一導電層，但本發明之範圍並不限於此情形。
區塊1010可包含將第一導電層組態為焊盤(或墊，或跡線等等)，舉例而言，以供稍後連接至如在區塊1060處所形成之互連結構。舉例而言，區塊1010可包含以多種方式中之任一者來組態第一導電層，舉例而言，在形成第一導電層(例如，藉由遮蔽、選擇性印刷等等)時及/或在形成第一導電層(例如，藉由蝕刻、剝蝕等等)之後。
應注意，取決於第一導電層被形成之方式，可首先沈積晶種層。舉例而言，可在電鍍程序期間利用此晶種層以在其他金屬沈積程序等等期間增加接合強度。
在將第一導電層圖案化(或組態)為一或多個基板互連焊盤(或墊、跡線、圖案等等)之示例實施例中，可運用凸塊下金屬化物來形成第一導電層，舉例而言，以增強互連結構(例如，在區塊1060處)之稍後附接。
在一示例實施例中，舉例而言，凸塊下金屬化物(「UBM」結構(其亦可被稱作凸塊下金屬結構)可包含鈦-鎢(TiW)層，其可被稱作層或晶種層。舉例而言，此層可藉由濺鍍而形成。又，舉例而言，UBM結構可包含在TiW層上之銅(Cu)層。舉例而言，此層亦可藉由濺鍍而形成。在另一示例實施例中，形成UBM結構可包含：藉由濺鍍來形成鈦(Ti) 或鈦-鎢(TiW)層；(ii)藉由濺鍍將銅(Cu)層形成於鈦或鈦-鎢層上；及(iii)藉由電鍍將鎳(Ni)層形成於銅層上。然而，應注意，UBM結構及/或用以形成UBM結構之程序並不限於所給出之實例。舉例而言，UBM結構可包含鉻/鉻-銅合金/銅(Cr/Cr-Cu/Cu)、鈦-鎢合金/銅(Ti-W/Cu)、鋁/鎳/銅(Al/Ni/Cu)、其等效物等等之多層結構。舉例而言，UBM結構亦可包含鋁、鈀、金、銀、其合金等等。
舉例而言，區塊1010可包含將第一介電層形成於第一導電層及載體上。第一介電層可包含多種介電材料中之任一者之一或多個層，舉例而言，無機介電材料(例如，Si3N4、SiO2、SiON、SiN、氧化物、氮化物、其組合、其等效物等等)及/或有機介電材料(例如，聚合物、聚醯亞胺(PI)、苯并環丁烯(BCB)、聚苯并噁唑(PBO)、雙順丁烯二醯亞胺三嗪(BT)、模製材料、酚系樹脂、環氧樹脂、聚矽氧、丙烯酸酯聚合物、其組合、其等效物等等)，但本發明之範圍並不限於此情形。
區塊1010可包含利用多種程序(例如，旋塗、噴塗、印刷、燒結、熱氧化、物理氣相沈積(PVD)、化學氣相沈積(CVD)、金屬有機化學氣相沈積(metal organic chemical vapor deposition；MOCVD)原子層沈積(ALD)、低壓化學氣相沈積(low pressure chemical vapor deposition；LPCVD)、電漿增強型化學氣相沈積(plasma enhanced chemical vapor deposition；PECVD)、電漿氣相沈積(PVD)、薄片層壓、蒸鍍等等)中之任何一或多者來形成第一介電層，但本發明之範圍並不限於此情形。
第一介電層可包含通過第一介電層而曝露第一導電層(或其部分)之開口(或孔隙或通孔)。此等開口可在沈積第一介電層(例如，藉 由遮蔽、選擇性印刷等等)期間形成。又，此等開口可在沈積第一介電層(例如，藉由機械剝蝕、雷射剝蝕、化學蝕刻或溶解等等)之後形成。
形成第一導電層及/或第一介電層之程序可被重複任何次數。舉例而言，區塊1010可包含形成包含任何數目個導電層及介電層之多層信號分佈結構。
在一示例實施例中，區塊1010可包含將最終導電層組態為互連墊以用於將一或多個電子組件附接至互連墊(例如，在區塊1030處)及/或用於將一或多個導電柱附接至互連墊(或形成於其上)(例如，在區塊1020處)。在此示例實施例中，如同本文中所論述之互連焊盤，區塊1010可包含運用用於信號分佈結構之跡線之其餘部分的相同導電材料來形成互連墊(或焊盤、跡線、圖案等等)，但亦可包含形成如本文中所論述之凸塊下金屬化物。
圖2A提供區塊1010之各種態樣的實例說明。示例實施例200A(或總成、次總成、封裝體等等)包含在載體10上之基板110。實例基板110包含基板互連焊盤112、用於信號分佈之導電層(例如，跡線、導電通孔等等)113，及基板互連墊114。實例基板110亦包含在各種導電層之間及周圍的多個介電層111。
一般而言，區塊1010包含提供基板。因此，本發明之範圍不應受到任何特定類型之基板之特性或受到提供基板之任何特定方式限制。
實例方法1000可在區塊1020處包含形成一或多個導電柱。區塊1020可包含以多種方式中之任一者來形成導電柱(或支柱)，本文中提 供所述方式之非限制性實例。
舉例而言，區塊1020可包含將導電柱形成於基板互連墊(例如，如在區塊1010處所形成)或其他導電層部分上。如本文中所論述，舉例而言，基板互連墊可包含多種導電材料(例如，銅、鋁、銀、金、鎳、其合金等等)中之任一者。舉例而言，基板互連墊可通過基板之介電層(例如，頂部介電層)中之孔隙而曝露。舉例而言，介電層可覆蓋基板互連墊之側表面及/或互連墊之頂部表面之外部周界。
在一示例實施例中，舉例而言，區塊1020(或區塊1010)可包含將UBM晶種層形成於介電層之上及/或通過介電層中之孔隙而曝露的墊之部分之上。如本文中所論述，舉例而言，UBM晶種層可包含多種導電材料(例如，銅、金、銀、金屬等等)中之任一者。UBM晶種層可以多種方式(例如，濺鍍、無電式鍍覆、CVD、PVD、ALD等等)中之任一者而形成。
舉例而言，區塊1020可包含將遮罩(或模板)形成於UBM晶種層之上以界定待形成有UBM及/或導電柱(或其他互連結構)之區(或容積)。舉例而言，遮罩可包含光阻(photoresist；PR)材料或其他材料，其可經圖案化以覆蓋除了待形成有UBM及/或導電柱之區以外的區。舉例而言，區塊1020可接著包含將UBM層形成於通過遮罩而曝露之UBM晶種層上。如本文中所論述，UBM可包含多種材料(例如，鈦、鉻、鋁、鈦/鎢、鈦/鎳、銅、其合金等等)中之任一者。區塊1020可包含以多種方式(例如，電鍍、無電式鍍覆、濺鍍、CVD、PVD、ALD等等)中之任一者將UBM形成於UBM晶種層上。
繼續所述示例實施例，舉例而言，區塊1020可接著包含將導電柱形成於UBM上。導電柱(或支柱)可包含多種特性中之任一者。舉例而言，導電柱可為圓柱狀、橢圓柱狀、矩形支柱狀等等。導電柱可包含平坦上部末端、凹形上部末端、凸形上部末端、其組合等等。舉例而言，導電柱可包含本文中關於導電層所論述之材料中之任一者。在一示例實施例中，導電柱可包含銅(例如，純銅、具有一些雜質之銅等等)、銅合金等等。在一示例實施例中，區塊1020(或實例方法1000之另一區塊)亦可包含將焊帽(或圓頂)或鍍錫層形成於導電柱上。
在形成導電柱之後，區塊1020可包含剝離或移除遮罩(例如，化學剝離、灰化等等)。另外，區塊1020可包含移除UBM晶種層之至少一部分(例如，未由導電柱覆蓋的UBM晶種層之至少一部分)(例如，藉由化學蝕刻等等)。應注意，在蝕刻晶種層期間，舉例而言，可蝕刻至少UBM晶種層之橫向邊緣部分。舉例而言，此蝕刻可在導電柱及/或UBM之下引起底切(undercut)。
如本文中所論述，在一實例組態中，區塊1020可包含形成導電柱以在基板上方具有小於一或多個電子組件(例如，待在區塊1030處附接)之高度的高度。舉例而言，區塊1020可包含形成導電柱以在基板上方具有垂直地在區塊1030處附接之一或多個半導體晶粒之底部側與頂部側之間的高度。在一實例情境中，區塊1020可包含形成導電柱以具有100μm +/- 10μm之高度。在另一實例情境中，區塊1020可包含形成導電柱以具有為在區塊1030處附接之半導體晶粒(或其他組件)之頂部側之高度之90%或更小的高度。在另一實例情境中，區塊1020可包含形成導電柱以具有介 於在區塊1030處附接之半導體晶粒(或其他組件)之頂部側之高度與所述半導體晶粒(或其他組件)之底部側之高度之間的高度。
區塊1020可包含將複數個導電柱配置(或定位)於待在區塊1030處附接有一或多個電子組件的基板之區域之周界周圍。舉例而言，區塊1020可包含將導電柱形成於此區域之兩個側周圍、此區域之四個側周圍等等。在半導體晶粒待在區塊1030處安裝至基板之晶粒安裝區域的示例實施例中，區塊1020可包含形成環繞所述晶粒安裝區域之導電柱。
在一示例實施例中，可組合區塊1010及1020之各種部分。舉例而言，可在區塊1010處形成在區塊1020處形成之導電柱之至少一部分，舉例而言，在墊形成及/或將其他互連結構形成於基板之頂部側處期間。
雖然本文中所呈現之實例大體上係關於形成導電柱，但可形成多種互連結構中之任一者。相似地，雖然本文中所呈現之實例大體上係關於鍍覆導電柱，但可利用多種形成程序中之任一者。舉例而言，區塊1020可包含藉由鍍覆導電柱、將電線(例如，電線接合電線)接合至基板且在基板上方之所要高度處切割(或斷裂)電線等等來形成導電柱。另外，區塊1020可包含利用本文中所揭示之導電層形成技術中之任一者來形成導電柱。
展示區塊1020之各種態樣的示例實施例200A被展示於圖2A處。示例實施例200A(或總成、次總成、封裝體等等)包含在基板110之頂部側上之導電柱120。
一般而言，區塊1020包含形成一或多個導電柱。因此，本發明之範圍不應受到任何特定類型之導電柱(或其他互連結構)之特性或 受到形成導電柱(或其他互連結構)之任何特定方式限制。
實例方法1000可在區塊1030處包含附接半導體晶粒。區塊1030可包含以多種方式中之任一者來附接(或安裝)一或多個半導體晶粒(及/或其他電子組件)，本文中提供所述方式之非限制性實例。
雖然本文中所呈現之實例大體上係關於附接一或多個半導體晶粒，但可附接多種電子組件(例如，代替半導體晶粒或除了半導體晶粒以外)中之任何一或多者。舉例而言，一或多個電子組件可包含半導體晶粒。舉例而言，此半導體晶粒可包含處理器晶粒、微處理器、微控制器、共處理器、一般用途處理器、特殊應用積體電路、可程式化及/或離散邏輯裝置、記憶體裝置、其組合、其等效物等等。舉例而言，一或多個電子組件亦可包含一或多個被動電子裝置(例如，電阻器、電容器、電感器等等)。
區塊1030可包含利用多種類型之互連結構(例如，導電球或導電凸塊、焊球或焊料凸塊、金屬支柱或金屬柱、銅支柱或銅柱、帶焊帽支柱或帶焊帽柱、焊膏、導電黏接劑等等)中之任一者將半導體晶粒附接(或安裝)至基板。區塊1030可包含利用多種接合技術(例如，熱壓接合、大量回焊、黏接附接等等)中之任一者將電子組件安裝至基板。在一示例實施例中，區塊1030可包含利用導電凸塊以將半導體晶粒之晶粒接合墊電連接至基板之各別基板接合墊。舉例而言，此等晶粒接合墊可通過半導體晶粒上之介電層(或鈍化層)中之各別開口(或孔隙)而曝露。
舉例而言，區塊1030亦可包含將底膠形成於已安裝半導體晶粒與基板之間。底膠可包含多種類型之材料中之任一者，舉例而言，環氧樹脂、熱塑性材料、熱可固化材料、聚醯亞胺、聚胺脂、聚合材料、填 充式環氧樹脂、填充式熱塑性材料、填充式熱可固化材料、填充式聚醯亞胺、填充式聚胺脂、填充式聚合材料、助熔底膠，及其等效物，但並不限於此情形。底膠可以多種方式(例如，毛細管底部填充、液體或膏或預成型薄片之預塗覆底部填充、模製底部填充等等)中之任一者而形成。此底膠可包含多種特性(例如，毛細管底膠、預塗覆底膠、模製底膠等等)中之任一者。應注意，在各種替代示例實施例中，不在區塊1030處形成此底膠(例如，決不形成、在稍後程序步驟處形成，等等)。
展示區塊1030之各種態樣的示例實施例200B被展示於圖2B處。示例實施例200B(或總成、次總成、封裝體等等)包含基板110、基板互連墊114、半導體晶粒130、晶粒互連墊131、互連結構132及底膠140。
實例半導體晶粒130安裝於基板110之頂部側上。舉例而言，半導體晶粒130之晶粒互連墊131(或焊盤、跡線、圖案等等)中之每一者運用各別互連結構132(例如，導電凸塊或導電球、焊料凸塊或焊球、導電支柱或導電柱、銅支柱或銅柱等等)而連接至基板110之各別基板互連墊114(或焊盤、跡線、圖案等等)。舉例而言，互連結構132將半導體晶粒130電且機械地連接至基板110。應注意，在一替代實施方案中，晶粒130之背側可接合至基板110，且晶粒130之前側墊可運用結合電線而連接至基板互連墊114。
底膠140填充半導體晶粒130與鄰近於半導體晶粒130且由半導體晶粒130覆蓋的基板110之區之間的容積。底膠140增強基板110與半導體晶粒130之間的實體/機械耦接力且防止或禁止基板110與半導體晶 粒130彼此分離，舉例而言，分離係歸因於藉由基板110與半導體晶粒130之間的熱膨脹係數之差異而施加的應力(例如，舉例而言，在生產期間、在最終用於消費型電子產品中期間等等)。
在基板110之頂部側上方的實例半導體晶粒130之頂部側之高度大於實例導電柱120之頂部側之高度。在基板110之頂部側上方的實例導電柱120之頂部側之高度大於實例半導體晶粒130之底部側之高度。
一般而言，區塊1030可包含將一或多個半導體晶粒(及/或其他電子組件)附接(或安裝)至基板。因此，本發明之範圍不應受到任何特定電子組件之特性或附接(或安裝)電子組件之任何特定方式之特性限制。
實例方法1000可在區塊1040處包含附接上部封裝體。區塊1040可包含以多種方式中之任一者來附接(或堆疊)上部封裝體，本文中提供所述方式之非限制性實例。
舉例而言，上部封裝體可包含預成型封裝體(例如，半導體封裝體等等)。舉例而言，此預成型封裝體可包含上部封裝體基板(及/或信號分佈結構)、安裝至上部封裝體基板之上部封裝體半導體晶粒，及上部封裝體囊封物(或囊封材料)。舉例而言，上部封裝體基板可包含本文中所論述之任何基板之特性。舉例而言，上部封裝體囊封物可囊封上部封裝體基板之頂部側，及上部封裝體半導體晶粒之橫向側及頂部側。舉例而言，上部封裝體囊封物亦可囊封將上部封裝體晶粒耦接至上部封裝體基板之互連結構(例如，電線、凸塊、球、柱等等)。舉例而言，上部封裝體囊封物亦可覆蓋上部封裝體基板之橫向側。在一示例實施例中，上部封裝體可包含 在上部封裝體半導體晶粒與上部封裝體基板之間的黏接層。
舉例而言，上部封裝體相較於在區塊1030處附接之半導體晶粒可具有較大佔據面積。舉例而言，上部封裝體可具有小於在區塊1010處提供之基板的佔據面積。舉例而言，上部封裝體可覆蓋大得足以覆蓋在區塊1020處形成之導電柱及在區塊1030處附接之半導體晶粒的基板之區域。
舉例而言，區塊1040可包含將黏接層(或黏接構件)形成於半導體晶粒之頂部側(或表面)上，及將上部封裝體附接至黏接層(或黏接構件)。舉例而言，黏接層可包含黏接至半導體晶粒之頂部側的底部側、黏接至上部封裝體基板之底部側的頂部側。舉例而言，黏接層可覆蓋半導體晶粒之整個頂部側。舉例而言，黏接層可被形成至半導體晶粒之頂部側之確切形狀，或可大於半導體晶粒之頂部側，舉例而言，懸垂於半導體晶粒之頂部側之周邊邊緣，而不延伸至上部封裝體(或其基板)之外部周邊。
舉例而言，黏接層可薄於一般底膠層。舉例而言，在一示例實施例中，黏接層可為30μm厚+/- 10%。舉例而言，黏接層可小於半導體晶粒與基板之間的底膠層之一半厚或小於其四分之一厚。
黏接層可包含多種特性中之任一者。舉例而言，黏接層可包含黏接膏或液體、經執行薄片或膜等等。舉例而言，黏接層可包含導熱材料(例如，用以增強熱轉移等等)及/或導電材料(例如，用以提供諸如接地信號之參考電壓等等)。又，舉例而言，黏接層可包含介電材料。舉例而言，黏接層可包含不同於與底部填充大體上相關聯之材料的材料。
舉例而言，在一示例實施例中，可能不存在通過黏接層之導電路徑。在此示例實施例中，上部封裝體可能僅經由在區塊1020處形成之導電柱而電連接至基板。
舉例而言，上部封裝體可包含在上部封裝體基板(或信號分佈結構)之底部側上的互連結構(例如，導電凸塊或導電球、焊料凸塊或焊球、導電柱或導電支柱、銅柱或銅支柱、帶焊帽柱或帶焊帽支柱等等)。此等互連結構中之每一者可與在區塊1020處形成之導電柱中之一各別者對準及連接。當上部封裝體被附接時，此等互連結構中之每一者之底部末端可接觸及接合至在區塊1020處形成之導電柱中之一各別者之各別頂部末端，如本文中所論述，所述各別頂部末端相較於半導體晶粒之頂部側可具有較低高度。因此，此等互連結構中之每一者之底部末端可在半導體晶粒之頂部側之位階下方及/或在半導體晶粒之底部側之位階上方。
舉例而言，可藉由回焊上部封裝體基板上之互連結構而將所述互連結構耦接至在區塊1020處形成之導電柱。應注意，在實例方法1000中之此點處，在導電柱及/或互連結構周圍可能不存在囊封材料以抑制在導電柱之上回焊的互連結構之形狀(例如，此囊封係在區塊1050處執行)。在各種其他示例實施例中，可利用導電黏接劑、無回焊之導向式金屬至金屬接合等等將互連結構耦接至導電柱。
應注意，互連結構可替代地在附接至上部封裝體基板之前形成於導電柱上。又，舉例而言，互連結構可在附接上部封裝體之前形成於導電柱及上部封裝體基板兩者上。
展示區塊1040之各種態樣的示例實施例200C被展示於圖 2C處。示例實施例200C(或總成、次總成、封裝體等等)包含上部半導體封裝體170。實例上部半導體封裝體170包含一上部封裝體基板171，上部封裝體基板171又包含一介電(或絕緣)層171a、通過介電層171中之各別孔隙而曝露之一焊盤171b(或複數個焊盤171b)、一基板接合墊171d，及將焊盤171b電連接至基板接合墊171d之一導電層171c。
實例上部半導體封裝體170亦包含上部封裝體晶粒172，上部封裝體晶粒172之底部側(例如，背側、失活側等等)運用上部封裝體黏接層172a而耦接至上部封裝體基板171之頂部側。上部封裝體晶粒172之頂部側上的晶粒接合墊可藉由各別電線接合而電耦接至各別基板接合墊171d。應注意，在一替代組態中，上部封裝體晶粒172可使用覆晶技術而耦接至上部封裝體基板171。在此替代組態中，黏接層172a可包含環繞將上部封裝體晶粒172附接至上部封裝體基板171之導電凸塊的底膠材料。
實例上部半導體封裝體170亦包含覆蓋上部封裝體基板171之頂部側的上部封裝體囊封物173(或囊封材料)。在示例實施例200C中，上部封裝體囊封物173具有頂部側、覆蓋上部封裝體基板171之底部側，及在頂部側與底部側之間的橫向側。舉例而言，上部封裝體囊封物173之橫向側可與上部封裝體基板171之各別橫向側共面。在一替代實施方案中，上部封裝體囊封物173可覆蓋上部封裝體基板171之橫向側。
一般而言，區塊1040包含附接上部封裝體。因此，本發明之範圍不應受到任何特定類型之電子封裝體(例如，半導體封裝體等等)之特性或受到附接電子封裝體(例如，或半導體封裝體等等)之任何特定方式限制。
實例方法1000可在區塊1050處包含囊封。區塊1050可包含以多種方式中之任一者來執行囊封，本文中提供所述方式之非限制性實例。
舉例而言，囊封材料(或囊封物)可覆蓋在區塊1010處提供之基板、在區塊1020處形成之導電柱、在區塊1030處附接之半導體晶粒、在區塊1040處形成之黏接層及/或在區塊1040處附接之上部封裝體中的任一者或全部。舉例而言，囊封材料可覆蓋在區塊1010處提供之基板之頂部側，且亦可但無需覆蓋此基板之橫向側。又，舉例而言，囊封材料可覆蓋在區塊1020處形成之導電柱之橫向表面。另外，舉例而言，囊封材料可覆蓋在區塊1030處附接之半導體晶粒之橫向側的全部或部分。在底膠位於半導體晶粒與基板之間的實例情境中，囊封材料可覆蓋此底膠之橫向側。替代地，囊封材料可底部填充於半導體晶粒與基板之間。另外，舉例而言，囊封材料可覆蓋在區塊1040處形成之黏接層之橫向側。在黏接層大於半導體晶粒之示例實施例中，囊封材料亦可覆蓋黏接層之底部表面之部分(例如，尚未由半導體晶粒之頂部側覆蓋的部分)。
舉例而言，囊封材料亦可覆蓋上部封裝體之各種部分。舉例而言，囊封材料可環繞附接至導電柱之互連結構之橫向表面。又，舉例而言，囊封材料可覆蓋上部封裝體基板之底部側。另外，舉例而言，囊封材料可覆蓋上部封裝體基板之橫向側及上部封裝體囊封物之橫向側。在一示例實施例中，囊封材料可使上部封裝體(或其囊封物)之頂部側未被覆蓋。
舉例而言，囊封材料可包含與上部封裝體之頂部側(或表面)(例如，上部封裝體囊封物之頂部表面)共面的頂部表面。舉例而言，囊 封材料亦可包含與基板之橫向側共面的橫向側表面。舉例而言，囊封材料可另外包含在基板之頂部表面上(例如，直接地在所述頂部表面上)且平行於此頂部表面的大體上平面底部表面。
舉例而言，囊封材料亦可包含在上部封裝體囊封物及上部封裝體基板之橫向側上(例如，直接地在所述橫向側上)且平行於此等橫向側的平面內部表面。舉例而言，囊封材料可另外包含在上部封裝體基板之底部側上(例如，直接地在所述底部側上)且與黏接層之頂部表面共面的平面內部表面，上部封裝體基板之底部側之部分黏接至所述頂部表面。
囊封材料可包含多種囊封或模製材料(例如，樹脂、矽樹脂、環氧樹脂、聚合物、聚合物複合材料(舉例而言，具有填充物之環氧樹脂、具有填充物之環氧丙烯酸酯，或具有填充物之聚合物等等)、本文中所呈現之介電材料中之任一者)等等中之任一者。囊封物可以多種方式(例如，壓縮模製、轉移模製、液體囊封物模製、真空層壓、膏印刷、膜輔助模製等等)中之任一者而形成。應注意，囊封物可包含與上部封裝體囊封物相同的囊封材料，或可包含不同的囊封材料。舉例而言，囊封材料可包含單一連續且單式的材料(例如，在單一模製步驟中形成)。
在一示例實施例中，在執行囊封之後，可移除載體(例如，在區塊1010處將基板提供(或形成)於載體上)。此移除可以多種方式中之任一者而執行，舉例而言，取決於載體之性質。舉例而言，在載體為矽(例如，矽晶圓等等)之示例實施例中，可利用研磨程序來移除載體。又，舉例而言，在載體為玻璃(或金屬)板之示例實施例中，可藉由斷裂載體與基板之間的黏接接合(例如，加熱熱可釋放黏接劑、將光或其他能量施加 至光可釋放黏接劑、將化學品施加至化學可釋放黏接劑，等等)來移除載體。
展示區塊1050之各種態樣的示例實施例200D被展示於圖2D處。示例實施例200D(或總成、次總成、封裝體等等)包含囊封材料180。
實例囊封材料180覆蓋在區塊110處提供之基板之頂部側。又，舉例而言，實例囊封材料180覆蓋導電柱120及互連結構160之橫向表面。另外，實例囊封材料180覆蓋半導體晶粒130之橫向側之至少一部分(例如，未由底膠140覆蓋之彼等部分)。實例囊封材料180亦覆蓋底膠140之橫向側。應注意，在一替代實施方案中，囊封材料180可底部填充於半導體晶粒130與基板110之間(例如，代替底膠140)。實例囊封材料180亦覆蓋黏接層150之橫向側。在示例實施例200D中，黏接層150經展示為延伸超出(或懸垂於)晶粒之頂部側。實例囊封材料180因此覆蓋黏接層150之底部表面之周邊部分(例如，尚未由半導體晶粒130之頂部側覆蓋的部分)。然而，應注意，黏接層150可確切地匹配於半導體晶粒130之頂部側，舉例而言，具有與半導體晶粒130之橫向側共面的橫向側。
實例囊封材料180亦覆蓋上部半導體封裝體170之各種部分。舉例而言，囊封材料180環繞附接至導電柱120之互連結構160之橫向表面。又，舉例而言，實例囊封材料180覆蓋上部封裝體基板171之底部側。另外，舉例而言，實例囊封材料180覆蓋上部封裝體基板171及上部封裝體囊封物173之橫向側。在一示例實施例中，實例囊封物180可使上部半導體封裝體170(或其囊封物173)之頂部側未被覆蓋。
實例囊封材料180具有與上部半導體封裝體170之頂部側(或表面)(例如，上部封裝體囊封物之頂部側)共面的頂部側(或表面)。舉例而言，實例囊封材料180亦包含與基板110之橫向側共面的橫向側表面。實例囊封材料180另外包含在基板110之頂部側(或表面)上(例如，直接地在所述頂部側(或表面)上)且平行於此頂部側的大體上平面底部表面。
舉例而言，實例囊封材料180亦包含在上部封裝體囊封物173及上部封裝體基板171之橫向側上(例如，直接地在所述橫向側上)且平行於此等橫向側的平面內部表面。舉例而言，實例囊封材料180另外包含在上部封裝體基板171之底部側上(例如，直接地在所述底部側上)且與黏接層150之頂部表面共面的平面內部表面，上部封裝體基板171之底部側之部分黏接至所述頂部表面。
另外，在比較示例實施例200D與示例實施例200E的情況下，已自基板110移除載體10。
一般而言，區塊1050包含囊封。因此，本發明之範圍不應受到任何特定類型之囊封材料之特性或受到執行囊封之任何特定方式限制。
實例方法1000可在區塊1060處包含形成互連結構。區塊1060可包含以多種方式中之任一者來形成互連結構，本文中提供所述方式之非限制性實例。
互連結構可包含多種不同類型之互連結構中之任一者的特性。舉例而言，互連結構可包含導電球或導電凸塊(例如，焊球或焊料凸 塊)、金屬柱或金屬支柱(例如，銅柱或銅支柱)等等。舉例而言，互連結構可包含金屬、導電黏接劑或環氧樹脂等等。舉例而言，互連結構可包含多種金屬(例如，銅、鋁、鎳、鐵、銀、金、鈦、鉻、鎢、錫、鉛、其組合、其合金、其等效物等等)中之任一者，但本發明之範圍並不限於此情形。
互連結構可以多種方式中之任一者而配置(或組態)。舉例而言，互連結構可以球狀柵格陣列(ball grid array；BGA)組態、焊盤柵格陣列(land grid array；LGA)組態(例如，無導電球)等等而配置。舉例而言，互連結構可以在半導體晶粒之佔據面積外部的周界圖案而配置。又，舉例而言，互連結構可以互連結構中之至少一些係在半導體晶粒之佔據面積內的矩陣圖案而配置。
區塊1060可包含以多種方式(例如，落球、膏化與回焊、鍍覆、印刷與回焊、印刷與固化等等)中之任一者來形成互連結構，但本發明之範圍並不限於此情形。舉例而言，區塊1060可包含將互連結構形成於在區塊1010處提供之基板之焊盤(或墊、跡線、圖案等等)上。
展示區塊1060之各種態樣的示例實施例200E被展示於圖2E處。示例實施例200E(或總成、次總成、封裝體等等)包含在基板110之焊盤112上的互連結構190。如本文中所論述，此等焊盤112可包含與基板110之導電層相同的材料，此等焊盤112可包含多種凸塊下金屬化物中之任一者，等等。舉例而言，由實例方法1000之區塊1010至1060產生的實例電子裝置可為圖2E所展示之電子裝置100。
一般而言，區塊1060包含形成互連結構。因此，本發明之 範圍不應受到任何特定類型之囊封材料之特性或受到執行囊封之任何特定方式限制。
實例方法1000可在區塊1095處包含繼續製造(或處理)。區塊1095可包含以多種方式中之任一者來繼續製造(或處理)，本文中提供所述方式之非限制性實例。
舉例而言，區塊1095可包含執行多種額外處理步驟中之任一者。舉例而言，區塊1095可包含執行額外電子裝置處理步驟，舉例而言，將電子裝置自此等裝置之晶圓或面板單粒化，將電子裝置安裝至模組基板或主板，安裝額外電子組件，附接額外裝置互連結構，執行額外囊封、覆蓋、一般封裝、測試、標記、裝運等等。又，舉例而言，區塊1095可包含將實例方法1000之執行流程導向至實例方法1000之任何先前區塊(或其部分)。另外，舉例而言，區塊1095可包含將實例方法1000之執行流程導向至本文中所揭示之任何其他方法步驟。另外，舉例而言，區塊1095可包含將實例方法1000之執行流程導向至任何方法或其部分。
一般而言，區塊1095可包含繼續製造(或處理)電子裝置。因此，本發明之範圍不應受到繼續製造(或處理)之任何特定方式或類型之特性限制。
本文中僅出於說明性目的而非作為限制來呈現實例方法1000。舉例而言，如本文中所提及，可改變區塊(或其部分)之次序而不脫離本發明之範圍。又，舉例而言，可省略或添加各種區塊(或其部分)而不脫離本發明之範圍。
舉例而言，如本文中參考實例方法1000之區塊1030所論 述，在各種示例實施例中，無需在區塊1030處形成已安裝半導體晶粒與基板之間的底膠(若有過的話)。在此情境中，可代替地作為區塊1050之部分而形成底膠，舉例而言，作為囊封程序之部分。
展示區塊1060之各種態樣的示例實施例300被展示於圖3處。舉例而言，示例實施例300可與本文中所呈現之其他示例實施例中之任一者共用任何或所有特性。舉例而言，示例實施例300可與圖2A至圖2E之示例實施例200A至200E共用任何或所有特性。
示例實施例300(或總成、次總成、封裝體等等)包含囊封材料280，舉例而言，囊封材料280可與本文中所論述之囊封材料180共用任何或所有特性。與圖2E所展示之示例實施例200E相比較，示例實施例300之實例囊封材料280底部填充於半導體晶粒130與基板110之間，舉例而言，代替示例實施例200E之分離的底膠140。舉例而言，囊封材料280之部分可包含模製底膠。因此，舉例而言，由實例方法1000之區塊1010至1060產生的實例電子裝置可為圖3所展示之電子裝置200。
本文中之論述包括展示電子總成之各種部分及其製造方法的眾多說明性圖。為了清楚地說明，此等圖並未展示每一實例總成之所有態樣。本文中所提供之實例總成及/或方法中之任一者可與本文中所提供之任何或所有其他總成及/或方法共用任何或所有特性。舉例而言而非限制，關於圖1及圖2所展示及論述之實例總成及/或方法中之任一者或其部分可併入至關於圖3所論述之實例總成及/或方法中之任一者中。相反地，關於圖3所展示及論述之總成及/或方法中之任一者可併入至關於圖1及圖2所展示及論述之總成及/或方法中。
概言之，本發明之各種態樣提供一種電子裝置及一種製造一電子裝置之方法。作為非限制性實例，本發明之各種態樣提供製造電子裝置之各種方法及藉由所述方法而製造之電子裝置，所述方法包含利用一黏接層以將一上部電子封裝體附接至一下部晶粒及/或利用金屬柱以用於將所述上部電子封裝體電連接至一下部基板，其中所述金屬柱在所述下部基板上方相較於所述下部晶粒具有一較小高度。雖然已參考某些態樣及實例而描述前述內容，但熟習此項技術者應理解，可進行各種改變且可取代等效物而不脫離本發明之範圍。另外，可進行許多修改以使特定情形或材料適應於本發明之教示而不脫離本發明之範圍。因此，希望本發明並不限於所揭示之特定實例，而是希望本發明將包括屬於所附申請專利範圍之範圍內的所有實例。
110‧‧‧基板
111‧‧‧介電層
112‧‧‧基板互連焊盤
113‧‧‧導電層
114‧‧‧基板互連墊
120‧‧‧導電柱
130‧‧‧半導體晶粒
131‧‧‧晶粒互連墊
132‧‧‧互連結構
150‧‧‧黏接層
160‧‧‧互連結構
170‧‧‧上部半導體封裝體
171‧‧‧上部封裝體基板
171a‧‧‧介電層
171b‧‧‧焊盤
171c‧‧‧導電層
171d‧‧‧基板接合墊
172‧‧‧上部封裝體晶粒
172a‧‧‧上部封裝體黏接層
173‧‧‧上部封裝體囊封物
190‧‧‧互連結構
200‧‧‧電子裝置
280‧‧‧囊封材料
300‧‧‧示例實施例

Claims (20)

  1. 一種電子裝置，其包含：一基板，其包含一頂部基板側、一底部基板側，及在所述頂部基板側與所述底部基板側之間的橫向基板側；一半導體晶粒，其包含一頂部晶粒側、一底部晶粒側，及在所述頂部晶粒側與所述底部晶粒側之間的橫向晶粒側，其中所述底部晶粒側耦接至所述頂部基板側；一第一導電互連結構，其在所述半導體晶粒與所述基板之間且將所述半導體晶粒電連接至所述基板；一黏接層，其包含一頂部黏接層側、一底部黏接層側，及在所述頂部黏接層側與所述底部黏接層側之間的橫向黏接層側，其中所述底部黏接層側黏接至所述頂部晶粒側；一上部半導體封裝體，其包含一頂部上部封裝體側、一底部上部封裝體側，及在所述頂部上部封裝體側與所述底部上部封裝體側之間的橫向上部封裝體側，其中所述底部上部封裝體側黏接至所述頂部黏接層側；以及一第一囊封材料，其至少覆蓋所述頂部基板側及所述橫向上部封裝體側。
  2. 如申請專利範圍第1項之電子裝置，其中所述黏接層覆蓋所述整個頂部晶粒側。
  3. 如申請專利範圍第1項之電子裝置，其中所述第一囊封材料覆蓋所述橫向黏接層側。
  4. 如申請專利範圍第1項之電子裝置，其中所述第一囊封材料包含與所述頂部黏接層側共面之一表面。
  5. 如申請專利範圍第1項之電子裝置，其中：所述上部半導體封裝體包含一上部封裝體基板；以及所述第一囊封材料覆蓋所述上部封裝體基板之一底部側。
  6. 如申請專利範圍第5項之電子裝置，其中所述第一囊封材料覆蓋所述上部封裝體基板之橫向側。
  7. 如申請專利範圍第6項之電子裝置，其中所述第一囊封材料覆蓋所述橫向晶粒側及所述橫向黏接層側。
  8. 如申請專利範圍第6項之電子裝置，其中所述上部半導體封裝體包含一上部封裝體囊封材料，所述上部封裝體囊封材料包含：由所述第一囊封材料覆蓋之橫向側表面；以及與所述第一囊封材料之一頂部表面共面的一頂部表面。
  9. 如申請專利範圍第5項之電子裝置，其包含：在所述頂部基板側上之一金屬柱；及在所述金屬柱上之一導電凸塊，其中所述金屬柱及所述導電凸塊將所述上部半導體封裝體電連接至所述基板，且其中所述第一囊封材料覆蓋所述金屬柱之一橫向表面及所述導電凸塊之一橫向表面。
  10. 如申請專利範圍第9項之電子裝置，其中所述金屬柱之一頂部側相對於所述頂部基板側低於所述頂部晶粒側。
  11. 如申請專利範圍第10項之電子裝置，其中所述金屬柱之所述頂部側相對於所述頂部基板側高於所述底部晶粒側。
  12. 一種電子裝置，其包含：一基板，其包含一頂部基板側、一底部基板側，及在所述頂部基板側與所述底部基板側之間的橫向基板側；一半導體晶粒，其包含一頂部晶粒側、一底部晶粒側，及在所述頂部晶粒側與所述底部晶粒側之間的橫向晶粒側，其中所述底部晶粒側耦接至所述頂部基板側；一第一導電互連結構，其在所述半導體晶粒與所述基板之間且將所述半導體晶粒電連接至所述基板；一黏接層，其包含一頂部黏接層側、一底部黏接層側，及在所述頂部黏接層側與所述底部黏接層側之間的橫向黏接層側，其中所述底部黏接層側黏接至所述頂部晶粒側；一上部半導體封裝體，其包含一頂部上部封裝體側、一底部上部封裝體側，及在所述頂部上部封裝體側與所述底部上部封裝體側之間的橫向上部封裝體側，其中所述底部上部封裝體側黏接至所述頂部黏接層側；及一導電柱，其在所述頂部基板側上且電連接至所述上部半導體封裝體，其中所述導電柱包含相對於所述頂部基板側低於所述頂部晶粒側之一頂部側。
  13. 如申請專利範圍第12項之電子裝置，其中所述導電柱之所述頂部側相對於所述頂部基板側高於所述底部晶粒側。
  14. 如申請專利範圍第12項之電子裝置，其包含覆蓋所述頂部基板側、所述橫向晶粒側及所述橫向黏接層側之一囊封材料。
  15. 如申請專利範圍第14項之電子裝置，其中所述囊封材料覆蓋所述橫向上部封裝體側，並且包含與所述頂部上部封裝體側共面之一頂部側。
  16. 一種電子裝置，其包含：一基板，其包含一頂部基板側、一底部基板側以及在所述頂部基板側與所述底部基板側之間的橫向基板側；一半導體晶粒，其包含一頂部晶粒側、一底部晶粒側以及在所述頂部晶粒側與所述底部晶粒側之間的橫向晶粒側，其中所述底部晶粒側耦接至所述頂部基板側；一第一導電互連結構，其在所述半導體晶粒與所述基板之間並且將所述半導體晶粒電連接至所述基板；一黏接層，其包含一頂部黏接層側、一底部黏接層側以及在所述頂部黏接層側與所述底部黏接層側之間的橫向黏接層側，其中所述底部黏接層側黏接至所述頂部晶粒側；一上部半導體封裝體，其包含一頂部上部封裝體側、一底部上部封裝體側以及在所述頂部上部封裝體側與所述底部上部封裝體側之間的橫向上部封裝體側，其中所述底部上部封裝體側黏接至所述頂部黏接層側；及一第一囊封材料，其覆蓋所述頂部基板側、所述橫向晶粒側以及所述橫向黏接層側。
  17. 如申請專利範圍第16項之電子裝置，其中所述上部半導體封裝體包含 一上部封裝體囊封材料，所述上部封裝體囊封材料包含：由所述第一囊封材料覆蓋之橫向側表面；以及與所述第一囊封材料之一頂部表面共面的一頂部表面。
  18. 如申請專利範圍第16項之電子裝置，其中所述黏接層覆蓋所述整個頂部晶粒側。
  19. 如申請專利範圍第16項之電子裝置，其中所述第一囊封材料包含與所述頂部黏接層側共面之一表面。
  20. 如申請專利範圍第16項之電子裝置，其包含一導電柱，所述導電柱在所述頂部基板側上且電連接至所述上部半導體封裝體，其中所述導電柱包含一頂部側，所述頂部側相對於所述頂部基板側是低於所述頂部晶粒側。
TW105117134A 2016-05-06 2016-06-01 半導體裝置及其製造方法 TWI708340B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/148,747 US10297575B2 (en) 2016-05-06 2016-05-06 Semiconductor device utilizing an adhesive to attach an upper package to a lower die
US15/148,747 2016-05-06

Publications (2)

Publication Number Publication Date
TW201740522A true TW201740522A (zh) 2017-11-16
TWI708340B TWI708340B (zh) 2020-10-21

Family

ID=58421700

Family Applications (4)

Application Number Title Priority Date Filing Date
TW105117134A TWI708340B (zh) 2016-05-06 2016-06-01 半導體裝置及其製造方法
TW111129314A TW202249210A (zh) 2016-05-06 2016-06-01 半導體裝置及其製造方法
TW110124463A TWI775512B (zh) 2016-05-06 2016-06-01 半導體裝置及其製造方法
TW109133585A TWI734622B (zh) 2016-05-06 2016-06-01 半導體裝置及其製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW111129314A TW202249210A (zh) 2016-05-06 2016-06-01 半導體裝置及其製造方法
TW110124463A TWI775512B (zh) 2016-05-06 2016-06-01 半導體裝置及其製造方法
TW109133585A TWI734622B (zh) 2016-05-06 2016-06-01 半導體裝置及其製造方法

Country Status (4)

Country Link
US (4) US10297575B2 (zh)
KR (3) KR102513294B1 (zh)
CN (3) CN116682792A (zh)
TW (4) TWI708340B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713164B (zh) * 2019-01-30 2020-12-11 台達電子工業股份有限公司 封裝結構及其形成方法
US11189555B2 (en) 2019-01-30 2021-11-30 Delta Electronics, Inc. Chip packaging with multilayer conductive circuit
US12125832B2 (en) 2021-10-26 2024-10-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297575B2 (en) * 2016-05-06 2019-05-21 Amkor Technology, Inc. Semiconductor device utilizing an adhesive to attach an upper package to a lower die
US10304697B2 (en) * 2017-10-05 2019-05-28 Amkor Technology, Inc. Electronic device with top side pin array and manufacturing method thereof
US11075133B2 (en) 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill structure for semiconductor packages and methods of forming the same
KR102530319B1 (ko) 2018-12-07 2023-05-09 삼성전자주식회사 전도성 필라를 갖는 반도체 패키지 및 그 제조 방법
US11342295B2 (en) * 2018-12-24 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic assembly, package structure having hollow cylinders and method of fabricating the same
US11901324B2 (en) * 2019-03-29 2024-02-13 Shanghai Avic Opto Electronics Co., Ltd. Chip package method and chip package structure
DE102019115369A1 (de) * 2019-06-06 2020-12-10 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-flip-chip-package
CN118712146A (zh) * 2021-04-22 2024-09-27 成都芯源系统有限公司 倒装芯片封装单元及相关封装方法
US12027494B2 (en) * 2021-05-06 2024-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867500B2 (en) * 2002-04-08 2005-03-15 Micron Technology, Inc. Multi-chip module and methods
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP3819851B2 (ja) * 2003-01-29 2006-09-13 松下電器産業株式会社 半導体装置およびその製造方法
MY152238A (en) * 2005-06-02 2014-09-15 Univ Illinois Printable semiconductor structures and related methods of making and assembling
TWI305410B (en) * 2005-10-26 2009-01-11 Advanced Semiconductor Eng Multi-chip package structure
US7569918B2 (en) * 2006-05-01 2009-08-04 Texas Instruments Incorporated Semiconductor package-on-package system including integrated passive components
US20080006937A1 (en) 2006-06-23 2008-01-10 Texas Instruments Incorporated Solderability Improvement Method for Leaded Semiconductor Package
KR100800478B1 (ko) * 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
KR100762354B1 (ko) * 2006-09-11 2007-10-12 주식회사 네패스 플립칩 반도체 패키지 및 그 제조방법
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8598717B2 (en) * 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
US20080157267A1 (en) 2006-12-29 2008-07-03 Texas Instruments Stacked Printed Devices on a Carrier Substrate
US20080182398A1 (en) 2007-01-30 2008-07-31 Carpenter Burton J Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
US20080197474A1 (en) * 2007-02-16 2008-08-21 Advanced Chip Engineering Technology Inc. Semiconductor device package with multi-chips and method of the same
KR100851072B1 (ko) * 2007-03-02 2008-08-12 삼성전기주식회사 전자 패키지 및 그 제조방법
US7786001B2 (en) 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
KR101011863B1 (ko) * 2008-12-02 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR101287217B1 (ko) * 2009-07-27 2013-07-23 상명대학교 천안산학협력단 네트워크 관리 방법, 관리 장치 및 관리 시스템
JP5214554B2 (ja) * 2009-07-30 2013-06-19 ラピスセミコンダクタ株式会社 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8508954B2 (en) * 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
US8299595B2 (en) * 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US8304900B2 (en) * 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
CN103109586B (zh) * 2010-09-21 2017-02-15 皇家飞利浦电子股份有限公司 电子纺织品和制造电子纺织品的方法
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
KR101237587B1 (ko) * 2011-08-08 2013-02-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
EP2573215A1 (en) * 2011-09-20 2013-03-27 Mölnlycke Health Care AB Polymer fibers
JP5887415B2 (ja) * 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
KR101411741B1 (ko) * 2011-11-11 2014-06-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US8872326B2 (en) * 2012-08-29 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional (3D) fan-out packaging mechanisms
US9362197B2 (en) * 2012-11-02 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Molded underfilling for package on package devices
KR101419597B1 (ko) * 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
FR3002241B1 (fr) * 2013-02-21 2015-11-20 Altatech Semiconductor Dispositif de depot chimique en phase vapeur
TWI520285B (zh) * 2013-08-12 2016-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102065008B1 (ko) * 2013-09-27 2020-01-10 삼성전자주식회사 적층형 반도체 패키지
US20150221570A1 (en) * 2014-02-04 2015-08-06 Amkor Technology, Inc. Thin sandwich embedded package
KR101579670B1 (ko) * 2014-02-05 2015-12-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR102161776B1 (ko) * 2014-03-28 2020-10-06 에스케이하이닉스 주식회사 적층 패키지
KR102198858B1 (ko) * 2014-07-24 2021-01-05 삼성전자 주식회사 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US9478443B2 (en) * 2014-08-28 2016-10-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package and method of forming the same
US9589936B2 (en) * 2014-11-20 2017-03-07 Apple Inc. 3D integration of fanout wafer level packages
KR101665242B1 (ko) * 2015-03-20 2016-10-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
US10297575B2 (en) * 2016-05-06 2019-05-21 Amkor Technology, Inc. Semiconductor device utilizing an adhesive to attach an upper package to a lower die

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713164B (zh) * 2019-01-30 2020-12-11 台達電子工業股份有限公司 封裝結構及其形成方法
US11189555B2 (en) 2019-01-30 2021-11-30 Delta Electronics, Inc. Chip packaging with multilayer conductive circuit
US12125832B2 (en) 2021-10-26 2024-10-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
KR20170125688A (ko) 2017-11-15
CN116682792A (zh) 2023-09-01
US11011497B2 (en) 2021-05-18
KR20220162661A (ko) 2022-12-08
US20170323868A1 (en) 2017-11-09
KR20240027664A (ko) 2024-03-04
US20210313300A1 (en) 2021-10-07
TWI775512B (zh) 2022-08-21
TW202139394A (zh) 2021-10-16
US20240136328A1 (en) 2024-04-25
US11869875B2 (en) 2024-01-09
US10297575B2 (en) 2019-05-21
TWI708340B (zh) 2020-10-21
KR102513294B1 (ko) 2023-03-23
TW202105654A (zh) 2021-02-01
US20200043897A1 (en) 2020-02-06
TW202249210A (zh) 2022-12-16
TWI734622B (zh) 2021-07-21
CN107346744A (zh) 2017-11-14
CN107346744B (zh) 2023-05-26
KR102642327B1 (ko) 2024-03-04
CN206076219U (zh) 2017-04-05

Similar Documents

Publication Publication Date Title
US11869875B2 (en) Electronic device having a substrate-to-substrate interconnection structure and manufacturing method thereof
US20230163079A1 (en) Semiconductor device and method of manufacturing thereof
TWI690030B (zh) 半導體封裝及其形成方法
KR102691710B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI581391B (zh) 半導體封裝以及製造其之方法
US20210288010A1 (en) Semiconductor device and manufacturing method thereof
US10141270B2 (en) Semiconductor device and method of manufacturing thereof
TW202431572A (zh) 半導體裝置及其製造方法
TW202407917A (zh) 半導體封裝以及製造其之方法