KR101579670B1 - 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 - Google Patents

반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 Download PDF

Info

Publication number
KR101579670B1
KR101579670B1 KR1020140013331A KR20140013331A KR101579670B1 KR 101579670 B1 KR101579670 B1 KR 101579670B1 KR 1020140013331 A KR1020140013331 A KR 1020140013331A KR 20140013331 A KR20140013331 A KR 20140013331A KR 101579670 B1 KR101579670 B1 KR 101579670B1
Authority
KR
South Korea
Prior art keywords
substrate
interposer
solder
conductive pillar
encapsulant
Prior art date
Application number
KR1020140013331A
Other languages
English (en)
Other versions
KR20150092681A (ko
Inventor
김재윤
차세웅
이재진
나도현
김근수
김진성
안예슬
김성규
임기태
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020140013331A priority Critical patent/KR101579670B1/ko
Publication of KR20150092681A publication Critical patent/KR20150092681A/ko
Application granted granted Critical
Publication of KR101579670B1 publication Critical patent/KR101579670B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 일 실시예는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스에 관한 것으로, 해결하고자 하는 기술적 과제는 서브스트레이트가 인캡슐란트에 임베디드됨으로써, 휨 현상이 방지되고, 또한 TMV(Through Mold Via) 공정을 생략할 수 있는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 제공하는데 있다.
이를 위해 본 발명은 접착 부재가 도포된 인터포저를 준비하는 단계; 반도체 다이가 전기적으로 연결된 서브스트레이트를 준비하고, 상기 반도체 다이가 상기 접착 부재에 접착되도록 하는 동시에, 상기 인터포저와 상기 서브스트레이트가 도전 필라에 의해 전기적으로 접속되도록 하는 단계; 상기 인터포저 위의 상기 도전 필라, 반도체 다이 및 서브스트레이트를 인캡슐란트로 인캡슐레이션하는 단계; 및 상기 서브스트레이트 위의 인캡슐란트를 그라인딩하고, 상기 인캡슐란트를 관통하여 상기 서브스트레이트에 외부 솔더볼이 접속되도록 하는 단계로 이루어진 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 개시한다.

Description

반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스{Manufacturing method of semiconductor device and semiconductor device thereof}
본 발명의 일 실시예는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스에 관한 것이다.
일반적으로 패키지온패키지(Package On Package)는 패키지 위에 패키지를 얹은 반도체 디바이스를 의미한다. 시스템온칩(System On Chip)이 하나의 칩 위에 여라가지 회로를 층층이 쌓아 올리는 것이라면 시스템인패키지(system In Package)는 별개의 칩으로 되어 있는 복수의 칩을 하나의 패키지로 실장하는 기술을 의미한다. 패키지온패키지는 시스템인칩 기술과 비교했을 대 유연성 및 확장성이 뛰어나다.
본 발명의 일 실시예는 서브스트레이트가 인캡슐란트에 임베디드됨으로써, 휨 현상이 방지되고, 또한 TMV(Through Mold Via) 공정을 생략할 수 있는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 제공한다.
본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 접착 부재가 도포된 인터포저를 준비하는 단계; 반도체 다이가 전기적으로 연결된 서브스트레이트를 준비하고, 상기 반도체 다이가 상기 접착 부재에 접착되도록 하는 동시에, 상기 인터포저와 상기 서브스트레이트가 도전 필라에 의해 전기적으로 접속되도록 하는 단계; 상기 인터포저 위의 상기 도전 필라, 반도체 다이 및 서브스트레이트를 인캡슐란트로 인캡슐레이션하는 단계; 및 상기 서브스트레이트 위의 인캡슐란트를 그라인딩하고, 상기 인캡슐란트를 관통하여 상기 서브스트레이트에 외부 솔더볼이 접속되도록 하는 단계를 포함한다.
상기 인터포저는 상기 접착 부재가 다수 구비된 스트립 형태일 수 있다.
상기 반도체 다이와 서브스트레이트는 유닛을 이루고, 상기 유닛은 상호간 독립되어 다수가 구비될 수 있다.
상기 인캡슐란트 및 인터포저를 소잉하여 낱개의 반도체 디바이스가 분리되도록 하는 단계를 더 포함할 수 있다.
상기 인터포저에 상기 도전 필라가 구비되고, 상기 서브스트레이트에는 리플로우 공정에 의해 상기 도전 필라에 전기적으로 접속되는 내부 솔더 범프가 더 구비될 수 있다.
상기 서브스트레이트에 상기 도전 필라가 구비되고, 상기 인터포저에는 리플로우 공정에 의해 상기 도전 필라에 전기적으로 접속되는 내부 솔더 범프가 더 구비될 수 있다.
상기 서브스트레이트에는 상기 그라인딩에 의해 상기 인캡슐란트의 외측으로 노출되어 상기 외부 솔더볼이 접속되는 외부 솔더 범프가 더 구비될 수 있다.
상기 서브스트레이트의 상면 및 하면은 상기 인캡슐란트로 인캡슐레이션될 수 있다.
상기 도전 필라는 상기 인터포저와 상기 서브스트레이트를 전기적으로 접속하는 카파 필라일 수 있다.
상기 도전 필라는 상기 인터포저와 상기 서브스트레이트를 전기적으로 접속하는 솔더 필라일 수 있다.
상기 솔더 필라는 상기 인터포저에 형성된 내부 솔더볼과, 상기 서브스트레이트에 형성된 내부 솔더볼을 포함하고, 상기 인터포저의 내부 솔더볼과 상기 서브스트레이트의 내부 솔더 범프가 상호간 리플로우되어 상기 솔더 필라를 형성할 수 있다.
본 발명의 일 실시예에 따른 반도체 디바이스는 접착 부재가 도포된 인터포저; 반도체 다이가 전기적으로 연결되고, 상기 인터포저에 도전 필라에 의해 전기적으로 연결된 서브스트레이트; 상기 인터포저 위의 상기 도전 필라, 반도체 다이 및 서브스트레이트를 인캡슐레이션하는 인캡슐란트; 및 상기 인캡슐란트를 관통하여 상기 서브스트레이트에 접속된 외부 솔더볼을 포함한다.
상기 반도체 다이는 상기 접착 부재에 접착될 수 있다.
상기 서브스트레이트에는 상기 도전 필라에 전기적으로 접속되는 내부 솔더 범프가 더 구비될 수 있다.
상기 인터포저에는 상기 도전 필라에 전기적으로 접속되는 내부 솔더 범프가 더 구비될 수 있다.
상기 서브스트레이트에는 상기 인캡슐란트의 외측으로 노출되어 상기 외부 솔더볼이 접속되는 외부 솔더 범프가 더 구비될 수 있다.
상기 서브스트레이트의 상면 및 하면은 상기 인캡슐란트로 인캡슐레이션될 수 있다.
상기 도전 필라는 상기 인터포저와 상기 서브스트레이트를 전기적으로 접속하는 카파 필라일 수 있다.
상기 도전 필라는 상기 인터포저와 상기 서브스트레이트를 전기적으로 접속하는 솔더 필라일 수 있다.
상기 솔더 필라는 상기 인터포저에 형성된 내부 솔더 범프와, 상기 서브스트레이트에 형성된 내부 솔더볼을 포함하고, 상기 내부 솔더 범프와 상기 내부 솔더볼이 상호간 접속되어 상기 솔더 필라를 형성할 수 있다.
상기 인터포저는 상기 도전 필라가 형성된 면의 반대면에 도전 패드가 더 형성될 수 있다.
본 발명의 일 실시예는 서브스트레이트가 인캡슐란트에 임베디드됨으로써, 휨 현상이 방지되고, 또한 TMV(Through Mold Via) 공정을 생략할 수 있는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 제공한다.
도 1a 내지 도 1i는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 3a 내지 도 3i는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 디바이스를 도시한 단면도이다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
도 1a 내지 도 1i는 본 발명의 일 실시예에 따른 반도체 디바이스(100)의 제조 방법을 도시한 단면도이다. 도 2는 본 발명의 일 실시예에 따른 반도체 디바이스(100)를 도시한 단면도이다.
본 발명의 일 실시예에 따른 반도체 디바이스(100)의 제조 방법은 인터포저 준비 단계와, 접착 부재 도포 단계와, 서브스트레이트 부착 단계와, 리플로우 단계와, 외부 솔더 범프 형성 단계와, 인캡슐레이션 단계와, 그라인딩 단계와, 외부 솔더볼 부착 단계와, 소잉 단계를 포함한다.
도 1a에 도시된 바와 같이, 인터포저 준비 단계에서는, 절연층(111)을 중심으로 상면에 다수의 배선 패턴(112)이 형성되고, 하면에 다수의 도전 패드(113)가 형성되며, 상기 배선 패턴(112)에는 도전 필라(130)가 접속된 인터포저(110)를 준비한다. 여기서, 배선 패턴(112)과 도전 패드(113)는 도전성 비아(도시되지 않음)를 통하여 상호간 전기적으로 연결될 수 있다.
더불어, 인터포저(110)는 스트립 형태로 형성될 수 있다. 즉, 인터포저(110)는 다수의 유닛을 포함하고, 이러한 유닛은 상호간 기구적 및/또는 전기적으로 연결된 스트립 형태 또는 매트릭스 형태로 형성될 수 있다. 물론, 인터포저(110)에는 하기할 다수의 반도체 다이(150) 및 다수의 서브스트레이트(140)가 기구적 및/또는 전기적으로 접속될 수 있다.
또한, 인터포저(110)는 서브스트레이트(140)와 다르게 배선 패턴(112)의 폭 및 피치가 상대적으로 더욱 정교하게 형성될 수 있다. 일례로, 인터포저(110)에 형성된 배선 패턴(112)은 대략 1 ㎛ 내지 10 ㎛의 폭을 가지며, 절연층(111)은 실리콘, 글래스 및 이의 등가물 중에서 선택된 어느 하나일 수 있다. 이에 반해, 하기할 서브스트레이트(140)는 배선 패턴(142,143)이 대략 10 ㎛ 내지 100 ㎛의 폭을 가지며, 절연층(141)은 수지 및 이의 등가물 중에서 선택된 어느 하나일 수 있다.
또한, 실질적으로 인터포저(110)는 반도체 다이와 반도체 다이, 또는 반도체 다이와 반도체 패키지를 상호간 전기적으로 연결하는 역할을 하며, 하기할 서브스트레이트(140)는 반도체 패키지 또는 반도체 디바이스를 외부 장치(예를 들면, 메인 보드 또는 마더 보드)에 전기적으로 연결하는 역할을 한다. 따라서, 인터포저(110)의 배선 패턴이 서브스트레이트(140)의 배선 패턴에 비해 상대적으로 더욱 파인하게 형성된다.
또한, 도전 필라(130)는 카파 필라 및 이의 등가물 중에서 선택된 어느 하나일 수 있다. 이러한 카파 필라는 폭에 비해 높이가 더 큰 것을 의미한다. 이러한 카파 필라는 융점이 솔더볼이나 솔더 범프에 비해 크기 때문에, 상대적으로 더 작은 폭을 가지며 상대적으로 더 높은 높이를 갖는다. 따라서, 도전 필라(130)는 파인 피치화한 반도체 디바이스에 적절하게 이용될 수 있다.
도 1b에 도시된 바와 같이, 접착 부재 도포 단계에서는, 다수의 도전 필라(130)가 이루는 영역 사이에 일정 폭 및 일정 두께로 접착 부재(120)를 도포한다. 이러한 접착 부재(120)는 통상의 에폭시 수지일 수 있으나 이로서 본 발명이 한정되지 않는다. 더불어, 이러한 접착 부재(120)는 전기적으로 절연성 접착 부재이거나 또는 전기적으로 도전성 접착 부재일 수 있다.
도 1c에 도시된 바와 같이, 서브스트레이트 부착 단계에서는, 절연층(141)을 중심으로 상면과 하면에 각각 다수의 배선 패턴(142,143)이 형성된 서브스트레이트(140)를 상기 도전 필라(130)에 전기적으로 접속한다. 이를 위해, 상기 도전 필라(130)와 대응하는 서브스트레이트(140)에는 내부 솔더 범프 또는 내부 솔더볼(144)이 형성될 수 있다. 물론, 상면과 하면의 배선 패턴(142,143)은 도전성 비아(미도시)를 통하여 상호간 전기적으로 연결될 수 있다.
더욱이, 서브스트레이트(140)에는 미리 반도체 다이(150)가 전기적으로 접속될 수 있다. 일례로, 반도체 다이(150)는 솔더 범프 또는 도전 필라(151)를 통하여 서브스트레이트(140)에 플립칩 형태로 본딩될 수 있다.
더불어, 반도체 다이(150)는 인터포저(110)에 미리 구비된 접착 부재(120)에 접착되어 고정된다. 즉, 반도체 다이(150)는 접착 부재(120)를 통하여 인터포저(110)에 기구적으로 접속되고, 또한 내부 솔더 범프(144)는 도전 필라(130)에 전기적으로 접속된다.
여기서, 반도체 다이(150)와 서브스트레이트(140)는 유닛을 이루고, 이러한 유닛은 상호간 독립되어 다수가 구비될 수 있다.
도 1d에 도시된 바와 같이, 리플로우 단계에서는, 대략 150 ℃ 내지 250 ℃의 온도 분위가 제공됨으로써, 내부 솔더 범프(144)가 용융되면서 도전 필라(130)에 전기적으로 연결된다. 이와 같이 하여, 인터포저(110)의 배선 패턴(112)과 서브스트레이트(140)의 배선 패턴(143)이 도전 필라(130)를 통하여 완전하게 전기적으로 접속된다.
더욱이, 상술한 리플로우 온도에 의해 접착 부재(120) 역시 경화됨으로써, 반도체 다이(150)는 접착 부재(120)를 통하여 완전하게 인터포저(110)에 접속된다.
여기서, 비록 도면에서는 하나의 인터포저(110) 위에 2개의 서브스트레이트(140)(각 서브스트레이트(140)는 반도체 다이(150)를 가짐)가 전기적으로 접속됨을 도시하였으나, 실제로는 이보다 훨씬 많은 서브스트레이트(140)가 전기적으로 접속될 수 있다.
도 1e에 도시된 바와 같이, 외부 솔더 범프 형성 단계에서는, 서브스트레이트(140)의 상면에 형성된 배선 패턴(142)에 외부 솔더 범프(145)가 형성된다.
도 1f에 도시된 바와 같이, 인캡슐레이션 단계에서는, 인캡슐란트(160)를 이용하여 인터포저(110) 위의 반도체 다이(150), 도전 필라(130), 서브스트레이트(140) 및 외부 솔더 범프(145)를 인캡슐레이션한다. 일례로, 트랜스퍼 몰딩 머신을 이용한 오버 몰딩 방법으로 인캡슐레이션이 수행될 수 있다.
이와 같이 하여, 인터포저(110)와 서브스트레이트(140)의 사이에는 인캡슐란트(160)가 충진되며, 이에 따라 인캡슐란트(160)는 반도체 다이(150) 뿐만 아니라 도전 필라(130)도 감싸게 된다. 더욱이, 인캡슐란트(160)는 서브스트레이트(140)의 하면뿐만 아니라 상면 및 측면도 완전하게 감싸게 된다.
따라서, 인캡슐란트(160)가 인터포저(110)의 상면 및 측면을 감싸고 있기 때문에, 본 발명에 따라 완성된 반도체 디바이스(100)는 각 재료의 열팽창 계수차에 따른 휨 현상이 방지된다. 더욱이, 인터포저(110)와 서브스트레이트(140)를 전기적으로 연결하는 도전 필라(130)가 구비되고, 이러한 도전 필라(130)가 인캡슐란트(160)에 의해 감싸여져 있음으로써, 종래와 같은 TMV(Through Mold Via) 공정이 생략될 수 있다. 참고로, TMV 공정은 레이저 빔 등을 이용하여 인캡슐란트(160)에 관통홀을 형성하고, 상기 관통홀에 도전재를 충진함으로써, 도전재가 서브스트레이트에 전기적으로 연결되도록 하는 공정이다.
한편, 이러한 인캡슐란트(160)는 통상의 인터포저(110) 또는 서브스트레이트(140)의 표면에 형성된 보호층과는 다른 재료이다.
일례로, 인캡슐란트(160)는 에폭시 수지 및 경화제로 구성되는 유기 재료와, 기계적/전기적 성능 향상을 위한 무기 재료로 실리카(Silica)를 위주로 하는 필러를 기본 구성 요소로 하고, 그 외에 빠른 경화 특성을 부여하기 위해 촉매, 유기 재료와 무기 재료 사이의 결합력을 높이기 위해 커플링제(Coupling Agent), 몰딩 작업 시 이형성 확보를 위한 왁스(Wax), 착색제(Colorant), 난연제(Flame Retardant) 등의 첨가제로 이루어진다.
그러나, 보호층은 솔더 마스크, 솔더 레지스트 등으로 불리우며, 이는 배선 패턴 외의 영역에 솔더가 프린트되지 않도록 하기 위해, 주로 에폭시, 경화제 및 경화 촉진제 등으로 이루어진다.
따라서, 본 발명에서와 같이 인캡슐란트(160)가 서브스트레이트(140)의 상면과 하면을 감싸도록 한 구성 또는 구조는 종래 기술에 개시되지 않은 기술이며, 더욱이 인캡슐란트(160)가 도전 필라(130)를 완전히 감싸도록 한 구성 또는 구조 역시 종래 기술에 개시되지 않은 기술이다.
도 1g에 도시된 바와 같이, 그라인딩 단계에서는, 서브스트레이트(140) 위의 인캡슐란트(160)를 일정 두께만큼 그라인딩하여 제거한다. 일례로, 외부 솔더 범프(145)가 노출될 정도로 인캡슐란트(160)를 그라인딩하여 제거한다.
도 1h에 도시된 바와 같이, 외부 솔더볼 부착 단계에서는, 인캡슐란트(160)를 통하여 노출된 외부 솔더 범프(145) 위에 외부 솔더볼(170)을 부착한다. 일례로, 외부 솔더 범프(145) 위에 휘발성 플럭스를 도포하고, 그 위에 임시로 외부 솔더볼(170)을 위치시킨다. 그런 후, 대략 150 ℃ 내지 250 ℃의 리플로우 온도를 제공함으로써, 플럭스는 휘발되어 제거되고, 외부 솔더볼(170)이 외부 솔더 범프(145)에 용융되어 상호간 접속되도록 한다.
도 1i에 도시된 바와 같이, 소잉 단계에서는, 서브스트레이트(140)와 이와 인접한 다른 서브스트레이트(140)의 경계에 구비된 인캡슐란트(160) 및 인터포저(110)를 소잉 툴로 소잉함으로써, 낱개의 반도체 디바이스(100)가 구비되도록 한다.
이러한 제조 방법에 의해 도 2에 도시된 바와 같은 반도체 디바이스(100)가 구비된다.
도 2에 도시된 바와 같이, 반도체 디바이스(100)는 접착 부재(120)가 도포되고, 접착 부재(120)의 외측에 도전 필라(130)가 형성된 인터포저(110)와, 반도체 다이(150)가 전기적으로 연결되고, 도전 필라(130)에 전기적으로 연결된 서브스트레이트(140)와, 인터포저(110) 위의 도전 필라(130), 반도체 다이(150) 및 서브스트레이트(140)를 인캡슐레이션하는 인캡슐란트(160)와, 인캡슐란트(160)를 관통하여 서브스트레이트(140)에 접속된 외부 솔더볼(170)을 포함한다.
물론, 이러한 반도체 디바이스(100)는 도 2와 다르게 뒤집혀진 채로 외부 장치(마더 보드 또는 메인 보드)에 실장된다. 더욱이, 이러한 반도체 디바이스(100)는 인터포저(110)에 구비된 도전 패드(113)를 통하여 다른 반도체 다이, 반도체 패키지 또는 반도체 디바이스가 전기적으로 접속될 수 있다.
이와 같이 하여, 본 발명의 일 실시예는 서브스트레이트가 인캡슐란트에 임베디드됨으로써, 휨 현상이 방지되고, 또한 TMV(Through Mold Via) 공정을 생략할 수 있는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 제공하게 된다.
도 3a 내지 도 3i는 본 발명의 다른 실시예에 따른 반도체 디바이스(200)의 제조 방법을 도시한 단면도이다. 도 4는 본 발명의 다른 실시예에 따른 반도체 디바이스(200)를 도시한 단면도이다.
본 발명의 다른 실시예에 따른 반도체 디바이스(200)의 제조 방법은 인터포저 준비 단계와, 접착 부재 도포 단계와, 서브스트레이트 부착 단계와, 리플로우 단계와, 외부 솔더 범프 형성 단계와, 인캡슐레이션 단계와, 그라인딩 단계와, 외부 솔더볼 부착 단계와, 소잉 단계를 포함한다.
도 3a에 도시된 바와 같이, 인터포저 준비 단계에서는, 절연층(111)을 중심으로 상면에 다수의 배선 패턴(112)이 형성되고, 하면에 다수의 도전 패드(113)가 형성되며, 상기 배선 패턴(112)에는 내부 솔더볼(231)이 접속된 인터포저(110)를 준비한다. 이러한 인터포저(110)는 스트립 형태 또는 매트릭스 형태로 형성된다. 즉, 인터포저(110)에는 하기할 낱개의 반도체 다이(150) 및 낱개의 서브스트레이트(140)가 기구적 및/또는 전기적으로 접속될 수 있다.
인터포저(110)의 내부 솔더볼(231)은 하기할 서브스트레이트(140)의 내부 솔더 범프(232)와 함께 리플로우되어 하나의 솔더 필라(230)를 구성하며, 이러한 솔더 필라(230)는 도전 필라(230)로 정의될 수 있다.
도 3b에 도시된 바와 같이, 접착 부재 도포 단계에서는, 다수의 내부 솔더볼(231)이 이루는 영역 사이에 일정 폭 및 일정 두께로 형성된다. 이러한 접착 부재(120)는 통상의 에폭시 수지일 수 있으나 이로서 본 발명이 한정되지 않는다. 더불어, 이러한 접착 부재(120)는 전기적으로 절연성 접착 부재이거나 또는 전기적으로 도전성 접착 부재일 수 있다.
도 3c에 도시된 바와 같이, 서브스트레이트 부착 단계에서는, 절연층(141)을 중심으로 상면과 하면에 각각 다수의 배선 패턴(142,143)이 형성된 서브스트레이트(140)가 상기 내부 솔더볼(231)에 전기적으로 접속된다. 이를 위해, 인터포저(110)의 내부 솔더볼(231)과 대응하는 서브스트레이트(140)에도 내부 솔더 범프(232)가 형성될 수 있다.
더욱이, 서브스트레이트(140)에는 미리 반도체 다이(150)가 전기적으로 접속될 수 있다. 일례로, 반도체 다이(150)는 솔더 범프(151)를 통하여 서브스트레이트(140)에 플립칩 형태로 본딩된 형태일 수 있다.
더불어, 반도체 다이(150)는 인터포저(110)에 미리 구비된 접착 부재(120)에 접착되어 고정된다. 즉, 반도체 다이(150)는 접착 부재(120)를 통하여 인터포저(110)에 기구적으로 접속되고, 또한 서브스트레이트(140)의 내부 솔더 범프(232)는 인터포저(110)의 내부 솔더볼(231)에 전기적으로 접속된다.
도 3d에 도시된 바와 같이, 리플로우 단계에서는, 대략 150 ℃ 내지 250 ℃의 온도 분위가 제공됨으로써, 인터포저(110)의 내부 솔더볼(231) 및 서브스트레이트(140)의 내부 솔더 범프(232)가 상호간 용융되면서 상호간 전기적으로 접속된다. 상술한 바와 같이, 이러한 구조는 솔더 필라(230) 또는 도전 필라(230)로 정의될 수 있다. 이와 같이 하여, 인터포저(110)의 배선 패턴(112)과 서브스트레이트(140)의 배선 패턴(143)이 도전 필라(230)를 통하여 완전하게 전기적으로 접속된다.
더욱이, 상술한 리플로우 온도에 의해 접착 부재(120) 역시 경화됨으로써, 반도체 다이(150)는 접착 부재(120)를 통하여 완전하게 인터포저(110)에 접속된다.
도 3e에 도시된 바와 같이, 외부 솔더 범프 형성 단계에서는, 서브스트레이트(140)의 상면에 형성된 배선 패턴(142)에 외부 솔더 범프(145)가 형성된다.
도 3f에 도시된 바와 같이, 인캡슐레이션 단계에서는, 인캡슐란트(160)를 이용하여 인터포저(110) 위의 반도체 다이(150), 도전 필라(230), 서브스트레이트(140) 및 외부 솔더 범프(145)를 인캡슐레이션한다. 일례로, 트랜스퍼 몰딩 머신을 이용한 오버 몰딩 방법으로 인캡슐레이션이 수행될 수 있다.
도 3g에 도시된 바와 같이, 그라인딩 단계에서는, 서브스트레이트(140) 위의 인캡슐란트(160)를 일정 두께만큼 그라인딩하여 제거한다. 일례로, 외부 솔더 범프(145)가 노출될 정도로 인캡슐란트(160)를 그라인딩하여 제거한다.
도 3h에 도시된 바와 같이, 외부 솔더볼 부착 단계에서는, 인캡슐란트(160)를 통하여 노출된 외부 솔더 범프(145) 위에 외부 솔더볼(170)을 부착한다.
도 3i에 도시된 바와 같이, 소잉 단계에서는, 서브스트레이트(140)와 서브스트레이트(140)의 경계에 구비된 인캡슐란트(160) 및 인터포저(110)를 소잉 툴로 소잉함으로써, 낱개의 반도체 디바이스(200)가 구비되도록 한다.
이러한 제조 방법에 의해 도 4에 도시된 바와 같은 반도체 디바이스(200)가 구비된다.
도 4에 도시된 바와 같이, 반도체 디바이스(200)는 접착 부재(120)가 도포되고, 접착 부재(120)의 외측에 도전 필라(230)(솔더 필라(230))가 형성된 인터포저(110)와, 반도체 다이(150)가 전기적으로 연결되고, 도전 필라(230)에 전기적으로 연결된 서브스트레이트(140)와, 인터포저(110) 위의 도전 필라(230), 반도체 다이(150) 및 서브스트레이트(140)를 인캡슐레이션하는 인캡슐란트(160)와, 인캡슐란트(160)를 관통하여 서브스트레이트(140)에 접속된 외부 솔더볼(170)을 포함한다.
물론, 이러한 반도체 디바이스(200)는 도 4와 다르게 뒤집혀진 채로 외부 장치(마더 보드 또는 메인 보드)에 실장된다. 더욱이, 이러한 반도체 디바이스(200)는 인터포저(110)에 구비된 도전 패드(113)를 통하여 다른 반도체 다이, 반도체 패키지 또는 반도체 디바이스가 전기적으로 접속될 수 있다.
이와 같이 하여, 본 발명의 일 실시예는 서브스트레이트가 인캡슐란트에 임베디드됨으로써, 휨 현상이 방지되고, 또한 TMV(Through Mold Via) 공정을 생략할 수 있는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 제공하게 된다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 단면도이다.
도 5a에 도시된 바와 같이, 인터포저 준비 단계에서는, 절연층(111)을 중심으로 상면에 다수의 배선 패턴(112)이 형성되고, 하면에 다수의 도전 패드(113)가 형성되며, 상기 배선 패턴(112)에는 내부 솔더 범프 또는 내부 솔더볼(144)이 접속된 인터포저(110)를 준비한다. 여기서, 배선 패턴(112)과 도전 패드(113)는 도전성 비아(도시되지 않음)를 통하여 상호간 전기적으로 연결될 수 있다.
더불어, 인터포저(110)는 스트립 형태로 형성될 수 있다. 즉, 인터포저(110)는 다수의 유닛을 포함하고, 이러한 유닛은 상호간 기구적 및/또는 전기적으로 연결된 스트립 형태 또는 매트릭스 형태로 형성될 수 있다. 물론, 인터포저(110)에는 하기할 다수의 반도체 다이(150) 및 다수의 서브스트레이트(140)가 기구적 및/또는 전기적으로 접속될 수 있다.
도 5b에 도시된 바와 같이, 접착 부재 도포 단계에서는, 다수의 내부 솔더 범프(144)가 이루는 영역 사이에 일정 폭 및 일정 두께로 접착 부재(120)를 도포한다. 이러한 접착 부재(120)는 통상의 에폭시 수지일 수 있으나 이로서 본 발명이 한정되지 않는다. 더불어, 이러한 접착 부재(120)는 전기적으로 절연성 접착 부재이거나 또는 전기적으로 도전성 접착 부재일 수 있다.
도 5c에 도시된 바와 같이, 서브스트레이트 부착 단계에서는, 절연층(141)을 중심으로 상면과 하면에 각각 다수의 배선 패턴(142,143)이 형성된 서브스트레이트(140)를 상기 내부 솔더 범프(144)에 전기적으로 접속한다. 이를 위해, 상기 내부 솔더 범프(144)와 대응하는 서브스트레이트(140)에는 도전 필라(130)가 형성될 수 있다. 물론, 상면과 하면의 배선 패턴(142,143)은 도전성 비아(미도시)를 통하여 상호간 전기적으로 연결될 수 있다.
더욱이, 서브스트레이트(140)에는 미리 반도체 다이(150)가 전기적으로 접속될 수 있다. 일례로, 반도체 다이(150)는 솔더 범프 또는 도전 필라(151)를 통하여 서브스트레이트(140)에 플립칩 형태로 본딩될 수 있다.
더불어, 반도체 다이(150)는 인터포저(110)에 미리 구비된 접착 부재(120)에 접착되어 고정된다. 즉, 반도체 다이(150)는 접착 부재(120)를 통하여 인터포저(110)에 기구적으로 접속되고, 또한 내부 솔더 범프(144)는 도전 필라(130)에 전기적으로 접속된다.
여기서, 반도체 다이(150)와 서브스트레이트(140)는 유닛을 이루고, 이러한 유닛은 상호간 독립되어 다수가 구비될 수 있다.
도 5d에 도시된 바와 같이, 리플로우 단계에서는, 대략 150 ℃ 내지 250 ℃의 온도 분위가 제공됨으로써, 내부 솔더 범프(144)가 용융되면서 도전 필라(130)에 전기적으로 연결된다. 이와 같이 하여, 인터포저(110)의 배선 패턴(112)과 서브스트레이트(140)의 배선 패턴(143)이 도전 필라(130)를 통하여 완전하게 전기적으로 접속된다.
더욱이, 상술한 리플로우 온도에 의해 접착 부재(120) 역시 경화됨으로써, 반도체 다이(150)는 접착 부재(120)를 통하여 완전하게 인터포저(110)에 접속된다.
이하의 반도체 디바이스 제조 공정은 실질적으로 도 1e 내지 도 1i에 도시된 것과 유사하므로, 이에 대한 상세 설명은 생략한다.
이와 같이 하여, 본 발명은 인터포저에 내부 솔더 범프를 형성하고, 서브스트레이트에 도전 필라를 형성하여, 상호간 전기적으로 접속할 수 있으며, 이밖에도 경우에 따라 반도체 다이는 서브스트레이트가 아닌 인터포저에 먼저 전기적으로 접속될 수도 있다.
이상에서 설명한 것은 본 발명에 따른 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100,200; 본 발명에 따른 반도체 디바이스
110; 인터포저 111; 인터포저의 절연층
112; 인터포저의 배선 패턴 113; 도전 패드
114; 접착 부재 120; 접착 부재
130; 도전 필라 140; 서브스트레이트
141; 서브스트레이트의 절연층
142,143; 서브스트레이트의 배선 패턴
144; 서브스트레이트의 내부 솔더 범프 또는 내부 솔더볼
145; 서브스트레이트의 외부 솔더 범프
150; 반도체 다이 151; 반도체 다이의 솔더 범프
160; 인캡슐란트 170; 외부 솔더볼

Claims (21)

  1. 접착 부재가 도포된 인터포저를 준비하는 단계;
    반도체 다이가 전기적으로 연결된 서브스트레이트를 준비하고, 상기 반도체 다이가 상기 접착 부재에 접착되도록 하는 동시에, 상기 인터포저와 상기 서브스트레이트가 도전 필라에 의해 전기적으로 접속되도록 하는 단계;
    상기 인터포저 위의 상기 도전 필라, 반도체 다이 및 서브스트레이트를 인캡슐란트로 인캡슐레이션하는 단계; 및
    상기 서브스트레이트 위의 인캡슐란트를 그라인딩하고, 상기 인캡슐란트를 관통하여 상기 서브스트레이트에 외부 솔더볼이 접속되도록 하는 단계를 포함하고,
    상기 서브스트레이트에는 상기 그라인딩에 의해 상기 인캡슐란트의 외측으로 노출되어 상기 외부 솔더볼이 접속되는 외부 솔더 범프가 더 구비되고,
    상기 외부 솔더볼과 상기 외부 솔더 범프는 상호간 용융되어 접속된 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 인터포저는 상기 접착 부재가 다수 구비된 스트립 형태인 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  3. 제 2 항에 있어서,
    상기 반도체 다이와 서브스트레이트는 유닛을 이루고,
    상기 유닛은 상호간 독립되어 다수가 구비됨을 특징으로 하는 반도체 디바이스의 제조 방법.
  4. 제 3 항에 있어서,
    상기 인캡슐란트 및 인터포저를 소잉하여 낱개의 반도체 디바이스가 분리되도록 하는 단계를 더 포함함을 특징으로 하는 반도체 디바이스의 제조 방법.
  5. 제 1 항에 있어서,
    상기 인터포저에 상기 도전 필라가 구비되고,
    상기 서브스트레이트에는 리플로우 공정에 의해 상기 도전 필라에 전기적으로 접속되는 내부 솔더 범프가 더 구비됨을 특징으로 하는 반도체 디바이스의 제조 방법.
  6. 제 1 항에 있어서,
    상기 서브스트레이트에 상기 도전 필라가 구비되고,
    상기 인터포저에는 리플로우 공정에 의해 상기 도전 필라에 전기적으로 접속되는 내부 솔더 범프가 더 구비됨을 특징으로 하는 반도체 디바이스의 제조 방법.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 서브스트레이트의 상면 및 하면은 상기 인캡슐란트로 인캡슐레이션됨을 특징으로 하는 반도체 디바이스의 제조 방법.
  9. 제 1 항에 있어서,
    상기 도전 필라는 상기 인터포저와 상기 서브스트레이트를 전기적으로 접속하는 카파 필라인 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  10. 제 1 항에 있어서,
    상기 도전 필라는 상기 인터포저와 상기 서브스트레이트를 전기적으로 접속하는 솔더 필라인 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  11. 제 10 항에 있어서,
    상기 솔더 필라는 상기 인터포저에 형성된 내부 솔더볼과, 상기 서브스트레이트에 형성된 내부 솔더볼을 포함하고, 상기 인터포저의 내부 솔더볼과 상기 서브스트레이트의 내부 솔더 범프가 상호간 리플로우되어 상기 솔더 필라를 형성함을 특징으로 하는 반도체 디바이스의 제조 방법.
  12. 접착 부재가 도포된 인터포저;
    반도체 다이가 전기적으로 연결되고, 상기 인터포저에 도전 필라에 의해 전기적으로 연결된 서브스트레이트;
    상기 인터포저 위의 상기 도전 필라, 반도체 다이 및 서브스트레이트를 인캡슐레이션하는 인캡슐란트; 및
    상기 인캡슐란트를 관통하여 상기 서브스트레이트에 접속된 외부 솔더볼을 포함하고,
    상기 서브스트레이트에는 상기 인캡슐란트의 외측으로 노출되어 상기 외부 솔더볼이 접속되는 외부 솔더 범프가 더 구비되고,
    상기 외부 솔더볼과 상기 외부 솔더 범프는 상호간 용융되어 접속된 것을 특징으로 하는 반도체 디바이스.
  13. 제 12 항에 있어서,
    상기 반도체 다이는 상기 접착 부재에 접착됨을 특징으로 하는 반도체 디바이스.
  14. 제 12 항에 있어서,
    상기 서브스트레이트에는 상기 도전 필라에 전기적으로 접속되는 내부 솔더 범프가 더 구비됨을 특징으로 하는 반도체 디바이스.
  15. 제 12 항에 있어서,
    상기 인터포저에는 상기 도전 필라에 전기적으로 접속되는 내부 솔더 범프가 더 구비됨을 특징으로 하는 반도체 디바이스.
  16. 삭제
  17. 제 12 항에 있어서,
    상기 서브스트레이트의 상면 및 하면은 상기 인캡슐란트로 인캡슐레이션됨을 특징으로 하는 반도체 디바이스.
  18. 제 12 항에 있어서,
    상기 도전 필라는 상기 인터포저와 상기 서브스트레이트를 전기적으로 접속하는 카파 필라인 것을 특징으로 하는 반도체 디바이스.
  19. 제 12 항에 있어서,
    상기 도전 필라는 상기 인터포저와 상기 서브스트레이트를 전기적으로 접속하는 솔더 필라인 것을 특징으로 하는 반도체 디바이스.
  20. 제 19 항에 있어서,
    상기 솔더 필라는 상기 인터포저에 형성된 내부 솔더 범프와, 상기 서브스트레이트에 형성된 내부 솔더볼을 포함하고, 상기 내부 솔더 범프와 상기 내부 솔더볼이 상호간 접속되어 상기 솔더 필라를 형성함을 특징으로 하는 반도체 디바이스.
  21. 제 12 항에 있어서,
    상기 인터포저는 상기 도전 필라가 형성된 면의 반대면에 도전 패드가 더 형성된 것을 특징으로 하는 반도체 디바이스.
KR1020140013331A 2014-02-05 2014-02-05 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 KR101579670B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140013331A KR101579670B1 (ko) 2014-02-05 2014-02-05 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140013331A KR101579670B1 (ko) 2014-02-05 2014-02-05 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Publications (2)

Publication Number Publication Date
KR20150092681A KR20150092681A (ko) 2015-08-13
KR101579670B1 true KR101579670B1 (ko) 2015-12-22

Family

ID=54056906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140013331A KR101579670B1 (ko) 2014-02-05 2014-02-05 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Country Status (1)

Country Link
KR (1) KR101579670B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297575B2 (en) 2016-05-06 2019-05-21 Amkor Technology, Inc. Semiconductor device utilizing an adhesive to attach an upper package to a lower die

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668809B1 (ko) 2000-06-30 2007-01-16 주식회사 하이닉스반도체 웨이퍼 레벨 패키지
US20120056321A1 (en) * 2010-09-07 2012-03-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming WLP With Semiconductor Die Embedded Within Penetrable Encapsulant Between TSV Interposers

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080058013A (ko) * 2006-12-21 2008-06-25 삼성전자주식회사 멀티칩 패키지 및 그 제조방법
KR101411741B1 (ko) * 2011-11-11 2014-06-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668809B1 (ko) 2000-06-30 2007-01-16 주식회사 하이닉스반도체 웨이퍼 레벨 패키지
US20120056321A1 (en) * 2010-09-07 2012-03-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming WLP With Semiconductor Die Embedded Within Penetrable Encapsulant Between TSV Interposers

Also Published As

Publication number Publication date
KR20150092681A (ko) 2015-08-13

Similar Documents

Publication Publication Date Title
US11869879B2 (en) Semiconductor package using a coreless signal distribution structure
JP5186550B2 (ja) 電気的相互接続構造体及びその形成方法
US9698072B2 (en) Low-stress dual underfill packaging
US20140042621A1 (en) Package on Package Devices and Methods of Forming Same
US9466546B2 (en) Semiconductor device and method of forming the same
US9508594B2 (en) Fabricating pillar solder bump
CN104779217A (zh) 具有翘曲控制结构的半导体器件封装件
CN101246882A (zh) 具有多芯片的半导体组件封装结构及其方法
US9142523B2 (en) Semiconductor device and manufacturing method thereof
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
KR100871710B1 (ko) 플립 칩 패키지 및 그 패키지 제조방법
US8873247B2 (en) Device and manufacturing method of the same
KR101654518B1 (ko) 칩 적층형 반도체 패키지 및 이의 제조 방법
US9793237B2 (en) Hollow-cavity flip-chip package with reinforced interconnects and process for making the same
KR101579670B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR101605610B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
KR101680978B1 (ko) 플렉시블 반도체 패키지 및 이의 제조 방법
US20240186292A1 (en) Semiconductor Package Using A Coreless Signal Distribution Structure
JP2012099693A (ja) 半導体装置の製造方法
JP2016051837A (ja) 半導体装置の製造方法
TW202410352A (zh) 半導體封裝體及其形成方法
KR20120048230A (ko) 적층 반도체 패키지 및 그 제조 방법
CN116825855A (zh) 半导体封装件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 5