TW201737425A - 半導體裝置之製造方法、基板裝填方法及記錄媒體 - Google Patents

半導體裝置之製造方法、基板裝填方法及記錄媒體 Download PDF

Info

Publication number
TW201737425A
TW201737425A TW106101672A TW106101672A TW201737425A TW 201737425 A TW201737425 A TW 201737425A TW 106101672 A TW106101672 A TW 106101672A TW 106101672 A TW106101672 A TW 106101672A TW 201737425 A TW201737425 A TW 201737425A
Authority
TW
Taiwan
Prior art keywords
substrate
area
wafer
surface area
loading
Prior art date
Application number
TW106101672A
Other languages
English (en)
Other versions
TWI668810B (zh
Inventor
Yukinao Kaga
Ryosuke Yoshida
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201737425A publication Critical patent/TW201737425A/zh
Application granted granted Critical
Publication of TWI668810B publication Critical patent/TWI668810B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明提供一種於藉由分批爐對大表面積基板進行處理之情形時，能夠降低大表面積基板之每1片之表面積及裝填片數之影響，達成良好之基板裝填區域間之膜厚均一性的技術。本發明具有如下步驟：對於包含具有數個槽之基板裝填區域且於槽裝填支持數個基板、且基板之最大裝填片數為X片(X≧3)之基板支持具，將上表面之表面積相對於半徑r成為3πr2以上且於上表面形成有圖案之大表面積基板於基板支持具上裝填Y片(Y<X)時，以大表面積基板之最大連續裝填片數成為Z片(Z<Y)之方式進行分散並裝填，並且以(a)於25≦X≦200時各槽及各槽所鄰接之10槽之合計11槽中的大表面積基板密度平均值之基板裝填區域間均一性之值、(b)於11≦X≦24時各槽及各槽所鄰接之4槽之合計5槽中的大表面積基板密度平均值之基板裝填區域間均一性之值、(c)於5≦X≦10時各槽及各槽所鄰接之2槽之合計3槽中的大表面積基板密度平均值之基板裝填區域間均一性之值分別小於設為Z=Y之情形時之大表面積基板密度平均值的基板裝填區域間均一性之值之方式調整Z之值，將大表面積基板分散裝填之步驟；以及將分散裝填有大表面積基板之基板支持具收容於處理室，對大表面積基板進行處理之步驟。

Description

半導體裝置之製造方法、基板裝填方法及記錄媒體
本發明係關於一種半導體裝置之製造方法、基板裝填方法及記錄媒體。
近年來，伴隨著半導體元件之高積體化、立體構造化，其表面積不斷增加。於半導體製造製程中，由該大表面積引起之形成於基板上之膜之膜厚變化等所謂負載效應成為嚴重問題，故期待消除該影響之薄膜形成技術。作為順應該要求之方法之一，存在交替供給數種處理氣體進行成膜之方法。
交替供給數種處理氣體進行成膜之方法係對負載效應有效之手段，但於近來之同時裝填數片如對於裸基板(未形成圖案之基板等)之表面積比為3倍以上之大表面積基板進行成膜的批次處理裝置中之處理中，形成於被處理基板上之膜之膜厚因大表面積基板之表面積及所裝填之片數而變化，故而存在難以進行該控制之情形。
根據本發明之一態樣，提供一種技術，其包括如下步驟：對於包含具有數個槽之基板裝填區域且於上述槽裝填支持數個 基板、且上述基板之最大裝填片數為X片(X≧3)之基板支持具，將上表面之表面積相對於半徑r成為3πr2以上且於上表面形成有圖案之大表面積基板於上述基板支持具上裝填Y片(Y<X)時，以大表面積基板之最大連續裝填片數成為Z片(Z<Y)之方式進行分散並裝填，並且以(a)於25≦X≦200時各槽及各槽所鄰接之10槽之合計11槽中的大表面積基板密度平均值之基板裝填區域間均一性之值、(b)於11≦X≦24時各槽及各槽所鄰接之4槽之合計5槽中的大表面積基板密度平均值之基板裝填區域間均一性之值、(c)於5≦X≦10時各槽及各槽所鄰接之2槽之合計3槽中的大表面積基板密度平均值之基板裝填區域間均一性之值分別小於設為Z=Y之情形時之大表面積基板密度平均值的基板裝填區域間均一性之值之方式調整Z之值，將上述大表面積基板分散裝填之步驟；及將分散裝填有上述大表面積基板之基板支持具收容於處理室，對上述大表面積基板進行處理之步驟。
根據本發明，於藉由分批爐對相比裸基板具有更大之表面積之大表面積基板進行處理之情形時，能夠減少大表面積基板之每1片之表面積及裝填片數對於負載效應之影響，達成良好之基板裝填區域間之膜厚均一性。又，能夠提昇形成於大表面積基板上之膜之膜厚之控制性。
1、25、50、75、100‧‧‧槽
10‧‧‧基板處理裝置
115‧‧‧晶舟升降機
115s‧‧‧擋板開閉機構
121‧‧‧控制器(控制部)
121a‧‧‧CPU
121b‧‧‧RAM
121c‧‧‧記憶裝置
121d‧‧‧I/O埠
122‧‧‧輸入輸出裝置
123‧‧‧外部記憶裝置
200‧‧‧晶圓(基板)
201‧‧‧處理室
202‧‧‧處理爐
203‧‧‧反應管
207‧‧‧加熱器
209‧‧‧歧管
217‧‧‧晶舟
218‧‧‧隔熱板
219‧‧‧密封蓋
219s‧‧‧擋板
220、220c‧‧‧O環
231‧‧‧排氣管
243‧‧‧APC閥
245‧‧‧壓力感測器
246‧‧‧真空泵
255‧‧‧旋轉軸
263‧‧‧溫度感測器
267‧‧‧旋轉機構
310、320、510、520‧‧‧氣體供給管
312、322、512、522‧‧‧MFC
314、324、514、524‧‧‧閥
410、420‧‧‧噴嘴
410a、420a‧‧‧氣體供給孔
600‧‧‧晶圓裝填區域
601‧‧‧大表面積晶圓
602‧‧‧監視晶圓
603‧‧‧填充虛設晶圓
圖1係本發明中較佳地使用之基板處理裝置之立式處理爐的概略構成圖，且係以縱剖面圖表示處理爐部分之圖。
圖2係本發明中較佳地使用之基板處理裝置之立式處理爐的概略構成圖，且係以圖1之A-A線剖面圖表示處理爐部分之圖。
圖3係本發明中較佳地使用之基板處理裝置之控制器的概略構成圖，且係以方塊圖表示控制器之控制系統之圖。
圖4係表示本發明之基板裝填圖案1之圖。
圖5係表示本發明之基板裝填圖案2之圖。
圖6係表示本發明之基板裝填圖案3之圖。
圖7係表示本發明之基板裝填區域間之膜厚分佈(標準化膜厚與底部之差值)之圖。
圖8係表示本發明之基板裝填區域間之膜厚分佈(標準化膜厚)之圖。
圖9係表示本發明之基板裝填圖案4之圖。
圖10係表示本發明之基板裝填圖案5之圖。
圖11係表示本發明之基板裝填區域間之膜厚分佈(標準化膜厚與底部(Bottom)之差值)之圖。
圖12係表示本發明之基板裝填區域間之膜厚分佈(標準化膜厚)之圖。
圖13係表示本發明之基板裝填圖案6之圖。
圖14係表示本發明之基板裝填圖案7之圖。
圖15係表示本發明之基板裝填區域間之膜厚分佈(標準化膜厚與底部之差值)之圖。
圖16係表示本發明之基板裝填區域間之膜厚分佈(標準化膜厚)之圖。
圖17係表示於本發明中之監視基板正下方分散裝填有大表面 積基板之情形時之基板裝填圖案8之圖。
圖18係表示於本發明中之監視基板正上方分散裝填有大表面積基板之情形時之基板裝填圖案9之圖。
圖19係表示本發明之基板裝填區域間之膜厚分佈(標準化膜厚)之圖。
圖20係表示本發明之基板裝填區域於25≦X≦200時未進行分散裝填之情形時(上部填充裝填)之ULAD與裝填片數之關係之圖。
圖21係表示本發明之X=100時以ULAD之裝填方法區分之比較之圖。
圖22係表示本發明之成膜順序之圖。
伴隨近年半導體元件之高積體化、立體構造化，對藉由與既定之層或膜之積層體(集合體)而於表面形成有圖案之基板進行處理之情形增加。以下，將相對於裸基板(表面上未形成圖案之基板)之表面積比較大之基板稱為大表面積基板。例如，於將裸基板之表面積設為1時，大表面積基板具有大於3之表面積。
於同時裝填數個基板進行處理之批次處理裝置中，對較最大可裝填(處理)片數少之片數之大表面積基板進行處理的情形時，一般而言為使基板搬送圖案變得簡單且縮短搬送時間，而集中裝填於基板支持具之一區域。例如，於藉由可一次處理100片之立式批次處理裝置對25片大表面積基板(以下存在稱為大表面積基板群之情形)進行處理之情形時，於基板支持具以上部填充連續裝填25片，或以下部填充、中央填充等連續裝填25片。於此情形時，裝填有大表面積基板之槽周邊之膜厚相較未被裝填之槽周邊變 薄。即，裝填100片基板之區域即100片裝填區域間之面間膜厚均一性變差。進而，即便已連續裝填之25片大表面積基板中，亦於將形成於25片中之裝填於端部之大表面積基板上的膜與形成於裝填於中央部之大表面積基板上的膜之膜厚進行比較之情形時，後者變得更薄。即，已連續裝填之25片大表面積基板中之面間膜厚均一性變差。
又，由於大表面積基板群之總表面積因大表面積基板之表面積及被裝填之片數而變化，故而批次間所裝填之大表面積基板群之總表面積產生變化。與此相對應，導致形成於被處理基板上之膜之批次間之平均膜厚產生變動，即便以相同製程條件進行相同次數之交替供給數種處理氣體之循環，形成於被處理基板上之膜之平均膜厚亦於批次間有所不同。如此般，於對大表面積基板進行處理時，存在難以控制形成於基板上之膜厚之情形。
發明者等人進行努力研究，發現作為如上所述之問題之原因可列舉將未達最大可裝填片數之大表面積基板連續裝填之情況。因此，如下所述，考慮將大表面積基板分散裝填(分散裝料)於基板支持具之槽。較佳為設為按照比例裝填(按照比例裝料)。即，使基板裝填區域間之大表面基板之密度分佈平坦化。藉此，對於裝填於任何槽中之大表面積基板上所形成之膜，均能夠獲得所需之膜厚均一性。進而，可藉由根據大表面積基板群之總表面積與片數之積之值，自動修正交替供給數種處理氣體之循環之循環數，而獲得所需之膜厚。例如，即便於批次間大表面積基板群之總表面積與片數之積之值變動，亦能夠不受其影響地獲得固定之膜厚。
(1)基板處理裝置之構成
如圖1所示，處理爐202具有作為加熱系統(溫度調整部)之加熱器207。加熱器207為圓筒形狀，藉由被保持板支持而垂直地安裝。加熱器207亦作為藉由熱使氣體活化(激發)之活化機構(激發部)發揮功能。
於加熱器207之內側，與加熱器207同心圓狀地配設有反應管203。反應管203例如包含石英(SiO2)或碳化矽(SiC)等耐熱性材料，且形成為上端封閉下端開口之圓筒形狀。於反應管203之下方，與反應管203同心圓狀地配設有歧管209。歧管209例如包含不鏽鋼(SUS)等金屬，且形成為上端及下端開口之圓筒形狀。歧管209之上端部以接合於反應管203之下端部，且支持反應管203之方式構成。於歧管209與反應管203之間設置有作為密封構件之O環220a。反應管203係與加熱器207同樣地垂直地安裝。處理容器(反應容器)主要包含反應管203及歧管209。於處理容器之筒中空部形成有處理室201。處理室201構成為可收容數片作為基板之晶圓200。
於處理室201內，以貫通歧管209之側壁之方式設置有噴嘴410、420。於噴嘴410、420分別連接有作為氣體供給管線之氣體供給管310、320。
於氣體供給管310、320，自上游方向依序分別設置有作為流量控制器(流量控制部)之質量流量控制器(MFC)312、322及作為開閉閥之閥314、324。於氣體供給管310、320之較閥314、324更靠下游側，分別連接有作為供給惰性氣體之氣體供給管線之氣體供給管510、520。於氣體供給管510、520，自上游方向依序 分別設置有MFC512、522及閥514、524。
如圖1、2所示，噴嘴410、420分別以於反應管203之內壁與晶圓200之間之俯視下為圓環狀之空間，自反應管203之內壁之下部沿著上部朝向晶圓200之堆載方向上方上升而延伸之方式設置。即，噴嘴410、420分別於排列晶圓200之晶圓排列區域之側方之水平地包圍晶圓排列區域之區域以沿著晶圓排列區域之方式設置。
於噴嘴410、420之側面之與晶圓200對應之高度(與晶圓200之裝填區域對應之高度)分別設置有供給氣體之數個氣體供給孔410a、420a。氣體供給孔410a、420a以朝向反應管203之中心之方式開口，且能夠朝向晶圓200供給氣體。氣體供給孔410a、420a自反應管203之下部跨及上部設置有數個，且分別具有同一開口面積，進而以相同之開口間距設置。但，氣體供給孔410a、420a並不限定於上述形態。例如，亦可使開口面積自噴嘴410、420之下部(上游側)朝向上部(下游側)逐漸變大。藉此，能夠使自氣體供給孔410a、420a供給之氣體之流量更均一化。
如此般，於本實施形態中，經由配置於由反應管203之側壁之內壁與排列於反應管203內之數片晶圓200之端部(周緣部)定義之俯視下圓環狀之縱長之空間內、即圓筒狀之空間內的噴嘴410、420搬送氣體。而且，使氣體自於噴嘴410、420分別開口之氣體供給孔410a、420a於晶圓200之附近噴出至反應管203內。而且，將反應管203內之氣體之主要之流動設為與晶圓200之表面平行之方向、即水平方向。
藉由設為此種構成，將氣體均一地供給至各晶圓 200。晶圓200之表面上流動之氣體朝向排氣口、即下述排氣管231之方向流動。但，該殘留氣體之流動之方向係因排氣口之位置而適當地特定，並不限於垂直方向。
自氣體供給管310，將例如包含鈦(Ti)元素之Ti原料氣體即四氯化鈦(TiCl4)作為處理氣體(原料氣體)經由MFC312、閥314、噴嘴410供給至處理室201內。於本說明書中使用所謂「原料」之詞藻之情形時，存在意指「作為液體狀態之原料」之情形、意指「作為氣體狀態之原料(原料氣體)」之情形、或意指上述兩者之情形。
自氣體供給管320，將例如作為含氮(N)氣體之氨氣(NH3)作為處理氣體(反應氣體)經由MFC322、閥324、噴嘴420供給至處理室201內。
自氣體供給管510、520，將例如N2氣體作為惰性氣體分別經由MFC512、522、閥514、524、氣體供給管310、320、噴嘴410、420供給至處理室201內。
原料氣體供給系統主要包含氣體供給管310、MFC312、閥314。亦可考慮將噴嘴410包含於原料氣體供給系統。反應氣體供給系統主要包含氣體供給管320、MFC322、閥324。亦可考慮將噴嘴420包含於反應氣體供給系統。惰性氣體供給系統主要包含氣體供給管510、520、MFC512、522、閥514、524。亦可將原料氣體供給系統、反應氣體供給系統一併稱為氣體供給系統。亦可考慮將惰性氣體供給系統包含於氣體供給系統。
於反應管203設置有作為將處理室201內之氣體氛圍進行排氣之排氣流路之排氣管231。於排氣管231，經由作為檢測 處理室201內之壓力之壓力檢測器(壓力檢測部)之壓力感測器245及作為排氣閥(壓力調整部)之自動壓力控制器(APC，Auto Pressure Controller)閥243而連接有作為真空排氣裝置之真空泵246。APC閥243構成為能夠藉由於使真空泵246作動之狀態下將閥開啟關閉，而進行處理室201內之真空排氣及停止真空排氣，進而，能夠藉由於使真空泵246作動之狀態下，基於由壓力感測器245檢測之壓力資訊調節閥開度，而調整處理室201內之壓力。排氣系統主要包含排氣管231、APC閥243、壓力感測器245。亦可考慮將真空泵246包含於排氣系統。
於歧管209之下方，設置有作為能夠將歧管209之下端開口氣密地封閉之爐口蓋體之密封蓋219。於密封蓋219之上表面，設置有與歧管209之下端抵接之作為密封構件之O環220。於密封蓋219之與處理室201相反之側，設置有使下述晶舟217旋轉之旋轉機構267。旋轉機構267之旋轉軸255係貫通密封蓋219連接於晶舟217，且以藉由使晶舟217旋轉而使晶圓200旋轉之方式構成。密封蓋219以藉由垂直地設置於反應管203之外部作為升降機構之晶舟升降機115而垂直方向地升降之方式構成。晶舟升降機115以能夠藉由使密封蓋219升降而將晶舟217搬入及搬出至處理室201內外之方式構成。晶舟升降機115係作為將晶舟217即晶圓200搬送至處理室201內外之搬送裝置(搬送機構)而構成。又，於歧管209之下方設置有作為於藉由晶舟升降機115使密封蓋219下降之期間能夠將歧管209之下端開口氣密地封閉之爐口蓋體之擋板219s。於擋板219s之上表面，設置有與歧管209之下端抵接之作為密封構件之O環220c。擋板219s之開閉動作(升降動作或旋動動作 等)由擋板開閉機構115s控制。
作為基板支持具之晶舟217係以將數片例如25~200片晶圓200以水平姿勢且以相互對齊中心之狀態沿垂直方向整齊排列且多段地支持的方式構成，即，以隔開間隔進行裝填(排列、載置)之方式構成。晶舟217例如包含石英或SiC等耐熱性材料。於晶舟217之下部，多段地支持例如包含石英或SiC等耐熱性材料之未圖示之隔熱板。
作為基板裝填區域之晶圓裝填區域600係作為晶舟217上且裝填晶圓200之區域而構成。於對裝填於晶舟217之晶圓200進行處理之情形時，存在於搭載於晶舟217之上下兩端部附近及中央部之晶圓200，各者之製程性能中產生差異之情形。例如，存在於成膜裝置中產生所形成之膜之基板面內之膜厚均一性或基板面內平均膜厚(即基板面間之膜厚均一性)等之差異之情形。例如，於未裝填側面虛設基板之情形時，被移載至晶舟217之兩端之晶圓200存在中心部容易變冷，故中心部之膜厚減少，面內之膜厚均一性變差之情形。為了達成既定之面間膜厚均一性，而存在於該兩端部附近裝填作為側面虛設基板之側面虛設晶圓(未圖示)，且於較該側面虛設晶圓更靠內側裝填原本進行處理之被處理基板的情形。裝填有側面虛設晶圓之側面虛設晶圓區域(未圖示)不包含於晶圓裝填區域600。例如，於可裝填115片晶圓200之晶舟217(即，可謂設置有115槽之裝填晶圓200之槽(未圖示))於上下兩端部之單側裝填5片側面虛設晶圓、於另一單側裝填10片側面虛設晶圓、合計裝填15片側面虛設晶圓之情形時的晶圓裝填區域600之總槽數成為100槽。於晶圓裝填區域600，裝填作為產品晶圓之大表面 積晶圓601、監視晶圓602、填充虛設晶圓603等作為晶圓200。於未裝填大表面積晶圓601之槽中，可裝填監視晶圓602、填充虛設晶圓603等，亦可不裝填任何晶圓而設為空槽。
於反應管203內設置有作為溫度檢測器之溫度感測器263。藉由基於由溫度感測器263檢測所得之溫度資訊調整對加熱器207之通電情況，處理室201內之溫度成為所需之溫度分佈。溫度感測器263係與噴嘴410、420同樣地構成為L字型，且沿著反應管203之內壁設置。
如圖3所示，作為控制部(控制手段)之控制器121係作為包含中央處理單元(CPU，Central Processing Unit)121a、隨機存取記憶體(RAM，Random Access Memory)121b、記憶裝置121c、I/O埠121d之電腦而構成。RAM121b、記憶裝置121c、I/O埠121d以可經由內部匯流排121e而與CPU121a交換資料之方式構成。於控制器121例如連接有作為觸控面板等而構成之輸入輸出裝置122。
記憶裝置121c例如包含快閃記憶體、硬式磁碟機(HDD，Hard Disk Drive)等。於記憶裝置121c內，可讀出地儲存有控制基板處理裝置之動作之控制程式、或者記載有下述基板處理之順序或條件等之製程配方等。製程配方係以可使控制器121執行下述成膜處理中之各順序，獲得既定之結果之方式組合而成者，且作為程式發揮功能。以下，將該製程配方或控制程式等統一地亦簡單稱為程式。又，亦將製程配方簡稱為配方。於本說明書中使用所謂程式之詞藻之情形時，存在僅包含製程配方單體之情形、僅包含控制程式單體之情形、或包含其等之組合之情形。RAM121b係作為 暫時保持由CPU121a讀出之程式或資料等之記憶區域(工作區)而構成。
I/O埠121d係連接於上述MFC512、522、312、322、閥514、524、314、324、壓力感測器245、APC閥243、真空泵246、溫度感測器263、加熱器207、旋轉機構267、晶舟升降機115、擋板開閉機構115s等。
CPU121a係以自記憶裝置121c讀出並執行控制程式並且根據來自輸入輸出裝置122之操作命令之輸入等自記憶裝置121c讀出配方的方式構成。CPU121a以如下方式構成：以根據所讀出之配方之內容之方式，控制MFC512、522、312、322所進行之各種氣體之流量調整動作、閥514、524、314、324之開閉動作、APC閥243之開閉動作及APC閥243基於壓力感測器245所進行之壓力調整動作、真空泵246之起動及停止、加熱器207基於溫度感測器263之溫度調整動作、旋轉機構267所進行之晶舟217之旋轉及旋轉速度調節動作、晶舟升降機115所進行之晶舟217之升降動作、擋板開閉機構115s所進行之擋板219s之開閉動作等。
控制器121可藉由將儲存於外部記憶裝置(例如磁帶、軟碟或硬碟等磁碟、光碟(CD，Compact Disc)或數位多功能光碟(DVD，Digital Versatile Disc)等光碟、磁光(MO，magneto-optical)等之磁光碟、通用串列匯流排(USB，Universal Serial Bus)記憶體或者記憶卡等半導體記憶體)123之上述程式安裝於電腦而構成。記憶裝置121c或外部記憶裝置123係作為電腦可讀取之記錄媒體而構成。以下，亦將其等統一地簡稱為記錄媒體。於本說明書中使用所謂記錄媒體之詞藻之情形時，存在僅包含記憶裝置121c單體之情 形、僅包含外部記憶裝置123單體之情形、或包含其等兩者之情形。再者，對電腦提供程式亦可不使用外部記憶裝置123，而使用網際網路或專用線路等通信手段。
(2)基板裝填
繼而，對將晶圓200分散裝填於晶圓裝填區域600進行說明。
於本說明書中，所謂分散裝填意指如下行為：於將包含數片之大表面積晶圓601(大表面積晶圓601群)裝填於晶舟217時，並非該大表面積晶圓601群全部連續配置於槽，而是於大表面積晶圓601間有目的地設置至少1槽以上之未裝填大表面積晶圓601之槽，將大表面積晶圓601群分割，將大表面積晶圓601之裝填槽分割為至少2等分以上進行裝填。將分割所得之各個大表面積晶圓601之群稱為大表面積晶圓601分群。再者，大表面積晶圓601分群亦可連續裝填於裝填槽。又，大表面積晶圓601分群之下限片數亦可為1片。
於本發明中，於將未達X片之大表面積晶圓601裝填於具有X片(X≧3)之晶圓裝填區域600之批次處理裝置進行處理之情形時，將大表面積晶圓601跨及晶圓裝填區域600地分散裝填。藉此，使表示晶圓裝填區域600之各槽中之大表面積晶圓601之裝填密度之大表面積基板密度(LAD：Larger Area wafer Density)之分佈平坦化，提昇面間膜厚均一性。將表示大表面積基板密度LAD分佈之晶圓裝填區域600間之均一性之值設為大表面積基板密度分佈之均一性(ULAD：Uniformity of Larger Area wafer Density)。此時，以根據於25≦X≦200時包含各槽最鄰近之10槽及該槽的合計 11槽之平均值、於11≦X≦24時包含各槽最鄰近之4槽及該槽的合計5槽之平均值、於5≦X≦10時包含各槽最鄰近之2槽及該槽的合計3槽之平均值之各者算出的ULAD之值成為較未分割裝填時之值小之方式，進行分散裝填。藉此，能夠使晶圓裝填區域600間之LAD分佈更平坦。
將本說明書中之LAD之計算式示於以下。將各槽之槽編號設為n，將晶圓裝填區域600之總槽數設為X，將晶舟217之晶圓裝填區域600之最下部之槽編號設為n=1並稱為槽(1)，將最上部之槽編號設為n=X並稱為槽(X)。X亦為晶舟217中之晶圓200之最大裝填(載置)片數。又，將於各槽中存在大表面積晶圓601之判定數設為LAn。LAn為1或0，且該槽中存在大表面積晶圓601之情形時成為1，該槽中不存在大表面積晶圓601之情形時成為0。
<25≦X≦200之情形>
於25≦X≦200時，當n=1~6時，如(1)式般，以槽(1)~槽(11)之平均值表示。LADn=(LA1+LA2+LA3+LA4+LA5+LA6+LA7+LA8+LA9+LA10+LA11)/11 (1)
當n=7~(X-6)時，如(2)式般，以槽(n-5)~槽(n+5)之11槽中之簡單移動平均值表示。LADn=(LAn-5+LAn-4+LAn-3+LAn-2+LAn-1+LAn+LAn+1+LAn+2+LAn+3+LAn+4+LAn+5)/11 (2)
當n=(X-5)~X時，如(3)式般，以槽(X-10)~槽(X)之平均值表示。LADn=(LAX-10+LAX-9+LAX-8+LAX-7+LAX-6+LAX-5+LAX-4+LAX-3+LAX-2+LAX-1+LAX)/11 (3)
<11≦X≦24之情形>
於11≦X≦24時，當n=1~3時，如(4)式般，以槽(1)~槽(5)之平均值表示。LADn=(LA1+LA2+LA3+LA4+LA5)/5 (4)
當n=4~(X-3)時，如(5)式般，以槽(n-2)~槽(n+2)之5槽之簡單移動平均值表示。LADn=(LAn-2+LAn-1+LAn+LAn+1+LAn+2)/5 (5)
當n=(X-2)~X時，如(6)式般，以槽(X-4)~槽(X)之平均值表示。LADn=(LAX-4+LAX-3+LAX-2+LAX-1+LAX)/5 (6)
<5≦X≦10之情形>
於5≦X≦10時，當n=1~2時，如(7)式般，以槽(1)~槽(3)之平均值表示。LADn=(LA1+LA2+LA3)/3 (7)
當n=3~(X-2)時，如(8)式般，以槽(n-1)~槽(n+1)之3槽之簡單移動平均值表示。LADn=(LAn-1+LAn+LAn+1)/3 (8)
當n=(X-1)~X時，如(9)式般，以槽(X-2)~槽(X)之平均值表示。LADn=(LAX-2+LAX-1+LAX)/3 (9)
又，將本說明書中之大表面積基板密度分佈之均一性ULAD之計算方法示於(10)式。ULAD=((LADmax-LADmin)/LADave)×100[%] (10)
此處，LADmax係晶圓裝填區域600間之大表面積基板密度之最大值。LADmin係晶圓裝填區域600間之大表面積基板密度之最小 值。LADave係晶圓裝填區域600間之大表面積基板密度之平均值。
即，於本發明中，於基板之最大載置片數為X片(X≧3)(槽數=X)之情形時，於將基板之上表面之表面積相對於基板之半徑r成為3πr2以上且於上表面形成有圖案之大表面積基板於基板支持具上搭載Y片(Y<X)時，以大表面積基板之最大連續載置片數成為Z片(Z<Y)之方式進行分散並載置，並且以(a)於25≦X≦200時根據各槽及各槽所鄰接之10槽之合計11槽算出的大表面積基板密度平均值之基板裝填區域均一性之值(即，ULAD且基板裝填區域中之大表面積基板之密度平均值之均一性的值)、(b)於11≦X≦24時根據各槽及各槽所鄰接之4槽之合計5槽算出的大表面積基板密度平均值之基板裝填區域均一性之值、(c)於5≦X≦10時根據各槽及各槽所鄰接之2槽之合計3槽算出的大表面積基板密度平均值之基板裝填區域均一性之值小於設為Z=Y之情形時之大表面積基板密度平均值的基板裝填區域均一性之值之方式調整Z之值。
其次，對本發明之具體之實施例進行說明。首先，對提昇大表面積晶圓601之分散裝填所帶來之晶圓裝填區域600之大表面積晶圓601之面間膜厚均一性的情形進行說明。將於具有100片晶圓裝填區域600(即100槽)之批次處理裝置未裝填大表面積晶圓601之情形時之基板裝填圖案1示於圖4。又，將於具有100片晶圓裝填區域600之批次處理裝置裝填有24片大表面積晶圓601之情形時之基板裝填圖案2示於圖5，將基板裝填圖案3示於圖6。圖5表示於晶舟217中以上部填充連續裝填有24片大表面積晶圓601之習知技術的一形態。圖6表示以晶圓裝填區域600間之大表面積基板密度分佈之均一性ULAD之值小於圖5之基板裝填圖案2 中之值的方式分散裝填有24片大表面積晶圓601之一例。
於圖4、5、6之裝填圖案1、2、3之任一者中，為了監視晶圓裝填區域600間之膜厚分佈(面間膜厚分佈)，而於槽1、槽25、槽50、槽75、槽100中插入有監視晶圓602。又，將圖4、5、6所示之基板裝填圖案1、2、3之成膜結果之比較示於圖7、8。相較未裝填大表面積晶圓601之情形(圖4之情形)，於晶舟217中以上部填充連續裝填有24片之情形(圖5之情形)時，裝填有大表面積晶圓601之區域之周邊，尤其裝填於槽75之監視晶圓602之膜厚低於裝填於其他槽之監視晶圓602之膜厚。即，明顯地顯現基板間之負載效應。另一方面，於分散裝填之情形(圖6之情形)時，於晶圓裝填區域600間，未觀察到因大表面積晶圓601導致之局部之膜厚減少，從而能夠保持良好之晶圓裝填區域600間之膜厚均一性。
存在因所裝填之大表面積晶圓601之片數導致於分散裝填時無法完全按照比例分配而產生餘數之情況，但於本發明中分散裝填無須完全按照比例裝填，只要於與未分散裝填大表面積晶圓601之情形相比ULAD變小之範圍內，儘可能均等地進行分散裝填，則能夠獲得與該ULAD相應之效果。
圖9係表示基板裝填圖案4作為如下之情形之一例：於基板搬送機構(未圖示)具有較佳地選擇並分開使用1片搬送與5片一次搬送之功能的情形時，為考慮縮短搬送時間，使藉由5片一次搬送而搬送基板之次數儘可能變多，而以將5片一組作為基本單元使5片一次搬送，餘數藉由1片搬送進行裝填，從而晶圓裝填區域600間之大表面積基板密度分佈相較未分散裝填之情形更平坦之方式，分散裝填19片大表面積晶圓601。於基板裝填圖案4中，將 大表面積晶圓601分群裝填於2片監視晶圓602之中央附近。又，圖10係表示基板裝填圖案5作為利用上部填充於晶舟連續裝填有19片大表面積晶圓601之習知技術之一例之圖。又，於圖11、12表示基板裝填圖案4、5之成膜結果之比較。
於圖9之基板裝填圖案4中，分散裝填有5片+5片+5片+4片之合計19片，於此情形時，相較利用上部填充於晶舟連續裝填有19片大表面積晶圓601之圖10之基板裝填圖案5之情形，亦不會引起局部之膜厚減少，從而能夠達成良好之晶圓裝填區域600間之膜厚均一性。
其次，說明改變大表面積晶圓601分群中所包含之大表面積晶圓601之片數且分析對於膜厚分佈之影響所得的結果。將監視晶圓602插入至大表面積晶圓601之間，研究大表面積晶圓601分群中所包含之大表面積晶圓601之片數與大表面積晶圓601分群間之膜厚分佈之關係。圖13表示將8片大表面積晶圓601裝填於具有100片晶圓裝填區域600(100槽)之批次處理裝置且於其正上方、中央部、正下方裝填有監視晶圓602之情形時的基板裝填圖案6。又，於圖14中，表示將4片大表面積晶圓601裝填於與基板裝填圖案5同樣之批次處理裝置且於其正上方、中央部、正下方裝填有監視晶圓602之情形時的基板裝填圖案7。又，將圖13、14所示之基板裝填圖案6、7之成膜結果之比較示於圖15、16。
根據圖15可知，1個大表面積晶圓601分群中所包含之大表面積晶圓601之片數為4片之基板裝填圖案7相較8片之基板裝填圖案6，能夠減小裝填於中央部之監視晶圓602之膜厚與裝填於正上方及正下方之監視晶圓602之膜厚之差。即，意指能夠 減少中央部之與大表面積晶圓601群之端部相比之情形時之膜厚減少量。可謂於分散裝填時，為了提昇大表面積晶圓601分群間之膜厚均一性，較佳為，於不超過可裝填槽數之範圍內，使1個大表面積晶圓601分群中所包含之大表面積晶圓601之片數更少而使大表面積晶圓601群之分割數更多。
如上所述，存在縮短搬送時間、及ULAD提昇成為取捨之關係之情況。亦存在如下情形：於優先縮短搬送時間之情形時，採取略微犧牲大表面積晶圓601分群內之膜厚面間均一性及晶圓裝填區域600間之ULAD之配置。該等均一性與搬送時間縮短之均衡可根據何者優先而適當調節。總之，只要於與未分散裝填大表面積晶圓601之情形相比ULAD更小之範圍內進行分散裝填，則能夠獲得與該ULAD相對應之本發明之效果。
其次，對各監視晶圓602與大表面積晶圓601之間之距離之影響進行說明。圖17係表示於監視晶圓602之正下方裝填有大表面積晶圓601之情形時之基板裝填圖案8之圖。圖18係表示於監視晶圓602之正上方裝填有大表面積晶圓601之情形時之基板裝填圖案9之圖。將圖17、18之成膜結果之比較與圖9所示之於監視晶圓602間中央部裝填有大表面積晶圓601之情形時之基板裝填圖案4、及圖4所示之未裝填大表面積晶圓601之情形時之基板裝填圖案1的成膜結果一併示於圖19。
於如基板裝填圖案8般於監視晶圓602之正下方裝填有大表面積晶圓601之情形時，槽1之監視晶圓602與大表面積晶圓601之間之距離變得長於槽100、75、50、25之監視晶圓602與大表面積晶圓601之間之距離。因此，認為於槽1之監視晶圓602 中因存在大表面積晶圓601而產生之監視晶圓602上之膜厚減少之比率優先變小。即，監視晶圓602上之膜厚減少量變小。其結果，可知形成於槽1之監視晶圓602之膜較形成於其他槽之監視晶圓602上之膜更厚，從而與於未裝填大表面積晶圓601之情形時形成之膜之膜厚之差值小於其他槽。
又，於如基板裝填圖案9般於監視晶圓602之正上方裝填有大表面積晶圓601之情形時，槽100之監視晶圓602與大表面積晶圓601之間之距離變得長於槽75、50、25、1之監視晶圓602與大表面積晶圓601之間之距離。因此，認為於槽100之監視晶圓602中因存在大表面積晶圓601而產生之監視晶圓602上之膜厚減少之比率優先變小。其結果，可知形成於槽100之監視晶圓602之膜較形成於其他槽之監視晶圓602上之膜更厚，從而與於未裝填大表面積晶圓601之情形時形成之膜之膜厚之差值小於其他槽。
然而，存在如下情況：於根據監視晶圓602之膜厚算出晶圓裝填區域600間之膜厚面間均一性之情形時，於各監視晶圓602與大表面積晶圓601之間之距離不統一(不固定)之情形時，於該均一性之數值產生不均，故而難以進行膜厚面間均一性之核定、管理。
另一方面，可知於如基板裝填圖案4般於監視晶圓602間之中央部裝填大表面積晶圓601，且使各槽之監視晶圓602與大表面積晶圓601之間之距離大致均等之情形時，各槽之監視晶圓602之膜厚減少量變得大致均等。其結果，於基板裝填圖案4中形成於監視晶圓602之膜之膜厚與於如基板裝填圖案1般未裝填大表面積晶圓601之情形時形成於監視晶圓602之膜之膜厚之差值於 各槽變得大致均等，成為與未裝填大表面積晶圓601之情形時之晶圓裝填區域600基板間膜厚分佈近似之膜厚分佈，從而容易進行膜厚面間均一性之核定、管理。因此，可謂於將數片監視晶圓602插入至晶圓裝填區域600之情形時，較佳為各監視晶圓602與大表面積晶圓601之間之距離保持固定。
於圖20中表示未分散裝填之情形時之ULAD與裝填片數的關係。此處，表示25≦X≦200之情形時，將大表面積晶圓601以上部填充聚集地裝填之情形時之ULAD之值。藉由以成為相較根據各晶圓裝填區域600之片數X算出之ULAD更低之ULAD之方式進行分散裝填，而獲得本發明之效果。
於圖21中表示於X=100之情形時進行各種一般之分散裝填時之ULAD。「上部填充裝填」係不進行分散裝填而進行上部填充裝填之情形。
「分散裝填(5片搬送優先)-1」「分散裝填(5片搬送優先)-2」係將大表面積晶圓601與填充虛設晶圓603均搬送5片，且藉由以下順序將大表面積晶圓601分散裝填之情形。於將大表面積晶圓601之裝填片數P設為P=90時，填充虛設晶圓603之片數FD成為FD=10。若將大表面積晶圓601設為5片1組則大表面積晶圓601成為18組，若將填充虛設晶圓603設為5片1組則填充虛設晶圓603成為2組。將藉由1次搬送而裝填之填充虛設晶圓603之槽(與1次搬送片數為相同數量)與藉由1次搬送而裝填之大表面積晶圓601之槽(與1次搬送片數為相同數量)相加所得者設為基本單元。於P=90之情形時，基本單元有2組，尚缺16組。此時，自晶圓裝填區域600之上部依序自各基本單元逐組抽出缺少部分之 填充虛設晶圓603而分散裝填各基本單元。於各基本單元內以上部填充裝填大表面積晶圓601之情形為「分散裝填(5片搬送優先)-1」，以下部填充裝填大表面積601之情形為「分散裝填(5片搬送優先)-2」。
「分散裝填(ULAD優先)-1」「分散裝填(ULAD優先)-2」「分散裝填(ULAD優先)-3」係優先提昇ULAD而未規定1次搬送片數，且藉由以下順序將大表面積晶圓601分散裝填之情形。於將大表面積晶圓601之裝填片數P設為P=90時，填充虛設晶圓603之片數FD成為FD=10。(Z/FD)=9.0，將1片填充虛設晶圓603與9片大表面積晶圓601設為基本單元。於P=90之情形時，基本組為10組，不存在缺少部分。若於P=85等存在缺少部分之情形時，則自晶圓裝填區域600之下部依序自各基本單元逐片抽出缺少部分之大表面積晶圓601進行分散裝填。於各基本單元內上部填充大表面積晶圓601之情形為「分散裝填(ULAD優先)-1」，於各基本單元內下部填充大表面積晶圓601之情形為「分散裝填(ULAD優先)-2」，於各基本單元內中央填充大表面積晶圓601之情形為「分散裝填(ULAD優先)-3」。
於任一分散裝填方法中，均能夠獲得低於未分散裝填之情形之ULAD。
其次，對自動修正面間之平均膜厚隨著裝填大表面積晶圓601而減少之比率，形成所需膜厚之方法進行說明。例如，藉由自動修正，即便於批次間裝填於晶圓裝填區域600之大表面積晶圓601之總表面積產生變化，亦能夠形成固定膜厚之膜。
圖8係以標準化膜厚表現晶圓裝填區域600間之膜厚 分佈之圖，於裝填有大表面積晶圓601之情形時，即便進行分散裝填，相較未裝填大表面積晶圓601之情形，膜厚亦跨及晶圓裝填區域600間整體地減少。大表面積晶圓601之每1片之表面積越大，則該膜厚減少量變得越大。又，大表面積晶圓601之裝填片數越多，則該膜厚減少量變得越大。即，可謂大表面積晶圓601之總表面積越大，則該膜厚減少量變得越大。因此，藉由預先掌握該大表面積晶圓601之總表面積與膜厚減少量之關係，修正交替供給數種處理氣體之循環數，便可於被處理基板上形成所需膜厚。即，即便於批次間大表面積晶圓601之總表面積產生變化，亦能夠不受其影響地於被處理基板上形成固定膜厚之膜。
具體而言，預先掌握大表面積晶圓601中之每1片之表面積×片數=總表面積之值與膜厚減少量之關係，並且預先掌握形成所需膜厚所需之追加循環數，製作大表面積晶圓601之總表面積與追加修正循環數之相關表格。藉由使控制器121具備如下功能而能夠不受大表面積晶圓601之總表面積影響地於被處理基板形成所需膜厚，該功能係於開始處理時，藉由預先將大表面積晶圓601中之每1片之表面積自輸入輸出裝置122輸入至控制器121，且控制器121自動識別大表面積晶圓601之裝填片數，而自動地算出大表面積晶圓601之總表面積，進而自上述相關表格自動地讀出適當之追加修正循環數，決定成膜循環數。
亦可僅根據大表面積晶圓601之片數與膜厚減少量之關係，製作該追加修正循環數之相關表格，對每1片之每一表面積準備該追加修正循環數之相關表格。於此情形時，於開始處理時，根據所處理之大表面積晶圓601之每1片之表面積，自輸入輸 出裝置122對控制器121指定對應之追加修正循環數之相關表格(與指定配方相同)，使控制器121自動識別大表面積晶圓601之片數，藉此亦能夠獲得與上述同樣之效果。
(3)成膜處理
使用圖22，對使用上述基板處理裝置10作為半導體裝置(元件)之製造步驟之一步驟於基板上形成膜之順序例進行說明。於以下說明中，藉由控制器121控制構成基板處理裝置之各部之動作。
於本說明書中所謂「晶圓」之術語包括意指「晶圓本身」之情形、或意指「晶圓與形成於其表面之既定之層、膜等之積層體(集合體)」之情形(即，包含形成於表面之既定之層、膜等在內稱為晶圓之情形)。又，於本說明書中所謂「晶圓之表面」之術語包括意指「晶圓本身之表面(露出面)」之情形、或意指「形成於晶圓上之既定之層、膜等之表面、即作為積層體之晶圓之最表面」之情形。
因此，於本說明書中記載為「對晶圓供給既定氣體」之情形包括意指「對晶圓本身之表面(露出面)直接供給既定氣體」之情形、或意指「對形成於晶圓上之層或膜等圖案、即作為積層體之晶圓之最表面供給既定氣體」之情形。又，於本說明書中記載為「於晶圓上形成既定之層(或膜)」之情形包括意指「於晶圓本身之表面(露出面)上直接形成既定之層(或膜)」之情形、或意指「於形成於晶圓上之層或膜等之上、即作為積層體之晶圓之最表面之上形成既定之層(或膜)」之情形。
又，於本說明書中「晶圓」為「基板」之一例。以下， 對本實施形態之半導體裝置之製造方法進行詳細說明。
(晶圓裝料、晶舟負載)
若將數片晶圓200裝填(晶圓裝料)於晶舟217，則藉由擋板開閉機構115s使擋板219s移動，將歧管209之下端開口開啟(擋板開啟)。其後，如圖1所示，收容有數片晶圓200之晶舟217藉由晶舟升降機115上升而被搬入(晶舟負載)至處理室201內。於該狀態下，密封蓋219成為隔著O環220b將歧管209之下端密封之狀態。
(壓力、溫度調整)
以處理室201內、即晶圓200存在之空間成為所需壓力(真空度)之方式藉由真空泵246進行真空排氣。此時，處理室201內之壓力由壓力感測器245測定，且基於該測定所得之壓力資訊，反饋控制APC閥243(壓力調整)。真空泵246至少於至完成對晶圓200之處理為止之期間維持常時作動之狀態。又，以處理室201內成為所需溫度之方式藉由加熱器207進行加熱。此時，以處理室201內成為所需溫度分佈之方式，基於溫度感測器263檢測所得之溫度資訊，反饋控制對加熱器207之通電量(溫度調整)。加熱器207所進行之處理室201內之加熱至少於至對晶圓200之處理結束為止之期間持續進行。繼而，藉由旋轉機構267，開始晶舟217及晶圓200之旋轉。藉由旋轉機構267之晶舟217及晶圓200之旋轉至少於至對晶圓200之處理結束為止之期間持續進行。
(成膜步驟)
其後，依序進行既定次數之原料氣體供給步驟、殘留氣體去除步驟、反應氣體供給步驟、殘留氣體去除步驟。
[原料氣體供給步驟]
開啟閥314，使TiCl4氣體流向氣體供給管310。TiCl4氣體係藉由MFC312進行流量調整，且自於噴嘴410開口之氣體供給孔410a供給至晶圓200。即，晶圓200暴露於TiCl4氣體。自氣體供給孔410a供給之TiCl4氣體係自排氣管231排出。此時，同時開啟閥514，使N2氣體作為載體氣體流向氣體供給管510內。N2氣體係藉由MFC512進行流量調整，且與TiCl4氣體一併自噴嘴410之氣體供給孔410a供給至處理室201內並自排氣管231排出。
又，為了防止TiCl4氣體進入噴嘴420(防止逆流)，而開啟閥524，使N2氣體流向氣體供給管520內。N2氣體係經由氣體供給管520、噴嘴420供給至處理室201內，並自排氣管231排出。
此時，恰當地調整APC閥243，將處理室201內之壓力例如設為1~1330Pa、較佳為10~931Pa、更佳為20~399Pa之範圍內之壓力。若高於1330Pa，則存在沖洗未充分進行，副產物被引入膜中導致阻力變高之情形。若低於1Pa，則存在無法獲得TiCl4之反應速度之情形。再者，於本說明書中，作為數值之範圍例如記載為1~1000Pa之情形意指1Pa以上且1000Pa以下。即，於數值之範圍內包含1Pa及1000Pa。不僅對於壓力，而且對於流量、時間、溫度等本說明書中所記載之所有數值亦相同。
由MFC312控制之TiCl4氣體之供給流量例如設為 0.01~1.0slm、較佳為0.1~0.7slm、更佳為0.2~0.5slm之範圍內之流量。其原因在於：若多於1.0slm，則存在於配管內TiCl4氣體再次液化之情形，若未達0.01slm，則產量變差。
由MFC512控制之N2氣體之供給流量係以噴嘴410內之總流量例如成為0.01~50slm、較佳為0.1~20slm、更佳為0.2~10slm之範圍內之流量的方式，例如設為0~49slm、較佳為0~19.3slm、更佳為0~9.5slm之範圍內之流量。若總流量多於50slm，則存在於氣體供給孔410a中氣體隔熱膨脹而再次液化之可能性。於TiCl4氣體之供給流量相對於所需產量較少之情形時，使N2氣體之供給流量較多地流動即可。又，藉由使N2氣體流動，亦對於自氣體供給孔410a供給之TiCl4氣體之均一性提昇具有效果。
對晶圓200供給TiCl4氣體之時間例如設為1~300秒、較佳為1~60秒、更佳為1~10秒之範圍內。若長於300秒，則產量變差而運轉成本增加，若短於1秒，則存在無法獲得成膜所需之暴露量之情形。
加熱器207以晶圓200之溫度例如成為200~700℃、較佳為300~600℃、更佳為380~525℃之範圍內之方式進行加熱。若高於700℃，則熱預算成為容許範圍外之值，若未達200℃，則存在反應性較低而無法成膜之情形。
藉由於上述條件下將TiCl4氣體供給至處理室201內，而於晶圓200之最表面上形成含Ti層。
[殘留氣體去除步驟]
於形成含Ti層後，將閥314閉合，停止供給TiCl4氣體。此時， APC閥243保持開啟之狀態，藉由真空泵246對處理室201內進行真空排氣，而將殘留於處理室201內之未反應或幫助形成含Ti層後之TiCl4氣體自處理室201內排除。於閥514、524開啟之狀態下維持對處理室201內供給N2氣體。N2氣體係作為沖洗氣體發揮作用，能夠提昇將殘留於處理室201內之未反應或幫助形成含Ti層後之TiCl4氣體自處理室201內排除的效果。
[反應氣體供給步驟]
於去除處理室201內之殘留氣體後，開啟閥324，使作為反應氣體之NH3氣體流向氣體供給管320內。NH3氣體係藉由MFC322進行流量調整，自噴嘴420之氣體供給孔420a供給至處理室201內之晶圓200，且自排氣管231排出。即，晶圓200被暴露於NH3氣體。此時，開啟閥524，使N2氣體流向氣體供給管520內。N2氣體係藉由MFC522進行流量調整，且與NH3氣體一併供給至處理室201內，並自排氣管231排出。此時，為了防止NH3氣體進入至噴嘴410內(防止逆流)，而開啟閥514，使N2氣體流向氣體供給管510內。N2氣體係經由氣體供給管510、噴嘴410供給至處理室201內，且自排氣管231排出。
此時，恰當地調整APC閥243，將處理室201內之壓力例如設為1~13300Pa、較佳為10~2660Pa、更佳為20~1330Pa之範圍內之壓力。若高於13300Pa，則存在於下述殘留氣體去除步驟中需要時間導致產量變差之可能性，若低於1Pa，則存在無法獲得成膜所需之暴露量之可能性。
由MFC322控制之NH3氣體之供給流量例如設為1~ 50slm、較佳為3~20slm、更佳為5~10slm之範圍內之流量。若多於50slm，則存在於下述殘留氣體去除步驟中需要時間導致產量變差之可能性，若少於1slm，則存在無法獲得成膜所需之暴露量之可能性。
由MFC522控制之N2氣體之供給流量係以噴嘴420內之總流量例如成為1~50slm、較佳為3~20slm、更佳為5~10slm之範圍內之流量的方式，例如設為0~49slm、較佳為0~17slm、更佳為0~9.5slm之範圍內之流量。若總流量多於50slm，則存在於下述殘留氣體去除步驟中需要時間導致產量變差之可能性，若少於1slm，則存在無法獲得成膜所需之暴露量之可能性。
對晶圓200供給NH3氣體之時間例如設為1~120秒、較佳為5~60秒、更佳為5~10秒之範圍內。若長於120秒，則變得產量變差、運轉成本增加，若短於1秒，則存在無法獲得成膜所需之暴露量之情形。其他處理條件設為與上述原料氣體供給步驟同樣之處理條件。
此時流至處理室201內之氣體僅為NH3氣體及惰性氣體(N2氣體)。NH3氣體於原料氣體供給步驟中與形成於晶圓200上之含Ti層之至少一部分反應，形成含有Ti及N之氮化鈦層(TiN層)。即，將含Ti層改質為TiN層。
[殘留氣體去除步驟]
於形成TiN層後，將閥324閉合，停止NH3氣體之供給。繼而，藉由與原料氣體供給步驟後之殘留氣體去除步驟同樣之處理順序，將殘留於處理室201內之未反應或幫助形成TiN層後之NH3 氣體或反應副產物自處理室201內排除。
[實施既定次數]
藉由進行1次以上(既定次數)之依序進行上述原料氣體供給步驟、殘留氣體去除步驟、反應氣體供給步驟、殘留氣體供給步驟之循環，而於晶圓200上形成TiN膜。該循環數根據於最終所要形成之TiN膜中必需之膜厚而適當選擇，該循環較佳為反覆進行數次。TiN膜之厚度(膜厚)例如設為0.5nm~3μm、較佳為0.8nm~2μm、更佳為1nm~1μm。藉由設為3μm以下，能夠防止因形成於晶圓200上之TiN膜(沈積膜)導致晶舟217與晶圓200之黏固，且藉由設為0.5nm以上，於成膜初期成為島狀而形成之TiN彼此幾乎不存在間隙，從而能夠形成連續膜。
(後沖洗、大氣壓復原)
若成膜步驟結束，則開啟閥514、524，分別自氣體供給管310、320將N2氣體供給至處理室201內，並自排氣管231排出。N2氣體係作為沖洗氣體發揮作用，將殘留於處理室201內之氣體或副產物自處理室201內去除(後沖洗)。其後，處理室201內之氣體氛圍被置換為N2氣體(N2氣體置換)，從而處理室201內之壓力復原為常壓(大氣壓復原)。
(晶舟卸載、晶圓卸料)
其後，藉由晶舟升降機115使密封蓋219下降，使歧管209之下端開口，並且將經處理過之晶圓200以被支持於晶舟217之狀態 自歧管209之下端搬出(晶舟卸載)至反應管203之外部。於進行晶舟卸載後，使擋板219s移動，隔著O環220c藉由擋板219s將歧管209之下端開口密封(擋板關閉)。經處理過之晶圓200於被搬出至反應管203之外部後，藉由晶舟217取出(晶圓卸料)。
(4)本實施形態之效果
根據上述實施形態，獲得以下所示之1個或數個效果。
(a)於使用具有最大裝填片數為X片(X≧3)之基板裝填區域之批次處理裝置，裝填未達X片之大表面積基板進行處理時，藉由將大表面積基板跨及基板裝填區域地分散裝填，能夠使基板裝填區域間之大表面積基板之密度分佈平坦化。藉此，能夠提昇基板面間膜厚均一性。
(b)於使用具有X片(X≧3)之基板裝填區域之批次處理裝置，裝填未達X片之大表面積基板進行處理時，以根據於25≦X≦200時包含各槽最鄰近之10槽及該槽的合計11槽之平均值、於11≦X≦24時包含各槽最鄰近之4槽及該槽的合計5槽之平均值、於5≦X≦10時包含各槽最鄰近之2槽及該槽的合計3槽之平均值之各者算出的大表面積基板密度分佈之均一性之值成為較未進行分割裝填之情形時小之值之方式，進行分散裝填。藉此，能夠使基板裝填區域間之大表面積基板密度分佈變得更平坦。
(c)藉由於不超過可裝填槽數之範圍內，使大面積基板群之分割數變多、即減少大表面積基板分群之片數，能夠提昇大表面積基板分群內之膜厚面間均一性。
(d)藉由使大表面積基板分群彼此之距離(未裝填大表 面積基板之槽之數量)於不超過可裝填槽數之範圍內變長(變多)，能夠使基板裝填區域間之大表面積基板密度分佈更加平坦化。
(e)於基板搬送機構具有較佳地選擇並分開使用1片搬送與數片例如5片一次搬送之兩者之功能的情形時，於基板裝填區域間之大表面積基板密度分佈較未分散裝填之情形更平坦之範圍內，設為能夠儘可能多地使用5片一次搬送之裝填圖案，藉此能夠縮短搬送時間，並且提昇基板裝填區域間之膜厚面間均一性。
(f)於將數片監視基板插入至基板裝填區域之情形時，將各監視基板與大表面積基板之間之距離保持固定，藉此因各監視基板與大表面積基板之距離而產生之膜厚減少之量能夠以於面間成為均等之方式進行調整。藉此，能夠提昇使用各監視基板之基板裝填區域間之膜厚面間均一性的核定、管理之容易性。
(g)於在具有X片基板裝填區域之批次處理裝置裝填未達X片之大表面積基板進行處理時，預先輸入大表面積基板之每1片之表面積，藉此能夠根據因所裝填之大表面積基板之表面積及片數中之至少任一者而變動之大表面積基板群之總表面積，自動地修正成膜循環數。藉此，於批次間，即便大表面積基板群之總表面積變化亦能夠以固定膜厚於大表面積基板上形成膜。(h)於藉由批次處理裝置對大表面積基板進行處理時，能夠降低大表面積基板之每1片之表面積及裝填片數中之至少任一者之影響，從而達成良好之基板裝填區域間之膜厚均一性。又，能夠形成對於被處理基板之所需之膜厚。
以上，對本發明之實施形態具體地進行了說明。然而，本發明並不限定於上述實施形態，可於不脫離其主旨之範圍內 進行各種變更。
例如，於上述實施形態中，對使用TiCl4氣體作為含Ti之氣體之例進行了說明，並不限於此，例如亦可使用四(二甲胺基)鈦(TDMAT、Ti[N(CH3)2]4)、四(二乙胺基)鈦(TDEAT、Ti[N(CH2CH3)2]4)、四碘化鈦(Til4)等。對使用NH3氣體作為含N之氣體之例進行了說明，並不限於此，例如亦可使用N2、一氧化氮(NO)、一氧化二氮(N2O)等。進而，作為含氮之反應氣體，亦可應用肼、單甲基肼、二甲基肼、三甲胺、二甲胺、單甲胺、三乙胺、二乙胺、單乙胺等。對使用N2氣體作為惰性氣體之例進行了說明，並不限於此，例如亦可使用Ar氣體、He氣體、Ne氣體、Kr氣體、Xe氣體等稀有氣體。
又，於上述實施形態中，對在基板上形成TiN膜之例進行了說明。然而，本發明並不限定於該態樣。又，作為構成膜之元素例示了作為過渡金屬之鈦(Ti)，但並不限於此，亦可自鋯(Zr)、鉿(Hf)、鉭(Ta)、釕(Ru)、鈮(Nb)、鉬(Mo)、鎢(W)、釔(Y)、鑭(La)、鎳(Ni)等中選擇。又，亦可使用鍶(Sr)、矽(Si)等過渡金屬以外之金屬元素。亦可應用於包含該等元素之至少1種之氮化膜、碳氮化膜、氧化膜、碳氧化膜、氮氧化膜、碳氮氧化膜、氮化硼膜、碳氮化硼膜、金屬元素單一成分膜等。
於上述實施形態中，對由具有反應管203之單管構成之處理爐進行了說明，並不限於此，於使用具有包含內管及外管之雙管構造之處理爐進行同樣之成膜處理的情形時亦可應用。由於供給處理氣體之噴嘴於內管內延伸，於內管之內壁且與基板對向之位置設置有排氣口，故而處理氣體更容易被供給至基板上，從而能夠 提昇基板面內之膜厚均一性。
用於成膜處理之配方(記載有處理順序或處理條件等之程式)較佳為根據處理內容(形成、或去除之膜之種類、組成比、膜質、膜厚、處理順序、處理條件等)分別準備，並經由電氣通信線路或外部記憶裝置123預先儲存於記憶裝置121c內。而且，較佳為，於開始處理時，CPU121a自儲存於記憶裝置121c內之數個配方中根據處理內容適當選擇恰當之配方。藉此，能夠藉由1台基板處理裝置，再現性較佳地形成各種膜種類、組成比、膜質、膜厚之膜，從而能夠於各種情形時進行恰當之處理。又，能夠減少操作員之負擔(處理順序或處理條件等之輸入負擔等)，從而能夠避免操作失誤並且迅速開始處理。
上述配方並不限於重新製作之情形，例如亦可藉由變更已安裝於基板處理裝置之既有之配方而進行準備。於變更配方之情形時，亦可將變更後之配方經由電氣通信線路或記錄有該配方之記錄媒體安裝於基板處理裝置。又，亦可對既有之基板處理裝置所具備之輸入輸出裝置122進行操作，而直接變更已安裝於基板處理裝置之既有之配方。
又，上述實施形態或變形例等可適當組合使用。又，此時之處理順序、處理條件可設為與上述實施形態或變形例等之處理順序、處理條件相同。
600‧‧‧晶圓裝填區域
601‧‧‧大表面積晶圓
602‧‧‧監視晶圓
603‧‧‧填充虛設晶圓

Claims (9)

  1. 一種半導體裝置之製造方法，其包括下述步驟：對於包含具有數個槽之基板裝填區域並於上述槽裝填支持數個基板、且上述基板之最大裝填片數為X片(X≧3)之基板支持具，將於上表面形成有上表面之表面積相對於半徑r成為3πr2以上之圖案之大表面積基板於上述基板支持具上裝填Y片(Y<X)時，以大表面積基板之最大連續裝填片數成為Z片(Z<Y)之方式進行分散並裝填，並且以：(a)於25≦X≦200時，各槽及各槽所鄰接之10槽之合計11槽中的大表面積基板密度平均值之基板裝填區域間均一性之值；(b)於11≦X≦24時，各槽及各槽所鄰接之4槽之合計5槽中的大表面積基板密度平均值之基板裝填區域間均一性之值；(c)於5≦X≦10時，各槽及各槽所鄰接之2槽之合計3槽中的大表面積基板密度平均值之基板裝填區域間均一性之值；分別小於設為Z=Y之情形時之大表面積基板密度平均值的基板裝填區域間均一性之值之方式調整Z之值，而將上述大表面積基板分散裝填之步驟；及將分散裝填有上述大表面積基板之基板支持具收容於處理室，對上述大表面積基板進行處理之步驟。
  2. 如請求項1之半導體裝置之製造方法，其中，於對上述大表面積基板進行處理之步驟中，進行既定次數之將數種處理氣體以不相互混合之方式供給至上述處理室之循環，於上述大表面積基板之表面形成既定膜厚之膜。
  3. 如請求項2之半導體裝置之製造方法，其中，於對上述大表面 積基板進行處理之步驟中，根據由上述大表面積基板之上表面之表面積之值與上述大表面積基板之裝填片數Y之值之積所構成的裝填於上述基板裝填區域之上述大表面積基板之總表面積，修正上述循環數，藉此於上述大表面積基板形成既定膜厚之膜。
  4. 如請求項1之半導體裝置之製造方法，其中，於未裝填上述大表面積基板之X-Y個槽中，裝填填充虛設基板及監視基板中之至少任一者。
  5. 如請求項1之半導體裝置之製造方法，其中，於未裝填上述大表面積基板之數個槽中，以與裝填有上述大表面積基板之槽之間之距離成為均等之方式分別裝填數個監視基板。
  6. 一種基板裝填方法，其具有如下步驟：對於包含具有數個槽之基板裝填區域並於上述槽裝填支持數個基板、且上述基板之最大裝填片數為X片(X≧3)之基板支持具，將於上表面形成有上表面之表面積相對於半徑r成為3πr2以上之圖案之大表面積基板於上述基板支持具上裝填Y片(Y<X)時，以大表面積基板之最大連續裝填片數成為Z片(Z<Y)之方式進行分散並裝填，並且以：(a)於25≦X≦200時，各槽及各槽所鄰接之10槽之合計11槽中的大表面積基板密度平均值之基板裝填區域間均一性之值；(b)於11≦X≦24時，各槽及各槽所鄰接之4槽之合計5槽中的大表面積基板密度平均值之基板裝填區域間均一性之值；(c)於5≦X≦10時，各槽及各槽所鄰接之2槽之合計3槽中的大表面積基板密度平均值之基板裝填區域間均一性之值；分別小於設為Z=Y之情形時之大表面積基板密度平均值的基板裝 填區域間均一性之值之方式調整Z之值，而將上述大表面積基板分散裝填。
  7. 一種基板處理裝置，其包含：處理室，其收容數個基板；基板支持具，其係包含具有數個槽之基板裝填區域並於上述槽裝填支持上述數個基板者，且上述基板之最大裝填片數為X片(X≧3)；基板搬送機構，其將上述數個基板裝填於上述基板支持具，且搬送至上述處理室內；及控制部，其構成為進行下述處理：於控制上述基板搬送機構，將於上表面形成有上表面之表面積相對於半徑r成為3πr2以上之圖案之大表面積基板，於上述基板支持具裝填Y片(Y<X)時，以大表面積基板之最大連續裝填片數成為Z片(Z<Y)之方式進行分散並裝填，並且以：(a)於25≦X≦200時，各槽及各槽所鄰接之10槽之合計11槽中的大表面積基板密度平均值之基板裝填區域間均一性之值；(b)於11≦X≦24時，各槽及各槽所鄰接之4槽之合計5槽中的大表面積基板密度平均值之基板裝填區域間均一性之值；(c)於5≦X≦10時，各槽及各槽所鄰接之2槽之合計3槽中的大表面積基板密度平均值之基板裝填區域間均一性之值；分別小於設為Z=Y之情形時之大表面積基板密度平均值的基板裝填區域間均一性之值之方式調整Z之值，而將上述大表面積基板分散裝填；及為了處理上述大表面積基板，而將分散裝填有上述大表面積基板 之基板支持具收容於處理室。
  8. 一種電腦可讀取之記錄媒體，其記錄有藉由電腦而使上述基板處理裝置執行如下順序之程式；對於收容於基板處理裝置內、包含具有數個槽之基板裝填區域並於上述槽裝填支持數個基板且上述基板之最大裝填片數為X片(X≧3)的基板支持具，將於上表面形成有上表面之表面積相對於半徑r成為3πr2以上之圖案之大表面積基板於上述基板支持具裝填Y片(Y<X)時，以大表面積基板之最大連續裝填片數成為Z片(Z<Y)之方式進行分散並裝填，並且以：(a)於25≦X≦200時，各槽及各槽所鄰接之10槽之合計11槽中的大表面積基板密度平均值之基板裝填區域間均一性之值；(b)於11≦X≦24時，各槽及各槽所鄰接之4槽之合計5槽中的大表面積基板密度平均值之基板裝填區域間均一性之值；(c)於5≦X≦10時，各槽及各槽所鄰接之2槽之合計3槽中的大表面積基板密度平均值之基板裝填區域間均一性之值；分別小於設為Z=Y之情形時之大表面積基板密度平均值的基板裝填區域間均一性之值之方式調整Z之值，將上述大表面積基板分散裝填之順序。
  9. 如請求項7之電腦可讀取之記錄媒體，其記錄有藉由電腦而使上述基板處理裝置執行下述順序之程式，其中，進一步具有將分散裝填有上述大表面積基板之基板支持具收容於基板處理裝置內之處理室，對上述大表面積基板進行處理之順序；於處理上述大表面積基板之順序中，係於進行既定次數之將數種處理氣體以不相互混合之方式供給至上述處理室之循環，於上述大表面積基板之表面形 成既定膜厚之膜時，根據由上述大表面積基板之上表面之表面積之值與上述大表面積基板之裝填片數Y之值之積所構成的裝填於上述基板裝填區域中之上述大表面積基板之總表面積，修正上述循環數。
TW106101672A 2016-03-31 2017-01-18 半導體裝置之製造方法、基板裝填方法及記錄媒體 TWI668810B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??PCT/JP2016/060652 2016-03-31
PCT/JP2016/060652 WO2017168675A1 (ja) 2016-03-31 2016-03-31 半導体装置の製造方法、基板装填方法および記録媒体

Publications (2)

Publication Number Publication Date
TW201737425A true TW201737425A (zh) 2017-10-16
TWI668810B TWI668810B (zh) 2019-08-11

Family

ID=59963833

Family Applications (3)

Application Number Title Priority Date Filing Date
TW108105650A TWI717694B (zh) 2016-03-31 2017-01-18 基板處理裝置、半導體裝置之製造方法及記錄媒體
TW108105648A TWI717693B (zh) 2016-03-31 2017-01-18 基板處理裝置、半導體裝置之製造方法、基板裝填方法及記錄媒體
TW106101672A TWI668810B (zh) 2016-03-31 2017-01-18 半導體裝置之製造方法、基板裝填方法及記錄媒體

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW108105650A TWI717694B (zh) 2016-03-31 2017-01-18 基板處理裝置、半導體裝置之製造方法及記錄媒體
TW108105648A TWI717693B (zh) 2016-03-31 2017-01-18 基板處理裝置、半導體裝置之製造方法、基板裝填方法及記錄媒體

Country Status (6)

Country Link
US (3) US10559485B2 (zh)
JP (1) JP6560818B2 (zh)
KR (3) KR102052435B1 (zh)
CN (2) CN108885992B (zh)
TW (3) TWI717694B (zh)
WO (1) WO2017168675A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108885992B (zh) 2016-03-31 2023-08-01 株式会社国际电气 半导体器件的制造方法、衬底装填方法及记录介质
US10388548B2 (en) * 2016-05-27 2019-08-20 Texas Instruments Incorporated Apparatus and method for operating machinery under uniformly distributed mechanical pressure
US11685998B2 (en) * 2018-06-21 2023-06-27 Asm Ip Holding B.V. Substrate processing apparatus, storage medium and substrate processing method
JP7229266B2 (ja) * 2018-09-20 2023-02-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、及びプログラム
JP2020143333A (ja) * 2019-03-06 2020-09-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
TWI725717B (zh) * 2019-03-28 2021-04-21 日商國際電氣股份有限公司 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP6818087B2 (ja) * 2019-06-10 2021-01-20 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法、記録媒体およびプログラム
JP6802881B2 (ja) * 2019-06-10 2020-12-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板装填方法、記録媒体、基板処理装置およびプログラム
US11587815B2 (en) * 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
JP7179806B2 (ja) 2020-09-24 2022-11-29 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
WO2022180793A1 (ja) * 2021-02-26 2022-09-01 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
CN117529796A (zh) 2021-08-02 2024-02-06 株式会社国际电气 基板处理装置、半导体器件的制造方法及程序

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051497A (ja) 2001-08-08 2003-02-21 Tokyo Electron Ltd 熱処理方法および熱処理装置
US6975917B2 (en) * 2001-08-08 2005-12-13 Tokyo Electron Limited Heat treatment method and heat treatment device
JP3960864B2 (ja) * 2002-06-19 2007-08-15 Ｎｅｃエレクトロニクス株式会社 縦型拡散炉
JP3904497B2 (ja) 2002-09-12 2007-04-11 株式会社日立国際電気 半導体装置の製造方法
US20050180844A1 (en) * 2004-02-18 2005-08-18 Delta Design, Inc. Device handling system and method
JP2006190760A (ja) * 2005-01-05 2006-07-20 Hitachi Kokusai Electric Inc 基板処理装置
JP2008066429A (ja) * 2006-09-06 2008-03-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20110033638A1 (en) * 2009-08-10 2011-02-10 Applied Materials, Inc. Method and apparatus for deposition on large area substrates having reduced gas usage
US8592294B2 (en) * 2010-02-22 2013-11-26 Asm International N.V. High temperature atomic layer deposition of dielectric oxides
JP2012033619A (ja) * 2010-07-29 2012-02-16 Hitachi Kokusai Electric Inc 基板処理装置及び基板搬送方法
JP2012142386A (ja) * 2010-12-28 2012-07-26 Elpida Memory Inc 窒化膜の形成方法
US8809206B2 (en) * 2011-02-07 2014-08-19 Spansion Llc Patterned dummy wafers loading in batch type CVD
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP6301083B2 (ja) * 2012-09-12 2018-03-28 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、及びレシピの作成方法
JP6184760B2 (ja) * 2013-06-11 2017-08-23 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6262115B2 (ja) * 2014-02-10 2018-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US20150376789A1 (en) * 2014-03-11 2015-12-31 Tokyo Electron Limited Vertical heat treatment apparatus and method of operating vertical heat treatment apparatus
JP2015173154A (ja) 2014-03-11 2015-10-01 東京エレクトロン株式会社 縦型熱処理装置、縦型熱処理装置の運転方法及び記憶媒体
JP6280407B2 (ja) * 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム
US9797042B2 (en) * 2014-05-15 2017-10-24 Lam Research Corporation Single ALD cycle thickness control in multi-station substrate deposition systems
TWI506702B (zh) * 2014-07-28 2015-11-01 Powerchip Technology Corp 爐管製程的派工控制方法
CN108885992B (zh) 2016-03-31 2023-08-01 株式会社国际电气 半导体器件的制造方法、衬底装填方法及记录介质
JP6739386B2 (ja) * 2017-03-28 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム

Also Published As

Publication number Publication date
JP6560818B2 (ja) 2019-08-14
KR20190096461A (ko) 2019-08-19
TWI717693B (zh) 2021-02-01
US20200135506A1 (en) 2020-04-30
KR102052435B1 (ko) 2019-12-05
CN116904968A (zh) 2023-10-20
US11854850B2 (en) 2023-12-26
TWI717694B (zh) 2021-02-01
TW201921607A (zh) 2019-06-01
CN108885992A (zh) 2018-11-23
US20200144082A1 (en) 2020-05-07
WO2017168675A1 (ja) 2017-10-05
KR20180100630A (ko) 2018-09-11
CN108885992B (zh) 2023-08-01
TW201921608A (zh) 2019-06-01
JPWO2017168675A1 (ja) 2018-11-15
KR102052442B1 (ko) 2019-12-05
TWI668810B (zh) 2019-08-11
US20180350638A1 (en) 2018-12-06
KR20190096460A (ko) 2019-08-19
US10559485B2 (en) 2020-02-11
KR102052438B1 (ko) 2019-12-05

Similar Documents

Publication Publication Date Title
TWI717693B (zh) 基板處理裝置、半導體裝置之製造方法、基板裝填方法及記錄媒體
JP6538582B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US11261528B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
US20220157628A1 (en) Substrate processing apparatus, substrate suppport and method of manufacturing semiconductor device
JP6818087B2 (ja) 基板処理装置、半導体装置の製造方法、記録媒体およびプログラム
US11898247B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JP6802881B2 (ja) 半導体装置の製造方法、基板装填方法、記録媒体、基板処理装置およびプログラム
KR102536220B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체
KR20200107762A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
WO2023012872A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TWI840839B (zh) 基板處理裝置、半導體裝置之製造方法、基板處理方法及程式
JP7175375B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム。
US20230037898A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, recording medium, and method of processing substrate
WO2023042386A1 (ja) 半導体装置の製造方法、基板処理装置、プログラム及びコーティング方法
WO2024034172A1 (ja) 基板処理装置、基板支持具、基板処理方法、半導体装置の製造方法及びプログラム
TW202414584A (zh) 基板處理方法，半導體裝置的製造方法，基板處理裝置及程式
CN114901864A (zh) 基板处理装置、半导体装置的制造方法和程序