KR20180100630A - 반도체 장치의 제조 방법, 기판 장전 방법 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 장전 방법 및 기록 매체 Download PDF

Info

Publication number
KR20180100630A
KR20180100630A KR1020187022545A KR20187022545A KR20180100630A KR 20180100630 A KR20180100630 A KR 20180100630A KR 1020187022545 A KR1020187022545 A KR 1020187022545A KR 20187022545 A KR20187022545 A KR 20187022545A KR 20180100630 A KR20180100630 A KR 20180100630A
Authority
KR
South Korea
Prior art keywords
substrate
surface area
slots
slot
loading
Prior art date
Application number
KR1020187022545A
Other languages
English (en)
Other versions
KR102052435B1 (ko
Inventor
유키나오 카가
료스케 요시다
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20180100630A publication Critical patent/KR20180100630A/ko
Application granted granted Critical
Publication of KR102052435B1 publication Critical patent/KR102052435B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 대 표면적 기판을 뱃치로에 의해서 처리하는 경우에 대 표면적 기판의 1매당의 표면적 및 장전 매수의 영향을 저감하고, 양호한 기판 장전 영역 간의 막 두께 균일성을 달성하는 것이 가능한 기술을 제공한다.
복수의 슬롯을 포함하는 기판 장전 영역을 구비하고, 복수의 기판을 슬롯에 장전하여 지지하는 기판 지지구로서 기판의 최대 장전 매수가 X매(X≥3)인 상기 기판 지지구에, 반경r에 대하여 상면의 표면적이 3πr2 이상이 되도록 패턴이 상면에 형성된 대 표면적 기판을 상기 기판 지지구에 Y매(Y<X) 장전할 때 대 표면적 기판의 최대 연속 장전 매수가 Z매(Z<Y)가 되도록 분산하여 장전하는 것과 함께, (a) 25≤X≤200에서는 각 슬롯 및 각 슬롯의 인접하는 10슬롯의 총 11슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값과 (b) 11≤X≤24에서는 각 슬롯 및 각 슬롯의 인접하는 4슬롯의 총 5슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값과 (c) 5≤X≤10에서는 각 슬롯 및 각 슬롯의 인접하는 2슬롯의 총 3슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값 각각이 Z=Y로 한 경우에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값보다 작아지도록 Z의 값을 조정하여 대 표면적 기판을 분산 장전하는 공정; 및 대 표면적 기판을 분산 장전한 기판 지지구를 처리실에 수용하고, 대 표면적 기판을 처리하는 공정;을 포함한다.

Description

반도체 장치의 제조 방법, 기판 장전 방법 및 기록 매체
본 발명은 반도체 장치의 제조 방법, 기판 장전(裝塡) 방법 및 기록 매체에 관한 것이다.
최근 반도체 디바이스의 고집적화, 입체 구조화에 따라 그 표면적은 증가의 일로를 걷고 있다. 반도체 제조 프로세스에서는 그 대(大) 표면적에 의해 야기되는, 기판 상에 형성되는 막의 막 두께 변화 등의 이른바 로딩 이펙트가 심각한 문제가 되고 있어, 그 영향을 없애는 박막 형성 기술이 요구되고 있다. 그 요구에 부응하는 기법 중 하나로서 복수의 처리 가스를 교호(交互) 공급하여 성막하는 방법이 있다.
복수의 처리 가스를 교호 공급하여 성막하는 방법은 로딩 이펙트에 대해 유효한 수단이지만, 최근의 베어 기판(패턴이 형성되지 않은 기판 등)에 대한 표면적비가 3배 이상인 것과 같은 대 표면적 기판 복수 매를 동시에 장전하여 성막하는 뱃치(batch) 처리 장치에서의 처리에서는 대 표면적 기판의 표면적 및 장전되는 매수에 따라 피처리 기판 상에 형성되는 막의 막 두께가 변화하기 때문에 그 제어가 곤란해지는 경우가 있다.
본 발명의 일 형태에 따르면, 복수의 슬롯을 포함하는 기판 장전 영역을 구비하고, 복수의 기판을 상기 슬롯에 장전하여 지지하는 기판 지지구로서 상기 기판의 최대 장전 매수가 X매(X≥3)인 상기 기판 지지구에, 반경r에 대하여 상면의 표면적이 3πr2 이상이 되도록 패턴이 상면에 형성된 대 표면적 기판을 상기 기판 지지구에 Y매(Y<X) 장전할 때 대 표면적 기판의 최대 연속 장전 매수가 Z매(Z<Y)가 되도록 분산하여 장전하는 것과 함께, (a) 25≤X≤200에서는 각 슬롯 및 각 슬롯의 인접하는 10슬롯의 총 11슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값과 (b) 11≤X≤24에서는 각 슬롯 및 각 슬롯의 인접하는 4슬롯의 총 5슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값과 (c) 5≤X≤10에서는 각 슬롯 및 각 슬롯의 인접하는 2슬롯의 총 3슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값 각각이 Z=Y로 한 경우에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값보다 작아지도록 Z의 값을 조정하여 상기 대 표면적 기판을 분산 장전하는 공정; 및 상기 대 표면적 기판을 분산 장전한 기판 지지구를 처리실에 수용하여 상기 대 표면적 기판을 처리하는 공정;을 포함하는 기술이 제공된다.
본 발명에 따르면, 베어 기판과 비교해서 큰 표면적을 가지는 대 표면적 기판을 뱃치로(爐)에 의해서 처리하는 경우에 로딩 이펙트에 대한 대 표면적 기판의 1매당의 표면적 및 장전 매수의 영향을 저감하여 양호한 기판 장전 영역 간의 막 두께 균일성을 달성할 수 있다. 또한 대 표면적 기판 상에 형성하는 막의 막 두께의 제어성을 향상시키는 것이 가능해진다.
도 1은 본 발명에서 바람직하게 이용되는 기판 처리 장치의 종형(縱型) 처리로의 개략 구성도이며, 처리로 부분을 종단면도(縱斷面圖)로 도시하는 도면.
도 2는 본 발명에서 바람직하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 도시하는 도면.
도 3은 본 발명에서 바람직하게 이용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면.
도 4는 본 발명에 따른 기판 장전 패턴 1을 도시하는 도면.
도 5는 본 발명에 따른 기판 장전 패턴 2를 도시하는 도면.
도 6은 본 발명에 따른 기판 장전 패턴 3을 도시하는 도면.
도 7은 본 발명의 기판 장전 영역 간에서의 막 두께 분포(규격화 막 두께의 보텀과의 차분)를 도시하는 도면.
도 8은 본 발명의 기판 장전 영역 간의 막 두께 분포(규격화 막 두께)를 도시하는 도면.
도 9는 본 발명에 따른 기판 장전 패턴 4를 도시하는 도면.
도 10은 본 발명에 따른 기판 장전 패턴 5를 도시하는 도면.
도 11은 본 발명의 기판 장전 영역 간의 막 두께 분포(규격화 막 두께의 보텀과의 차분)를 도시하는 도면.
도 12는 본 발명의 기판 장전 영역 간의 막 두께 분포(규격화 막 두께)를 도시하는 도면.
도 13은 본 발명에 따른 기판 장전 패턴 6을 도시하는 도면.
도 14는 본 발명에 따른 기판 장전 패턴 7을 도시하는 도면.
도 15는 본 발명의 기판 장전 영역 간의 막 두께 분포(규격화 막 두께의 보텀과의 차분)를 도시하는 도면.
도 16은 본 발명의 기판 장전 영역 간의 막 두께 분포(규격화 막 두께)를 도시하는 도면.
도 17은 본 발명에서의 모니터 기판 직하(直下)에 대 표면적 기판을 분산 장전한 경우의 기판 장전 패턴 8을 도시하는 도면.
도 18은 본 발명에서의 모니터 기판 직상(直上)에 대 표면적 기판을 분산 장전한 경우의 기판 장전 패턴 9를 도시하는 도면.
도 19는 본 발명의 기판 장전 영역 간의 막 두께 분포(규격화 막 두께)를 도시하는 도면.
도 20은 본 발명에 따른 기판 장전 영역이 25≤X≤200에서의 분산 장전하지 않는 경우(상단 정렬 장전)의 ULAD와 장전 매수의 관계를 도시하는 도면.
도 21은 본 발명에 따른 X=100에서의, ULAD의 장전 방법별 비교를 도시하는 도면.
도 22는 본 발명에 따른 성막 시퀀스를 도시하는 도면.
최근 반도체 디바이스의 고집적화, 입체 구조화에 따라 소정의 층이나 막과의 적층체(집합체)에 의해 표면에 패턴이 형성된 기판을 처리하는 경우가 증가하고 있다. 이하에서는 베어 기판(표면에 패턴이 형성되지 않은 기판)에 대한 표면적비가 큰 기판을 대 표면적 기판이라고 부른다. 예를 들면 베어 기판의 표면적을 1로 했을 때 대 표면적 기판은 3보다 큰 표면적을 가진다.
복수의 기판을 동시에 장전하여 처리하는 뱃치 처리 장치로 최대 장전(처리) 가능 매수보다 적은 매수의 대 표면적 기판을 처리하는 경우, 기판 반송 패턴을 심플하게 하고 또한 반송 시간을 단축하기 위해서 기판 지지구의 하나의 영역에 모아서 장전하는 것이 일반적이다. 예컨대 100매를 일괄 처리하는 것이 가능한 종형 뱃치 처리 장치로 25매의 대 표면적 기판[이하, 대 표면적 기판군(群)이라고 부르는 경우가 있다.]을 처리하는 경우, 기판 지지구에 상단 정렬로 25매를 연속 장전하거나, 또는 하단 정렬, 중앙 정렬 등으로 25매를 연속 장전한다. 그 경우, 대 표면적 기판이 장전된 슬롯 주변에서의 막 두께가, 장전되지 않은 슬롯 주변과 비교해서 얇아진다. 즉 100매의 기판을 장전하는 영역인 100매 장전 영역 간의 면간 막 두께 균일성이 악화된다. 또한 연속 장전된 25매의 대 표면적 기판에서도 25매 중 단(端)에 장전된 대 표면적 기판 상에 형성된 막과, 중앙부에 장전된 대 표면적 기판 상에 형성된 막의 막 두께를 비교한 경우 후자가 더 얇아진다. 즉 연속 장전된 25매의 대 표면적 기판에서의 면간 막 두께 균일성이 악화된다.
또한 대 표면적 기판의 표면적 및 장전되는 매수에 따라 대 표면적 기판군의 총 표면적이 변화하기 때문에 뱃치 간에서 장전되는 대 표면적 기판군의 총 표면적이 변화한다. 이에 따라 피처리 기판 상에 형성되는 막의 뱃치 간에서의 평균 막 두께가 변동되어 같은 프로세스 조건으로 복수의 처리 가스를 교호 공급하는 사이클을 같은 수만큼 수행해도 피처리 기판 상에 형성되는 막의 평균 막 두께는 뱃치 간에서 달라진다. 이와 같이 대 표면적 기판을 처리할 때는 기판 상에 형성되는 막 두께의 제어가 곤란해지는 경우가 있다.
발명자들은 예의 연구하여 전술과 같은 과제의 원인으로서 최대 장전 가능 매수 미만의 대 표면적 기판을 연속 장전하는 것을 들 수 있음을 발견했다. 그래서 후술과 같이 대 표면적 기판을 기판 지지구의 슬롯에 분산 장전[분산 차지(charge)]하는 것을 고안했다. 바람직하게는 안분(按分) 장전(안분 차지)으로 한다. 즉 기판 장전 영역 간에서의 대 표면적 기판의 밀도 분포를 평탄화한다. 이에 의해 어느 하나의 슬롯에 장전된 대 표면적 기판에 형성된 막에 대해서도 원하는 막 두께 균일성을 얻는 것이 가능해졌다. 또한 대 표면적 기판군의 총 표면적과 매수의 곱의 값에 따라 복수의 처리 가스를 교호 공급하는 사이클의 사이클 수를 자동 보정하는 것에 의해 원하는 막 두께를 얻을 수 있다. 예컨대 뱃치 간에서 대 표면적 기판군의 총 표면적과 매수의 곱의 값이 변동해도 그것에 영향을 받지 않고 일정한 막 두께를 얻을 수 있다.
(1) 기판 처리 장치의 구성
도 1에 도시하는 바와 같이 처리로(202)는 가열계(온도 조정부)로서의 히터(207)를 포함한다. 히터(207)는 원통 형상이며, 보지판(保持板)에 지지되는 것에 의해 수직으로 설치된다. 히터(207)는 가스를 열로 활성화[여기(勵起)]시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는 히터(207)와 동심원 형상으로 반응관(203)이 배설(配設)된다. 반응관(203)은 예컨대 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색(閉塞)되고 하단이 개구(開口)된 원통 형상으로 형성된다. 반응관(203)의 하방(下方)에는 반응관(203)과 동심원 형상으로 매니폴드(209)가 배설된다. 매니폴드(209)는 예컨대 스텐레스 스틸(SUS) 등의 금속으로 이루어지고, 상단 및 하단이 개구된 원통 형상으로 형성된다. 매니폴드(209)의 상단부는 반응관(203)의 하단부에 계합(係合)되고, 반응관(203)을 지지하도록 구성된다. 매니폴드(209)와 반응관(203) 사이에는 씰 부재로서의 O링(220a)이 설치된다. 반응관(203)은 히터(207)와 마찬가지로 수직으로 설치된다. 주로 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통중공부(筒中空部)에는 처리실(201)이 형성된다. 처리실(201)은 복수 매의 기판으로서의 웨이퍼(200)를 수용 가능하도록 구성된다.
처리실(201) 내에는 노즐(410, 420)이 매니폴드(209)의 측벽을 관통하도록 설치된다. 노즐(410, 420)에는 가스 공급 라인으로서의 가스 공급관(310, 320)이 각각 접속된다.
가스 공급관(310, 320)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(312, 322) 및 개폐 밸브인 밸브(314, 324)가 각각 설치된다. 가스 공급관(310, 320)의 밸브(314, 324)보다 하류측에는 불활성 가스를 공급하는 가스 공급 라인으로서의 가스 공급관(510, 520)이 각각 접속된다. 가스 공급관(510, 520)에는 상류 방향부터 순서대로 MFC(512, 522) 및 밸브(514, 524)가 각각 설치된다.
노즐(410, 420)은 도 1, 도 2에 도시하는 바와 같이 반응관(203)의 내벽과 웨이퍼(200) 사이에서의 평면시에서 원환 형상[圓環狀]의 공간에 반응관(203)의 내벽의 하부로부터 상부를 따라 웨이퍼(200)의 적재 방향 상방(上方)을 향하여 상승하여 연재하도록 각각 설치된다. 즉 노즐(410, 420)은 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에 웨이퍼 배열 영역을 따르도록 각각 설치된다.
노즐(410, 420)의 측면의 웨이퍼(200)와 대응하는 높이[웨이퍼(200)의 장전 영역에 대응하는 높이]에는 가스를 공급하는 복수의 가스 공급공(410a, 420a)이 각각 설치된다. 가스 공급공(410a, 420a)은 반응관(203)의 중심을 향하도록 개구되고, 웨이퍼(200)를 향하여 가스를 공급하는 것이 가능하도록 이루어진다. 가스 공급공(410a, 420a)은 반응관(203)의 하부로부터 상부에 걸쳐서 복수 설치되고, 각각이 동일한 개구 면적을 가지고 또한 같은 개구 피치로 설치된다. 단, 가스 공급공(410a, 420a)은 전술한 형태에 한정되지 않는다. 예컨대 노즐(410, 420)의 하부(상류측)로부터 상부(하류측)를 향하여 개구 면적을 서서히 크게 해도 좋다. 이에 의해 가스 공급공(410a, 420a)으로부터 공급되는 가스의 유량을 보다 균일화하는 것이 가능해진다.
이와 같이 본 실시 형태에서는 반응관(203)의 측벽의 내벽과, 반응관(203) 내에 배열된 복수 매의 웨이퍼(200)의 단부(주연부)로 정의되는 평면시에서 원환 형상의 세로로 긴 공간 내, 즉 원통 형상의 공간 내에 배치한 노즐(410, 420)을 경유하여 가스를 반송한다. 그리고 노즐(410, 420)에 각각 개구된 가스 공급공(410a, 420a)으로부터 웨이퍼(200)의 근방에서 반응관(203) 내에 가스를 분출시킨다. 그리고 반응관(203) 내에서의 가스의 주된 흐름을 웨이퍼(200)의 표면과 평행한 방향, 즉 수평 방향으로 한다.
이러한 구성으로 하는 것에 의해 각 웨이퍼(200)에 균일하게 가스를 공급할 수 있다. 웨이퍼(200)의 표면상을 흐른 가스는 배기구, 즉 후술하는 배기관(231)의 방향을 향하여 흐른다. 단, 이 잔류 가스가 흐르는 방향은 배기구의 위치에 따라 적절히 특정되고, 수직 방향에 한정되지 않는다.
가스 공급관(310)으로부터는 처리 가스(원료 가스)로서 예컨대 티타늄(Ti) 원소를 포함하는 Ti 원료 가스인 4염화티타늄(TiCl4)이 MFC(312), 밸브(314), 노즐(410)을 개재하여 처리실(201) 내에 공급된다. 본 명세서에서 「원료」라는 단어를 사용한 경우는 「액체 상태인 원료」를 의미하는 경우, 「기체 상태인 원료(원료 가스)」를 의미하는 경우, 또는 그것들의 양방(兩方)을 의미하는 경우가 있다.
가스 공급관(320)으로부터는 처리 가스(반응 가스)로서 예컨대 질소(N) 함유 가스인 암모니아(NH3)가 MFC(322), 밸브(324), 노즐(420)을 개재하여 처리실(201) 내에 공급된다.
가스 공급관(510, 520)으로부터는 불활성 가스로서 예컨대 N2 가스가 각각 MFC(512, 522), 밸브(514, 524), 가스 공급관(310, 320), 노즐(410, 420)을 개재하여 처리실(201) 내에 공급된다.
주로 가스 공급관(310), MFC(312), 밸브(314)에 의해 원료 가스 공급계가 구성된다. 노즐(410)을 원료 가스 공급계에 포함시켜서 생각해도 좋다. 주로 가스 공급관(320), MFC(322), 밸브(324)에 의해 반응 가스 공급계가 구성된다. 노즐(420)을 반응 가스 공급계에 포함시켜서 생각해도 좋다. 주로 가스 공급관(510, 520), MFC(512, 522), 밸브(514, 325)에 의해 불활성 가스 공급계가 구성된다. 원료 가스 공급계, 반응 가스 공급계를 총칭하여 가스 공급계라고 부르는 경우도 있다. 불활성 가스 공급계를 가스 공급계에 포함시켜서 생각해도 좋다.
반응관(203)에는 처리실(201) 내의 분위기를 배기하는 배기 유로로서의 배기관(231)이 설치된다. 배기관(231)에는 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 배기 밸브(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 개재하여 진공 배기 장치로서의 진공 펌프(246)가 접속된다. APC 밸브(244)는 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐하는 것에 의해 처리실(201) 내의 진공 배기 및 진공 배기 정지를 수행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브의 개도(開度)를 조절하는 것에 의해 처리실(201) 내의 압력을 조정할 수 있도록 구성된다. 주로 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함시켜서 생각해도 좋다.
매니폴드(209)의 하방에는 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구(爐口) 개체(蓋體)로서의 씰 캡(219)이 설치된다. 씰 캡(219)의 상면에는 매니폴드(209)의 하단과 당접(當接)하는 씰 부재로서의 O링(220)이 설치된다. 씰 캡(219)의 처리실(201)과 반대측에는 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치된다. 회전 기구(267)의 회전축(255)은 씰 캡(219)을 관통하여 보트(217)에 접속되고, 보트(217)를 회전시키는 것에 의해 웨이퍼(200)를 회전시키도록 구성된다. 씰 캡(219)은 반응관(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성된다. 보트 엘리베이터(115)는 씰 캡(219)을 승강시키는 것에 의해 보트(217)를 처리실(201) 내외로 반입 및 반출하는 것이 가능하도록 구성된다. 보트 엘리베이터(115)는 보트(217), 즉 웨이퍼(200)를 처리실(201) 내외로 반송하는 반송 장치(반송 기구)로서 구성된다. 또한 매니폴드(209)의 하방에는 보트 엘리베이터(115)에 의해 씰 캡(219)을 강하시키는 동안, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 개체로서의 셔터(219s)가 설치된다. 셔터(219s)의 상면에는 매니폴드(209)의 하단과 당접하는 씰 부재로서의 O링(220c)이 설치된다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는 복수 매, 예컨대 25매 내지 200매의 웨이퍼(200)를 수평 자세로 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜서 다단으로 지지하도록, 즉 간격을 두고 장전(배열, 재치)시키도록 구성된다. 보트(217)는 예컨대 석영이나 SiC 등의 내열성 재료로 이루어진다. 보트(217)의 하부에는 예컨대 석영이나 SiC 등의 내열성 재료로 이루어지는 도시되지 않는 단열판이 다단으로 지지된다.
기판 장전 영역으로서의 웨이퍼 장전 영역(600)은 보트(217) 상이며 웨이퍼(200)가 장전되는 영역으로서 구성된다. 보트(217)에 장전된 웨이퍼(200)에 대하여 처리를 수행한 경우, 보트(217)의 상하 양단부(兩端部) 근방과 중앙부에 탑재된 웨이퍼(200)에서 각각의 프로세스 성능에 차이가 발생하는 경우가 있다. 예컨대 성막 장치에서는 형성되는 막의 기판 면내에서의 막 두께 균일성이나 기판 면내 평균 막 두께(즉 기판 면간의 막 두께 균일성) 등의 차이가 발생하는 경우가 있다. 예컨대 사이드 더미 기판을 장전하지 않는 경우에는 보트(217)의 양단에 이재된 웨이퍼(200)는 중심부가 차가워지기 쉽고, 따라서 중심부의 막 두께가 저하하여 면내의 막 두께 균일성이 악화되는 경우가 있다. 소정의 면간 막 두께 균일성을 달성하기 위해서 이 양단부 근방에는 사이드 더미 기판으로서의 사이드 더미 웨이퍼(미도시)를 장전하고, 그 사이드 더미 웨이퍼보다 내측에 본래 처리를 수행하는 피처리 기판을 장전하는 경우가 있다. 사이드 더미 웨이퍼가 장전된 사이드 더미 웨이퍼 영역(미도시)은 웨이퍼 장전 영역(600)에 포함되지 않는다. 예컨대 115매의 웨이퍼(200)를 장전 가능한 보트(217)[즉 웨이퍼(200)를 장전하는 슬롯(미도시)이 115슬롯 설치된다고 할 수 있다.]에 상하 양단부의 한 쪽에 5매, 다른 한 쪽에 10매, 총 15매의 사이드 더미 웨이퍼를 장전하는 경우의 웨이퍼 장전 영역(600)의 총 슬롯 수는 100슬롯이 된다. 웨이퍼 장전 영역(600)에는 웨이퍼(200)로서 프로덕트 웨이퍼로서의 대 표면적 웨이퍼(601), 모니터 웨이퍼(602), 필 더미 웨이퍼(603) 등이 장전된다. 대 표면적 웨이퍼(601)가 장전되지 않은 슬롯에는 모니터 웨이퍼(602), 필 더미 웨이퍼(603)등이 장전되어도 좋고, 모두 장전하지 않고 빈 슬롯으로 해도 좋다.
반응관(203) 내에는 온도 검출기로서의 온도 센서(263)가 설치된다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)로의 통전 상태를 조정하는 것에 의해 처리실(201) 내의 온도가 원하는 온도 분포가 된다. 온도 센서(263)는 노즐(410, 420)과 마찬가지로 L자형으로 구성되고, 반응관(203)의 내벽을 따라 설치된다.
도 3에 도시하는 바와 같이 제어부(제어 수단)인 컨트롤러(121)는 CPU(121a)(Central Processing Unit), RAM(121b)(Random Access Memory), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성된다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스(121e)를 개재하여 CPU(121a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(121)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(122)가 접속된다.
기억 장치(121c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성된다. 기억 장치(121c) 내에는 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하도록 격납된다. 프로세스 레시피는 후술하는 성막 처리에서의 각 순서를 컨트롤러(121)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 부른다. 또한 프로세스 레시피를 단순히 레시피라고도 부른다. 본 명세서에서 프로그램이라는 단어를 사용한 경우는 프로세스 레시피 단체(單體)만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그것들의 조합을 포함하는 경우가 있다. RAM(121b)는 CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(121d)는 전술한 MFC(512, 522, 312, 322), 밸브(514, 524, 314, 324), 압력 센서(245), APC 밸브(243), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속된다.
CPU(121a)는 기억 장치(121c)로부터 제어 프로그램을 판독하여 실행하는 것과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(121c)로부터 레시피를 판독하도록 구성된다. CPU(121a)는 판독한 레시피의 내용을 따르도록 MFC(512, 522, 312, 322)에 의한 각종 가스의 유량 조정 동작, 밸브(514, 524, 314, 324)의 개폐 동작, APC 밸브(243)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(243)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성된다.
컨트롤러(121)는 외부 기억 장치(123)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광(光) 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리]에 격납된 전술한 프로그램을 컴퓨터에 인스톨하는 것에 의해 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여 단순히 기록 매체라고도 부른다. 본 명세서에서 기록 매체라는 단어를 사용한 경우는 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그것들의 양방을 포함하는 경우가 있다. 또한 컴퓨터로의 프로그램의 제공은 외부 기억 장치(123)를 이용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 이용하여 수행해도 좋다.
(3) 기판 장전
계속해서 웨이퍼 장전 영역(600)에 대한 웨이퍼(200)의 분산 장전에 대해서 설명한다.
본 명세서에서 분산 장전이란 복수 매로 구성되는 대 표면적 웨이퍼(601)[대 표면적 웨이퍼(601)군]를 보트(217)에 장전할 때, 그 대 표면적 웨이퍼(601)군을 모두 슬롯에 연속적으로 배치하는 것이 아니라, 대 표면적 웨이퍼(601) 사이에 적어도 1슬롯 이상, 대 표면적 웨이퍼(601)가 장전되지 않는 슬롯을 의도적으로 설치하고, 대 표면적 웨이퍼(601)군을 분할하고, 적어도 2분할 이상으로 대 표면적 웨이퍼(601)의 장전 슬롯을 분할하여 장전하는 행위를 말한다. 분할된 각각의 대 표면적 웨이퍼(600)의 군을 대 표면적 웨이퍼(601) 분군(分群)이라고 부른다. 또한 대 표면적 웨이퍼(601) 분군은 장전 슬롯에 연속적으로 장전되어도 좋다. 또한 대 표면적 웨이퍼(601) 분군의 하한 매수는 1매이어도 좋다.
본 발명에서는 X매(X≥3)의 웨이퍼 장전 영역(600)을 가지는 뱃치 처리 장치에 X매 미만의 대 표면적 웨이퍼(601)를 장전하여 처리하는 경우에 대 표면적 웨이퍼(601)를 웨이퍼 장전 영역(600)에 걸쳐서 분산 장전시킨다. 이에 의해 웨이퍼 장전 영역(600)의 각 슬롯에서의 대 표면적 웨이퍼(600)의 장전 밀도를 나타내는 대 표면적 기판 밀도(LAD: Larger Area wafer Density)의 분포를 평탄화하여 면간 막 두께 균일성을 향상시킨다. 대 표면적 기판 밀도 분포 LAD의 웨이퍼 장전 영역(600) 사이에서의 균일성을 나타내는 값을 대 표면적 기판 밀도 분포의 균일성(ULAD: Uniformity of Larger Area wafer Density)으로 한다. 이때 25≤X≤200에서는 각 슬롯의 인접 직근(直近) 10슬롯 및 상기 슬롯을 포함하는 총 11슬롯의 평균값, 11≤X≤24에서는 각 슬롯의 인접 직근 4슬롯 및 상기 슬롯을 포함하는 총 5슬롯의 평균값, 5≤X≤10에서는 각 슬롯의 인접 직근 2슬롯 및 상기 슬롯을 포함하는 총 3슬롯의 평균값의 각각으로부터 산출된 ULAD의 값이 분할 장전하지 않는 경우와 비교해서 작은 값이 되도록 분산 장전시킨다. 이에 의해 웨이퍼 장전 영역(600) 사이의 LAD 분포를 보다 평탄하게 하는 것이 가능해진다.
본 명세서에서의 LAD의 계산식을 이하에 나타낸다. 각 슬롯의 슬롯 번호를 n으로 하고, 웨이퍼 장전 영역(600)의 총 슬롯 수를 X로 하고, 보트(217)의 웨이퍼 장전 영역(600)의 최하부의 슬롯 번호를 n=1로 하여 슬롯(1)이라고 부르고, 최상부의 슬롯 번호를 n=X로 하여 슬롯(X)이라고 부른다. X는 보트(217)에서의 웨이퍼(200)의 최대 장전(재치) 매수이기도 하다. 또한 각 슬롯에 대 표면적 웨이퍼(601)가 존재하는 판정 수를 LAn으로 한다. LAn은 1 또는 0이며, 상기 슬롯에 대 표면적 웨이퍼(601)가 존재하는 경우에는 1, 상기 슬롯에 대 표면적 웨이퍼(601)가 존재하지 않는 경우에는 0이 된다.
<25≤X≤200의 경우>
25≤X≤200에서는 n=1~6일 때, 식 1과 같이 슬롯(1) 내지 슬롯(11)의 평균값으로 나타내어진다.
[식 1]
LADn=(LA1+LA2+LA3+LA4+LA5+LA6+LA7+LA8+LA9+LA10+LA11)/11
n=7~(X-6)일 때는 식 2와 같이 슬롯(n-5) 내지 슬롯(n+5)의 11슬롯에서의 단순 이동 평균값으로 나타내어진다.
[식 2]
LADn=(LAn-5+LAn-4+LAn-3+LAn-2+LAn-1+LAn+LAn+1+LAn+2+LAn+3+LAn+4+LAn+5)/11
n=(X-5)~X일 때는 식 3과 같이 슬롯(X-10) 내지 슬롯(X)의 평균값으로 나타내어진다.
[식 3]
LADn=(LAX-10+LAX-9+LAX-8+LAX-7+LAX-6+LAX-5+LAX-4+LAX-3+LAX-2+LAX-1+ LAX)/11
<11≤X≤24의 경우>
11≤X≤24에서는 n=1~3일 때 식 4와 같이 슬롯(1) 내지 슬롯(5)의 평균값으로 나타내어진다.
[식 4]
LADn=(LA1+LA2+LA3+LA4+LA5)/5
n=4~(X-3)일 때는 식 5와 같이 슬롯(n-2) 내지 슬롯(n+2)의 5슬롯의 단순 이동 평균값으로 나타내어진다.
[식 5]
LADn=(LAn-2+LAn-1+LAn+LAn+1+LAn+2)/5
n=(X-2)~X일 때는 식 6과 같이 슬롯(X-4) 내지 슬롯(X)의 평균값으로 나타내어진다.
[식 6]
LADn=(LAX-4+LAX-3+LAX-2+LAX-1+LAX)/5
<5≤X≤10의 경우>
5≤X≤10에서는 n=1~2일 때, 식 7과 같이 슬롯(1) 내지 슬롯(3)의 평균값으로 나타내어진다.
[식 7]
LADn=(LA1+LA2+LA3)/3
n=3~(X-2)일 때는 식 8과 같이 슬롯(n-1) 내지 슬롯(n+1)의 3슬롯의 단순 이동 평균값으로 나타내어진다.
[식 8]
LADn=(LAn-1+LAn+LAn+1)/3
n=(X-1)~X일 때는 식 9와 같이 슬롯(X-2) 내지 슬롯(X)의 평균값으로 나타내어진다.
[식 9]
LADn=(LAX-2+LAX-1+LAX)/3
또한 본 명세서에서의 대 표면적 기판 밀도 분포의 균일성 ULAD의 계산 방법을 식 10으로 나타낸다.
[식 10]
ULAD=[(LADmax-LADmin)/LADave]×100[%]
여기서 LADmax는 웨이퍼 장전 영역(600) 사이에서의 대 표면적 기판 밀도의 최대값이다. LADmin은 웨이퍼 장전 영역(600) 사이에서의 대 표면적 기판 밀도의 최소값이다. LADave는 웨이퍼 장전 영역(600) 사이에서의 대 표면적 기판 밀도의 평균값이다.
즉 본 발명에서는 기판의 최대 재치 매수가 X매(X≥3)인 (슬롯 수=X)의 경우, 기판의 반경r에 대하여 기판의 상면의 표면적이 3πr2 이상이 되도록 패턴이 상면에 형성된 대 표면적 기판을 기판 지지구에 Y매(Y<X) 탑재할 때, 대 표면적 기판의 최대 연속 재치 매수가 Z매(Z<Y)가 되도록 분산하여 재치하고, (a) 25≤X≤200에서는 각 슬롯 및 각 슬롯의 인접하는 10슬롯의 총 11슬롯으로 계산되는 대 표면적 기판 밀도 평균값의 기판 장전 영역 균일성의 값(즉 ULAD이며, 기판 장전 영역에서의 대 표면적 기판의 밀도 평균값의 균일성의 값)과, (b) 11≤X≤24에서는 각 슬롯 및 각 슬롯의 인접하는 4슬롯의 총 5슬롯으로 계산되는 대 표면적 기판 밀도 평균값의 기판 장전 영역 균일성의 값과, (c) 5≤X≤10에서는 각 슬롯 및 각 슬롯의 인접하는 2슬롯의 총 3슬롯으로 계산되는 대 표면적 기판 밀도 평균값의 기판 장전 영역 균일성의 값이 Z=Y로 한 경우에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 균일성의 값보다 작아지도록 X의 값을 조정한다.
다음으로 본 발명의 구체적인 실시예에 대해서 설명한다. 우선 대 표면적 웨이퍼(601)의 분산 장전에 의한 웨이퍼 장전 영역(600)의 대 표면적 웨이퍼(601)의 면간 막 두께 균일성을 향상시키는 경우에 대해서 설명한다. 100매의 웨이퍼 장전 영역(600)(즉 100슬롯)을 가지는 뱃치 처리 장치에 대 표면적 웨이퍼(601)를 장전하지 않는 경우의 기판 장전 패턴 1을 도 4에 도시한다. 또한 100매의 웨이퍼 장전 영역(600)을 가지는 뱃치 처리 장치에 24매의 대 표면적 웨이퍼(601)를 장전한 경우의 기판 장전 패턴 2를 도 5에 도시하고, 기판 장전 패턴 3을 도 6에 도시한다. 도 5는 보트(217)에 상단 정렬로 24매의 대 표면적 웨이퍼(601)를 연속 장전한 종래 기술의 일 형태를 도시한다. 도 6은 웨이퍼 장전 영역(600) 사이의 대 표면적 기판 밀도 분포의 균일성 ULAD의 값이 도 5의 기판 장전 패턴 2에서의 값보다 작아지도록 24매의 대 표면적 웨이퍼(601)를 분산 장전한 일례를 도시한다.
도 4, 도 5, 도 6의 장전 패턴 1, 패턴 2, 패턴 3 모두, 웨이퍼 장전 영역(600) 사이의 막 두께 분포(면간 막 두께 분포)를 모니터하기 위해서 슬롯1, 슬롯25, 슬롯50, 슬롯75, 슬롯100에 모니터 웨이퍼(602)를 삽입한다. 또한 도 4, 도 5, 도 6에 도시한 기판 장전 패턴 1, 패턴 2, 패턴 3의 성막 결과의 비교를 도 7, 도 8에 도시한다. 대 표면적 웨이퍼(601)를 장전하지 않는 경우(도 4의 경우)와 비교하여 보트(217)에 상단 정렬로 24매를 연속 장전한 경우(도 5의 경우)에는 대 표면적 웨이퍼(601)가 장전된 영역의 주변이며, 특히 슬롯75에 장전된 모니터 웨이퍼(602)의 막 두께가 다른 슬롯에 장전된 모니터 웨이퍼(602)의 막 두께보다 저하된다. 즉 기판 간의 로딩 이펙트가 현저하게 나타난다. 한편, 분산 장전한 경우(도 6의 경우)에는 웨이퍼 장전 영역(600) 사이에서 대 표면적 웨이퍼(601)에 의한 국소적인 막 두께 감소가 보이지 않고, 양호한 웨이퍼 장전 영역(600) 사이의 막 두께 균일성을 유지할 수 있다.
장전하는 대 표면적 웨이퍼(601)의 매수에 따라서는 분산 장전할 때 완전히 안분하지 못해 단수가 발생하는 경우가 있지만, 본 발명에서는 분산 장전이 완전 안분 장전일 필요는 없으며, 대 표면적 웨이퍼(601)를 분산 장전하지 않는 경우와 비교하여 ULAD가 작아지는 범위에서 최대한 균등하게 분산 장전하면 그 ULAD에 따른 효과를 얻을 수 있다.
도 9는 기판 반송 기구(미도시)가 1매 반송과 5매 일괄 반송을 바람직하게 선택하여 구분해서 사용하는 기능을 구비하는 경우에 반송 시간 단축을 고려하여 5매 일괄 반송으로 기판이 반송되는 횟수가 최대한 많아지도록 5매 한 쌍을 기본 유닛으로 하여 5매를 일괄 반송시키고, 단수는 1매 반송으로 장전하고, 웨이퍼 장전 영역(600) 사이의 대 표면적 기판 밀도 분포가 분산 장전하지 않는 경우보다 평탄해지도록 19매의 대 표면적 웨이퍼(601)를 분산 장전한 경우의 일례로서 기판 장전 패턴 4를 도시한 도면이다. 기판 장전 패턴 4에서는 대 표면적 웨이퍼(601) 분군을 2매의 모니터 웨이퍼(602)의 중앙 부근에 장전한다. 또한 도 10은 보트에 상단 정렬로 19매의 대 표면적 웨이퍼(601)를 연속 장전한 종래 기술의 일례로서 기판 장전 패턴 5를 도시한 도면이다. 또한 도 11, 도 12에 기판 장전 패턴 4, 패턴 5의 성막 결과의 비교를 도시한다.
도 9의 기판 장전 패턴 4에서는 5매+5매+5매+4매의 총 19매가 분산 장전되지만, 이 경우에도 보트에 상단 정렬로 19매의 대 표면적 웨이퍼(601)를 연속 장전한 도 10의 기판 장전 패턴 5의 경우와 비교하여, 국소적인 막 두께 감소가 발생하지 않고, 양호한 웨이퍼 장전 영역(600) 사이의 막 두께 균일성을 달성할 수 있다.
다음으로 대 표면적 웨이퍼(601) 분군에 포함되는 대 표면적 웨이퍼(601)의 매수를 바꿔서 막 두께 분포에 미치는 영향을 조사한 결과에 대해서 설명한다. 대 표면적 웨이퍼(601) 사이에 모니터 웨이퍼(602)를 삽입하여, 대 표면적 웨이퍼(601) 분군에 포함되는 대 표면적 웨이퍼(601)의 매수와, 대 표면적 웨이퍼(601) 분군 사이에서의 막 두께 분포의 관계를 조사했다. 도 13은 100매의 웨이퍼 장전 영역(600)(100슬롯)을 가지는 뱃치 처리 장치에 8매의 대 표면적 웨이퍼(601)를 장전하고, 그 직상, 중앙부, 직하에 모니터 웨이퍼(602)를 장전한 경우의 기판 장전 패턴 6을 도시한다. 또한 도 14에 기판 장전 패턴 5와 마찬가지의 뱃치 처리 장치에 4매의 대 표면적 웨이퍼(601)를 장전하고, 그 직상, 중앙부, 직하에 모니터 웨이퍼(602)를 장전한 경우의 기판 장전 패턴 7을 도시한다. 또한 도 13, 도 14에 도시한 기판 장전 패턴 6, 패턴 7의 성막 결과의 비교를 도 15, 도 16에 도시한다.
도 15로부터 1개의 대 표면적 웨이퍼(601) 분군에 포함되는 대 표면적 웨이퍼(601)의 매수가 4매인 기판 장전 패턴 7에서는 8매인 기판 장전 패턴 6과 비교하여 중앙부에 장전된 모니터 웨이퍼(602)의 막 두께와, 직상 및 직하에 장전된 모니터 웨이퍼(602)의 막 두께의 차이를 작게 할 수 있다는 것을 알 수 있다. 즉 대 표면적 웨이퍼(601)군의 단부와 비교한 경우에서의 중앙부의 막 두께 감소량을 적게 할 수 있음을 의미한다. 분산 장전할 때 대 표면적 웨이퍼(601) 분군 간의 막 두께 균일성을 향상시키기 위해서는 장전 가능 슬롯 수를 초과하지 않는 범위에서 1개의 대 표면적 웨이퍼(601) 분군에 포함되는 대 표면적 웨이퍼(601)의 매수를 보다 적게 하고, 대 표면적 웨이퍼(601)군의 분할수를 보다 많게 하는 것이 바람직하다고 할 수 있다.
전술한 바와 같이 반송 시간 단축과 ULAD 향상은 트레이드오프의 관계가 되는 경우가 있다. 반송 시간 단축을 우선시키는 경우에는 대 표면적 웨이퍼(601) 분군 내의 막 두께 면간 균일성 및 웨이퍼 장전 영역(600) 사이의 ULAD를 다소 희생한 배치를 취하는 경우도 있다. 이들의 균일성과 반송 시간 단축의 균형은 어느 것을 우선할지에 따라 적절히 조절하는 것이 가능하다. 어쨌든 대 표면적 웨이퍼(601)를 분산 장전하지 않는 경우와 비교해 ULAD가 작아지는 범위에서 분산 장전하면 그 ULAD에 따른 본 발명의 효과를 얻을 수 있다.
다음으로 각 모니터 웨이퍼(602)와 대 표면적 웨이퍼(601) 사이의 거리의 영향에 대해서 설명한다. 도 17은 모니터 웨이퍼(602)의 직하에 대 표면적 웨이퍼(601)를 장전한 경우의 기판 장전 패턴 8을 도시하는 도면이다. 도 18은 모니터 웨이퍼(602)의 직상에 대 표면적 웨이퍼(601)를 장전한 경우의 기판 장전 패턴 9를 도시하는 도면이다. 도 9에 도시하는 모니터 웨이퍼(602) 사이 중앙부에 대 표면적 웨이퍼(601)를 장전한 경우의 기판 장전 패턴 4, 도 4에 도시하는 대 표면적 웨이퍼(601)를 장전하지 않는 경우의 기판 장전 패턴 1의 성막 결과와 함께, 도 17, 도 18의 성막 결과의 비교를 도 19에 도시한다.
기판 장전 패턴 8과 같이 모니터 웨이퍼(602)의 직하에 대 표면적 웨이퍼(601)를 장전한 경우, 슬롯1의 모니터 웨이퍼(602)와 대 표면적 웨이퍼(601) 사이의 거리는 슬롯100, 슬롯75, 슬롯50, 슬롯25의 모니터 웨이퍼(602)와 대 표면적 웨이퍼(601) 사이의 거리보다 길어진다. 그렇기 때문에 슬롯1의 모니터 웨이퍼(602)에서 대 표면적 웨이퍼(601)가 존재하는 것에 기인해서 발생하는 모니터 웨이퍼(602) 상의 막 두께가 감소하는 비율이 우선적으로 작아질 것으로 생각된다. 즉 모니터 웨이퍼(602) 상의 막 두께 감소량이 작아진다. 그 결과, 슬롯1의 모니터 웨이퍼(602)에 형성되는 막은 다른 슬롯의 모니터 웨이퍼(602) 상에 형성되는 막보다 두꺼워져, 대 표면적 웨이퍼(601)를 장전하지 않는 경우에 형성되는 막의 막 두께와의 차분(差分)이 다른 슬롯과 비교해서 작아지는 것을 알 수 있다.
또한 기판 장전 패턴 9와 같이, 모니터 웨이퍼(602)의 직상에 대 표면적 웨이퍼(601)를 장전한 경우, 슬롯100의 모니터 웨이퍼(602)와 대 표면적 웨이퍼(601) 사이의 거리는 슬롯75, 슬롯50, 슬롯25, 슬롯1의 모니터 웨이퍼(602)와 대 표면적 웨이퍼(601) 사이의 거리보다 길어진다. 그렇기 때문에 슬롯100의 모니터 웨이퍼(602)에서 대 표면적 웨이퍼(601)가 존재하는 것에 기인하여 발생하는 모니터 웨이퍼(602) 상의 막 두께가 감소하는 비율이 우선적으로 작아질 것으로 생각된다. 그 결과, 슬롯100의 모니터 웨이퍼(602)에 형성되는 막은 다른 슬롯의 모니터 웨이퍼(602) 상에 형성되는 막보다 두꺼워져, 대 표면적 웨이퍼(601)를 장전하지 않는 경우에 형성되는 막의 막 두께와의 차분이 다른 슬롯과 비교해서 작아지는 것을 알 수 있다.
하지만 모니터 웨이퍼(602)의 막 두께에서 웨이퍼 장전 영역(600) 사이의 막 두께 면간 균일성을 산출하는 경우, 각 모니터 웨이퍼(602)와 대 표면적 웨이퍼(601) 사이의 거리가 통일되지 않은(일정하지 않은) 경우, 이 균일성의 수치에 편차가 발생하기 때문에 막 두께 면간 균일성의 사정, 관리가 곤란해지는 경우가 있다.
한편, 기판 장전 패턴 4와 같이 모니터 웨이퍼(602) 사이의 중앙부에 대 표면적 웨이퍼(601)를 장전하고, 각 슬롯의 모니터 웨이퍼(602)와 대 표면적 웨이퍼(601) 사이의 거리를 거의 균등하게 한 경우, 각 슬롯의 모니터 웨이퍼(602)의 막 두께 감소량이 거의 균등해지는 것을 알 수 있다. 그 결과, 기판 장전 패턴 4에서 모니터 웨이퍼(602)에 형성된 막의 막 두께와, 기판 장전 패턴 1과 같이 대 표면적 웨이퍼(601)를 장전하지 않는 경우에 모니터 웨이퍼(602)에 형성되는 막의 막 두께와의 차분이 각 슬롯에서 거의 균등해지고, 대 표면적 웨이퍼(601)를 장전하지 않는 경우의 웨이퍼 장전 영역(600) 기판 간 막 두께 분포와 근사한 막 두께 분포가 되고, 막 두께 면간 균일성의 사정, 관리가 용이해진다. 그렇기 때문에 복수 매의 모니터 웨이퍼(602)를 웨이퍼 장전 영역(600)에 삽입하는 경우, 각 모니터 웨이퍼(602)와 대 표면적 웨이퍼(601) 사이의 거리는 일정하게 유지하는 것이 바람직하다고 할 수 있다.
도 20에 분산 장전하지 않는 경우의 ULAD와 장전 매수의 관계를 도시한다. 여기서는 25≤X≤200의 경우에서 대 표면적 웨이퍼(601)를 상단 정렬로 하나로 모아서 장전한 경우의 ULAD의 값을 도시한다. 각각의 웨이퍼 장전 영역(600)의 매수X에 따라 산출되는 ULAD보다 낮은 ULAD가 되도록 분산 장전하는 것에 의해 본 발명의 효과가 얻어진다.
도 21에 X=100의 경우에서 다양한 일반적인 분산 장전했을 때의 ULAD를 도시한다. 「상단 정렬 장전」은 분산 장전하지 않고 상단 정렬 장전한 경우다.
「분산 장전(5매 반송 우선)-1」 「분산 장전(5매 반송 우선)-2」은 대 표면적 웨이퍼(601)와 필 더미 웨이퍼(603)를 동시에 5매 반송하는 경우이며, 이하의 순서로 대 표면적 웨이퍼(601)를 분산 장전한 경우다. 대 표면적 웨이퍼(601)의 장전 매수P를 P=90로 했을 때, 필 더미 웨이퍼(603)의 매수FD는 FD=10이 된다. 대 표면적 웨이퍼(601)를 5매 1세트로 하면 대 표면적 웨이퍼(601)는 18세트, 필 더미 웨이퍼(603)를 5매 1세트로 하면 필 더미 웨이퍼(603)는 2세트가 된다. 필 더미 웨이퍼(603)의 1회 반송으로 장전되는 슬롯(1회의 반송 매수와 같은 수)과 대 표면적 웨이퍼(601)의 1회 반송으로 장전되는 슬롯(1회의 반송 매수와 같은 수)을 합친 것을 기본 유닛으로 한다. P=90의 경우, 기본 유닛은 2세트 있고, 16세트가 부족하다. 이때 웨이퍼 장전 영역(600)의 상부부터 순서대로 각 기본 유닛으로부터 1세트씩 부족분의 필 더미 웨이퍼(603)를 빼내서 각 기본 유닛을 분산 장전해 나간다. 각 기본 유닛 내에서 대 표면적 웨이퍼(601)를 상단 정렬로 장전한 경우가 「분산 장전(5매 반송 우선)-1」, 대 표면적 웨이퍼(601)를 하단 정렬로 장전한 경우가 「분산 장전(5매 반송 우선)-2」이다.
「분산 장전(ULAD 우선)-1」, 「분산 장전(ULAD 우선)-2」, 「분산 장전(ULAD 우선)-3」은 ULAD의 향상을 우선하여 1회의 반송 매수를 규정하지 않는 경우이며, 이하의 순서로 대 표면적 웨이퍼(601)를 분산 장전한 경우다. 대 표면적 웨이퍼(601)의 장전 매수P를 P=90으로 했을 때, 필 더미 웨이퍼(603)의 매수FD는 FD=10이 된다. (Z/FD)=9.0이며, 1매의 필 더미 웨이퍼(603)와 9매의 대 표면적 웨이퍼(601)를 기본 유닛으로 한다. P=90의 경우 기본 세트는 10세트이며, 부족분이 없다. 만약 P=85 등 부족분이 있는 경우에는 웨이퍼 장전 영역(600)의 하부부터 순서대로 각 기본 유닛으로부터 1매씩 부족분의 대 표면적 웨이퍼(601)를 빼내서 분산 장전한다. 각 기본 유닛 내에서 대 표면적 웨이퍼(601)를 상단에 정렬한 경우가 「분산 장전(ULAD 우선)-1」, 각 기본 유닛 내에서 대 표면적 웨이퍼(601)를 하단에 정렬한 경우가 「분산 장전(ULAD 우선)-2」, 각 기본 유닛 내에서 대 표면적 웨이퍼(601)를 중앙에 정렬한 경우가 「분산 장전(ULAD 우선)-3」이다.
어느 분산 장전 방법에서도 분산 장전하지 않는 경우와 비교해 낮은 ULAD가 얻어진다.
다음으로 대 표면적 웨이퍼(601)를 장전함에 따라 면간의 평균 막 두께가 감소하는 비율을 자동 보정하여 원하는 막 두께를 형성하는 방법에 대해서 설명한다. 예컨대 자동 보정하는 것에 의해 뱃치 간에서 웨이퍼 장전 영역(600)에 장전된 대 표면적 웨이퍼(601)의 총 표면적이 변해도 일정한 막 두께의 막을 형성하는 것이 가능해진다.
도 8은 웨이퍼 장전 영역(600) 사이의 막 두께 분포를 규격화 막 두께에서 표현한 도면이며, 대 표면적 웨이퍼(601)를 장전한 경우, 가령 분산 장전해도 대 표면적 웨이퍼(601)를 장전하지 않는 경우와 비교하여 웨이퍼 장전 영역(600) 사이에 걸쳐서 전체적으로 막 두께가 감소한다. 대 표면적 웨이퍼(601)의 1매당의 표면적이 클수록 이 막 두께 감소량은 커진다. 또한 대 표면적 웨이퍼(601)의 장전 매수가 많을수록 이 막 두께 감소량은 커진다. 즉 대 표면적 웨이퍼(601)의 총 표면적이 클수록 이 막 두께 감소량은 커진다고 할 수 있다. 따라서 이 대 표면적 웨이퍼(601)의 총 표면적과 막 두께 감소량의 관계를 미리 파악해두고, 복수의 처리 가스를 교호 공급하는 사이클 수를 보정하는 것에 의해 피처리 기판 상에 원하는 막 두께를 형성하는 것이 가능해진다. 즉 뱃치 간에서 대 표면적 웨이퍼(601)의 총 표면적이 변해도 그 영향을 받지 않고 피처리 기판 상에 일정 막 두께의 막을 형성하는 것이 가능해진다.
구체적으로는 대 표면적 웨이퍼(601)에서의 1매당의 표면적×매수=총 표면적의 값과, 막 두께 감소량의 관계를 파악해두는 것과 함께, 원하는 막 두께를 형성하는 데 필요한 추가 사이클 수를 파악해두고, 대 표면적 웨이퍼(601)의 총 표면적과 추가 보정 사이클 수의 상관 테이블을 작성한다. 처리를 시작할 때 대 표면적 웨이퍼(601)에서의 1매당의 표면적을 미리 컨트롤러(121)에 입출력 장치(122)로부터 입력하고, 또한 대 표면적 웨이퍼(601)의 장전 매수를 컨트롤러(121)가 자동 인식하는 것에 의해 자동적으로 대 표면적 웨이퍼(601)의 총 표면적이 산출되고, 또한 적절한 추가 보정 사이클 수를 상기 상관 테이블로부터 자동적으로 판독하여 성막 사이클 수를 결정하는 기능을 컨트롤러(121)에 구비시키는 것에 의해 대 표면적 웨이퍼(601)의 총 표면적에 영향을 받지 않고 피처리 기판에 원하는 막 두께를 형성하는 것이 가능해진다.
이 추가 보정 사이클 수의 상관 테이블을 대 표면적 웨이퍼(601)의 매수와 막 두께 감소량의 관계만으로 작성하고, 그것을 1매당의 표면적마다 준비해도 좋다. 그 경우, 처리를 시작할 때 처리하는 대 표면적 웨이퍼(601)의 1매당의 표면적에 따라, 대응하는 추가 보정 사이클 수의 상관 테이블을 컨트롤러(121)에 입출력 장치(122)로부터 지정하고(레시피를 지정하는 것과 마찬가지로), 대 표면적 웨이퍼(601)의 매수는 컨트롤러(121)에 자동 인식시키는 것에 의해서도 상기와 마찬가지의 효과를 얻을 수 있다.
(3) 성막 처리
전술한 기판 처리 장치(10)를 이용하여 반도체 장치(디바이스)의 제조 공정의 일 공정으로서 기판 상에 막을 형성하는 시퀀스예에 대해서 도 23을 이용하여 설명한다. 이하의 설명에서 기판 처리 장치를 구성하는 각(各) 부(部)의 동작은 컨트롤러(121)에 의해 제어된다.
본 명세서에서 「웨이퍼」라는 용어는 「웨이퍼 그 자체」를 의미하는 경우나, 「웨이퍼와 그 표면에 형성된 소정의 층, 막 등과의 적층체(집합체)」를 의미하는 경우(즉 표면에 형성된 소정의 층, 막 등을 포함시켜서 웨이퍼라고 부르는 경우)가 있다. 또한 본 명세서에서 「웨이퍼의 표면」이라는 용어는 「웨이퍼 그 자체의 표면(노출면)」을 의미하는 경우나, 「웨이퍼 상에 형성된 소정의 층, 막 등의 표면, 즉 적층체로서의 웨이퍼의 최표면(最表面)」을 의미하는 경우가 있다.
따라서 본 명세서에서 「웨이퍼에 대하여 소정의 가스를 공급한다」라고 기재한 경우는 「웨이퍼 그 자체의 표면(노출면)에 대하여 소정의 가스를 직접 공급한다」라는 것을 의미하는 경우나, 「웨이퍼 상에 형성되는 층이나 막 등의 패턴에 대하여, 즉 적층체로서의 웨이퍼의 최표면에 대하여 소정의 가스를 공급한다」라는 것을 의미하는 경우가 있다. 또한 본 명세서에서 「웨이퍼 상에 소정의 층(또는 막)을 형성한다」라고 기재한 경우는 「웨이퍼 그 자체의 표면(노출면) 상에 소정의 층(또는 막)을 직접 형성한다」라는 것을 의미하는 경우나, 「웨이퍼 상에 형성되는 층이나 막 등의 상, 즉 적층체로서의 웨이퍼의 최표면 상에 소정의 층(또는 막)을 형성한다」라는 것을 의미하는 경우가 있다.
또한 본 명세서에서 「웨이퍼」는 「기판」의 일례다. 이하, 본 실시 형태에 따른 반도체 장치의 제조 방법에 대해서 구체적으로 설명한다.
(웨이퍼 차지·보트 로드)
복수 매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시하는 바와 같이 복수 매의 웨이퍼(200)가 수용된 보트(217)는 보트 엘리베이터(115)에 의해 들어 올려져 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서 씰 캡(219)은 O링(220b)을 개재하여 매니폴드(209)의 하단을 밀봉한 상태가 된다.
(압력·온도 조정)
처리실(201) 내, 즉 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)이 되도록 진공 펌프(246)에 의해 진공 배기된다. 이때 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(243)가 피드백 제어된다(압력 조정). 진공 펌프(246)는 적어도 웨이퍼(200)에 대한 처리가 완료될 때까지의 동안은 상시 작동시킨 상태를 유지한다. 또한 처리실(201) 내가 원하는 온도가 되도록 히터(207)에 의해 가열된다. 이때 처리실(201) 내가 원하는 온도 분포가 되도록 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)로의 통전량이 피드백 제어된다(온도 조정). 히터(207)에 의한 처리실(201) 내의 가열은 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안은 계속해서 수행된다. 계속해서 회전 기구(267)에 의해 보트(217) 및 웨이퍼(200)의 회전을 시작한다. 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전은 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안은 계속해서 수행된다.
(성막 스텝)
그 후, 원료 가스 공급 스텝, 잔류 가스 제거 스텝, 반응 가스 공급 스텝, 잔류 가스 제거 스텝을 이 순서로 소정 횟수 수행한다.
〔원료 가스 공급 스텝〕
밸브(314)를 열고 가스 공급관(310)에 TiCl4 가스를 흘린다. TiCl4 가스는 MFC(312)에 의해 유량 조정되고, 노즐(410)에 개구하는 가스 공급공(410a)으로부터 웨이퍼(200)에 대하여 공급된다. 즉 웨이퍼(200)는 TiCl4 가스에 폭로된다. 가스 공급공(410a)으로부터 공급된 TiCl4 가스는 배기관(231)으로부터 배기된다. 이때 동시에 밸브(514)를 열고 가스 공급관(510) 내에 캐리어 가스로서 N2 가스를 흘린다. N2 가스는 MFC(512)에 의해 유량 조정되고, TiCl4 가스와 함께 노즐(410)의 가스 공급공(410a)으로부터 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
또한 노즐(420)로의 TiCl4 가스의 침입을 방지(역류를 방지)하기 위해서 밸브(524)를 열고 가스 공급관(520) 내에 N2 가스를 흘린다. N2 가스는 가스 공급관(520), 노즐(420)을 개재하여 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
이때 APC 밸브(243)를 적절히 조정하여 처리실(201) 내의 압력을 예컨대 1Pa 내지 1,330Pa, 바람직하게는 10Pa 내지 931Pa, 보다 바람직하게는 20Pa 내지 399Pa의 범위 내의 압력으로 한다. 1,330Pa보다 높으면 퍼지가 충분히 수행되지 않아 부생성물이 막에 취입(取入)되어 저항이 높아지는 경우가 있다. 1Pa보다 낮으면 TiCl4의 반응 속도를 얻지 못하는 경우가 있다. 또한 본 명세서에서는 수치의 범위로서 예컨대 1Pa 내지 1,000Pa라고 기재한 경우는 1Pa 이상 1,000Pa 이하를 의미한다. 즉 수치의 범위 내에는 1Pa 및 1,000Pa가 포함된다. 압력뿐만 아니라 유량, 시간, 온도 등 본 명세서에 기재되는 모든 수치에 대해서 마찬가지이다.
MFC(312)로 제어하는 TiCl4 가스의 공급 유량은 예컨대 0.01slm 내지 1.0slm, 바람직하게는 0.1slm 내지 0.7slm, 보다 바람직하게는 0.2slm 내지 0.5slm의 범위 내의 유량으로 한다. 1.0slm보다 많으면 배관 내에서 TiCl4 가스가 재액화하는 경우가 있고, 0.01slm 미만이면 스루풋이 악화되기 때문이다.
MFC(512)로 제어하는 N2 가스의 공급 유량은 노즐(410) 내의 총 유량이 예컨대 0.01slm 내지 50slm, 바람직하게는 0.1slm 내지 20slm, 보다 바람직하게는 0.2slm 내지 10slm의 범위 내의 유량이 되도록, 예컨대 0slm 내지 49slm, 바람직하게는 0slm 내지 19.3slm, 보다 바람직하게는 0slm 내지 9.5slm의 범위 내의 유량으로 한다. 총 유량이 50slm보다 많으면 가스 공급공(410a)에서 가스가 단열 팽창하여 재액화될 가능성이 있다. 원하는 스루풋에 대하여 TiCl4 가스의 공급 유량이 적은 경우에는 N2 가스의 공급 유량을 많이 흘리면 좋다. 또한 N2 가스를 흘리는 것에 의해 가스 공급공(410a)으로부터 공급되는 TiCl4 가스의 균일성 향상에도 효과가 있다.
TiCl4 가스를 웨이퍼(200)에 대하여 공급하는 시간은 예컨대 1초 내지 300초, 바람직하게 1초 내지 60초, 보다 바람직하게는 1초 내지 10초의 범위 내로 한다. 300초보다 길면 스루풋 악화, 운영비 증가가 되고, 1초보다 짧으면 성막에 필요한 폭로량을 얻지 못하는 경우가 있다.
히터(207)는 웨이퍼(200)의 온도가 예컨대 200℃ 내지 700℃, 바람직하게는 300℃ 내지 600℃, 보다 바람직하게는 380℃ 내지 525℃의 범위 내가 되도록 가열한다. 700℃보다 높으면 서멀 버짓이 허용 범위 외의 값이 되고, 200℃ 미만에서는 반응성이 낮아서 성막하지 못하는 경우가 있다.
전술한 조건 하에서 처리실(201) 내에 TiCl4 가스를 공급하는 것에 의해 웨이퍼(200)의 최표면 상에 Ti 함유층이 형성된다.
〔잔류 가스 제거 스텝〕
Ti 함유층이 형성된 후, 밸브(314)를 닫고 TiCl4 가스의 공급을 정지한다. 이때 APC 밸브(243)는 연 상태로 하여 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 미반응 또는 Ti 함유층 형성에 기여한 후의 TiCl4 가스를 처리실(201) 내로부터 배제한다. 밸브(514, 524)는 연 상태로 N2 가스의 처리실(201) 내로의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하고, 처리실(201) 내에 잔류하는 미반응 또는 Ti 함유층 형성으로 기여한 후의 TiCl4 가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
〔반응 가스 공급 스텝〕
처리실(201) 내의 잔류 가스를 제거한 후, 밸브(324)를 열고 가스 공급관(320) 내에 반응 가스인 NH3 가스를 흘린다. NH3 가스는 MFC(322)에 의해 유량 조정되고, 노즐(420)의 가스 공급공(420a)으로부터 처리실(201) 내의 웨이퍼(200)에 대하여 공급되고, 배기관(231)으로부터 배기된다. 즉 웨이퍼(200)는 NH3 가스에 폭로된다. 이때 밸브(524)를 열고 가스 공급관(520) 내에 N2 가스를 흘린다. N2 가스는 MFC(522)에 의해 유량 조정되어 NH3 가스와 함께 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때 노즐(410) 내로의 NH3 가스의 침입을 방지(역류를 방지)하기 위해서 밸브(514)를 열고 가스 공급관(510) 내에 N2 가스를 흘린다. N2 가스는 가스 공급관(510), 노즐(410)을 개재하여 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
이때 APC 밸브(243)를 적절히 조정하여 처리실(201) 내의 압력을 예컨대 1Pa 내지 13,300Pa, 바람직하게는 10Pa 내지 2,660Pa, 보다 바람직하게는 20Pa 내지 1,330Pa의 범위 내의 압력으로 한다. 13,300Pa보다 높으면 후술하는 잔류 가스 제거 스텝에 시간이 걸려 스루풋이 악화될 가능성이 있고, 1Pa보다 낮으면 성막에 필요한 폭로량을 얻지 못할 가능성이 있다.
MFC(322)로 제어하는 NH3 가스의 공급 유량은 예컨대 1slm 내지 50slm, 바람직하게는 3slm 내지 20slm, 보다 바람직하게는 5slm 내지 10slm의 범위 내의 유량으로 한다. 50slm보다 많으면 후술하는 잔류 가스 제거 스텝에 시간이 걸려 스루풋이 악화될 가능성이 있고, 1slm보다 적으면 성막에 필요한 폭로량을 얻지 못할 가능성이 있다.
MFC(522)로 제어하는 N2 가스의 공급 유량은 노즐(420) 내의 총 유량이 예컨대 1slm 내지 50slm, 바람직하게는 3slm 내지 20slm, 보다 바람직하게는 5slm 내지 10slm의 범위 내의 유량이 되도록, 예컨대 0slm 내지 49slm, 바람직하게는 0slm 내지 17slm, 보다 바람직하게는 0slm 내지 9.5slm의 범위 내의 유량으로 한다. 총 유량이 50slm보다 많으면 후술하는 잔류 가스 제거 스텝에 시간이 걸려 스루풋이 악화될 가능성이 있고, 1slm보다 적으면 성막에 필요한 폭로량을 얻지 못할 가능성이 있다.
NH3 가스를 웨이퍼(200)에 대하여 공급하는 시간은 예컨대 1초 내지 120초, 바람직하게 5초 내지 60초, 보다 바람직하게는 5초 내지 10초의 범위 내로 한다. 120초보다 길면 스루풋 악화, 운영비 증가가 되고, 1초보다 짧으면 성막에 필요한 폭로량을 얻지 못하는 경우가 있다. 그 외의 처리 조건은 전술한 원료 가스 공급 스텝과 마찬가지의 처리 조건으로 한다.
이때 처리실(201) 내에 흘리는 가스는 NH3 가스와 불활성 가스(N2 가스)만이다. NH3 가스는 원료 가스 공급 스텝에서 웨이퍼(200) 상에 형성된 Ti 함유층의 적어도 일부와 반응하여 Ti와 N을 포함하는 티타늄질화층(TiN층)이 형성된다. 즉 Ti 함유층은 TiN층으로 개질된다.
〔잔류 가스 제거 스텝〕
TiN층이 형성된 후, 밸브(324)를 닫고 NH3 가스의 공급을 정지한다. 그리고 원료 가스 공급 스텝 후의 잔류 가스 제거 스텝과 마찬가지의 처리 순서에 의해 처리실(201) 내에 잔류하는 미반응 또는 TiN층의 형성에 기여한 후의 NH3 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다.
〔소정 횟수 실시〕
전술한 원료 가스 공급 스텝, 잔류 가스 제거 스텝, 반응 가스 공급 스텝, 잔류 가스 공급 스텝을 순서대로 수행하는 사이클을 1회 이상(소정 횟수) 수행하는 것에 의해 웨이퍼(200) 상에 TiN막이 형성된다. 이 사이클의 횟수는 최종적으로 형성하는 TiN막에서 필요한 막 두께에 따라 적절히 선택되지만, 이 사이클은 복수 회 반복하는 것이 바람직하다. TiN막의 두께(막 두께)는 예컨대 0.5nm 내지 3μm, 바람직하게는 0.8nm 내지 2μm, 보다 바람직하게는 1nm 내지 1μm으로 한다. 3μm 이하로 하는 것에 의해 웨이퍼(200) 상에 형성된 TiN막(퇴적막)에 의한 보트(217)와 웨이퍼(200)의 고착을 방지할 수 있고, 0.5nm 이상으로 하는 것에 의해 성막 초기에 섬 형상[島狀]이 되어 형성되는 TiN끼리의 극간이 거의 없어져 연속 막을 형성하는 것이 가능해진다.
(애프터 퍼지·대기압 복귀)
성막 스텝이 종료되면 밸브(514, 524)를 열고 가스 공급관(310, 320)의 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. N2 가스는 퍼지 가스로서 작용하고, 처리실(201) 내에 잔류하는 가스나 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 N2 가스로 치환되고(N2 가스 치환), 처리실(201) 내의 압력은 상압으로 복귀된다(대기압 복귀).
(보트 언로드·웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 씰 캡(219)이 하강되어 매니폴드(209)의 하단이 개구되는 것과 함께, 처리 완료된 웨이퍼(200)가 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부에 반출(보트 언로드)된다. 보트 언로드 후는 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 O링(220c)을 개재하여 셔터(219s)에 의해 밀봉된다(셔터 클로즈). 처리 완료된 웨이퍼(200)는 반응관(203)의 외부로 반출된 후, 보트(217)에 의해 취출(取出)된다(웨이퍼 디스차지).
(4) 본 실시 형태에 따른 효과
전술한 실시 형태에 따르면, 이하에 나타내는 1개 또는 복수의 효과를 얻을 수 있다.
(a) 최대 장전 매수가 X매(X≥3)의 기판 장전 영역을 가지는 뱃치 처리 장치를 이용하여 X매 미만의 대 표면적 기판을 장전하여 처리할 때, 대 표면적 기판을 기판 장전 영역에 걸쳐서 분산 장전하는 것에 의해 기판 장전 영역 간에서의 대 표면적 기판의 밀도 분포를 평탄화하는 것이 가능해진다. 이에 의해 기판 면간 막 두께 균일성을 향상시키는 것이 가능해진다.
(b) X매(X≥3)의 기판 장전 영역을 가지는 뱃치 처리 장치를 이용하여 X매 미만의 대 표면적 기판을 장전하여 처리할 때, 25≤X≤200에서는 각 슬롯의 인접 직근 10슬롯 및 상기 슬롯을 포함하는 총 11슬롯의 평균값, 11≤X≤24에서는 각 슬롯의 인접 직근 4슬롯 및 상기 슬롯을 포함하는 총 5슬롯의 평균값, 5≤X≤10에서는 각 슬롯의 인접 직근 2슬롯 및 상기 슬롯을 포함하는 총 3슬롯의 평균값의 각각으로부터 산출된 대 표면적 기판 밀도 분포의 균일성의 값이 분할 장전하지 않는 경우와 비교해서 작은 값이 되도록 분산 장전시킨다. 이에 의해 기판 장전 영역 간의 대 표면적 기판 밀도 분포를 보다 평탄하게 하는 것이 가능해진다.
(c) 장전 가능 슬롯 수를 초과하지 않는 범위에서 대면적 기판군의 분할 수를 많게 하고, 즉 대 표면적 기판 분군의 매수를 적게 하는 것에 의해 대 표면적 기판 분군 내의 막 두께 면간 균일성을 향상시키는 것이 가능해진다.
(d) 대 표면적 기판 분군끼리의 거리(대 표면적 기판이 장전되지 않는 슬롯의 수)를 장전 가능 슬롯 수를 초과하지 않는 범위에서 길게(많게) 하는 것에 의해 기판 장전 영역 간의 대 표면적 기판 밀도 분포를 보다 평탄화하는 것이 가능해진다.
(e) 기판 반송 기구가 1매 반송과, 복수 매 예컨대 5매 일괄 반송의 양방(兩方)을 바람직하게 선택하여 구분해서 사용하는 기능을 구비하는 경우, 기판 장전 영역 사이의 대 표면적 기판 밀도 분포가 분산 장전하지 않는 경우보다 평탄해지는 범위에서 5매 일괄 반송을 최대한 다용할 수 있는 장전 패턴으로 하는 것에 의해 반송 시간을 단축하면서 기판 장전 영역 간의 막 두께 면간 균일성을 향상시키는 것이 가능해진다.
(f) 복수 매의 모니터 기판을 기판 장전 영역에 삽입하는 경우, 각 모니터 기판과 대 표면적 기판 사이의 거리를 일정하게 유지하는 것에 의해 각 모니터 기판의 대 표면적 기판의 거리에 기인하여 발생하는 막 두께 감소의 양이 면간에서 균등해지도록 조정할 수 있다. 이에 의해 각 모니터 기판을 이용한 기판 장전 영역 간의 막 두께 면간 균일성의 사정, 관리의 용이성을 향상시키는 것이 가능해진다.
(g) X매의 기판 장전 영역을 가지는 뱃치 처리 장치에 X매 미만의 대 표면적 기판을 장전하여 처리할 때, 대 표면적 기판의 1매당의 표면적을 미리 입력해두는 것에 의해 장전하는 대 표면적 기판의 표면적 및 매수의 적어도 어느 일방(一方)에 의해 변동하는 대 표면적 기판군의 총 표면적에 따라 성막 사이클 수를 자동으로 보정하는 것이 가능해진다. 이에 의해 뱃치 간에서 대 표면적 기판군의 총 표면적이 변해도 일정한 막 두께로 대 표면적 기판 상에 막을 형성하는 것이 가능해진다.
(h) 대 표면적 기판을 뱃치 처리 장치로 처리할 때, 대 표면적 기판의 1매당의 표면적 및 장전 매수의 적어도 어느 일방에 의한 영향을 저감하여 양호한 기판 장전 영역 간의 막 두께 균일성을 달성할 수 있다. 또한 피처리 기판에 원하는 막 두께를 형성하는 것이 가능해진다.
이상, 본 발명의 실시 형태에 대해서 구체적으로 설명했다. 하지만, 본 발명은 전술한 실시 형태에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 갖가지 변경이 가능하다.
예컨대 전술한 실시 형태에서는 Ti 함유 가스로서 TiCl4 가스를 이용하는 예에 대해서 설명했지만 이에 한정되지 않고, 예컨대 테트라키스디메틸아미노티타늄{TDMAT, Ti[N(CH3)2]4}, 테트라키스디에틸아미노티타늄{TDEAT, Ti[N(CH2CH3)2]4}, 4요오드화티타늄(TiI4) 등을 이용해도 좋다. N 함유 가스로서는 NH3 가스를 이용하는 예에 대해서 설명했지만 이에 한정되지 않고, 예컨대 N2, 아산화질소(NO), 산화질소(N2O) 등을 이용해도 좋다. 또한 질소를 함유하는 반응 가스로서 히드라진, 모노메틸히드라진, 디메틸히드라진, 트리메틸아민, 디메틸아민, 모노메틸아민, 트리에틸아민, 디에틸아민, 모노에틸아민 등도 적용 가능하다. 불활성 가스로서는 N2 가스를 이용하는 예에 대해서 설명했지만 이에 한정되지 않고, 예컨대 Ar 가스, He 가스, Ne 가스, Kr 가스, Xe 가스 등의 희가스를 이용해도 좋다.
또한 전술한 실시 형태에서는 기판 상에 TiN막을 형성하는 예에 대해서 설명했다. 하지만 본 발명은 이러한 형태에 한정되지 않는다. 또한 막을 구성하는 원소로서 천이 금속인 티타늄(Ti)을 예로 들었지만 이에 한정되지 않고, 지르코늄(Zr), 하프늄(Hf), 탄탈(Ta), 루테늄(Ru), 니오브(Nb), 몰리브덴(Mo), 텅스텐(W), 이트륨(Y), 란탄(La), 니켈(Ni) 등으로부터 선택해도 좋다. 또한 스트론튬(Sr), 실리콘(Si) 등의 천이 금속 이외의 금속 원소를 이용해도 좋다. 이들의 원소 중 적어도 하나를 포함하는 질화막, 탄질화막, 산화막, 산탄화막, 산질화막, 산탄질화막, 붕질화막, 붕탄질화막, 금속 원소 단체막 등에도 적용 가능하다.
전술한 실시 형태에서는 반응관(203)을 포함하는 일중관으로 구성되는 처리로에 대해서 설명했지만 이에 한정되지 않고, 이너 튜브와 아우터 튜브로 이루어지는 이중관 구조를 가지는 처리로를 이용하여 마찬가지의 성막 처리를 수행하는 경우에도 적용 가능하다. 이너 튜브 내에 처리 가스를 공급하는 노즐이 연재하고, 이너 튜브의 내벽이자 기판과 대향하는 위치에 배기구가 설치되기 때문에, 처리 가스는 보다 기판 상에 공급되기 쉬워져 기판 면내의 막 두께 균일성을 향상시키는 것이 가능해진다.
성막 처리에 이용되는 레시피(처리 순서나 처리 조건 등이 기재된 프로그램)는 처리 내용(형성, 또는 제거하는 막의 종류, 조성비, 막질, 막 두께, 처리 순서 처리 조건 등)에 따라 개별로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 개재하여 기억 장치(121c) 내에 격납해두는 것이 바람직하다. 그리고 처리를 시작할 때, CPU(121a)가 기억 장치(121c) 내에 격납된 복수의 레시피 중에서 처리 내용에 따라 적절한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해 1대(臺)의 기판 처리 장치로 다양한 막종, 조성비, 막질, 막 두께의 막을 재현성 좋게 형성할 수 있게 되고, 각각의 경우에 적절한 처리를 수행할 수 있다. 또한 오퍼레이터의 부담(처리 순서나 처리 조건 등의 입력 부담 등)을 저감할 수 있고, 조작 실수를 회피하면서 처리를 신속히 시작할 수 있다.
전술한 레시피는 새로 작성하는 경우에 한정되지 않고, 예컨대 기판 처리 장치에 이미 인스톨된 기존의 레시피를 변경하는 것에 의해 준비해도 좋다. 레시피를 변경하는 경우에는 변경 후의 레시피를 전기 통신 회선이나 상기 레시피를 기록한 기록 매체를 개재하여 기판 처리 장치에 인스톨해도 좋다. 또한 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여 기판 처리 장치에 이미 인스톨된 기존의 레시피를 직접 변경해도 좋다.
또한 전술한 실시 형태나 변형예 등은 적절히 조합해서 이용할 수 있다. 또한 이때의 처리 순서, 처리 조건은 전술한 실시 형태나 변형예 등의 처리 순서 처리 조건과 마찬가지로 할 수 있다.
121: 컨트롤러(제어부) 200: 웨이퍼(기판)
201: 처리실

Claims (8)

  1. 복수의 슬롯을 포함하는 기판 장전(裝塡) 영역을 구비하고, 복수의 기판을 상기 슬롯에 장전하여 지지하는 기판 지지구로서 상기 기판의 최대 장전 매수가 X매(X≥3)인 상기 기판 지지구에, 반경r에 대하여 상면의 표면적이 3πr2 이상이 되도록 패턴이 상면에 형성된 대(大) 표면적 기판을 상기 기판 지지구에 Y매(Y<X) 장전할 때 대 표면적 기판의 최대 연속 장전 매수가 Z매(Z<Y)가 되도록 분산하여 장전하는 것과 함께, (a) 25≤X≤200에서는 각 슬롯 및 각 슬롯의 인접하는 10슬롯의 총 11슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값과 (b) 11≤X≤24에서는 각 슬롯 및 각 슬롯의 인접하는 4슬롯의 총 5슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값과 (c) 5≤X≤10에서는 각 슬롯 및 각 슬롯의 인접하는 2슬롯의 총 3슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값이 각각 Z=Y로 한 경우에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값보다 작아지도록 Z의 값을 조정하여 상기 대 표면적 기판을 분산 장전하는 공정; 및
    상기 대 표면적 기판을 분산 장전한 기판 지지구를 처리실에 수용하여 상기 대 표면적 기판을 처리하는 공정;
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 대 표면적 기판을 처리하는 공정에서는, 상기 처리실에 복수의 처리 가스를 서로 혼합하지 않도록 공급하는 사이클을 소정 횟수 수행하여, 상기 대 표면적 기판의 표면에 소정의 막 두께의 막을 형성하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 대 표면적 기판을 처리하는 공정에서는, 상기 대 표면적 기판의 상면의 표면적의 값과 상기 대 표면적 기판의 장전 매수Y의 값의 곱으로 이루어지는 상기 기판 장전 영역에 장전되는 상기 대 표면적 기판의 총 표면적에 따라 상기 사이클의 수를 보정하는 것에 의해 상기 대 표면적 기판에 소정 막 두께의 막을 형성하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 대 표면적 기판이 장전되지 않은 X-Y개의 슬롯에 필 더미 기판 및 모니터 기판의 적어도 어느 하나를 장전하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 대 표면적 기판이 장전되지 않은 복수의 슬롯에 상기 대 표면적 기판이 장전된 슬롯 사이의 거리가 균등해지도록 복수의 모니터 기판을 각각 장전하는 반도체 장치의 제조 방법.
  6. 복수의 슬롯을 포함하는 기판 장전 영역을 구비하고, 복수의 기판을 상기 슬롯에 장전하여 지지하는 기판 지지구로서 상기 기판의 최대 장전 매수가 X매(X≥3)인 상기 기판 지지구에, 반경r에 대하여 상면의 표면적이 3πr2 이상이 되도록 패턴이 상면에 형성된 대 표면적 기판을 상기 기판 지지구에 Y매(Y<X) 장전할 때 대 표면적 기판의 최대 연속 장전 매수가 Z매(Z<Y)가 되도록 분산하여 장전하는 것과 함께, (a) 25≤X≤200에서는 각 슬롯 및 각 슬롯의 인접하는 10슬롯의 총 11슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값과 (b) 11≤X≤24에서는 각 슬롯 및 각 슬롯의 인접하는 4슬롯의 총 5슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값과 (c) 5≤X≤10에서는 각 슬롯 및 각 슬롯의 인접하는 2슬롯의 총 3슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값 각각이 Z=Y로 한 경우에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값보다 작아지도록 Z의 값을 조정하여 상기 대 표면적 기판을 분산 장전하는 공정을 포함하는 기판 장전 방법.
  7. 복수의 슬롯을 포함하는 기판 장전 영역을 구비하고, 복수의 기판을 상기 슬롯에 장전하여 지지하는 기판 지지구로서 상기 기판의 최대 장전 매수가 X매(X≥3)인 상기 기판 지지구에, 반경r에 대하여 상면의 표면적이 3πr2 이상이 되도록 패턴이 상면에 형성된 대 표면적 기판을 상기 기판 지지구에 Y매(Y<X) 장전할 때 대 표면적 기판의 최대 연속 장전 매수가 Z매(Z<Y)가 되도록 분산하여 장전하는 것과 함께, (a) 25≤X≤200에서는 각 슬롯 및 각 슬롯의 인접하는 10슬롯의 총 11슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값과 (b) 11≤X≤24에서는 각 슬롯 및 각 슬롯의 인접하는 4슬롯의 총 5슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값과 (c) 5≤X≤10에서는 각 슬롯 및 각 슬롯의 인접하는 2슬롯의 총 3슬롯에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값 각각이 Z=Y로 한 경우에서의 대 표면적 기판 밀도 평균값의 기판 장전 영역 간 균일성의 값보다 작아지도록 Z의 값을 조정하여 상기 대 표면적 기판을 분산 장전하는 순서를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
  8. 제7항에 있어서,
    상기 대 표면적 기판을 분산 장전한 기판 지지구를 처리실에 수용하여 상기 대 표면적 기판을 처리하는 순서를 더 포함하고,
    상기 대 표면적 기판을 처리하는 순서에서는, 상기 처리실에 복수의 처리 가스를 서로 혼합하지 않도록 공급하는 사이클을 소정 횟수 수행하고, 상기 대 표면적 기판의 표면에 소정의 막 두께의 막을 형성할 때, 상기 대 표면적 기판의 상면의 표면적의 값과 상기 대 표면적 기판의 장전 매수Y의 값의 곱으로 이루어지는 상기 기판 장전 영역에 장전되는 상기 대 표면적 기판의 총 표면적에 따라 상기 사이클의 수를 보정하는 순서를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
KR1020187022545A 2016-03-31 2016-03-31 반도체 장치의 제조 방법, 기판 장전 방법 및 기록 매체 KR102052435B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/060652 WO2017168675A1 (ja) 2016-03-31 2016-03-31 半導体装置の製造方法、基板装填方法および記録媒体

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020197023555A Division KR102052442B1 (ko) 2016-03-31 2016-03-31 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR1020197023550A Division KR102052438B1 (ko) 2016-03-31 2016-03-31 반도체 장치의 제조 방법, 기판 장전 방법, 기록 매체 및 기판 처리 장치

Publications (2)

Publication Number Publication Date
KR20180100630A true KR20180100630A (ko) 2018-09-11
KR102052435B1 KR102052435B1 (ko) 2019-12-05

Family

ID=59963833

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020187022545A KR102052435B1 (ko) 2016-03-31 2016-03-31 반도체 장치의 제조 방법, 기판 장전 방법 및 기록 매체
KR1020197023550A KR102052438B1 (ko) 2016-03-31 2016-03-31 반도체 장치의 제조 방법, 기판 장전 방법, 기록 매체 및 기판 처리 장치
KR1020197023555A KR102052442B1 (ko) 2016-03-31 2016-03-31 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020197023550A KR102052438B1 (ko) 2016-03-31 2016-03-31 반도체 장치의 제조 방법, 기판 장전 방법, 기록 매체 및 기판 처리 장치
KR1020197023555A KR102052442B1 (ko) 2016-03-31 2016-03-31 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체

Country Status (6)

Country Link
US (3) US10559485B2 (ko)
JP (1) JP6560818B2 (ko)
KR (3) KR102052435B1 (ko)
CN (2) CN108885992B (ko)
TW (3) TWI717694B (ko)
WO (1) WO2017168675A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108885992B (zh) 2016-03-31 2023-08-01 株式会社国际电气 半导体器件的制造方法、衬底装填方法及记录介质
US10388548B2 (en) * 2016-05-27 2019-08-20 Texas Instruments Incorporated Apparatus and method for operating machinery under uniformly distributed mechanical pressure
US11685998B2 (en) * 2018-06-21 2023-06-27 Asm Ip Holding B.V. Substrate processing apparatus, storage medium and substrate processing method
JP7229266B2 (ja) * 2018-09-20 2023-02-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、及びプログラム
JP2020143333A (ja) * 2019-03-06 2020-09-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
TWI725717B (zh) * 2019-03-28 2021-04-21 日商國際電氣股份有限公司 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP6818087B2 (ja) * 2019-06-10 2021-01-20 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法、記録媒体およびプログラム
JP6802881B2 (ja) * 2019-06-10 2020-12-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板装填方法、記録媒体、基板処理装置およびプログラム
US11587815B2 (en) * 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
JP7179806B2 (ja) 2020-09-24 2022-11-29 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
WO2022180793A1 (ja) * 2021-02-26 2022-09-01 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
CN117529796A (zh) 2021-08-02 2024-02-06 株式会社国际电气 基板处理装置、半导体器件的制造方法及程序

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007527003A (ja) * 2004-02-18 2007-09-20 デルタ デザイン インコーポレーティッド デバイスハンドリングシステム及び方法
JP2008066429A (ja) * 2006-09-06 2008-03-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051497A (ja) 2001-08-08 2003-02-21 Tokyo Electron Ltd 熱処理方法および熱処理装置
US6975917B2 (en) * 2001-08-08 2005-12-13 Tokyo Electron Limited Heat treatment method and heat treatment device
JP3960864B2 (ja) * 2002-06-19 2007-08-15 Ｎｅｃエレクトロニクス株式会社 縦型拡散炉
JP3904497B2 (ja) 2002-09-12 2007-04-11 株式会社日立国際電気 半導体装置の製造方法
JP2006190760A (ja) * 2005-01-05 2006-07-20 Hitachi Kokusai Electric Inc 基板処理装置
US20110033638A1 (en) * 2009-08-10 2011-02-10 Applied Materials, Inc. Method and apparatus for deposition on large area substrates having reduced gas usage
US8592294B2 (en) * 2010-02-22 2013-11-26 Asm International N.V. High temperature atomic layer deposition of dielectric oxides
JP2012033619A (ja) * 2010-07-29 2012-02-16 Hitachi Kokusai Electric Inc 基板処理装置及び基板搬送方法
JP2012142386A (ja) * 2010-12-28 2012-07-26 Elpida Memory Inc 窒化膜の形成方法
US8809206B2 (en) * 2011-02-07 2014-08-19 Spansion Llc Patterned dummy wafers loading in batch type CVD
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP6301083B2 (ja) * 2012-09-12 2018-03-28 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、及びレシピの作成方法
JP6184760B2 (ja) * 2013-06-11 2017-08-23 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6262115B2 (ja) * 2014-02-10 2018-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US20150376789A1 (en) * 2014-03-11 2015-12-31 Tokyo Electron Limited Vertical heat treatment apparatus and method of operating vertical heat treatment apparatus
JP2015173154A (ja) 2014-03-11 2015-10-01 東京エレクトロン株式会社 縦型熱処理装置、縦型熱処理装置の運転方法及び記憶媒体
JP6280407B2 (ja) * 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム
US9797042B2 (en) * 2014-05-15 2017-10-24 Lam Research Corporation Single ALD cycle thickness control in multi-station substrate deposition systems
TWI506702B (zh) * 2014-07-28 2015-11-01 Powerchip Technology Corp 爐管製程的派工控制方法
CN108885992B (zh) 2016-03-31 2023-08-01 株式会社国际电气 半导体器件的制造方法、衬底装填方法及记录介质
JP6739386B2 (ja) * 2017-03-28 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007527003A (ja) * 2004-02-18 2007-09-20 デルタ デザイン インコーポレーティッド デバイスハンドリングシステム及び方法
JP2008066429A (ja) * 2006-09-06 2008-03-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6560818B2 (ja) 2019-08-14
KR20190096461A (ko) 2019-08-19
TW201737425A (zh) 2017-10-16
TWI717693B (zh) 2021-02-01
US20200135506A1 (en) 2020-04-30
KR102052435B1 (ko) 2019-12-05
CN116904968A (zh) 2023-10-20
US11854850B2 (en) 2023-12-26
TWI717694B (zh) 2021-02-01
TW201921607A (zh) 2019-06-01
CN108885992A (zh) 2018-11-23
US20200144082A1 (en) 2020-05-07
WO2017168675A1 (ja) 2017-10-05
CN108885992B (zh) 2023-08-01
TW201921608A (zh) 2019-06-01
JPWO2017168675A1 (ja) 2018-11-15
KR102052442B1 (ko) 2019-12-05
TWI668810B (zh) 2019-08-11
US20180350638A1 (en) 2018-12-06
KR20190096460A (ko) 2019-08-19
US10559485B2 (en) 2020-02-11
KR102052438B1 (ko) 2019-12-05

Similar Documents

Publication Publication Date Title
KR20180100630A (ko) 반도체 장치의 제조 방법, 기판 장전 방법 및 기록 매체
US11261528B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
KR102453245B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 컴퓨터 프로그램 및 처리 용기
JP5950892B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
CN109671611B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR20190035507A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20200145740A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR20210123370A (ko) 반도체 장치의 제조 방법, 프로그램, 기판 처리 장치 및 기판 처리 방법
JP6818087B2 (ja) 基板処理装置、半導体装置の製造方法、記録媒体およびプログラム
KR20210124375A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
CN111868894A (zh) 半导体装置的制造方法、基板处理装置及程序
JPWO2019064384A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP6802881B2 (ja) 半導体装置の製造方法、基板装填方法、記録媒体、基板処理装置およびプログラム
KR102536220B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체
WO2023012872A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TWI840839B (zh) 基板處理裝置、半導體裝置之製造方法、基板處理方法及程式
WO2024034172A1 (ja) 基板処理装置、基板支持具、基板処理方法、半導体装置の製造方法及びプログラム
KR20230138886A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR20240034774A (ko) 코팅 방법, 처리 장치, 프로그램, 기판 처리 방법 및 반도체 장치의 제조 방법
CN114901864A (zh) 基板处理装置、半导体装置的制造方法和程序

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right