TW201732948A - 用於含有鍺的通道的介電質金屬氧化物蓋帽 - Google Patents

用於含有鍺的通道的介電質金屬氧化物蓋帽 Download PDF

Info

Publication number
TW201732948A
TW201732948A TW105138478A TW105138478A TW201732948A TW 201732948 A TW201732948 A TW 201732948A TW 105138478 A TW105138478 A TW 105138478A TW 105138478 A TW105138478 A TW 105138478A TW 201732948 A TW201732948 A TW 201732948A
Authority
TW
Taiwan
Prior art keywords
semiconductor
concentration
metal oxide
additional element
dielectric layer
Prior art date
Application number
TW105138478A
Other languages
English (en)
Other versions
TWI761321B (zh
Inventor
吉伯特 狄威
班傑明 朱功
凡 雷
馬修 梅茲
威利 瑞奇曼第
傑克 卡瓦萊羅斯
瑞菲爾 羅伊斯
艾希許 阿格拉瓦
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201732948A publication Critical patent/TW201732948A/zh
Application granted granted Critical
Publication of TWI761321B publication Critical patent/TWI761321B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明的實施方式敘述一種半導體裝置，包含有金屬氧化物半導體場效電晶體的半導體基板，此電晶體具有包含鍺或矽鍺的通道，其中介電質層耦合至通道。介電質層可包含金屬氧化物及至少一額外元素，其中至少一額外元素可增加介電質層的帶隙。閘極電極可耦合至介電質層。其它實施方式可如敘述及/或主張的。

Description

用於含有鍺的通道的介電質金屬氧化物蓋帽
本發明的實施方式係一般關於半導體積體電路(IC)，特別是，有具有含有鍺的通道及於通道上的介電質金屬氧化物蓋帽的電晶體的半導體IC。
有矽鍺或鍺的金屬氧化物半導體場效電晶體(MOSFET)通道一般具有閘極堆疊，其包含在通道上的矽蓋帽、在矽蓋帽上的高介電常數(high κ)介電質層、及在高介電常數介電質層上的閘極電極。一般而言，在通道及高介電常數介電質層之間需要矽蓋帽以提供隨著時間經過的通道穩動性。若沒有矽蓋帽，隨著時間的經過，不穩定的鍺氧化物或次化學劑量(sub-stoichiometric)的鍺金屬氧化物可形成於通道的表面。這些氧化物的形成率可隨著較高的溫度而增加。這些氧化物可具有懸鍵及/或氧空缺在鍺氧化物介面且可限制閘極控制電晶體的能力，造成較沒效率的電晶體。矽蓋帽可減少這些鍺氧化物的形成但不會消除它們或減少影響。因此，隨著時間經過，含鍺 通道可形成這些氧化物，造成有含鍺通道的電晶體的表現的劣化。
10‧‧‧晶圓形式
11‧‧‧晶圓
100‧‧‧單顆形式
102‧‧‧晶粒
102a‧‧‧半導體基板
102b‧‧‧裝置層
102c‧‧‧互連層
103a‧‧‧晶粒
103b‧‧‧晶粒
104‧‧‧電晶體結構
106‧‧‧互連結構
110‧‧‧襯墊
112‧‧‧焊球
121‧‧‧封裝基板
122‧‧‧電路板
200‧‧‧IC組件
320‧‧‧閘極堆疊
322‧‧‧半導體基板
324‧‧‧通道鰭部
325‧‧‧基板
326‧‧‧介電質層
326.1‧‧‧第一表面
326.2‧‧‧第二表面
326.3‧‧‧厚度
328‧‧‧金屬電極
330‧‧‧MOSFET
332‧‧‧源極
334‧‧‧汲極
500‧‧‧製程
600‧‧‧電腦裝置
602‧‧‧主機板
604‧‧‧處理器
606‧‧‧通訊晶片
608‧‧‧外殼
610‧‧‧相機
612‧‧‧晶片組
614‧‧‧動態隨機存取記憶體
616‧‧‧隨機存取記憶體
618‧‧‧唯讀記憶體
620‧‧‧全球定位系統裝置
622‧‧‧羅盤
624‧‧‧功率放大器
626‧‧‧圖形處理器
628‧‧‧觸控螢幕控制器
630‧‧‧控制器
632‧‧‧天線
634‧‧‧喇叭
636‧‧‧觸控螢幕顯示器
638‧‧‧麥克風
640‧‧‧插口
642‧‧‧微機電系統
644‧‧‧電池
由以下的詳細敘述及伴隨的圖式，實施方式可輕易地被理解。為了幫助敘述，相似的參考標號指定於相似的結構元件。實施方式以範例的方式描述且非以限縮於伴隨的圖式中的圖的方式。
圖1示意地描述於晶圓形式或單顆形式的範例晶粒的頂視圖，根據一些實施方式。
圖2示意地描述積體電路(IC)組件的截面側視圖，根據一些實施方式。
圖3A示意地描述包含含鍺通道及介電質層的MOSFET閘極堆疊的鰭部切截面，根據一些實施方式。
圖3B示意地描述包含含鍺通道及介電質層的MOSFET閘極堆疊的閘極切截面，根據一些實施方式。
圖3C示意地描述MOSFET的立體圖，此MOSFET包含含鍺通道及介電質層的閘極堆疊，根據一些實施方式。
圖4示意地描述帶隙對於添加至介電質金屬氧化物的額外元素的重量百分比的函數的圖，根據一些實施方式。
圖5示意地描述用於製造半導體裝置的製程，根據一些實施方式。
圖6示意地描述有MOSFET的電腦裝置，此MOSFET具有如此處所述的介電質金屬氧化物蓋帽於含鍺通道上，根據一些實施方式。
【發明內容及實施方式】
本發明的實施方式敘述電晶體，其有含有鍺的通道及耦合至通道的用於隔離的介電質金屬氧化物蓋帽，其中金屬氧化物含有一或更多額外的元素。其它實施方式敘述製作電晶體的製程，以及有電晶體的裝置及系統。
於之後的敘述，為了提供對於多樣的實施方式的透徹理解，許多特定細節被提出。於其它例子，可知的半導體製程及/或製造技術可沒有以特定的細節描述，以免非必要地混淆此處所述的實施方式。另外，此處所述的實施方式可省略特定結構及/或細節，以不混淆此處所述的實施方式。
於之後的詳細的敘述，參照伴隨圖式作出，其形成它的部分，其中從頭到尾相似的編號指定予相似的部件，且其以說明的實施方式的方式被顯示，其中本發明的標的可被實現。可以理解的是可利用其它實施方式且可作出結構上或邏輯上的改變而不離開本發明的範圍。因此，之後的詳細的敘述不作為限制的方式，且實施方式的範圍由所附的申請專利範圍及其均等所定義。
對於本發明，詞語「A及/或B」意指(A)、 (B)或(A及B)。對於本發明，詞語「A、B及/或C」意指(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。
敘述可使用基於面向的敘述，例如頂/底、側、之上/之下等。此敘述僅用以幫助討論而非為了限制此處所述的實施方式的應用至任意特定的導向。
敘述可使用詞語「於一實施方式」或「於實施方式」，其可各表示相同或不同的一或更多的實施方式。此外，詞語「包含」、「包括」、「具有」等，如分別用於本發明的實施方式，為同義字。詞語「耦合」可意指直接連接、非直接連接、或非直接溝通。
此處可使用詞語「耦合至」及「與...耦合」及其類似的詞語。「耦合」可意指以下的一或更多。「耦合」可意指二或更多元件直接實體及/或電接觸。唯，「耦合」亦可意指二或更多元件彼此非直接接觸，但仍共同運作或彼此互動，且可意指一或更多其它元件耦合或連接於彼此耦合的此元件之間。詞語「直接耦合」可意指二或更多元件直接接觸。以例子的方式但非限制，「耦合」可意指二或更多元件或裝置由電連接耦合於印刷電路板(例如主機板)上。電連接可以電連接的方式提供直接實體接觸。以例子的方式且非限制的，「耦合」可意指二或更多元件/裝置藉由一或更多網路鍊結，例如有線及/或無線網路，而合作及/或互動。以例子的方式且非限制的，電腦設備可包含由一或更多網路鍊結「耦合」的二或更多 電腦裝置。
於多樣的實施方式，詞語「形成、沉積或是設置第一特徵在第二特徵上」可意指形成、沉積或是設置第一特徵在第二特徵上方，且第一特徵的至少部分與第二特徵的至少部分可直接接觸(例如，直接實體及/或電接觸)或非直接接觸(例如，具有一或更多其它特徵於第一特徵及第二特徵之間)。
如此處所用的，詞語「電路」可表示為以下的組件、為以下的組件的部分或是包含以下的組件：特定應用積體電路(ASIC)、電子電路、處理器(共享、專用或群組)及/或記憶體(共享、專用或群組)，其執行一或更多軟體或韌體程式、組合邏輯電路、狀態機、及/或其它適合的組件，其提供所述的功能。
多樣的介電質金屬氧化物可對於作為在MOSFET電晶體的通道上的介電質蓋帽(隔離介電質層)是有用的。唯，金屬氧化物本身不會滿足對於由鍺或例如矽鍺的含鍺材料構成的通道的使用。例如，氧化鈦或氧化鉭及類似可具有帶隙，其太窄及/或對於與含鍺通道的帶對齊是不佳的。如果這些氧化物用於作為蓋帽，此窄的帶隙及/或不佳的帶隙會造成高閘極洩漏率。因此，於一些實施方式，添加一或更多元素至金屬氧化物，例如氧化鈦或氧化鉭，可提供較寬的帶隙及/或較佳的帶隙對齊。於一些實施方式，一或更多元素的添加可減少閘極洩漏。於一些實施方式，可被添加至介電質金屬氧化物蓋帽以提供 較寬的帶隙、較佳的帶隙對齊及/或減少閘極洩漏的元素可包含例如鋁、矽、氮、鋯、及/或鉿。
於一些實施方式，有一或更多元素的介電質金屬氧化物蓋帽可使含鍺通道的鍺在介電質及通道之間的介面較不易氧化。氧化的降低或消除對於對電晶體會是想要的，因為氧化會劣化有含鍺通道的電晶體的轉移特性。鍺氧化的量測可由電容電壓量測得到，其中在量測曲線的扭折或凸塊可為鍺氧化物介面層的出現的指示。這些扭折或凸塊可為在介電質金屬氧化物蓋帽及含鍺通道之間的介面的捕獲電荷的指示。
有一或更多元素的介電質金屬氧化物蓋帽可提供隨著時間經過的更穩定的介面於介電質蓋帽及含鍺通道之間。於一些實施方式，增進的穩定性及/或降低的氧化可由金屬氧化物提供，此金屬氧化物由具有與一或更多額外元素的大氧化結合能的金屬構成。以例子的方式，有大氧化結合能的金屬可包含鈦、鉭及鋁。
於一些實施方式，洩漏控制的進一步的進步可由經過介電質蓋帽的厚度的一或更多元素的可變的(漸變的)濃度提供。於一些實施方式，一或更多元素的濃度可被調整以改變金屬氧化物的帶隙從窄的帶隙至較寬的帶隙及/或用以提供較佳的帶隙匹配於介電質金屬氧化物蓋帽及含鍺通道之間。例如，TiO2可具有對於氧化物而言的相對小的帶隙。相對地，Al2O3可為有大帶隙的氧化物。這些可被混合而形成TixAl(1-x)O。當添加鋁至TiO2，三元 氧化物的帶隙可從接近TiO2(小)的值增加至較接近Al2O3(大)的值，由於添加Al至TiO2。作為另一例子，TiO2的帶隙可由鉿、鋯或矽的一或更多的添加而增加，且於一些例子為氮。作為另一例子，Ta2O5的帶隙可由添加鋁、鉿、鋯或矽的一或更多而增加，且於一些例子為氮。換句話說，金屬氧化物及添加至金屬氧化物的額外元素的選擇，以及經過蓋帽的厚度的濃度，可允許帶隙及/或帶隙對齊的工程以提供與含鍺通道的增進的匹配。此增進的帶隙及/或帶隙對齊可降低閘極洩漏且提供隨著時間經過的較佳的穩定性。有摻雜有一或更多額外元素的金屬氧化物介電質蓋帽的電晶體可用於先進的金屬氧化物半導體場效電晶體(MOSFET)，用於邏輯應用。
為了確保經過蓋帽的厚度的元素的適當的濃度，多樣的分析技術可被使用。由例子的方式，一些技術可包含穿透式電子顯微鏡(TEM)、X射線光電子能譜(XPS)及二次離子質譜(SIMS)及其它分析的後端技術。
圖1示意地描述於晶圓形式10或單顆形式100的範例晶粒102的頂視圖，根據一些實施方式。於一些實施方式，晶粒102可為晶圓11的複數晶粒的之一(例如，晶粒102、103a、103b)，晶圓11由半導體材料構成，例如，矽或其它適合的材料。複數晶粒可形成於晶圓11的表面上。各晶粒可為半導體產品的重複單元，其包含一或更多電晶體組件及/或包含電晶體的其它裝置 組件，此電晶體具有含鍺通道與含有一或更多額外元素的介電質金屬氧化物蓋帽，如此處揭示的。於一些實施方式，電晶體可為用於邏輯應用的先進的金屬氧化物場效電晶體。於一些實施方式，電晶體可為多閘極電晶體，例如三閘極電晶體。例如，晶粒102可包含電路，具有電晶體結構104及/或其它裝置結構，其包含具有含鍺通道與含有一或更多額外元素的介電質金屬氧化物蓋帽的電晶體，如此處所述。有一或更多額外元素的介電質金屬氧化物蓋帽可提供在介電質及含鍺通道之間的更穩定的介面。此外，有一或更多額外元素的介電質金屬氧化物蓋帽可使含鍺通道的鍺在介電質及通道的介面之間較不易氧化。鍺氧化物形成的減少及/或極小化鍺氧化物的影響可允許對於時間經過的更佳通道的控制。
雖然為了簡化，電晶體結構104以列的方式描述，其與圖1中的晶粒102的實質部分交錯，可以理解的是，於其它實施方式中，電晶體結構104可以廣泛任意的其它適合的配置於晶粒102，包含，例如，具有比描述的尺度小得多的垂直及水平特徵。在於晶粒中的實施的半導體產品的製造製程完成後，晶圓11可接受單一化製程，其中晶粒的各者(例如，晶粒102)被彼此分離以提供半導體產品的想要的離散的「晶片」。晶圓11可為任意多樣的尺寸。於一些實施方式，晶圓11具有範圍從約25.4mm至約450mm的直徑。晶圓11可包含其它尺寸及/或其它形狀於其它實施方式中。根據多樣的實施方式， 電晶體結構104可設置於晶圓形式10中或從100單一化的半導體基板上。此處所述的電晶體結構104可整合於用於邏輯或記憶體中的晶粒102，或其組合。於一些實施方式，電晶體結構104可為系統單晶片(SoC)組件的部分。
圖2示意地描述積體電路(IC)組件200的截面側視圖，根據一些實施方式。於一些實施方式，IC組件200可包含與封裝基板121電及/或實體耦合的一或更多晶粒(此後稱為「晶粒102」)。於一些實施方式，封裝基板121可與電路板122電耦合，如可見的。於一些實施方式，積體電路(IC)組件200可包含一或更多晶粒102、封裝基板121及/或電路板122，根據多樣的實施方式。
此處所述的實施方式用於具有含鍺通道與含有一或更多額外元素的介電質金屬氧化物蓋帽的電晶體，其可整合於一或更多晶粒102中，根據多樣的實施方式。於一些實施方式，電晶體可為用於邏輯應用的先進的金屬氧化物場效電晶體。於一些實施方式，電晶體可為多閘極電晶體，例如三閘極電晶體。有一或更多額外元素的介電質金屬氧化物蓋帽可提供於介電質及含鍺通道之間的更穩定的介面。此外，有一或更多額外元素的介電質金屬氧化物蓋帽可使含鍺通道的鍺在介電質及通道的介面之間較不易氧化。鍺氧化物形成的減少及/或極小化鍺氧化物的影響可允許對於時間經過的更佳的通道控制。
晶粒102可代表從半導體材料作成的的離散產品(例如，矽)，其使用半導體製造技術，例如薄膜沉積、微影、蝕刻及類似，用於與互補金屬氧化物半導體(CMOS)裝置連結地形成。於一些實施方式，晶粒102可為，包含以下或為以下的部分：處理器、記憶體、系統單晶片(SoC)或ASIC。於一些實施方式，電絕緣材料例如，模製化合物或欠裝材料(未顯示)可包封晶粒102及/或晶粒級互連結構106的至少一部分。
晶粒102可附接於封裝基板121，根據廣泛多樣的組態包含，例如，與於覆晶組態的封裝基板121直接耦合，如所述。於覆晶組態，包含電路的晶粒102的主動側S1附接於封裝基板121的表面，使用晶粒級互連結構106，例如凸塊、柱或其它適合的結構，其亦可電耦合晶粒102與封裝基板121。晶粒102的主動側S1可包含主動裝置，例如，電晶體裝置。非主動側S2可設置為與主動側S1相對，如可見的。
晶粒102可一般地包含半導體基板102a、一或更多裝置層(此後稱為「裝置層102b」)及一或更多互連層(此後稱為「互連層102c」)。半導體基板102a可實質地由塊狀半導體材料構成，例如，矽，於一些實施方式。裝置層102b可代表主動裝置例如電晶體裝置形成於半導體基板上的區域。裝置層102b可包含，例如，電晶體結構例如電晶體裝置的通道本體及/或源極/汲極區域。互連層102c可包含互連結構(例如，電極終端)， 其組態以路由電訊號從且至裝置層102b中的主動裝置。例如，互連層102c可包含水平線(例如，溝槽)及/或垂直插塞(例如，通孔)或其它適合的特徵，以提供電路由及/或接觸。
於一些實施方式，晶粒級互連結構106可與互連層102c電耦合且組態用以路由電訊號於晶粒102及其它電裝置之間。電訊號可包含，例如，輸入/輸出(I/O)訊號及/或功率/接地訊號，其用於與晶粒102連結運作。
於一些實施方式，封裝基板121為基於環氧樹脂的疊層基板，其具有核心及/或建立層，例如，味之素建立層(Ajinomoto Build-up Film(ABF))基板。封裝基板121可包含基板的其它適合的類型於其它實施方式中，包含，例如，從玻璃、陶瓷或半導體材料形成的基板。
封裝基板121可包含電路由特徵，組態用以電路由訊號從且至晶粒102。電路由特徵可包含，例如，設置於封裝基板121的一或更多表面上的襯墊或跡線(未顯示)，及/或內部路由特徵(未顯示)，例如，溝槽、通孔或用以路由電訊號穿過封裝基板121的其它互連結構。例如，於一些實施方式，封裝基板121可包含電路由特徵，例如襯墊(未顯示)組態用以接收晶粒102的各別的晶粒級互連結構106。
電路板122可為印刷電路板(PCB)，其由電 絕緣材料構成，例如環氧樹脂疊層。例如，電路板122可包含電絕緣層，其由材料構成，例如，聚四氟乙烯、酚樹脂棉紙材料例如阻燃劑4(FR-4)、FR-1、棉紙及環氧樹脂材料例如CEM-1或CEM-3、或織玻璃材料，其被疊層在一起，使用環氧樹脂預浸材料。互連結構(未顯示)例如跡線、溝槽或通孔可形成為穿過電絕緣層以路由晶粒102的電訊號穿過電路板122。於其它實施方式中，電路板122可由其它適合的材料構成。於一些實施方式，電路板122為主機板。
封裝級互連例如，焊球112，可耦合至一或更多襯墊(此後稱為「襯墊110」)於封裝基板121上及/或電路板122上以形成對應的焊球接合，其組態用以進一步路由電訊號於封裝基板121及電路板122之間。襯墊110可由任意適合的導電材料構成，例如金屬，包含，例如，鎳(Ni)、鈀(Pd)、金(Au)、銀(Ag)、銅(Cu)，及其組合。可使用用以實體及/或電耦合封裝基板121與電路板122的其它適合的技術於其它實施方式。
於其它實施方式，IC組件200可包含廣泛多樣的其它適合的組態，包含，例如，覆晶及/或導線接合組態、中介物、多晶片封裝組態包含系統級封裝(SiP)及/或堆疊式封裝層疊(PoP)組態，的適合的組合。可使用用以路由電訊號於晶粒102及IC組件200的其它組件之間的的其它適合的技術於一些實施方式。
圖3A示意地描述包含含鍺通道及介電質層 326的MOSFET閘極堆疊320的鰭部切截面，根據一些實施方式。圖3B示意地描述包含含鍺通道及介電質層326的MOSFET閘極堆疊320的閘極切截面，根據一些實施方式。圖3C示意地描述MOSFET 330的立體圖，此MOSFET 330包含含鍺通道及介電質層326的閘極堆疊320，根據一些實施方式。
範例閘極堆疊320描述為三閘極電晶體，如由範例MOSFET 330描述，其可包含源極332及汲極334。源極332及汲極334可為升起的源極及抬高的汲極。於一些實施方式，MOSFET閘極堆疊320可包含半導體基板322、含鍺通道鰭部324、包含有一或更多額外元素的金屬氧化物的介電質層326及金屬電極328，如所示。於一些實施方式，半導體基板322可包含耦合至基板325的淺溝槽隔離結構312，如所示的。於一些實施方式，淺溝槽隔離結構312可包含介電質氧化物材料。於一些實施方式，基板325可為矽半導體基板。於一些實施方式，基板325可為含鍺半導體基板。於一些實施方式，基板325及含鍺通道鰭部324可包含相同的含鍺半導體材料。於一些實施方式，基板325及含鍺通道鰭部324可包含一半導體本體，其包含含鍺半導體材料。於一些實施方式，MOSFET閘極堆疊320可替代在含鍺通道上的一些電流MOSFET閘極堆疊的矽蓋帽及高介電常數介電質蓋帽。
雖然圖3A至3C描述用於三閘極電晶體的閘 極堆疊，所示的多樣的特徵及蓋帽可實施於平面MOSFET電晶體中，以及其它有含鍺通道的多閘極電晶體。有一或更多額外元素的介電質金屬氧化物蓋帽可提供更穩定的介面於介電質及含鍺通道之間。此外，有一或更多額外元素的介電質金屬氧化物蓋帽可使含鍺通道的鍺於介電質及通道之間的介面較不易氧化。減少氧化鍺的形成及/或極小化氧化鍺的影響可允許的較佳的隨著時間經過的通道控制。
於一些實施方式，MOSFET閘極堆疊320可包含於在多樣的半導體裝置中的不同類型的複數電晶體中。例如，MOSFET閘極堆疊320可包含於多樣的半導體裝置中的複數三閘極電晶體中，其中MOSFET閘極堆疊320可包含具有通道鰭部324的半導體基板322，通道鰭部324由鍺半導體或矽鍺半導體構成。於一些實施方式，通道鰭部324可為MOSFET 330的鰭部的部分，如圖3C中以例子的方式描述的。包含於多樣的半導體裝置中的MOSFET閘極堆疊320進一步可包含具有第一表面326.1的介電質層326，其耦合至通道鰭部324且由具有至少一額外元素的金屬氧化物構成。金屬氧化物可具有至少一額外元素散佈於金屬氧化物，作為由原子層沉積而沉積的混合物。於一些實施方式，至少一額外元素可增加金屬氧化物的帶隙，因此增加介電質層326的帶隙。包含於多樣的半導體裝置中的MOSFET閘極堆疊320更可包含耦合至介電質層326的第二表面326.2的閘極電極，第二表面 326.2隔著介電質層326的厚度326.3相對於第一表面326.1。
於一些實施方式，半導體基板322可為矽半導體基板。於一些實施方式，半導體基板322可為鍺半導體基板。於一些實施方式，半導體基板322可為矽-鍺半導體基板。於一些實施方式，半導體基板322及通道鰭部324可包含含鍺半導體材料的一本體。
於一些實施方式，MOSFET閘極堆疊320可包含於半導體裝置的三閘極電晶體中，其中三閘極電晶體的鰭部可耦合至半導體基板322且從半導體基板322延伸且跨度三閘極電晶體的源極、閘極及汲極，其中通道鰭部324包含跨度於源極及汲極之間的閘極的鰭部的頂表面及二相對側表面，其中鰭部由鍺半導體或矽鍺半導體構成。於一些實施方式，源極可為抬高的源極且汲極可為抬高的汲極。
於一些實施方式，通道鰭部324可為三閘極電晶體的鰭部，且半導體基板322及通道鰭部324可為由鍺半導體基板或矽-鍺半導體基板構成的單體。於一些實施方式，通道鰭部324可為三閘極電晶體的鰭部，且鰭部可由鍺構成。於一些實施方式，鰭部的頂表面可包含100結晶平面且二相對表面可包含110結晶平面。於一些實施方式，通道為未摻雜的。於一些實施方式，通道摻雜有p型摻雜物。
於一些實施方式，介電質層326的金屬氧化物 可包含氧化鈦或氧化鉭的至少之一。於一些實施方式，介電質層326的至少一額外元素可包含鋁、矽、氮、鋯或鉿的至少之一。於一些實施方式，介電質層326的金屬氧化物可為二氧化鈦，且至少一額外元素可為鋁。
於一些實施方式，介電質層326可具有於第一表面326.1的至少一額外元素的第一濃度及於第二表面326.2的至少一額外元素的第二濃度，其中第一濃度可為低於第二濃度。於一些實施方式，至少一額外元素的濃度經過介電質層326的厚度326.3從第一表面326.1至第二表面326.2單調地(monotonically)增加。於一些實施方式，對重量而言的第一濃度從約0%至約30%且對重量而言的第二濃度從30%至約70%，其中重量百分比的平衡為金屬氧化物的金屬。為了清楚，重量百分比以不計入金屬氧化物的氧含量的方式計算。以例子的方式，包含50%鋁的金屬氧化物為包含50%的金屬氧化物的金屬及50%的鋁。於一些實施方式，第一濃度可為約5%且第二濃度可為約30%至約40%。於一些實施方式，第一濃度可為從約20%至約30%，且第二濃度可為多至約70%。於一些實施方式，至少一額外元素的第一濃度、第二濃度及經過介電質層的厚度的濃度態勢被選擇以增加介電質層326的金屬氧化物的帶隙至少三電子伏特。
圖4示意地描述帶隙對於添加至介電質金屬氧化物的一或更多額外元素的重量百分比的函數的圖，根據一些實施方式。重量百分比基於金屬氧化物的金屬且不 包含金屬氧化物的氧而計算。於一些實施方式，介電質金屬氧化物可為氧化鈦。於一些實施方式，介電質金屬氧化物可為氧化鉭。於一些實施方式，額外元素可為鋁、矽、氮、鋯或鉿的一或更多。於一些實施方式，額外元素可增加金屬氧化物的帶隙從約2.5電子伏特至約7.5電子伏特，依一或更多額外元素的濃度而定。於一些實施方式，在圖3A至3C的介電質層326的第一表面326.1，一或更多額外元素的濃度可接近零。於一些實施方式，在圖3A至3C的介電質層326的第二表面326.2，一或更多額外元素的濃度可為約75%。於一些實施方式，經過圖3A至3C的介電質層326的厚度326.3，一或更多額外元素的濃度可單調地增加。於一些實施方式，圖3A至3C的介電質層326的金屬氧化物的金屬可具有對於氧的高親和力且可避免或極小化介電質層326的第一表面326.1的鍺氧化物的形成，以提供較佳的隨著時間經過的通道控制，而一或更多額外元素的經過厚度326.3的增加的濃度可提供進步的帶隙及/或帶隙對齊。於一些實施方式，一或更多額外元素可被添加至介電質層326以調變金屬氧化物的帶隙。調變帶隙可包含增加金屬氧化物的帶隙。
圖5示意地描述用於製造半導體裝置的製程500，根據一些實施方式。
於502，製程500可包含提供有電晶體的半導體基板，此電晶體具有由鍺半導體或矽-鍺半導體構成的通道。於一些實施方式，半導體基板可為矽半導體、鍺半 導體或矽鍺半導體。於一些實施方式，電晶體可為平面電晶體或三閘極電晶體。電晶體可為部分地形成的電晶體而無閘極於通道上。
於504，製程500可包含形成介電質層在通道的暴露表面上。於一些實施方式，介電質層可由具有除了金屬及氧之外的至少一額外元素的金屬氧化物構成。於一些實施方式，形成介電質層包含有至少一額外元素的金屬氧化物的沉積層，其作為金屬氧化物及額外元素的混合物。於一些實施方式，層可由原子層沉積而沉積。於一些實施方式，介電質層的形成可包含沉積有在第一濃度的至少一額外元素的金屬氧化物的第一層。於一些實施方式，介電質層的形成更可含沉積有在後續濃度的至少一額外元素的金屬氧化物的後續層。於一些實施方式，介電質層的形成更可包含沉積有在第二濃度的至少一額外元素的金屬氧化物的最後層，其中第一濃度低於第二濃度。
於一些實施方式，製程500可更包含形成閘極電極在介電質層上。於一些實施方式，金屬氧化物可包含氧化鈦或氧化鉭的至少之一。於一些實施方式，至少一額外元素可包含鋁、矽、氮、鋯或鉿的至少之一。於一些實施方式，金屬氧化物可為二氧化鈦，且至少一額外元素可為鋁。於一些實施方式，至少一額外元素的中間濃度在形成介電質層的期間可單調地增加。於一些實施方式，對重量而言的第一濃度可為從約0%至約30%，且對重量而言的第二濃度可為從約30%至約70%，其中重量百分比 的平衡可為金屬氧化物的金屬。於一些實施方式，第一濃度可為約5%，且第二濃度可為約30%至約40%。於一些實施方式，第一濃度可為從約20%至約30%，且第二濃度可多至約70%。於一些實施方式，介電質層的形成可由原子層沉積。
於一些實施方式，電晶體為具有鰭部的三閘極電晶體，此鰭部耦合至半導體基板且從半導體基板延伸，且跨度三閘極電晶體的源極、閘極及汲極，其中通道可包含跨度在源極及汲極之間的閘極的鰭部的頂表面及二相對的側表面，其中鰭部由鍺半導體或矽鍺半導體構成。於一些實施方式，鰭部可由鍺構成，其中鰭部的頂表面可包含100結晶平面且二相對側表面可包含110結晶平面。於一些實施方式，鰭部及半導體基板可為由鍺半導體或矽-鍺半導體構成的單體。
有一或更多額外元素的介電質金屬氧化物蓋帽可提供更穩定的介面於介電質及含鍺通道之間。此外，有一或更多額外元素的介電質金屬氧化物蓋帽可使含鍺通道的鍺於介電質及通道之間的介面較不易氧化。減少氧化鍺的形成及/或極小化氧化鍺的影響可允許的較佳的隨著時間經過的通道控制。
多樣的操作敘述為依序的多個離散的操作，以最有助於了解主張的標的的方式。唯，所述的次序不應被解釋為暗示這些操作必須是依序的。
本案的實施方式可使用任意適合的硬體及/或 軟體以組態成想要的而實施至系統中。圖6示意地描述有MOSFET的電腦裝置600，此MOSFET具有如此處所述的介電質金屬氧化物蓋帽於含鍺通道上，根據一些實施方式。於一些實施方式，例如，介電質金屬氧化物蓋帽包含如此處所述的一或更多額外元素。於一些實施方式，電晶體可為平面電晶體或多閘極電晶體，例如三閘極電晶體。具有含有一或更多額外元素的介電質金屬氧化物蓋帽的電晶體可提供在介電質及含鍺通道之間的更穩定的介面。此外，有一或更多額外元素的介電質金屬氧化物蓋帽可使含鍺通道的鍺在介電質及通道之間的介面較不易氧化。減少氧化鍺的形成及/或極小化氧化鍺的影響可允許的較佳的隨著時間經過的通道控制。
電腦裝置600可裝載有例如主機板602的板(即，於外殼608中)。主機板602可包含多個組件，包含但不限於，處理器604以及至少一通訊晶片606。處理器604可實體及電耦合至主機板602。於一些實施例中，至少一通訊晶片606亦可實體及電耦合至主機板602。於其它實施例中，通訊晶片606可為處理器604的部分。
依照其應用，電腦裝置600可包含可以或沒有實體及電耦合至主機板602的其它組件。這些其它的組件，可包含但不限於，揮發性記憶體(例如，動態隨機存取記憶體(DRAM)614)、非揮發性記憶體(例如，唯讀記憶體(ROM)618)、快閃記憶體、隨機存取記憶體(RAM)616、圖形處理器626、數位訊號處理器、密碼 處理器、晶片組612、天線632、顯示器、觸控螢幕顯示器636、觸控螢幕控制器628、電池644、音訊編解碼器、影片編解碼器、功率放大器624、全球定位系統(GPS)裝置620、羅盤622、微機電系統(MEMS)感測器642、蓋革計數器、加速度計、陀螺儀、喇叭634、相機610、及大量儲存裝置(例如硬碟)、光碟(CD)、數位多用碟片(DVD)、控制器630、麥克風638及/或插口640、及其它。不是所有的這些組件都顯示在圖中。
如上討論的，電腦裝置600的一或更多組件可包含MOSFET，此MOSFET具有如此處所述的介電質金屬氧化物蓋帽於含鍺通道上，根據一些實施方式。例如，處理器604、通訊晶片606、晶片組612、DRAM 614、RAM 616、ROM 618、GPS裝置620、羅盤622、功率放大器624、圖形CPU 626、觸控螢幕控制器628及/或控制器630的一或更多可包含一或更多MOSFET，此MOSFET具有如此處所述的介電質金屬氧化物蓋帽於含鍺通道上，根據一些實施方式。
通訊晶片606可致能用從且至電腦裝置600的資料的傳輸的無線通訊。詞語「無線」及其所衍生的可用於形容電路、裝置、系統、方法、技術、通訊頻道等，可由經由非固態介質的調變的電磁輻射的使用而通訊資料。此詞語並非暗示相關的裝置未包含任何線，雖然於一些實施方式它們可能沒有線。通訊晶片606可實現任意許多無線標準或協定，包含但不限於，電機電子工程師學會 (IEEE)標準，包含WiGig、Wi-Fi(IEEE802.11家族)、IEEE802.16標準(例如IEEE802.16-2005修正)、長期演進(LTE)計畫，伴隨任意的修正、更新及/或修改(例如先進LTE計畫、超行動寬頻(UMB)計畫(亦稱為「3GPP2」)等)。與IEEE802.16相容的寬頻無線存取(BWA)網路，一般稱為WiMAX網路，代表全球互通微波存取的縮寫，其係對於通過IEEE802.16標準的一致且互通測試的產品的認證標示。通訊晶片606可根據以下運作：全球行動通訊系統(GSM)、通用封包無線電服務(GPRS)、通用移動電信系統(UMTS)、高速封包接取(HSPA)、演進HSPA(E-HSPA)或LTE網路。通訊晶片606可根據以下運作：GSM增強資料演進(EDGE)、GSM EDGE無線電存取網路(GERAN)、通用地上無線電存取網路(UTRAN)或演進UTRAN(E-UTRAN)。通訊晶片606可根據以下運作：分碼多重存取(CDMA)、分時多重存取(TDMA)、數位增強無線電信(DECT)、演進資料最佳化(EV-DO)、其衍生物，以及任意指定用於3G、4G、5G以及更多的其它無線協定。通訊晶片606可根據於其它實施方式的其它無線協定運作。
電腦裝置600可包含複數通訊晶片606。例如，第一通訊晶片606可用於較短範圍的無線通訊，例如WiGig、Wi-Fi及Bluetooth，且第二通訊晶片606可用於較長的範圍的無線通訊，例如GPS、EDGE、GPRS、 CDMA、WiMAX、LTE、EV-DO及其它。
處理器604、通訊晶片606、晶片組612、記憶晶片614、616、618及其它裝置與顯示於電腦裝置600中的晶片，可包含此處所述的多閘極電晶體。詞語「處理器」可表示處理從暫存器及/或記憶體的電子資料以將電子資料轉換成可儲存於暫存器及/或記憶體中的其它電子資料的任意裝置或裝置的部分。
於多樣的實施例中，電腦裝置600可為膝上電腦、小筆電、筆記型電腦、超極筆電、智慧手機、平板電腦、個人數位助理(PDA)、超極移動個人電腦(PC)、行動電話、桌上電腦、伺服器、印表機、掃描器、螢幕、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位影片錄影機。於一些實施方式，電腦裝置600可為行動電腦裝置。於其他實施例，電腦裝置600可為處理資料的任意其它電子裝置。
於多樣的實施例，電腦裝置600可為電腦系統、伺服器、機架式伺服器、刀鋒式伺服器及超級電腦系統，其中普遍用於行動裝置中的組件可省略。於其它實施例，電腦裝置600可為處理資料的任意其它電子裝置。
顯示為包含於主機板602上的電腦裝置600的多樣的組件作為實施方式的說明，且無意作為限制。
範例
根據多樣的實施方式，本發明敘述MOSFET 閘極堆疊，其中含鍺通道及在通道上的蓋帽可包含介電質金屬氧化物與沉積於金屬氧化物的至少一額外元素。進一步的敘述提供有MOSFET閘極堆疊的裝置及系統及製作MOSFET閘極堆疊的製程。
一種半導體裝置的範例1，可包含：電晶體，形成在半導體基板上且具有包含鍺半導體或矽鍺半導體的通道；介電質層，有耦合至該通道的第一表面且包含散佈有至少一額外元素的金屬氧化物，該至少一額外元素用以調變該介電質層的帶隙；及閘極電極，耦合至該介電質層的第二表面，該第二表面隔著該介電質層的厚度相對於該第一表面。
範例2可包含範例1的標的及此處的其它範例，其中該半導體基板為矽半導體、鍺半導體或矽鍺半導體。
範例3可包含範例1的標的及此處的其它範例，其中該金屬氧化物包含氧化鈦或氧化鉭的至少之一。
範例4可包含範例1的標的及此處的其它範例，其中該至少一額外元素包含鋁、矽、氮、鋯或鉿的至少之一。
範例5可包含範例1的標的及此處的其它範例，其中該金屬氧化物為二氧化鈦且該至少一額外元素為鋁。
範例6可包含範例1的標的及此處的其它範例，其中該介電質層具有在該第一表面的該至少一額外元 素的第一濃度及在該第二表面的該至少一額外元素的第二濃度，其中該第一濃度低於該第二濃度。
範例7可包含範例6的標的及此處的其它範例，其中該至少一額外元素的濃度從該第一表面至該第二表面經過該介電質層的該厚度單調地增加。
範例8可包含範例6的標的及此處的其它範例，其中對重量而言的該第一濃度為從約0%至約30%，且對重量而言該第二濃度為從約30%至約70%，其中重量百分比的平衡為該金屬氧化物的金屬。
範例9可包含範例8的標的及此處的其它範例，其中該第一濃度為約5%且該第二濃度為約30%至約40%。
範例10可包含範例8的標的及此處的其它範例，其中該第一濃度為從約20%至約30%且該第二濃度至多約70%。
範例11可包含範例6的標的及此處的其它範例，其中該至少一額外元素的該第一濃度、該第二濃度及經過該介電質層的該厚度的濃度態勢被選擇以增加該介電質層的該金屬氧化物的該帶隙至少三電子伏特。
範例12可包含範例1至11中之任一者的標的及此處的其它範例，其中該電晶體為具有鰭部的三閘極電晶體，該鰭部耦合至該半導體基板、從該半導體基板延伸且跨度該三閘極電晶體的源極、閘極及汲極，其中該通道包含跨度在該源極及該汲極之間的該閘極的該鰭部的頂 表面及二相對的側表面，其中該鰭部由該鍺半導體或該矽鍺半導體構成。
範例13可包含範例12的標的及此處的其它範例，其中該鰭部及該半導體基板為由該鍺半導體或該矽鍺半導體構成的單體。
範例14可包含範例12的標的及此處的其它範例，其中該鰭部由鍺構成，其中該鰭部的該頂表面包含100結晶平面且該二相對側表面包含110結晶平面。
範例15可包含範例12的標的及此處的其它範例，其中該源極包含抬高的源極，且該汲極包含抬高的汲極。
範例16可包含範例1的標的及此處的其它範例，其中該通道為未摻雜的。
範例17可包含範例1的標的及此處的其它範例，其中該通道摻雜有p型摻雜物。
一種用於製造半導體裝置的製程的範例18，可包含：提供半導體基板，有部分形成於該半導體基板上的電晶體，且具有包含鍺半導體或矽鍺半導體的通道；及形成介電質層在該通道的暴露表面上，其中該介電質層包含散佈有至少一額外元素的金屬氧化物，其中形成該介電質層包含：沉積有在第一濃度的該至少一額外元素的該金屬氧化物的第一層，沉積有在中間層濃度的該至少一額外元素的該金屬氧化物的中間層，及沉積有在第二濃度的該至少一額外元素的該金屬氧化物的最後層，其中該第一濃 度低於該第二濃度。
範例19可包含範例18的標的及此處的其它範例，其中該製程可更包含形成閘極電極在該介電質層上。
範例20可包含範例18的標的及此處的其它範例，其中該半導體基板為矽半導體、鍺半導體或矽鍺半導體。
範例21可包含範例18的標的及此處的其它範例，其中該金屬氧化物包含氧化鈦或氧化鉭的至少之一。
範例22可包含範例18的標的及此處的其它範例，其中該至少一額外元素包含鋁、矽、氮、鋯或鉿的至少之一。
範例23可包含範例18的標的及此處的其它範例，其中該金屬氧化物為二氧化鈦且該至少一額外元素為鋁。
範例24可包含範例18的標的及此處的其它範例，其中該中間層包含至少二額外層，其中在該介電質層的形成期間，該至少一額外元素的該中間層濃度單調地增加。
範例25可包含範例18的標的及此處的其它範例，其中對重量而言的該第一濃度為從約0%至約30%，且對重量而言該第二濃度為從約30%至約70%，其中重量百分比的平衡為該金屬氧化物的金屬。
範例26可包含範例25的標的及此處的其它範例，其中該第一濃度為約5%且該第二濃度為約30%至約40%。
範例27可包含範例25的標的及此處的其它範例，其中該第一濃度為從約20%至約30%且該第二濃度至多約70%。
範例28可包含範例25的標的及此處的其它範例，其中該介電質層的形成為由原子層沉積。
範例29可包含範例18至28的標的及此處的其它範例，其中該電晶體為具有鰭部的三閘極電晶體，該鰭部耦合至該半導體基板、從該半導體基板延伸且跨度該三閘極電晶體的源極、閘極及汲極，其中該通道包含跨度在該源極及該汲極之間的該閘極的該鰭部的頂表面及二相對的側表面，其中該鰭部由該鍺半導體或該矽鍺半導體構成。
範例30可包含範例29的標的及此處的其它範例，其中該鰭部由鍺構成，其中該鰭部的該頂表面包含100結晶平面且該二相對側表面包含110結晶平面。
範例31可包含範例29的標的及此處的其它範例，該鰭部及該半導體基板為由該鍺半導體或該矽鍺半導體構成的單體。
一種電腦裝置的範例32，可包含：電路板；及半導體裝置，耦合至該電路板且包含複數三閘極電晶體設置於該半導體裝置上，其中該三閘極電晶體的一或更多 包含：通道，包含鍺半導體或矽鍺半導體；介電質層，有耦合至該通道的第一表面且包含散佈有至少一額外元素的金屬氧化物，該至少一額外元素用以調變該介電質層的帶隙；及閘極電極，耦合至該介電質層的第二表面，該第二表面隔著該介電質層的厚度相對於該第一表面，其中該至少一額外元素的濃度從該第一表面至該第二表面單調地增加。
範例33可包含範例32的標的及此處的其它範例，其中該金屬氧化物包含氧化鈦或氧化鉭的至少之一，且該至少一額外元素包含鋁、矽、氮、鋯或鉿的至少之一。
範例34可包含範例32的標的及此處的其它範例，其中對重量而言的第一濃度為從約0%至約30%，且對重量而言第二濃度為從約30%至約70%，其中重量百分比的平衡為該金屬氧化物的金屬。
範例35可包含範例32的標的及此處的其它範例，其中該金屬氧化物為二氧化鈦且該至少一額外元素為鋁。
範例36可包含範例32的標的及此處的其它範例，其中該電腦裝置為可穿戴裝置或行動電腦裝置，該可穿戴裝置或該行動電腦裝置包含與該電路板耦合的天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、影片編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋革計數器、加速度計、陀螺 儀、喇叭或相機的一或更多。
範例37可包含範例32的標的及此處的其它範例，其中該電腦裝置為桌上電腦、伺服器或超級電腦，且包含耦合至該電路板的顯示器、處理器、冷卻系統、晶片組、記憶體、槽、電腦匯流排介面、區域網路控制器、埠、或介面裝置的一或更多。
多樣的實施方式可包含上述的實施方式的任意適合的組合，包含上述以連結型式(及)敘述的實施方式的替代(或)的實施方式(例如，「及」可為「及/或」)。此外，一些實施方式可包含具有儲存於其上的指令的一或更多製造的物件(例如，非暫態電腦可讀媒體)，此指令當被執行時，造成任意上述的實施方式的動作。此外，一些實施方式可包含具有任意用於實現上述實施方式的多樣的操作的適合的手段的裝置或系統。以上的敘述說明實施例，包含於摘要中的敘述，無意窮盡或限制本發明的實施方式至所揭示的精確的形式。雖然於此為了說明的目地敘述了特定的實施例及範例，只要所屬技術領域中具有通常知識者可認定，於本發明的範疇中的多樣的等效修改是可能的。鑒於上述的詳細說明，這些修改可對本發明的實施方式作出。於之後的申請專利範圍中所用的詞語不應被解釋為限制本發明的多樣的實施方式至說明書及申請專利範圍所揭示的特定的實施例。而是，範疇應以之後的申請專利範圍完整地決定，其應依據申請專利範圍詮釋的既定原則來解釋。
320‧‧‧閘極堆疊
322‧‧‧半導體基板
324‧‧‧通道鰭部
326‧‧‧介電質層
326.1‧‧‧第一表面
326.2‧‧‧第二表面
326.3‧‧‧厚度
328‧‧‧金屬電極

Claims (25)

  1. 一種半導體裝置，包含：電晶體，形成在半導體基板上且具有包含鍺半導體或矽鍺半導體的通道；介電質層，有耦合至該通道的第一表面且包含散佈有至少一額外元素的金屬氧化物，該至少一額外元素用以調變該介電質層的帶隙；及閘極電極，耦合至該介電質層的第二表面，該第二表面隔著該介電質層的厚度相對於該第一表面。
  2. 如請求項第1項的半導體裝置，其中該半導體基板為矽半導體、鍺半導體或矽鍺半導體。
  3. 如請求項第1項的半導體裝置，其中該金屬氧化物包含氧化鈦或氧化鉭的至少之一。
  4. 如請求項第1項的半導體裝置，其中該至少一額外元素包含鋁、矽、氮、鋯或鉿的至少之一。
  5. 如請求項第1項的半導體裝置，其中該金屬氧化物為二氧化鈦且該至少一額外元素為鋁。
  6. 如請求項第1項的半導體裝置，其中該介電質層具有在該第一表面的該至少一額外元素的第一濃度及在該第二表面的該至少一額外元素的第二濃度，其中該第一濃度低於該第二濃度。
  7. 如請求項第6項的半導體裝置，其中該至少一額外元素的濃度從該第一表面至該第二表面經過該介電質層的該厚度單調地增加。
  8. 如請求項第6項的半導體裝置，其中對重量而言的該第一濃度為從約0%至約30%，且對重量而言該第二濃度為從約30%至約70%，其中重量百分比的平衡為該金屬氧化物的金屬。
  9. 如請求項第6項的半導體裝置，其中該至少一額外元素的該第一濃度、該第二濃度及經過該介電質層的該厚度的濃度態勢被選擇以增加該介電質層的該金屬氧化物的該帶隙至少三電子伏特。
  10. 如請求項第1項的半導體裝置，其中該電晶體為具有鰭部的三閘極電晶體，該鰭部耦合至該半導體基板、從該半導體基板延伸且跨度該三閘極電晶體的源極、閘極及汲極，其中該通道包含跨度在該源極及該汲極之間的該閘極的該鰭部的頂表面及二相對的側表面，其中該鰭部由該鍺半導體或該矽鍺半導體構成。
  11. 如請求項第10項的半導體裝置，其中該鰭部及該半導體基板為由該鍺半導體或該矽鍺半導體構成的單體。
  12. 一種用於製造半導體裝置的製程，包含：提供半導體基板，電晶體設置在該半導體基板上且具有包含鍺半導體或矽鍺半導體的通道；及形成介電質層在該通道的暴露表面上，其中該介電質層包含散佈有至少一額外元素的金屬氧化物，其中形成該介電質層包含：沉積有在第一濃度的該至少一額外元素的該金屬 氧化物的第一層，沉積有在中間層濃度的該至少一額外元素的該金屬氧化物的中間層，及沉積有在第二濃度的該至少一額外元素的該金屬氧化物的最後層，其中該第一濃度低於該第二濃度。
  13. 如請求項第12項的製程，其中該半導體基板為矽半導體、鍺半導體或矽鍺半導體。
  14. 如請求項第12項的製程，其中該金屬氧化物包含氧化鈦或氧化鉭的至少之一。
  15. 如請求項第12項的製程，其中該至少一額外元素包含鋁、矽、氮、鋯或鉿的至少之一。
  16. 如請求項第12項的製程，其中該金屬氧化物為二氧化鈦且該至少一額外元素為鋁。
  17. 如請求項第12項的製程，其中該中間層包含至少二額外層，其中在該介電質層的形成期間，該至少一額外元素的該中間層濃度單調地增加。
  18. 如請求項第12項的製程，其中對重量而言的該第一濃度為從約0%至約30%，且對重量而言該第二濃度為從約30%至約70%，其中重量百分比的平衡為該金屬氧化物的金屬。
  19. 如請求項第12項的製程，其中該電晶體為具有鰭部的三閘極電晶體，該鰭部耦合至該半導體基板、從該半導體基板延伸且跨度該三閘極電晶體的源極、閘極及汲極，其中該通道包含跨度在該源極及該汲極之間的該閘極 的該鰭部的頂表面及二相對的側表面，其中該鰭部由該鍺半導體或該矽鍺半導體構成。
  20. 如請求項第19項的製程，其中該鰭部及該半導體基板為由該鍺半導體或該矽鍺半導體構成的單體。
  21. 一種電腦裝置，包含：電路板；及半導體裝置，耦合至該電路板且包含複數三閘極電晶體設置於該半導體裝置上，其中該三閘極電晶體的一或更多包含：通道，包含鍺半導體或矽鍺半導體；介電質層，有耦合至該通道的第一表面且包含散佈有至少一額外元素的金屬氧化物，該至少一額外元素用以調變該介電質層的帶隙；及閘極電極，耦合至該介電質層的第二表面，該第二表面隔著該介電質層的厚度相對於該第一表面，其中該至少一額外元素的濃度從該第一表面至該第二表面單調地增加。
  22. 如請求項第21項的電腦裝置，其中該金屬氧化物包含氧化鈦或氧化鉭的至少之一，且該至少一額外元素包含鋁、矽、氮、鋯或鉿的至少之一。
  23. 如請求項第21項的電腦裝置，其中對重量而言的第一濃度為從約0%至約30%，且對重量而言第二濃度為從約30%至約70%，其中重量百分比的平衡為該金屬氧化物的金屬。
  24. 如請求項第21項的電腦裝置，其中該金屬氧化物為二氧化鈦且該至少一額外元素為鋁。
  25. 如請求項第21項的電腦裝置，其中該電腦裝置為可穿戴裝置或行動電腦裝置，該可穿戴裝置或該行動電腦裝置包含與該電路板耦合的天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、影片編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋革計數器、加速度計、陀螺儀、喇叭或相機的一或更多。
TW105138478A 2015-12-24 2016-11-23 用於含有鍺的通道的介電質金屬氧化物蓋帽 TWI761321B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/000500 WO2017111872A1 (en) 2015-12-24 2015-12-24 Dielectric metal oxide cap for channel containing germanium
WOPCT/US15/00500 2015-12-24

Publications (2)

Publication Number Publication Date
TW201732948A true TW201732948A (zh) 2017-09-16
TWI761321B TWI761321B (zh) 2022-04-21

Family

ID=59091012

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138478A TWI761321B (zh) 2015-12-24 2016-11-23 用於含有鍺的通道的介電質金屬氧化物蓋帽

Country Status (4)

Country Link
US (1) US10403733B2 (zh)
EP (1) EP3394900A4 (zh)
TW (1) TWI761321B (zh)
WO (1) WO2017111872A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770923B2 (en) 2001-03-20 2004-08-03 Freescale Semiconductor, Inc. High K dielectric film
US7271458B2 (en) * 2002-04-15 2007-09-18 The Board Of Trustees Of The Leland Stanford Junior University High-k dielectric for thermodynamically-stable substrate-type materials
US7105390B2 (en) * 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
US7115959B2 (en) * 2004-06-22 2006-10-03 International Business Machines Corporation Method of forming metal/high-k gate stacks with high mobility
KR100607413B1 (ko) 2005-04-27 2006-08-01 삼성전자주식회사 스택형 반도체 장치 및 그 제조 방법
US7488656B2 (en) * 2005-04-29 2009-02-10 International Business Machines Corporation Removal of charged defects from metal oxide-gate stacks
US7700470B2 (en) * 2006-09-22 2010-04-20 Intel Corporation Selective anisotropic wet etching of workfunction metal for semiconductor devices
US7998820B2 (en) * 2007-08-07 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. High-k gate dielectric and method of manufacture
US8313999B2 (en) * 2009-12-23 2012-11-20 Intel Corporation Multi-gate semiconductor device with self-aligned epitaxial source and drain
US20140339646A1 (en) * 2011-09-30 2014-11-20 Subhash M. Joshi Non-planar transitor fin fabrication
US8941184B2 (en) * 2011-12-16 2015-01-27 International Business Machines Corporation Low threshold voltage CMOS device
US9236476B2 (en) * 2011-12-28 2016-01-12 Intel Corporation Techniques and configuration for stacking transistors of an integrated circuit device

Also Published As

Publication number Publication date
EP3394900A4 (en) 2019-10-23
US20180374928A1 (en) 2018-12-27
US10403733B2 (en) 2019-09-03
WO2017111872A1 (en) 2017-06-29
TWI761321B (zh) 2022-04-21
EP3394900A1 (en) 2018-10-31

Similar Documents

Publication Publication Date Title
KR102378035B1 (ko) 다중 임계 전압 디바이스들 및 연관된 기법과 구성
TWI572574B (zh) 硫族玻璃組成物及硫族開關裝置
US10186582B2 (en) Graphene fluorination for integration of graphene with insulators and devices
TW201608672A (zh) 金屬互連的接縫癒合
TWI729035B (zh) 在閘極下具有子鰭介電區的電晶體、半導體裝置及製造其之程序以及運算裝置
US20230360973A1 (en) Techniques and configurations to reduce transistor gate short defects
TW201620053A (zh) 用於填充高深寬比之技術，具有多層金屬層之窄結構及相關聯組態
KR102355266B1 (ko) 토폴로지에 의한 금속 퓨즈
KR102386522B1 (ko) 기능성 금속 산화물 기반 마이크로전자 디바이스들
TW201732948A (zh) 用於含有鍺的通道的介電質金屬氧化物蓋帽
CN114725050A (zh) 包括桥接器的微电子结构
CN114256334A (zh) 包括二维材料的晶体管
TW201732940A (zh) 積體電路的背側隔離