TW201728094A

TW201728094A - 訊號發射器

Info

Publication number: TW201728094A
Application number: TW105102781A
Authority: TW
Inventors: 鄭丁元; 彭達政; 倬傅; 惠慶簡
Original assignee: 立積電子股份有限公司
Priority date: 2016-01-29
Filing date: 2016-01-29
Publication date: 2017-08-01
Also published as: CN110138393A; CN107026662A; US9692464B1; CN110138393B; CN107026662B; TWI633760B

Abstract

訊號發射器包含調變電路、訊號分離電路及訊號組合電路。調變電路將第一訊號調變為調變訊號。訊號分離電路耦接於調變電路，且訊號分離電路將調變訊號除頻以產生N個分離訊號，N為大於1的正整數。N個分離訊號具有相異的相位。訊號組合電路耦接於訊號分離電路，且訊號組合電路組合N個分離訊號以消除N個分離訊號之至少一諧波訊號並產生輸出訊號。輸出訊號包含N個分離訊號之一次諧波。

Description

訊號發射器

本發明是有關於一種訊號發射器，特別是一種能夠減少雜訊的訊號發射器。

一般來說，訊號發射器會將帶有欲傳送之資料訊號與一次諧波訊號混合以產生高頻的輸出訊號，然而在產生輸出訊號的過程中，若輸出訊號與一次諧波訊號的頻率過於接近，則可能會產生互相干擾的情況，導致輸出訊號帶有雜訊，而降低了通訊的品質。為解決此問題，訊號發射器可讓輸出訊號再與另一級的一次諧波訊號混合，使得最終發射之輸出訊號的頻率為兩級一次諧波訊號之頻率的和，如此即可避免一次諧波訊號和輸出訊號之間互相干擾的問題。

然而這樣的做法除了需要增加額外的混波元件之外，也常需要另外設置濾波器來消除輸出訊號的諧波，因而增加訊號發射器所需的面積及電能損耗。因此如何夠在減少輸出訊號的雜訊的情況下，減少訊號發射器所需的面積和電能耗損即成為有待解決的問題。

本發明之一實施例提供一種訊號發射器，訊號發射器包含調變電路、訊號分離電路及訊號組合電路。調變電路路可將第一訊號調變為調變訊號，訊號分離電路耦接於調變電路，並可將調變訊號除頻以產生N個分離訊號，N為大於1的正整數，N個分離訊號具有相異的相位。訊號組合電路耦接於訊號分離電路，並可組合N個分離訊號以消除N個分離訊號之至少一諧波訊號並產生輸出訊號。

本發明之另一實施例提供一種訊號發射器，訊號發射器包含鎖相迴路及類比至數位轉換器。鎖相迴路可根據至少一第一訊號產生調變訊號。類比至數位轉換器耦接至鎖相迴路，並可將類比訊號轉換為第一訊號。鎖相迴路包含多係數除頻器，多係數除頻器可產生鎖相迴路內部所需之時脈訊號以使鎖相迴路得以產生調變訊號，並可產生類比至數位轉換器所需之時脈訊號。

第1圖為本發明一實施例之訊號發射器100的示意圖。訊號發射器100包含類比至數位轉換器120(Analog to Digital Converter，ADC)及調變電路110。在第1圖的實施例中，調變電路110可為鎖相迴路(Phase Lock Loop，PLL)，然而在本發明的其他實施例中，調變電路110亦可為鎖頻迴路(Frequency Lock Loop，FLL)。

類比至數位轉換器120耦接至調變電路110，且類比至數位轉換器120可將類比訊號AS轉換為第一訊號DGS1，而調變電路110則可根據第一訊號DGS1產生調變訊號MDS。

在第1圖的實施例中，調變電路110包含第一混波元件111、第二混波元件112、積分三角調變器(Sigma-Delta Modulator)113、相/頻偵測器(Phase/Frequency Detector, PFD)114、電荷泵(Charge Pump，CP)115、迴路濾波器(Loop Filter，LF)116、壓控振盪器(Voltage Controlled Oscillator, VCO)117及多係數除頻器(Multi-Modulus Divider，MMD)118。

第一混波元件111耦接於類比至數位轉換器120，並可將外部輸入的數位控制訊號DCS及第一訊號DGS1混合以產生混合輸入訊號MIS。第二混波元件112可將混合輸入訊號MIS與訊號發射器100之調變參考訊號IDS混合成第二訊號DGS2。在本發明的一實施例中，第一混波元件111為加法器、第二混波元件112為乘法器、數位控制訊號DCS為音頻(Tone)，而調變參考訊號IDS為調變係數(Modulation Index)。在本發明的其他實施例中，第一混波元件111及第二混波元件112亦可依系統的需求而省略，或以混波器(Mixer)、乘法器或加法器來實施。

此外，第一混波元件111主要可在欲傳送之資料訊號當中，即第一訊號DGS1當中，混合加入用來控制接收端的數位控制訊號DCS，然而在本發明的部分實施例中，系統未必有此需求，因此調變電路110之鎖相迴路亦可不包含第一混波元件111，在此情況下，第二混波元件112亦可直接將第一訊號DGS1與調變參考訊號IDS混合成第二訊號DGS2。

積分三角調變器113可將第二訊號DGS2調變成第三訊號DGS3。多係數除頻器118會根據第三訊號DGS3及調變訊號MDS產生內部震盪訊號VS，並可將內部震盪訊號VS回授至相/頻偵測器114以確保輸出的調變訊號MDS可保持在所需的頻率及相位。相/頻偵測器114可根據由訊號發射器100內部或外部產生之參考訊號REFS及內部震盪訊號VS之間的差異，輸出比較結果，舉例來說，相/頻偵測器114可根據參考訊號REFS及內部震盪訊號VS之間的相位差輸出比較電壓VCMP，而電荷泵115則可根據比較電壓VCMP輸出控制電壓VC。迴路濾波器116可過濾控制電壓VC中的高頻雜訊，接著，壓控振盪器117即可根據已過濾之控制電壓VC輸出調變訊號MDS。在本發明的一實施例中，參考訊號REFS具有固定的頻率。

此外，在上述實施例中，多係數除頻器118還可產生積分三角調變器113運作時所需之時脈訊號CLK1及類比至數位轉換器120運作時所需之時脈訊號CLK2。由於時脈訊號CLK1及CLK2都是由多係數除頻器118所產生，因此兩者的相位可以保持同步，進而能夠避免雜訊的產生。亦即訊號發射器100可在不另外設置濾波器的情況下，減少輸出訊號的雜訊，且無需額外的電路面積。在本發明的一實施例中，時脈訊號CLK1與CLK2相同。

第2圖為本發明一實施例之訊號發射器200的示意圖。訊號發射器200包含類比至數位轉換器120(Analog to Digital Converter，ADC)、調變電路110、訊號分離電路230及訊號組合電路240。訊號發射器200與訊號發射器100的操作原理相似，主要差別在於訊號發射器200還可透過訊號分離電路230使調變訊號MDS降頻，並透過訊號組合電路240進一步去除不必要的諧波訊號以減少雜訊。

在此實施例中，訊號分離電路230可為除頻器，除頻器可耦接於調變電路110，並可將調變訊號MDS除頻以產生N個分離訊號DVS1至DVSN，N個分離訊號DVS1至DVSN具有相異的相位及相同的頻率，而N為大於1的正整數。在一實施中，N個分離訊號DVS1至DVSN可具有相同的振幅。訊號組合電路240耦接於訊號分離電路230，並可組合N個分離訊號DVS1至DVSN以消除N個分離訊號DVS1至DVSN之諧波訊號並產生輸出訊號OS，而輸出訊號OS仍會包含N個分離訊號DVS1至DVSN之一次諧波(first harmonic)或基波(fundamental frequency)。

第3圖為本發明一實施例之分離訊號DVS1及DVS2的示意圖，第4圖為第3圖之分離訊號DVS1及DVS2的二次諧波DVS1’及DVS2’示意圖。在第3圖及第4圖中，分離訊號DVS1及DVS2及其二次諧波DVS1’及DVS2’皆以向量表示，向量的長度表示訊號的振幅，而向量與X軸的夾角則表示訊號的相位。在第3圖中，訊號分離電路230所產生之分離訊號DVS1的相位角為45°，而分離訊號DVS2的相位角為-45°。而在第4圖中，分離訊號DVS1之二次諧波DVS1’的相位角會倍增至90°，而分離訊號DVS2之二次諧波DVS2’的相位角也會倍增至-90°，亦即兩者的相位差為180°，在此情況下，若訊號組合電路240能以相同之權重值組合分離訊號DVS1及分離訊號DVS2，則分離訊號DVS1及DVS2之二次諧波DVS1’及DVS2’的振幅也會相同，使得第4圖中分離訊號DVS1及DVS2之二次諧波DVS1’及DVS2’彼此抵消，因此，最後輸出訊號OS會包含第3圖所示之分離訊號DVS1及DVS2，而不包含分離訊號DVS1及DVS2的二次諧波DVS1’及DVS2’。如此一來，訊號發射器200即可在不另外設置濾波器的情況下，消除輸出訊號OS的二次諧波以減少雜訊。

此外，訊號分離電路230也可產生更多的分離訊號，並根據實際操作的狀況，來消除輸出訊號的二次諧波、三次諧波及/或更高次的諧波。第5圖為本發明一實施例之分離訊號DVS1、DVS2及DVS3的示意圖，第6圖為第5圖之分離訊號DVS1、DVS2及DVS3的二次諧波DVS1’、DVS2’及DVS3’示意圖。在第5圖中，訊號分離電路230所產生之分離訊號DVS1、DVS2及DVS3的相位角分別為0°、60°及-60°。而在第6圖中，分離訊號DVS1之二次諧波DVS1’的相位角仍為0°，分離訊號DVS2之二次諧波DVS2’的相位角會倍增至120°，而分離訊號DVS3之二次諧波DVS3’的相位角會倍增至-120°。在此情況下，若訊號組合電路240能以相同之權重值組合分離訊號DVS1、DVS2及DVS3，則分離訊號DVS1、DVS2及DVS3之二次諧波DVS1’、DVS2’及DVS3’的振幅也會相同，使得第6圖中分離訊號DVS1、DVS2及DVS3之二次諧波DVS1’、DVS2’及DVS3’的向量會彼此抵消，因此輸出訊號OS會包含第5圖所示之分離訊號DVS1、DVS2及DVS3，而不包含分離訊號DVS1、DVS2及DVS3的二次諧波。如此一來，訊號發射器200即可在不另外設置濾波器的情況下，消除輸出訊號OS的二次諧波以減少雜訊。

第7圖為第5圖之分離訊號DVS1、DVS2及DVS3的三次諧波DVS1’’、DVS2’’及DVS3’’示意圖。在第7圖中，分離訊號DVS1之三次諧波DVS1’’的相位角仍為0°，分離訊號DVS2之三次諧波DVS2’’的相位為其一次諧波之相位角的三倍，即180°，而分離訊號DVS3之三次諧波DVS3’’的相位角也變為其一次諧波之相位角的三倍，即-180°。在此情況下，若訊號組合電路240能使分離訊號DVS1之權重值為分離訊號DVS2之權重值的兩倍，並使分離訊號DVS1之權重值為第三分離訊號DVS3之權重值的兩倍來組合分離訊號DVS1、DVS2即DVS3，則分離訊號DVS2及DVS3之三次諧波DVS2’’及DVS3’’的相位及振幅都會相同，而兩者之和將與分離訊號DVS1的三次諧波DVS1’’相抵消，使得輸出訊號OS中能夠保留第5圖所示之分離訊號DVS1、DVS2及DVS3，而不包含分離訊號DVS1、DVS2及DVS3的三次諧波DVS1’’、DVS2’’及DVS3’’。如此一來，訊號發射器200即可在不另外設置濾波器的情況下，消除輸出訊號OS的三次諧波以減少雜訊。

第8圖為本發明一實施例之分離訊號DVS1、DVS2及DVS3的示意圖，第9圖為第8圖之分離訊號DVS1、DVS2及DVS3的三次諧波DVS1’’、DVS2’’及DVS3’’示意圖。在第8圖中，訊號分離電路230所產生之分離訊號DVS1、DVS2及DVS3的相位角分別為45°、-45°及0°。而在第9圖中，分離訊號DVS1之三次諧波DVS1’’的相位角為其一次諧波之相位角的三倍，即為135°，分離訊號DVS2之三次諧波DVS2’’的相位為其一次諧波之相位角的三倍，即-135°，而分離訊號DVS3之三次諧波DVS3’’的相位角則仍為0°。在此情況下，若訊號組合電路240能使分離訊號DVS3之權重值為分離訊號DVS1之權重值的倍，並使分離訊號DVS3之權重值為第三分離訊號DVS2之權重值的倍來組合分離訊號DVS1、DVS2及DVS3，則分離訊號DVS1及DVS2之三次諧波DVS1’’及DVS2’’的和將與分離訊號DVS3之三次諧波DVS3’’具有相同的振幅及相反的相位，因此最終三者的三次諧波將可互相抵消，使得輸出訊號OS中能夠保留第8圖所示之分離訊號DVS1、DVS2及DVS3，而不包含分離訊號DVS1、DVS2及DVS3的三次諧波DVS1’’、DVS2’’及DVS3’’。如此一來，訊號發射器200即可在不另外設置濾波器的情況下，消除輸出訊號OS的三次諧波以減少雜訊。

申言之，在本發明的上述實施例中，N個分離訊號DVS1至DVSN之N個相位間可以相同之相位差相間隔，而訊號組合電路240可根據對應N個分離訊號DVS1至DVSN之N個權重值來組合N個分離訊號DVS1至DVSN，以消除N個分離訊號DVS1至DVSN之M次諧波並產生輸出訊號OS，M為大於1的正整數。此外，在本發明的部分實施例中，分離電路230亦可用混頻器代替除頻器，混頻器可耦接於調變電路110，並可將調變訊號混頻以產生N個分離訊號DVS1至DVSN。

在本發明的部分實施例中，訊號組合電路240可包含輸出端OUT及N個權重控制電路，輸出端OUT可輸出輸出訊號OS。第10圖為本發明一實施例之訊號組合電路240的示意圖。在第10圖的實施例中，訊號組合電路240包含3個權重控制電路2421、2422及2423，亦即N為3。

權重控制電路2421、2422及2423的構造相同，但會分別接收相異之分離訊號DVS1、DVS2及DVS3。以權重控制電路2421為例，權重控制電路2421包含控制開關TA及M個加權電路WC1至WCM，M為正整數。控制開關TA具有第一端、第二端及控制端，控制開關TA的第一端耦接至輸出端OUT，而控制開關TA的控制端可接收分離訊號選擇訊號DCSS1，當分離訊號選擇訊號DCSS1為高電位時，控制開關TA會被導通，此時訊號組合電路240會將對應的分離訊號DVS1加入輸出訊號OS當中。同樣的，訊號發射器200亦可透過分離訊號選擇訊號DCSS2及DCSS3來控制訊號組合電路240是否將對應的分離訊號DVS2及DVS3加入輸出訊號OS當中，以使訊號組合電路240能夠選擇所需的分離訊號以進行組合。

權重控制電路2421之每一加權電路WC1至WCM包含第一開關T1A、第二開關T2A及第三開關T3A。第一開關T1A具有第一端、第二端及控制端，第一開關T1A的第一端可接收分離訊號DVS1，而第一開關T1A的控制端可接收加權訊號。在本發明的部分實施例中，每個加權電路WC1至WCM之第一開關T1A的控制端可接收相異的加權訊號。舉例來說，加權電路WC1的控制端可接收加權訊號WS1，而加權電路WCM的控制端可接收加權訊號WSM。如此一來，訊號發射器200即可透過分離訊號選擇訊號DCSS1、DCSS2及DCSS3來選擇將哪些分離訊號加以組合，並可透過加權訊號WS1至WSM來控制每一個分離訊號的權重。

第二開關T2A具有第一端、第二端及控制端，第二開關T2A的第一端耦接至第一開關T1A的第二端，第二開關T2A的控制端耦接至第一開關T1A的控制端，而第二開關T2A的第二端可經由電阻R1耦接至地端GND。第三開關T3A具有第一端、第二端及控制端，第三開關T3A的第一端耦接至控制開關TA的第二端，第三開關T3A的第二端經由電阻R2耦接至地端GND，而第三開關T3A的控制端耦接至第一開關T1A的第二端。

當訊號分離電路230輸出如第8圖所示之分離訊號DVS1、DVS2及DVS3時，訊號發射器200可以使三個分離訊號選擇訊號DCSS1、DCSS2及DCSS3皆為高電位，此時訊號組合電路240可將三個分離訊號DVS1、DVS2及DVS3都加以組合，並透過加權訊號使權重控制電路2421、2422及2423導通所需數量的電流路徑及/或選擇適當的電阻R2，即可控制各個分離訊號的權重。如此一來，當分離訊號DVS3之權重值為分離訊號DVS1之權重值的倍，且分離訊號DVS3之權重值為第三分離訊號DVS2之權重值的倍，則可如第9圖的實施例所示，消除分離訊號DVS1、DVS2及DVS3的三次諧波DVS1’’、DVS2’’及DVS3’’。

在上述實施例中，訊號發射器200也可以使分離訊號選擇訊號DCSS3為低電位，並使分離訊號選擇訊號DCSS1及DCSS2為高電位，亦即如同第3圖之實施例，訊號發射器200可選擇僅將分離訊號DVS1及DVS2加以組合，此時訊號發射器200即可透過加權訊號WS1至WSM使權重控制電路2421及2422導通所需數量的電流路徑，使得分離訊號DVS1之權重值與分離訊號DVS2之權重值相同。如此一來，即可如第4圖的實施例所示，消除分離訊號DVS1及DVS2的二次諧波DVS1’’及DVS2’’。

申言之，訊號發射器200可根據系統的需要，將所需的分離訊號加以組合來消除輸出訊號OS中的二次諧波、三次諧波或更高階的諧波以減少雜訊。

第11圖為本發明一實施例之訊號組合電路340的示意圖。在本發明的部分實施例中，訊號發射器200可使用訊號組合電路 340取代訊號組合電路240。訊號組合電路340包含N個權重控制電路3421至342N。每一權重控制電路3421至342N包含第一開關T1B及電流源C1。

第一開關T1B具有第一端、第二端及控制端。權重控制電路3421至342N之第一開關T1B的第一端會共同耦接至輸出端OUT以輸出輸出訊號OS。權重控制電路3421至342N之第一開關T1B的控制端會接收對應之分離訊號DVS1至DVSN，亦即權重控制電路3421之第一開關T1B的控制端會接收分離訊號DVS1，而權重控制電路342N之第一開關T1B的控制端會接收分離訊號DVSN。權重控制電路3421至342N之第一開關T1B的第二端會分別耦接至權重控制電路3421至342N之電流源C1，且權重控制電路3421至342N之電流源C1可分別由電流控制訊號CCS1至CCSN控制。

在此實施例中，電流控制訊號CCS1至CCSN可以控制每一電流源C1之輸出電流的大小及相位，因此訊號發射器200可透過調整電流控制訊號CCS1至CCSN的頻率及相位，來調整分離訊號DVS1至DVSN的振幅及相位，進而可依系統的需求組合分離訊號DVS1至DVSN以消除諧波減少雜訊。在本發明的部分實施例中，電流源C1及第一開關T1B是串聯於輸出端OUT，例如在第11圖中，輸出端是依序經由第一開關T1B再經由電流源C1耦接至地端GND，然而在本發明的部分實施例中，第一開關T1B與電流源C1的耦接關係亦可互換。

此外，在本發明的部分實施例中，訊號發射器亦可一併消除輸出訊號OS的二次諧波及三次諧波。第12圖為本發明一實施例之訊號組合電路440的示意圖。第13圖為第12圖之分離訊號DVS1至DVS4的示意圖。在第13圖的實施例中，分離訊號DVS1至DVS4皆以向量表示，向量的長度表示訊號的振幅，而向量與X軸的夾角則表示訊號的相位。在第13圖中，分離訊號DVS1至DVS4的向量長度皆相同，分離訊號DVS1的相位角為30°，分離訊號DVS2的相位角為-30°，分離訊號DVS3的相位角為150°，分離訊號DVS2的相位角為-150°。

在本發明的部分實施例中，訊號分離電路230可產生第13圖所示的分離訊號DVS1至DVS4，此時訊號發射器200可利用訊號組合電路440取代訊號組合電路240，而組合電路440即可將DVS1至DVS4加以組合並消除分離訊號DVS1至DVS4的二次諧波及三次諧波。

訊號組合電路440包含兩個構造相同的權重控制電路4421及4422，但會分別接收相異之分離訊號DVS1、DVS2及DVS3、DVS4。每一權重控制電路4421及4422包含第一開關T1C、第二開關T2C及第三開關T3C。

以權重控制電路4421為例，第一開關T1C及第二開關T2C的第一端會共同耦接至內部節點N1，權重控制電路4421之第一開關T1C及第二開關T2C的控制端會分別接收對應之分離訊號DVS1及DVS2，而權重控制電路4421之第一開關T1C及第二開關T2C的第二端會耦接至地端GND。權重控制電路4421之第一開關T1C及第二開關T2C所產生的訊號在合流至內部節點N1後，會產生組合訊號NCS1。權重控制電路4421之第三開關T3C的第一端會耦接至輸出端OUT，權重控制電路4421之第三開關T3C的第二端會耦接至內部節點N1，而權重控制電路4421之第三開關T3C的控制端會接收電流控制訊號CCS1。

權重控制電路4422之內部節點N2、分離訊號DVS3及DVS4、組合訊號NCS2與電流控制訊號CCS2的關係請參考權重控制電路4421，在此不再贅述。

在此實施例中，電流控制訊號CCS1會將組合訊號NCS1維持在原來的相位，而電流控制訊號CCS2則會將組合訊號NCS2的相位偏轉180°，如此一來，當組合訊號NCS1與組合訊號NCS2於輸出端OUT相混合時，即可產生輸出訊號OS，且輸出訊號OS中不會包含分離訊號DVS1至DVS4的二次諧波及二次諧波。

第14圖為分離訊號DVS1及DVS2、其二次諧波DVS1’及DVS2’以及其三次諧波DVS1’’DVS2’’的示意圖。第15圖為分離訊號DVS3及DVS4、其二次諧波DVS3’及DVS4’以及其三次諧波DVS3’’DVS4’’的示意圖。在第14圖中，分離訊號DVS1及DVS2的三次諧波DVS1’’DVS2’’的向量合為零，因此會互相抵銷。由於組合訊號NCS1是由分離訊號DVS1及DVS2混合產生，因此組合訊號NCS1即不會包含分離訊號DVS1及DVS2的三次諧波。同樣的，在第15圖中，分離訊號DVS3及DVS4的三次諧波DVS3’’DVS4’’的向量合為零，因此會互相抵銷。由於組合訊號NCS2是由分離訊號DVS3及DVS4混合產生，因此組合訊號NCS2不會包含分離訊號DVS3及DVS4的三次諧波。

此外，根據第14圖及第15圖所示的分離訊號及其二次諧波可知，在輸出端OUT所輸出的輸出訊號OS中，相位偏轉180°後之組合訊號NCS2的二次諧波(亦即將第15圖中的二次諧波DVS3’及DVS4’之相位偏轉180°)會與相位不變之組合訊號NCS1的二次諧波(亦即第14圖中的二次諧波DVS1’及DVS2’)相抵銷，因此最終輸出訊號OS中會包含分離訊號DVS1及DVS2以及相位被偏轉180°之分離訊號DVS3及DVS4(分離訊號DVS3及DVS4在相位偏轉180°之後，即分別與分離訊號DVS2及DVS1相同)，而不會包含其二次諧波及其三次諧波。如此一來，即可增加訊號傳輸的品質。

雖然在第12圖中，訊號組合電路440包含兩個權重控制電路4421及4422，然而在本發明的其他實施例中，訊號組合電路440也可能根據所產生的分離訊號，包含其他數量之權重控制電路，例如K個權重控制電路，且K為正整數。

綜上所述，本發明之實施例所提供的訊號發射器，可在不另外設置濾波器的情況下，透過讓鎖相迴路中的時脈訊號互相同步及/或透過除頻器及訊號組合電路以消除無用的諧波，有效地降低雜訊產生，也可節省先前技術之訊號發射器之濾波器所需的面積。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、200‧‧‧訊號發射器
110‧‧‧調變電路
111‧‧‧第一混波元件
112‧‧‧第二混波元件
113‧‧‧積分三角調變器
114‧‧‧相/頻偵測器
115‧‧‧電荷泵
116‧‧‧迴路濾波器
117‧‧‧壓控振盪器
118‧‧‧多係數除頻器
120‧‧‧類比至數位轉換器
AS‧‧‧類比訊號
DGS1‧‧‧第一訊號
MIS‧‧‧混合輸入訊號
DCS‧‧‧數位控制訊號
IDS‧‧‧調變參考訊號
DGS2‧‧‧第二訊號
DGS3‧‧‧第三訊號
VS‧‧‧內部震盪訊號
VAMP‧‧‧比較電壓
VC‧‧‧控制電壓
MDS‧‧‧調變訊號
REFS‧‧‧參考訊號
CLK1、CLK2‧‧‧時脈訊號
DVS1、DVS2、DVS3、DVS4、DVSN‧‧‧分離訊號
DVS1’、DVS2’、DVS3’、DVS4’‧‧‧二次諧波
DVS1’’、DVS2’’、DVS3’’、DVS4’’‧‧‧三次諧波
230‧‧‧訊號分離電路
240、340、440‧‧‧訊號組合電路
OS‧‧‧輸出訊號
2421、2422、2423、3421、342N、4421、4422‧‧‧權重控制電路
TA‧‧‧控制開關
T1A、T1B、T1C‧‧‧第一開關
T2A、T2C‧‧‧第二開關
T3A、T3C‧‧‧第三開關
DCSS1、DCSS2、DCSS3‧‧‧分離訊號選擇訊號
WC1、WCM‧‧‧加權電路
WS1、WSM‧‧‧加權訊號
OUT‧‧‧輸出端
GND‧‧‧地端
VDD‧‧‧電壓源
R1、R2、R3‧‧‧電阻
CCS1、CCS2、CCSN‧‧‧電流控制訊號
C1‧‧‧電流源
N1、N2‧‧‧內部節點
NCS1、NCS2‧‧‧組合訊號

第1圖為本發明一實施例之訊號發射器的示意圖。第2圖為本發明另一實施例之訊號發射器的示意圖。第3圖為本發明一實施例之分離訊號的示意圖。第4圖為第3圖之分離訊號的二次諧波示意圖。第5圖為本發明另一實施例之分離訊號的示意圖。第6圖為第5圖之分離訊號的二次諧波示意圖。第7圖為第5圖之分離訊號的三次諧波示意圖。第8圖為本發明另一實施例之分離訊號的示意圖。第9圖為第8圖之分離訊號的三次諧波示意圖。第10圖為本發明一實施例之第2圖之訊號組合電路的示意圖。第11圖為本發明另一實施例之訊號組合電路的示意圖。第12圖為本發明另一實施例之訊號組合電路的示意圖。第13圖為本發明另一實施例之分離訊號的示意圖。第14圖為第13圖之部分分離訊號及其二次諧波、其三次諧波的示意圖。第15圖為第13圖之部分分離訊號及其二次諧波、其三次諧波的示意圖。

200‧‧‧訊號發射器

110‧‧‧調變電路

120‧‧‧類比至數位轉換器

AS‧‧‧類比訊號

DGS1‧‧‧第一訊號

MDS‧‧‧調變訊號

OS‧‧‧輸出訊號

DVS1、DVSN‧‧‧分離訊號

230‧‧‧訊號分離電路

240‧‧‧訊號組合電路

Claims

一種訊號發射器，包含：一調變電路，用以將一第一訊號調變為一調變訊號；一訊號分離電路，耦接於該調變電路，用以將該調變訊號分離為N個分離訊號，N為大於1的正整數，該N個分離訊號具有相異的相位；及一訊號組合電路，耦接於該訊號分離電路，用以組合該N個分離訊號以消除該N個分離訊號之至少一諧波訊號並產生一輸出訊號。
如請求項1所述之訊號發射器，其中該訊號分離電路包含一除頻器，耦接於該調變電路，用以將該調變訊號除頻以產生該N個分離訊號。
如請求項2所述之訊號發射器，其中：該N個分離訊號包含一第一分離訊號及一第二分離訊號；該第一分離訊號與該第二分離訊號之相位差為90度；及該訊號組合電路係以相同之權重值組合該第一分離訊號及該第二分離訊號以消除該第一分離訊號及該第二分離訊號之一二次諧波並產生該輸出訊號。
如請求項2所述之訊號發射器，其中：該N個分離訊號包含一第一分離訊號、一第二分離訊號及一第三分離訊號；該第一分離訊號與該第二分離訊號之相位差為60度，且該第一分離訊號與該第三分離訊號之相位差為-60度；及該訊號組合電路係以相同之權重值組合該第一分離訊號、該第二分離訊號及該第三分離訊號以消除該第一分離訊號、該第二分離訊號及該第三分離訊號之一二次諧波並產生該輸出訊號。
如請求項2所述之訊號發射器，其中：該N個分離訊號包含一第一分離訊號、一第二分離訊號及一第三分離訊號；該第一分離訊號與該第二分離訊號之相位差為60度，且該第一分離訊號與該第三分離訊號之相位差為-60度；及該訊號組合電路係使該第一分離訊號之權重值為該第二分離訊號之權重值的兩倍，並使該第一分離訊號之權重值為該第三分離訊號之權重值的兩倍來組合該第一分離訊號、該第二分離訊號及該第三分離訊號以消除該第一分離訊號、該第二分離訊號及該第三分離訊號之一三次諧波並產生該輸出訊號。
如請求項2所述之訊號發射器，其中：該N個分離訊號包含一第一分離訊號、一第二分離訊號及第三分離訊號；該第三分離訊號與該第一分離訊號之相位差為45度，且該第三分離訊號與該第一分離訊號之相位差為-45度；及該訊號組合電路係使該第三分離訊號之權重值為該第一分離訊號之權重值的倍，並使該第三分離訊號之權重值為該第二分離訊號之權重值的倍來組合該第一分離訊號、該第二分離訊號及該第三分離訊號以消除該第一分離訊號、該第二分離訊號及該第三分離訊號之一三次諧波並產生該輸出訊號。
如請求項2所述之訊號發射器，其中該訊號組合電路包含：一輸出端，用以輸出該輸出訊號；及 N個權重控制電路，其中一第n個權重控制電路包含：一控制開關，具有一第一端耦接至該輸出端，一第二端，及一控制端用以接收一分離訊號選擇訊號；及複數個加權電路，每一加權電路包含：一第一開關，具有一第一端用以接收該N個分離訊號中之一第n個分離訊號，一第二端，及一控制端用以接收一加權訊號；一第二開關，具有一第一端耦接至該第一開關的該第二端，一第二端，及一控制端耦接至該第一開關的該控制端；及一第三開關，具有一第一端耦接至該控制開關的該第二端，一第二端經由一電阻耦接至一地端，及一控制端耦接至該第一開關的該第二端；其中n為正整數且n≦N。
如請求項2所述之訊號發射器，其中該訊號組合電路包含：一輸出端，用以輸出該輸出訊號；及 N個權重控制電路，每一權重控制電路包含：一電流源，用以根據一電流控制訊號導通電流；及一第一開關，用以根據該N個分離訊號中之一對應之分離訊號導通；其中該電流源及該第一開關係串聯於該輸出端。
如請求項2所述之訊號發射器，其中該訊號組合電路包含：一輸出端，用以輸出該輸出訊號；及 K個權重控制電路，其中K為正整數，每一權重控制電路包含：一第一開關，具有一第一端耦接於一內部節點，一第二端耦接於一地端，及一控制端用以接收該N個分離訊號中之一對應之分離訊號；一第二開關，具有一第一端耦接於該內部節點，一第二端耦接於該地端，及一控制端用以接收該N個分離訊號中之一對應之分離訊號；及一第三開關，具有一第一端耦接於該輸出端，一第二端耦接於該內部節點，及一控制端用以接收一電流控制訊號。
如請求項2所述之訊號發射器，其中：該N個分離訊號之N個相位間係以相同之相位差相間隔；及該訊號組合電路係以對應該N個分離訊號之N個權重值組合該N個分離訊號，以消除該N個分離訊號之一M次諧波並產生該輸出訊號，M為大於1的正整數。
如請求項1所述之訊號發射器，其中該訊號分離電路包含一混頻器，耦接於該調變電路，用以將該調變訊號混頻以產生該N個分離訊號。
如請求項1所述之訊號發射器，其中該調變電路包含一鎖相迴路(Phase Lock Loop，PLL) 。
如請求項12所述之訊號發射器，另包含：一類比至數位轉換器(Analog to Digital Converter，ADC)，耦接於該鎖相迴路，用以將一類比訊號轉換為數位的該第一訊號；其中，該鎖相迴路包含一多係數除頻器(Multi-Modulus Divider，MMD)，用以產生該鎖相迴路內部所需之一第一時脈訊號以調變該第一訊號，及用以產生該類比至數位轉換器所需之一第二時脈訊號。
如請求項12所述之訊號發射器，另包含：一類比至數位轉換器(Analog to Digital Converter，ADC)，用以將一類比訊號轉換為一數位資料訊號；及一第一混波元件，耦接於該鎖相迴路及該類比至數位轉換器，用以將一數位控制訊號與該數位資料訊號混合成數位的該第一訊號；其中，該鎖相迴路包含一多係數除頻器(Multi-Modulus Divider，MMD)，用以產生該鎖相迴路內部所需之一時脈訊號以調變該第一訊號，及用以產生該類比至數位轉換器所需之一時脈訊號。
如請求項1所述之訊號發射器，其中該調變電路包含一鎖頻迴路(Frequency Lock Loop，FLL)。
如請求項1所述之訊號發射器，該輸出訊號包含該N個分離訊號之一次諧波。
一種訊號發射器，包含：一鎖相迴路(Phase Lock Loop，PLL)，用以根據至少一第一訊號產生一調變訊號；及一類比至數位轉換器(Analog to Digital Converter，ADC)，耦接至該鎖相迴路，用以將一類比訊號轉換為數位的該第一訊號；其中，該鎖相迴路包含一多係數除頻器(Multi-Modulus Divider，MMD)，用以產生該鎖相迴路內部所需之一時脈訊號以產生該調變訊號，及用以產生該類比至數位轉換器所需之一時脈訊號。
如請求項17所述之訊號發射器，其中該鎖相迴路另包含：一第一混波元件，耦接於該類比至數位轉換器，用以混合一數位控制訊號及該第一訊號以產生一混合輸入訊號；其中該鎖相迴路係根據該混合輸入訊號產生該調變訊號。
如請求項13、14及17所述之訊號發射器，其中該鎖相迴路另包含：一第二混波元件，用以將該第一訊號及一調變參考訊號混合成一第二訊號；一積分三角調變器(Sigma-Delta Modulator)，用以將該第二訊號調變成一第三訊號；一相/頻偵測器 (Phase/Frequency Detector, PFD)，用以根據一參考訊號及一內部震盪訊號之差異輸出一比較結果；一電荷泵(Charge Pump，CP)，用以根據該比較結果輸出一控制電壓；一迴路濾波器(Loop Filter，LF)，用以過濾該控制電壓中的高頻雜訊；及一壓控振盪器(Voltage Controlled Oscillator, VCO)，用以根據過濾過之該控制電壓輸出該調變訊號；其中該多係數除頻器(Multi-Modulus Divider，MMD)另用以根據該第三訊號及該調變訊號產生該內部震盪訊號以回授至該相/頻偵測器，及產生該積分三角調變器所需之一時脈訊號。