TW201716593A - 具精細電路圖案ｐｃｂ用之表面處理銅箔及其製法 - Google Patents

具精細電路圖案ｐｃｂ用之表面處理銅箔及其製法 Download PDF

Info

Publication number
TW201716593A
TW201716593A TW105131627A TW105131627A TW201716593A TW 201716593 A TW201716593 A TW 201716593A TW 105131627 A TW105131627 A TW 105131627A TW 105131627 A TW105131627 A TW 105131627A TW 201716593 A TW201716593 A TW 201716593A
Authority
TW
Taiwan
Prior art keywords
layer
copper foil
forming
ions
roughening
Prior art date
Application number
TW105131627A
Other languages
English (en)
Inventor
范元辰
崔恩實
宋基德
Original Assignee
日進材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日進材料股份有限公司 filed Critical 日進材料股份有限公司
Publication of TW201716593A publication Critical patent/TW201716593A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/58—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/52—After-treatment of electroplated surfaces by brightening or burnishing
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/04—Electroplating: Baths therefor from solutions of chromium
    • C25D3/08—Deposition of black chromium, e.g. hexavalent chromium, CrVI
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/22—Electroplating: Baths therefor from solutions of zinc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本發明係關於一種具精細電路圖案PCB用之表面處理銅箔及其製法。根據本發明，製造具精細電路圖案PCB用之表面處理銅箔之方法包括：在包含Co、Ni、Mo、W、Cu及Fe中一或多種金屬離子之電鍍液中安置作為陽極的銅箔並藉由電解形成金屬合金層之第一步驟，粗化該形成的金屬合金層以形成具有凸起物的粗化層之第二步驟，在粗化層上形成Zn塗層的第三步驟，在塗層上形成電解鉻酸鹽層之第四步驟，及在電解鉻酸鹽層上形成矽烷耦合劑處理層之第五步驟。根據本發明，經由形成金屬合金層對銅箔進行表面處理以提升銅箔的剝離強度。

Description

具精細電路圖案PCB用之表面處理銅箔及其製法
本發明係關於一種具精細電路圖案PCB用之表面處理銅箔及其製造方法，且更具體言之，關於一種藉由進行銅箔表面的粗化得到的具有優異的與基板接著強度、耐熱接著強度、耐化性與蝕刻性的具精細電路圖案PCB用之表面處理銅箔，及其製造方法。
近年來，隨著小型化的加速與電氣/電子裝置的輕量化，形成在板上的印刷電路已經精細、高集成及小型化，因此，用於印刷電路板的銅箔需要符合各種的物理性質。
用於製備剛性印刷電路板的銅箔，係使用透過將耐外部衝擊的有機纖維浸漬在環氧樹脂中得到的FR-4預浸體，其係要求高接著強度、高耐熱特性及耐化性並且用作層間絕緣的絕緣體的低價材料。反之，用於製備柔性印刷電路板的銅箔，係使用具有低粗糙度、高伸長率、及高撓曲性質的銅箔，其可以表現高撓曲性質，並且甚至使用具有優異撓曲性質的聚醯亞胺膜或清漆作為絕緣體。
作為這些銅箔需要的最基本的特性，銅箔與絕緣基板間的接著強度需要是優異的。特別是，即使在後續的後處理程序中的各種處理後， 以及剛加熱加壓並層壓絕緣基板後，接著強度必要維持在所要求的特性或是之上。因此，需要優異的對酸或鹼的耐化性、耐熱性及其類似者。此外，在形成銅電路圖案的蝕刻程序中與將所形成的銅電路圖案製成佈線板時，需要優異的諸如在非圖案部分不殘留蝕刻殘留物及其類似者之性質的蝕刻性。
為了提升銅箔的接著強度，通常使用透過在銅箔表面沉積微小銅粒子的方法，亦即，進行銅箔表面的粗化，以增加銅箔的表面積。然而，雖然可以透過簡單粗化提升接著強度，但無法避免接著強度在後續的程序中因各種化學品或是熱而變差。為了解決該問題，係藉由進行各種後處理程序，包括在粗化後形成鋅層膜、形成電解鉻酸鹽層以及矽烷耦合劑處理層之防銹處理層及其類似者，以進行提升銅箔接著強度的處理。
然而，技術上的限制出現在當PCB用的銅箔的精細度需要具有微小粗糙度以及優異接著強度的表面處理銅箔時，因粗化處理層的粗糙度變細，銅箔表面的接著強度降低，故難以達成全部所需要的特性，其包括銅箔的耐化性、蝕刻性、耐熱接著強度及其類似者。
本發明關於提供一種具精細電路圖案PCB用之表面處理銅箔及其製造方法，其中藉由形成金屬合金層對銅箔進行表面處理，以改善銅箔的剝離強度。
本發明還關於提供一種具精細電路圖案PCB用之表面處理銅箔及其製造方法，其中藉由進行兩次粗化對銅箔進行表面處理，以改善 銅箔的剝離強度。
本發明還關於藉由改善表面處理銅箔與基板間之接著強度、耐熱接著強度、耐化性及蝕刻性，以提供一種適合作為具精細電路圖案PCB用之銅箔的具精細電路圖案PCB用之表面處理銅箔，及其製造方法。
本發明的一種態樣提供一種具精細電路圖案PCB用之表面處理銅箔，其包括：銅箔；形成於銅箔上之金屬合金層；形成於金屬合金層上之包括有凸起物之粗化層；形成於粗化層上之Zn塗層；形成於Zn塗層上之鉻酸鹽層；及形成於鉻酸鹽層上之矽烷耦合劑處理層，其中，粗化層高度為1至4μm，凸起物之間的寬度為0.5至7μm，且觀察部分(obsertion section)15μm內分布有2至35個凸起物。
金屬合金層可包括以下金屬離子中之至少一者：Co、Ni、Mo、W、Cu及Fe。
包括於金屬合金層中之金屬離子的組成可為10至15g/L之Ni離子或Co離子，0.5至1g/L之Mo離子或W離子，及10至20g/L之Cu離子或Fe離子。
粗化層的表面粗糙度可為2.5μm或更低。
Zn塗層可為純Zn或Zn合金。
用於形成Zn合金塗層使用的金屬離子可選自下列金屬離子中之至少一者：Ni、Mo、Cr及Co。
粗化層可由4至25g/L之Cu、70至125g/L之H2SO4及0.005至0.04g/L之W構成。
粗化層可由4至25g/L之Cu、70至125g/L之H2SO4、0.005至0.04g/L之W及0.1至1g/L之Mo構成。
本發明另一態樣提供一種製備具精細電路圖案PCB用之表面處理銅箔的方法，其包括：在包括Co、Ni、Mo、W、Cu及Fe中至少一種金屬離子之電鍍液中安置作為陰極的銅箔並電解所安置的銅箔以形成金屬合金層之第一步驟；粗化所形成的金屬合金層以形成具有凸起物的粗化層之第二步驟；在粗化層上形成Zn塗層之第三步驟；在塗層上形成電解鉻酸鹽層之第四步驟；及在電解鉻酸鹽層上形成矽烷耦合劑處理層之第五步驟。
本方法可進一步包括在藉由粗化形成粗化層後進行二次粗化。
形成金屬合金層時使用的電鍍液的組成可為10至15g/L之Ni離子或Co離子、0.5至1g/L之Mo離子或W離子及10至20g/L之Cu離子或Fe離子。
粗化後形成的凸起物的高度可為1至4μm，凸起物之間的寬度為0.5至7μm，且觀察部分15μm內分布有2至35個凸起物。
粗化層的表面粗糙度可為2.5μm或更低。
形成Zn塗層時使用的Zn可為純Zn或Zn合金。
用於形成Zn合金塗層使用的金屬離子可選自下列金屬離子中之至少一者：Ni、Mo、Cr及Co。
粗化條件可為4至25g/L之Cu、70至125g/L之H2SO4及0.005至0.04g/L之W。
粗化條件可為4至25g/L之Cu、70至125g/L之H2SO4、0.005至0.04g/L之W及0.1至1g/L之Mo。
根據本發明，銅箔經表面處理形成金屬合金層以改善銅箔的剝離強度。
此外，根據本發明，銅箔藉由進行兩次粗化做表面處理以改善銅箔的剝離強度。
進一步，根據本發明，藉由銅箔的表面處理改善銅箔與基板間之接著強度與耐熱接著強度、耐化性及蝕刻性，可以得到適合用作具精細電路圖案PCB用之銅箔之表面處理銅箔。
圖1為說明根據本發明例示性具體實例之製備具精細電路圖案PCB用之表面處理銅箔的方法之流程圖。
圖2為說明根據本發明例示性具體實例電解銅箔形成的金屬合金層的外觀之SEM照片。
圖3A為說明在包括Cu、H2SO4及W的條件下進行粗化時，在金屬合金層表面上形成的凸起物的狀態之SEM照片。
圖3B為說明在包括Cu、H2SO4、W及Mo的條件下進行粗化時，在金屬合金層表面上所形成的凸起物的狀態之SEM照片。
圖4為說明根據本發明的表面處理銅箔截面之SEM照片。
圖5為說明根據本發明的表面處理銅箔截面之示意圖。
例示性具體實例的其他詳細內容包括於說明書與圖式中。
本發明之優勢以及特徵以及完成其之方法將參照詳述於下之實施例以及隨附圖式變得顯而易見。然而，本發明並不受限於如下揭示之例示性具體實例，而可以以各式不同形式並從說明書來實施。當元件被描述為「連接(coupled)」到另一元件時，該元件可以直接連接到另一元件或通過第三元件連接到另一元件。此外，圖式及說明書被認為本質上是說明性的而非限制性的。在整個說明書中，相同的參考符號表示相同的元件。
以下，本發明將參照圖式進行說明。
[具精細電路圖案PCB用之表面處理銅箔]
根據本發明一例示性具體實例之具精細電路圖案PCB用之表面處理銅箔包括銅箔，形成於銅箔上之金屬合金層，形成於金屬合金層上之包括有凸起物之粗化層，形成於粗化層上之Zn塗層，形成於Zn塗層上之鉻酸鹽層，及形成於鉻酸鹽層上之矽烷耦合劑處理層。粗化層之凸起物高度為1至4μm，凸起物之間的寬度為0.5至7μm，且觀察部分15μm內分布有2至35個凸起物。
另一方面，具精細電路圖案PCB用之表面處理銅箔之粗化層之表面粗糙度係等於或小於2.5μm。
本發明描述之凸起物的高度係指金屬合金層表面至凸起物之頂點間的距離，且粗化層之凸起物高度可以在1μm至4μm之範圍內。凸起物形成於金屬合金層之表面，且當凸起物的高度小於1μm時不是較佳的，因為凸起物的高度較低因此接著強度並不優異。當凸起物的高度大於4μm時不是較佳的，因為銅箔表面的表面粗糙度偏差提高因而可能無法維持 穩定的接著強度。
此外，較佳地，凸起物之間的寬度在0.5μm至7μm之範圍內。當凸起物之間的寬度小於0.5μm時不是較佳的，因為凸起物間的距離變小，因此由於銅箔表面與凸起物間的接著力變弱所以接著強度降低。當凸起物之間的寬度大於7μm時不是較佳的，因為接著強度降低。
此外，較佳地，凸起物的數目在觀察部分15μm內存在2至35個。當凸起物的數目在觀察部份15μm內存在少於2個時不是較佳的，因為會產生接著強度降低的問題。當凸起物的數目超過35個時不是較佳的，因為凸起物之間的距離降低，因此由於銅箔表面與凸起物間的接著力變弱所以接著強度反而降低。
[製備具精細電路圖案PCB用之表面處理銅箔的方法]
銅箔之製備
為了以電解製造銅箔，使用能夠以20L/min循環之具有3L容量的電解槽系統。用以製造銅箔的銅電解液可以具有250至400g/L之CuSO4˙5H2O以及80至150g/L之H2SO4的組成物，且可以添加氯離子與添加劑。
此外，用於製造銅箔之銅電解液的溫度均勻的維持在45℃。用於製造銅箔的陰極係使用具有5mm厚度與10×10cm2大小的尺寸穩定電極(DSE)板。陽極也使用具有與如陰極的厚度5mm與10×10cm2大小的鈦板。此外，為了促進Cu2+離子的移動，電鍍以35A/dm2的電流密度進行，且製造厚度為12μm的銅箔。
首先，將參照圖1示意性的描述根據本發明例示性具體實例 之製造具精細電路圖案PCB用之表面處理銅箔之方法。圖1為流程圖，其說明根據本發明例示性具體實例之製造具精細電路圖案PCB用之表面處理銅箔之方法。
根據本發明之製造具精細電路圖案PCB用之表面處理銅箔之方法包括在包括Co、Ni、Mo、W、Cu、及Fe中一或多種金屬離子的電鍍液中安置作為陽極之銅箔並且藉由電解形成金屬合金層之第一步驟(S100)，藉由粗化所形成的金屬合金層形成具有凸起物之粗化層之第二步驟(S200)，於粗化層上形成Zn塗層之第三步驟(S300)，於塗層上形成電解鉻酸鹽層之第四步驟(S400)，及在電解鉻酸鹽層上形成矽烷耦合劑處理層之第五步驟(S500)。
形成金屬合金層之步驟
在第一步驟中(S100)，在包括Co、Ni、Mo、W、Cu、及Fe中一或多種金屬離子的電鍍液中安置並電解作為陽極的銅箔。當電解銅箔時，電鍍液中使用之金屬離子可包括Co、Ni、Mo、W、Cu、及Fe中之一或多種金屬離子。較佳地，電鍍液的組成物包括10至15g/L之Ni離子或Co離子、0.5至1g/L之Mo離子或W離子、及10至20g/L之Cu離子或Fe離子。當Ni與Co的含量少於10g/L時不是較佳的，因為粗化後的殘留物程度下降；而當Ni與Co的含量大於15g/L時不是較佳的，因為存在溶解時間增加因此生產率劣化的問題。當Mo與W的含量少於0.5g/L時不是較佳的，因為金屬合金層不能很好地形成，因此金屬合金層不起作用且凸起物的形狀不良；而當Mo與W的含量大於1g/L時不是較佳的，因為存在溶解時間增加因此生產率劣化的問題。此外，當Cu與Fe的含量少於10g/L 時不是較佳的，因為存在合金層的粒徑減小因此接著強度劣化的問題。當Cu與Fe的含量大於20g/L時不是較佳的，因為合金層的粒徑增大而對銅箔的粗糙度和蝕刻性產生負面影響。
此外，較佳地，當電解銅箔時的pH在pH 1.7至3.0之範圍內。當pH小於1.7時不是較佳的，因為合金層中鎢與鉬的鍍覆量降低因此合金層不起作用，當pH大於3.0時不是較佳的，因為所選擇的金屬的溶解時間增加至對生產率具有負面影響。
當藉由電解銅箔形成金屬合金層時，在金屬合金層的表面上產生具有各種尺寸的金屬核。圖2為說明當藉由電解銅箔形成金屬合金層時在金屬合金層的表面上產生的金屬核的狀態的SEM照片。參照圖2，可以證實具有各種尺寸的金屬核生成為明亮的特定形狀。
形成粗化層之步驟
在第二步驟中(S200)，藉由粗化第一步驟中形成的合金層形成具有凸起物之粗化層。凸起物形成於第二步驟(S200)中粗化的銅箔表面上。當藉由粗化於銅箔的合金層表面形成凸起物時，銅箔的表面積增加，結果，凸起物作用於增加與在製造銅箔之後的程序中使用的絕緣體的接著力。較佳地，粗化的銅箔的表面粗糙度係等於或小於2.5μm。
用於形成凸起物之粗化粒子由選自下列之至少兩種合金形成：Cu、H2SO4、W及Mo，且粗化層可以通過各種的粗化金屬離子的結合組合物形成。粗化可以在Cu 4至25g/L、H2SO4 125g/L至130g/L、及W 0.005g/L至0.04g/L之電解液條件下進行。或者，粗化可以在Cu 4至25g/L、H2SO4 125g/L至130g/L、Mo 0.1至1g/L、及W 0.005g/L至0.04g/L之電解液條件 下進行。
圖3A為說明當在包括Cu、H2SO4及W的電解液條件下進行粗化時，在金屬合金層表面上形成的凸起物的狀態之SEM照片。此外，圖3B為說明當在包括Cu、H2SO4、W及Mo的電解液條件下進行粗化時，在金屬合金層表面上所形成的凸起物的狀態之SEM照片。
此外，在第二步驟(S200)中，在藉由粗化具有金屬合金層之銅箔形成粗化層後，可進行二次粗化。進行二次粗化以更提高剝離強度。
另一方面，較佳地，在第二步驟(S200)中經粗化形成於銅箔表面的凸起物的高度在1μm至4μm之範圍內。本發明描述之凸起物的高度係指金屬合金層表面至凸起物之頂點間的距離。
凸起物形成於金屬合金層上，且當凸起物的高度小於1μm時不是較佳的，因為凸起物的高度小因此接著強度並不優異。當凸起物的高度大於4μm時不是較佳的，因為銅箔表面的表面粗糙度偏差提高因而可能無法維持穩定的接著強度。
此外，較佳地，凸起物之間的寬度在0.5μm至7μm之範圍內。當凸起物之間的寬度小於0.5μm時不是較佳的，因為凸起物間的距離變小，因此由於銅箔表面與凸起物間的接著力變弱所以接著強度降低。當凸起物之間的寬度大於7μm時不是較佳的，因為接著強度降低。
此外，較佳地，凸起物的數目在觀察部分15μm內存在2至35個。當凸起物的數目在觀察部份15μm內存在少於2個時不是較佳的，因為會產生接著強度降低的問題。當凸起物的數目超過35個時不是較佳的，因為凸起物之間的距離降低，因此由於銅箔表面與凸起物間的接著力 變弱所以接著強度反而降低。
形成Zn塗層之步驟
其次，進行將Zn塗層形成於如上所形成的粗化層上之第三步驟(S300)。藉由析出純Zn或Zn合金塗層以形成該塗層，所使用的Zn合金可以使用Zn-Ni合金、Mg-Zn合金、Zn-Cr合金、Zn-Co合金、Zn-Ni-Co合金、Zn-Ni-Mo合金、及Zn-Co-Mo合金。當塗層形成時，較佳地，電解液組成物包括0.5g/L至15g/L之Zn金屬離子與0.1g/L至10g/L之下列金屬離子中之至少一者：Ni、Mo、Cr、及Co。塗層的形成可以在3.0至4.0的pH，0.1至3A/dm2的電流密度，及1至4秒的處理時間之條件下在室溫下進行。然而，並不必然受到進行條件之限制且塗層可以在一般使用的條件下形成。
形成鉻酸鹽層之步驟
進行形成Zn塗層後形成電解鉻酸鹽層之第四步驟(S400)。較佳地，電解鉻酸鹽層的形成係於0.1至10g/L之CrO3濃度之電解浴、4.0至5.0之pH、0.2至2A/dm2之電流密度、及2至5秒之處理時間在室溫下進行。然而，並不必然受到進行條件之限制且電解鉻酸鹽層可以在一般使用的條件下形成。當鉻酸鹽處理在Zn塗層上進行時，形成由氫氧化鉻與氧化鉻製成之防銹層。
形成矽烷耦合劑處理層之步驟
最後，進行在鉻酸鹽層上形成矽烷耦合劑處理層之第五步驟(S500)。較佳地，矽烷耦合劑處理藉由以水稀釋0.005至2wt%之矽烷耦合劑之方法於鉻酸鹽層上塗佈並乾燥矽烷耦合劑來進行。然而，並不必然受 到進行條件之限制且塗層可以在一般使用的條件下形成。
供參考，圖4為說明根據本發明的表面處理銅箔截面之SEM照片。如上文所述，可以看出如圖4所說明的，凸起物形成於表面處理銅箔之底部上，其一路進行到矽烷耦合劑處理層之形成。
此外，圖5為說明根據本發明的表面處理銅箔截面之示意圖。如上文所述，可以看出凸起物形成於金屬合金層上且Zn塗層、鉻酸鹽層與矽烷耦合劑處理層係依序形成。
[實施例]
下文中，將於實施例中更詳細地說明本發明。
為了量測根據實施例之具精細電路圖案PCB用之表面處理銅箔之剝離強度、殘留物、蝕刻性、以及其類似者，測試以下實驗組。
在實施例與比較實施例中，以一般使用條件進行以下各者：形成塗層、於塗層上形成電解鉻酸鹽層、及於電解鉻酸鹽層上形成矽烷耦合劑處理層。通過於藉由電解形成金屬合金層及形成粗化層提供變化以比較本發明之具精細電路圖案PCB用之表面處理銅箔之殘留物、蝕刻性、剝離強度、及表面粗糙度。
本發明實施例與比較實施例之實驗條件如下。
實施例1
首先，實施例1，為了於藉由前述方法製成之銅箔表面形成金屬合金層，藉由使用具有10g/L之Ni離子或Co離子、0.5g/L之W離子或Mo離子、及10g/L之Cu離子或Fe離子範圍之電解液來電鍍銅箔。鍍覆時，藉由在0.5至10A/dm2之電流密度電鍍1至5秒於銅箔表面形成金屬合 金層。於實施例1中，省略藉由僅形成與粗化金屬合金層而形成凸起物之步驟，並依序進行以下各者：形成Zn塗層、形成電解鉻酸鹽層、以及形成矽烷耦合劑處理層。於5g/L之ZnSO4˙H2O、pH 3.0、1A/dm2之電流密度、以及4秒之處理時間的條件下於室溫形成Zn塗層。進一步，於5g/L之CrO3濃度、pH 5.0、0.5A/dm2之電流密度、以及4秒之處理時間的條件下於室溫形成鉻酸鹽層。進一步，在形成鉻酸鹽層後藉由以噴霧器塗佈3-縮水甘油氧基丙基三甲氧基矽烷之0.1wt%溶液形成矽烷耦合劑處理層，並接著在150℃、在乾燥爐中乾燥水性溶液。
實施例2
在實施例2中，為了於藉由前述方法製成之銅箔表面形成金屬合金層，藉由使用具有10g/L之Ni離子或Co離子、0.5g/L之W離子或Mo離子、及10g/L之Cu離子或Fe離子範圍之電解液來電鍍銅箔。鍍覆時，藉由在0.5至10A/dm2之電流密度電鍍1至5秒於銅箔表面形成金屬合金層。對於在形成金屬合金層後形成凸起物的粗化，藉由使用具有Cu 10g/L、H2SO4 70g/L、W 0.020g/L範圍之電解液形成粗化層。在實施例2中，在粗化過程中藉由於35A/dm2之電流密度電鍍1至5秒形成粗化層，並於相同條件下進行二次粗化。之後，依序進行以下各者：形成Zn塗層、形成電解鉻酸鹽層、以及形成矽烷耦合劑處理層，且係依與實施例1相同之處理條件進行。
實施例3
在實施例3中，為了於藉由前述方法製成之銅箔表面形成金屬合金層，藉由使用具有10g/L之Ni離子或Co離子、0.5g/L之W離子或 Mo離子、及10g/L之Cu離子或Fe離子範圍之電解液來電鍍銅箔。鍍覆時，藉由在0.5至10A/dm2之電流密度電鍍1至5秒於銅箔表面形成金屬合金層。對於在形成金屬合金層後形成凸起物的粗化，藉由使用具有Cu 25g/L、H2SO4 125g/L、Mo 0.5g/L、及W 0.010g/L範圍之電解液形成粗化層。在實施例3中，在粗化過程中藉由於35A/dm2之電流密度電鍍1至5秒形成粗化層，並於相同條件下進行二次粗化。之後，依序進行以下各者：形成Zn塗層、形成電解鉻酸鹽層、以及形成矽烷耦合劑處理層，且係依與實施例1相同之處理條件進行。
比較實施例1
在比較實施例1中，省略於由前述方法製成之銅箔上形成金屬合金層之步驟並直接於銅箔上進行粗化。在比較實施例1中，對於粗化，藉由使用具有Cu 10g/L、H2SO4 70g/L、W 0.020g/L範圍之電解液形成粗化層。在比較實施例1中，在粗化過程中藉由於35A/dm2之電流密度電鍍1至5秒形成粗化層，並於相同條件下進行二次粗化。之後，依序進行以下各者：形成Zn塗層、形成電解鉻酸鹽層、以及形成矽烷耦合劑處理層，且係依與實施例1相同之處理條件進行。
比較實施例2
在比較實施例2中，省略於由前述方法製成之銅箔上形成金屬合金層之步驟並直接於銅箔上進行粗化。在比較實施例2中，對於粗化，藉由使用具有Cu 25g/L、H2SO4 125g/L、Mo 0.5g/L、及W 0.010g/L範圍之電解液形成粗化層。在比較實施例2中，在粗化過程中藉由於35A/dm2之電流密度電鍍1至5秒形成粗化層，並於相同條件下進行二次粗化。之後， 依序進行以下各者：形成Zn塗層、形成電解鉻酸鹽層、以及形成矽烷耦合劑處理層，且係依與實施例1相同之處理條件進行。
如下表1為說明在實施例1-3、比較實施例1和比較實施例2的條件下進行表面處理的銅箔之表面粗糙度Rz與Rmax、剝離強度、殘留物、以及蝕刻性之表。表面粗糙度Rz與Rmax根據JISB 0601-1994標準量測。剝離強度藉由以下量測：貼附於低Dk用無鹵預浸體中製備的尺寸為10×100mm的樣品，在210℃下進行30分鐘的熱壓程序來製備用於測量剝離強度的樣品，以及於U.T.M.設備中以每分鐘50mm之速度設置所製備的測量樣本。
在下表1的「殘留物」一項中，「O」表示在銅箔的表面處理後產生殘留物，而「X」表示產生表面處理後之殘留物。此外，在下表1的「蝕刻性」一項中，「O」表示蝕刻後基板上沒有殘留銅或合金層，而「X」表示蝕刻後基板上仍留有許多殘留銅或合金層。供參考，表面粗糙度Rz與Rmax表示隨著值降低，不均勻度變小。
參照表1，在省略粗化並且進行金屬合金層的處理的實施例1中，表面粗糙度Rz與Rmax分別為1.10μm與1.90μm，而剝離強度為0.57kgf/cm，因此表面粗糙度和剝離強度良好。此外，沒有殘留物，並且蝕刻性也良好。
實施例2和3是通過改變如上所述的粗化條件測試的實施例。在通過在粗化電解液中包括Cu、H2SO4、及W以形成粗化層的實施例2中，可以看出表面粗糙度Rz與Rmax分別為1.30μm和1.92μm，而剝離強度為0.89kgf/cm，因此與省略粗化的實施例1相比，表面粗糙度和剝離強度都是優異的。
另一方面，在不進行金屬合金層處理而在與實施例2相同的粗化條件下進行表面處理的比較實施例1中，表面粗糙度Rz與Rmax分別為2.00μm和2.84μm，而剝離強度為0.52kgf/cm，因此表面粗糙度和剝離強度都比實施例2差，並且也產生表面處理後之殘留物。
此外，實施例3是通過在粗化電解液中包括Cu、H2SO4、Mo、及W以形成粗化層的實施例，可以看出表面粗糙度Rz與Rmax分別為1.80μm和2.22μm，而剝離強度為0.92kgf/cm，因此與省略粗化的實施例1相比，實施例3的表面粗糙度和剝離強度均是優異的。
另一方面，在不進行金屬合金層處理而在與實施例3相同的粗化條件下進行表面處理的比較實施例2中，表面粗糙度Rz與Rmax分別為2.50μm和3.27μm，而剝離強度為0.72kgf/cm，因此表面粗糙度和剝離強度都比實施例3差，也產生表面處理後之殘留物，並且蝕刻性也不佳。在本發明的實施例中，為了增進表面處理銅箔的表面粗糙度、剝離強度和蝕 刻性，較佳地，通過在處理金屬合金層後進行粗化來對銅箔進行表面處理。
本發明所屬領域熟知此項技藝者將能夠理解，在不改變技術精神或必要特徵的情況下，可以以其他詳細形式實施本發明。因此，應當理解，上述例示性具體實例在所有方面都是例示性的而非限制性的。本發明的範圍由以下描述的申請專利範圍代表，而不是上述的詳細說明，並且應當解釋為，申請專利範圍之含義和範圍以及從其均等物衍生的所有變化或修改形式落在本發明的範圍內。
S100‧‧‧第一步驟
S200‧‧‧第二步驟
S300‧‧‧第三步驟
S400‧‧‧第四步驟
S500‧‧‧第五步驟

Claims (17)

  1. 一種具精細電路圖案PCB用之表面處理銅箔，其包含：銅箔；形成於該銅箔上之金屬合金層；形成於該金屬合金層上之包括有凸起物之粗化層；形成於該粗化層上之Zn塗層；形成於該Zn塗層上之鉻酸鹽層；及形成於該鉻酸鹽層上之矽烷耦合劑處理層，其中，該粗化層高度為1至4μm，該凸起物之間的寬度為0.5至7μm，且觀察部分15μm內分布有2至35個凸起物。
  2. 如申請專利範圍第1項之具精細電路圖案PCB用之表面處理銅箔，其中該金屬合金層包括以下金屬離子中之至少一者：Co、Ni、Mo、W、Cu及Fe。
  3. 如申請專利範圍第2項之具精細電路圖案PCB用之表面處理銅箔，其中包括在該金屬合金層中之金屬離子的組成為10至15g/L之Ni離子或Co離子，0.5至1g/L之Mo離子或W離子，及10至20g/L之Cu離子或Fe離子。
  4. 如申請專利範圍第1項之具精細電路圖案PCB用之表面處理銅箔，其中該粗化層的表面粗糙度為2.5μm或更低。
  5. 如申請專利範圍第1項之具精細電路圖案PCB用之表面處理銅箔，其中該Zn塗層為純Zn或Zn合金。
  6. 如申請專利範圍第5項之具精細電路圖案PCB用之表面處理銅箔，其 中用於形成該Zn合金塗層使用的金屬離子為選自下列金屬離子中之至少一者：Ni、Mo、Cr及Co。
  7. 如申請專利範圍第1項之具精細電路圖案PCB用之表面處理銅箔，其中該粗化層由4至25g/L之Cu、70至125g/L之H2SO4及0.005至0.04g/L之W構成。
  8. 如申請專利範圍第1項之具精細電路圖案PCB用之表面處理銅箔，其中該粗化層由4至25g/L之Cu、70至125g/L之H2SO4、0.005至0.04g/L之W及0.1至1g/L之Mo構成。
  9. 一種製造具精細電路圖案PCB用之表面處理銅箔的方法，其包含：在包括Co、Ni、Mo、W、Cu及Fe中至少一種金屬離子之電鍍液中安置作為陰極的銅箔並電解該安置的銅箔以形成金屬合金層之第一步驟；粗化該形成的金屬合金層以形成具有凸起物的粗化層之第二步驟；在該粗化層上形成Zn塗層之第三步驟；在該塗層上形成電解鉻酸鹽層之第四步驟；及在該電解鉻酸鹽層上形成矽烷耦合劑處理層之第五步驟。
  10. 如申請專利範圍第9項之方法，進一步包含：在藉由粗化形成該粗化層後進行二次粗化。
  11. 如申請專利範圍第9項之方法，其中當形成該金屬合金層時使用的電鍍液的組成為10至15g/L之Ni離子或Co離子、0.5至1g/L之Mo離子或W離子及10至20g/L之Cu離子或Fe離子。
  12. 如申請專利範圍第9項之方法，其中該粗化後形成的凸起物的高度為1至4μm，該凸起物之間的寬度為0.5至7μm，且觀察部分15μm內分 布有2至35個凸起物。
  13. 如申請專利範圍第9項之方法，其中該粗化中表面粗糙度為2.5μm或更低。
  14. 如申請專利範圍第9項之方法，其中當形成該Zn塗層時使用的Zn為純Zn或Zn合金。
  15. 如申請專利範圍第14項之方法，其中用於形成該Zn合金塗層使用的金屬離子為選自下列金屬離子中之至少一者：Ni、Mo、Cr及Co。
  16. 如申請專利範圍第9項之方法，其中該粗化條件為4至25g/L之Cu、70至125g/L之H2SO4及0.005至0.04g/L之W。
  17. 如申請專利範圍第9項之方法，其中該粗化條件為4至25g/L之Cu、70至125g/L之H2SO4、0.005至0.04g/L之W及0.1至1g/L之Mo。
TW105131627A 2015-09-30 2016-09-30 具精細電路圖案ｐｃｂ用之表面處理銅箔及其製法 TW201716593A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150137422A KR20170038969A (ko) 2015-09-30 2015-09-30 표면처리동박 및 그의 제조방법

Publications (1)

Publication Number Publication Date
TW201716593A true TW201716593A (zh) 2017-05-16

Family

ID=57121048

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105131627A TW201716593A (zh) 2015-09-30 2016-09-30 具精細電路圖案ｐｃｂ用之表面處理銅箔及其製法

Country Status (5)

Country Link
EP (1) EP3154319A1 (zh)
JP (1) JP2017066528A (zh)
KR (1) KR20170038969A (zh)
CN (1) CN107018622A (zh)
TW (1) TW201716593A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691623B (zh) * 2018-03-27 2020-04-21 日商三井金屬鑛業股份有限公司 表面處理銅箔、覆銅層積板、及印刷配線板的製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
LU101698B1 (en) * 2020-03-18 2021-09-20 Circuit Foil Luxembourg Surface-treated copper foil for high-frequency circuit and method for producing same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3949871B2 (ja) * 1999-12-10 2007-07-25 日本電解株式会社 粗化処理銅箔及びその製造方法
US6497806B1 (en) * 2000-04-25 2002-12-24 Nippon Denkai, Ltd. Method of producing a roughening-treated copper foil
CN1217564C (zh) * 2001-05-14 2005-08-31 日本电解株式会社 经糙化处理的铜箔及其制造方法
TW200500199A (en) * 2003-02-12 2005-01-01 Furukawa Circuit Foil Copper foil for fine patterned printed circuits and method of production of same
JP4833556B2 (ja) * 2004-02-06 2011-12-07 古河電気工業株式会社 表面処理銅箔
TW200535259A (en) * 2004-02-06 2005-11-01 Furukawa Circuit Foil Treated copper foil and circuit board
JP2006103189A (ja) * 2004-10-06 2006-04-20 Furukawa Circuit Foil Kk 表面処理銅箔並びに回路基板
JP2012064769A (ja) * 2010-09-16 2012-03-29 Hitachi Cable Ltd プリント配線板用銅箔
WO2012039285A1 (ja) * 2010-09-24 2012-03-29 Jx日鉱日石金属株式会社 プリント配線板用銅箔の製造方法及びプリント配線板用銅箔
JP5707246B2 (ja) * 2011-06-22 2015-04-22 日立アプライアンス株式会社 洗濯機
JP5373995B2 (ja) * 2011-08-31 2013-12-18 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔
KR20140054435A (ko) * 2011-09-30 2014-05-08 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재
JP5406905B2 (ja) * 2011-11-16 2014-02-05 ナン ヤ プラスティクス コーポレーション 高剥離強度と環境にやさしい微細な粒状表面からなるプリント回路基板用銅箔の製造方法。
JP5497808B2 (ja) * 2012-01-18 2014-05-21 Ｊｘ日鉱日石金属株式会社 表面処理銅箔及びそれを用いた銅張積層板
CN105408525B (zh) * 2013-07-23 2019-03-08 Jx日矿日石金属株式会社 表面处理铜箔、附载体铜箔、基材、树脂基材、印刷配线板、覆铜积层板及印刷配线板的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691623B (zh) * 2018-03-27 2020-04-21 日商三井金屬鑛業股份有限公司 表面處理銅箔、覆銅層積板、及印刷配線板的製造方法

Also Published As

Publication number Publication date
EP3154319A1 (en) 2017-04-12
KR20170038969A (ko) 2017-04-10
CN107018622A (zh) 2017-08-04
JP2017066528A (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
CN105556004B (zh) 铜箔、带有载体箔的铜箔及覆铜层压板
TWI434965B (zh) A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method
JP5634103B2 (ja) 銅張積層板用処理銅箔及び該処理銅箔を絶縁性樹脂基材に接着してなる銅張積層板並びに該銅張積層板を用いたプリント配線板。
TWI509111B (zh) Surface treatment of electrolytic copper foil, laminated board, and printed wiring board, electronic equipment
JP4383863B2 (ja) 低いプロフィールの結合向上を有する銅箔
JP5885054B2 (ja) 銅張積層板用処理銅箔及び該処理銅箔を絶縁性樹脂基材に接着してなる銅張積層板並びに該銅張積層板を用いたプリント配線板。
TW201800242A (zh) 表面處理銅箔及使用其製成的覆銅積層板
TWI599278B (zh) 具有承載箔之銅箔、具有承載箔之銅箔的製造方法及使用該具有承載箔之銅箔而得之雷射開孔加工用之貼銅積層板
JP3250994B2 (ja) 電解銅箔
CN105874891A (zh) 铜箔、包含该铜箔的电气部件以及电池
WO2014042412A1 (ko) 동박의 표면처리 방법 및 그 방법으로 표면처리된 동박
JP2013104121A (ja) 高剥離強度と環境にやさしい微細な粒状表面からなるプリント回路基板用銅箔の製造方法。
TW201716593A (zh) 具精細電路圖案ｐｃｂ用之表面處理銅箔及其製法
WO1996025838A1 (fr) Feuille de cuivre pour circuit imprime multicouche a haute densite
JP2006028635A (ja) 微細回路基板用表面処理銅箔の製造方法及びその銅箔
JPS63310990A (ja) 電解銅箔の製造方法
KR20090084517A (ko) 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법
TW201942422A (zh) 表面處理銅箔、覆銅層積板、及印刷配線板的製造方法
TWI647096B (zh) 表面處理銅箔及其製造方法
JPWO2020246467A1 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
JP5443157B2 (ja) 高周波用銅箔及びそれを用いた銅張積層板とその製造方法
JP4083927B2 (ja) 銅箔の表面処理方法
TWI839903B (zh) 具有耐熱性的經表面處理之銅箔、及包括其之包銅層壓體與印刷配線板
JP2927968B2 (ja) 高密度多層プリント回路内層用銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板
JP3806677B2 (ja) プリント配線板用銅箔