TW201716314A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201716314A
TW201716314A TW105121085A TW105121085A TW201716314A TW 201716314 A TW201716314 A TW 201716314A TW 105121085 A TW105121085 A TW 105121085A TW 105121085 A TW105121085 A TW 105121085A TW 201716314 A TW201716314 A TW 201716314A
Authority
TW
Taiwan
Prior art keywords
circumference
chamber
semiconductor structure
aperture
hole
Prior art date
Application number
TW105121085A
Other languages
English (en)
Other versions
TWI646042B (zh
Inventor
鄭鈞文
鄧伊筌
謝政宇
曾李全
劉世昌
林詩瑋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201716314A publication Critical patent/TW201716314A/zh
Application granted granted Critical
Publication of TWI646042B publication Critical patent/TWI646042B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/0005—Anti-stiction coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00285—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)

Abstract

一種半導體結構包括一第一裝置、一第二裝置、一第一孔、一第二孔及一密封物件。該第二裝置接觸至該第一裝置，其中一腔室形成於該第一裝置與該第二裝置之間。該第一孔安置於該第二裝置中，且界定於具有一第一圓周的一第一末端與具有一第二圓周的一第二末端之間。該第二孔安置於該第二裝置中且對準至該第一孔。該密封物件密封該第二孔。該第一末端與該腔室連結，且該第一圓周不同於該第二圓周。

Description

半導體裝置及其製造方法
微機電系統(MEMS)裝置為已開發的裝置，且其用於電子裝備中。在MEMS裝置製造中，半導電材料用以形成機械及電氣構件。MEMS裝置可包括數個元件(例如，靜止或可移動元件)用於達成電-機械功能性。MEMS應用包括運動感測器、壓力感測器、印表機噴嘴或其類似者。經設計以在所要壓力(諸如次大氣壓或真空壓力)下操作的一或多個腔室可形成於MEMS裝置內。為了確保MEMS裝置內之腔室中的所要壓力，應密閉地密封腔室之表面，以便保證MEMS裝置之效能、可靠性及壽命。
在本揭露之一些實施例中，揭露一種半導體結構。該半導體結構包含第一裝置、第二裝置、第一孔、第二孔及密封物件。第二裝置與第一裝置接觸，其中一腔室形成於第一裝置與第二裝置之間。第一孔安置於第二裝置中，且界定於具有第一圓周的第一末端與具有第二圓周的第二末端之間。第二孔安置於第二裝置中且對準至第一孔。密封物件密封第二孔。第一末端與腔室連結，且第一圓周不同於第二圓周。
在本揭露之一些實施例中，揭露一種半導體結構。該半導體結構包含第一裝置、第二裝置、孔及密封物件。第二裝置與第一裝置接觸，其中一腔室形成於第一裝置與第二裝置之間。孔安置於第二裝置 中，且界定於具有第一圓周的第一末端與具有第二圓周的第二末端之間。密封物件密封該孔。第一末端與腔室連結，第二末端由密封物件密封，且第二圓周小於第一圓周。
在本揭露之一些實施例中，揭露一種製造半導體結構的方法。該方法包含：提供第一裝置；使第二裝置接觸至該第一裝置，其中一腔室在該第一裝置與該第二裝置之間；在第二裝置中在具有第一圓周的第一末端與具有第二圓周的第二末端之間形成第一孔；在第二裝置中形成對準至第一孔的第二孔；及藉由使用密封物件密封第二孔；其中第一末端對腔室開放，且第一圓周不同於第二圓周。
100‧‧‧半導體結構
102‧‧‧互補金屬氧化物半導體(CMOS)裝置
102a‧‧‧接合金屬
102b‧‧‧接合金屬
102c‧‧‧接合金屬
102d‧‧‧接合金屬
104‧‧‧微機電系統(MEMS)裝置
104a‧‧‧接合金屬
104b‧‧‧接合金屬
104c‧‧‧接合金屬
104d‧‧‧接合金屬
106‧‧‧第一腔室
108‧‧‧第二腔室
110‧‧‧密封物件
112‧‧‧氧化物層
114‧‧‧多晶矽層
180a‧‧‧接合金屬
180b‧‧‧接合金屬
180c‧‧‧接合金屬
180d‧‧‧接合金屬
181a‧‧‧支座
181b‧‧‧支座
181c‧‧‧支座
190a‧‧‧接合金屬
190b‧‧‧接合金屬
190c‧‧‧接合金屬
200‧‧‧方法
202‧‧‧操作
204‧‧‧操作
206‧‧‧操作
208‧‧‧操作
210‧‧‧操作
212‧‧‧操作
214‧‧‧操作
216‧‧‧操作
250a‧‧‧接合金屬
250b‧‧‧接合金屬
250c‧‧‧接合金屬
250d‧‧‧接合金屬
251a‧‧‧接合金屬
251b‧‧‧接合金屬
251c‧‧‧接合金屬
251d‧‧‧接合金屬
301‧‧‧溝槽
302‧‧‧氧化物層
303‧‧‧表面
304‧‧‧蓋晶圓
305‧‧‧第一凹槽
306‧‧‧第二凹槽
401‧‧‧第一空腔
402‧‧‧第二空腔
403‧‧‧氧化物層
404‧‧‧氧化物層
501‧‧‧第一氧化物層
502‧‧‧第二氧化物層
503‧‧‧氧化物層
504‧‧‧微機電系統(MEMS)晶圓
601‧‧‧多晶矽層/多晶薄膜
701a‧‧‧支座
701b‧‧‧支座
701c‧‧‧支座
701d‧‧‧支座
702a‧‧‧接合金屬
702b‧‧‧接合金屬
702c‧‧‧接合金屬
702d‧‧‧接合金屬
703‧‧‧第一彈簧結構
704‧‧‧第一彈簧結構
705‧‧‧孔或溝槽
706‧‧‧孔或溝槽
801‧‧‧互補金屬氧化物半導體(CMOS)裝置
802‧‧‧基板
803‧‧‧多層結構
804a‧‧‧接合金屬
804b‧‧‧接合金屬
804c‧‧‧接合金屬
804d‧‧‧接合金屬
805‧‧‧末端
901‧‧‧表面
902‧‧‧楔形溝槽
903‧‧‧開口
904‧‧‧底部
905‧‧‧第一腔室
906‧‧‧第二腔室
1001‧‧‧氧化物層
1002‧‧‧金屬層
1021‧‧‧基板
1022‧‧‧多層結構
1041‧‧‧蓋晶圓
1042‧‧‧微機電系統(MEMS)晶圓
1043‧‧‧氧化物層
1044‧‧‧內表面
1045‧‧‧外表面
1046‧‧‧第一孔
1047‧‧‧第二孔
1048‧‧‧第一末端
1049‧‧‧第二末端
1050‧‧‧第三末端
1051‧‧‧第一空腔
1052‧‧‧第二空腔
1053‧‧‧第一彈簧結構
1054‧‧‧第二彈簧結構
1055‧‧‧第一凹槽
1056‧‧‧第二凹槽
1100‧‧‧半導體結構
1112‧‧‧金屬層
1114‧‧‧焊球
1200‧‧‧半導體結構
1202‧‧‧開口
1204‧‧‧表面
1300‧‧‧半導體結構
1302‧‧‧聚合物層
1304‧‧‧金屬層
1400‧‧‧半導體結構
1402‧‧‧互補金屬氧化物半導體(CMOS)裝置
1404‧‧‧微機電系統(MEMS)裝置
1406‧‧‧第一腔室
1408‧‧‧第二腔室
1410‧‧‧第一孔
1412‧‧‧第二孔
1414‧‧‧蓋晶圓
1416‧‧‧第一末端
1418‧‧‧第二末端
1420‧‧‧第三末端
1422‧‧‧外表面
1424‧‧‧密封物件
1426‧‧‧氧化物層
1428‧‧‧金屬層
1500‧‧‧金屬層
1502‧‧‧操作
1504‧‧‧操作
1506‧‧‧操作
1508‧‧‧操作
1510‧‧‧操作
1512‧‧‧操作
1514‧‧‧操作
1602‧‧‧蓋晶圓
1604‧‧‧溝槽
1606‧‧‧第一空腔
1608‧‧‧第二空腔
1610‧‧‧氧化物層
1612‧‧‧表面/突起
1702‧‧‧微機電系統(MEMS)晶圓
1902‧‧‧微機電系統(MEMS)晶圓
1904‧‧‧互補金屬氧化物半導體(CMOS)裝置
1906‧‧‧基板
1908‧‧‧多層結構
2000‧‧‧半導體結構
2002‧‧‧光阻層
2004‧‧‧表面
2006‧‧‧通路
2008‧‧‧第一腔室
2010‧‧‧第二腔室
2102‧‧‧氧化物層
2104‧‧‧開口
2300‧‧‧半導體結構
2302‧‧‧互補金屬氧化物半導體(CMOS)裝置
2304‧‧‧微機電系統(MEMS)裝置
2306‧‧‧第一腔室
2308‧‧‧第二腔室
2310‧‧‧第一孔
2312‧‧‧第二孔
2314‧‧‧第一末端
2316‧‧‧第二末端
2317‧‧‧第三末端
2318‧‧‧外表面
2320‧‧‧密封物件
2322‧‧‧氧化物層
2324‧‧‧切割道
2326‧‧‧貫穿氧化物通路
2328‧‧‧多層結構
2330‧‧‧金屬層
2332‧‧‧氧化物層
2334‧‧‧球狀柵格陣列(BGA)
2400‧‧‧方法
2402‧‧‧操作
2404‧‧‧操作
2406‧‧‧操作
2408‧‧‧操作
2410‧‧‧操作
2412‧‧‧操作
2414‧‧‧操作
2416‧‧‧操作
2500‧‧‧半導體結構
2502‧‧‧MEMS晶圓
2504‧‧‧CMOS裝置
2506‧‧‧第一腔室
2508‧‧‧第二腔室
2510‧‧‧基板
2512‧‧‧多層結構
2514‧‧‧第一孔
2516‧‧‧第二孔
2602‧‧‧薄化背側
2702‧‧‧貫穿氧化物通路
2704‧‧‧貫穿氧化物通路
2706‧‧‧貫穿氧化物通路
2802‧‧‧密封物件
2902‧‧‧氧化物層
3002‧‧‧金屬層
3004‧‧‧金屬層
3102‧‧‧環氧樹脂層
3104‧‧‧第一環氧樹脂凹槽
3106‧‧‧第二環氧樹脂凹槽
3202‧‧‧球狀柵格陣列
3204‧‧‧金屬層
C1‧‧‧第一圓周
C1'‧‧‧第一圓周
C1"‧‧‧第一圓周
C2‧‧‧第二圓周
C2'‧‧‧第二圓周
C2"‧‧‧第二圓周
C3‧‧‧第三圓周
C3'‧‧‧第三圓周
C3"‧‧‧第三圓周
D1‧‧‧深度
D1'‧‧‧深度
D1"‧‧‧深度
D2‧‧‧深度
D2'‧‧‧深度
D2"‧‧‧深度
當結合附圖閱讀時，自以下實施方式最好地理解本揭露之態樣。應注意，根據業界中之標準慣例，各種構件未按比例繪製。實際上，為論述清楚起見，可任意增大或減小各種構件之尺寸。
圖1A為根據一些實施例之半導體結構的剖面圖。
圖1B為根據一些實施例之第一孔及第二孔的俯視圖。
圖2為說明根據一些實施例之製造半導體結構之方法的流程圖。
圖3為根據一些實施例之在製造過程期間形成的具有溝槽之蓋晶圓的剖面圖。
圖4為根據一些實施例之在製造過程期間形成的具有第一空腔及第二空腔之蓋晶圓的剖面圖。
圖5為根據一些實施例之在製造過程期間形成之蓋晶圓及MEMS晶圓的剖面圖。
圖6為根據一些實施例之在製造過程期間形成的具有多晶薄膜之MEMS裝置的剖面圖。
圖7為根據一些實施例之在製造過程期間形成的具有複數個接合金屬、第一彈簧結構及第二彈簧結構之MEMS裝置的剖面圖。
圖8為根據一些實施例之在製造過程期間形成之MEMS裝置及CMOS裝置的剖面圖。
圖9為根據一些實施例之在製造過程期間形成的具有開口之半導體結構的剖面圖。
圖10為根據一些實施例之在製造過程期間形成之半導體結構的剖面圖。
圖11為根據一些實施例之在製造過程期間形成之半導體結構的剖面圖。
圖12為根據一些實施例之在製造過程期間形成的具有開口之半導體結構的剖面圖。
圖13為根據一些實施例之在製造過程期間形成之半導體結構的剖面圖。
圖14A為根據一些實施例之半導體結構的剖面圖。
圖14B為根據一些實施例之第一孔及第二孔的俯視圖。
圖15為說明根據一些實施例之製造半導體結構之方法的流程圖。
圖16為根據一些實施例之在製造過程期間形成的具有溝槽、第一空腔及第二空腔之蓋晶圓的剖面圖。
圖17為根據一些實施例之在製造過程期間形成之蓋晶圓及MEMS晶圓的剖面圖。
圖18為根據一些實施例之在製造過程期間形成的具有複數個接合金屬、第一彈簧結構及第二彈簧結構之MEMS裝置的剖面圖。
圖19為根據一些實施例之在製造過程期間形成之MEMS裝置及CMOS裝置的剖面圖。
圖20為根據一些實施例之在製造過程期間形成的具有開口之半導體結構的剖面圖。
圖21為根據一些實施例之在製造過程期間具有密封開口的氧化物層之半導體結構的剖面圖。
圖22為根據一些實施例之在製造過程期間具有密封開口的經蝕刻氧化物層之半導體結構的剖面圖。
圖23A為根據一些實施例之半導體結構的剖面圖。
圖23B為根據一些實施例之第一孔及第二孔的俯視圖。
圖24為說明根據一些實施例之製造半導體結構之方法的流程圖。
圖25為根據一些實施例之在製造過程期間形成的具有MEMS裝置及CMOS裝置之半導體結構的剖面圖。
圖26為根據一些實施例之在製造過程期間形成的具有薄化背側之半導體結構的剖面圖。
圖27為根據一些實施例之在製造過程期間形成的具有複數個貫穿氧化物通路之半導體結構的剖面圖。
圖28為根據一些實施例之在製造過程期間形成的具有密封物件之半導體結構的剖面圖。
圖29為根據一些實施例之在製造過程期間形成的具有氧化物層之半導體結構的剖面圖。
圖30為根據一些實施例之在製造過程期間形成的具有金屬層之半導體結構的剖面圖。
圖31為根據一些實施例之在製造過程期間形成的具有環氧樹脂層之半導體結構的剖面圖。
圖32為根據一些實施例之在製造過程期間形成的具有球狀柵格陣列之半導體結構的剖面圖。
以下揭露內容提供用於實施所提供標的物之不同特徵的許多不 同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一構件在第二構件上方或上之形成可包括第一構件及第二構件直接接觸地形成之實施例，且亦可包括額外構件可在第一構件與第二構件之間形成使得第一構件及第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複參考數字及/或字母。此重複係出於簡單及清晰之目的，且本身並不指示所論述之各種實施例及/或組態之間的關係。
在下文更詳細地論述本揭露之實施例。然而，應瞭解，本揭露提供可在廣泛多種特定內容脈絡中體現之許多適用的發明性概念。所論述特定實施例僅為說明性的，且並不限制本揭露之範疇。
另外，諸如「底下」、「下方」、「下部」、「上方」、「上部」、「下部」、「左方」、「右方」及其類似者之空間相對術語可在本文中用以便於描述如諸圖中所說明之一個元件或構件與另一(或多個)元件或構件的關係。除諸圖中所描繪之定向以外，空間相對術語意欲涵蓋裝置在使用或操作中之不同定向。裝置可以其他方式定向(旋轉90度或處於其他定向)，且本文中所使用之空間相對描述詞同樣可相應地進行解釋。將理解，當元件被稱作「連接至」或「耦接至」另一元件時，其可直接連接至或耦接至該另一元件，或可存在介入元件。
在本揭露中，論述半導體結構。半導體結構可包括形成於其中的腔室。半導體結構可為運動感測器、壓力感測器或任何其他MEMS應用之部分半導體組態。圖1A為根據一些實施例之半導體結構100的剖面圖。半導體結構100可為整合式裝置。在一實施例中，半導體結構100包含接合至彼此的兩個裝置。第一裝置可為互補金屬氧化物半導體(CMOS)裝置102，且第二裝置可為微機電系統(MEMS)裝置104。然而，此並不為本揭露之限制。應理解，本揭露通常指晶圓級結構。 本文中所描述之裝置可呈各種形式，包括(但不限於)，具有藉由基於CMOS之製程形成之積體電路的晶圓(或其部分)、晶粒、MEMS基板、罩蓋基板及在其上形成有CMOS裝置及MEMS裝置的單一基板。晶圓可不包括積體電路。另外，可在本文中描述僅為例示性的且並不意欲為限制性的特定實施例。此外，儘管被描述為為耦接兩個晶圓級裝置做準備，但可根據本揭露之態樣耦接任何數目個晶圓級裝置。另外，儘管本揭露提及MEMS裝置，但一般熟習此項技術者將發現可受益於本揭露的其他適用技術，包括(但不限於)奈米機電系統(NEMS)裝置。
MEMS裝置104安置為與CMOS裝置102對置，且接觸至CMOS裝置102。第一腔室106及第二腔室108形成於MEMS裝置104與CMOS裝置102之間。第一腔室106與第二腔室108為兩個單獨腔室。第一腔室106可具有一個大氣壓力。第二腔室108可為真空壓力。然而，此並不為本揭露之限制。第一腔室106及第二腔室108可具有任何類型之壓力。
MEMS裝置104包括蓋晶圓1041及MEMS晶圓1042。蓋晶圓1041安置在MEMS晶圓1042上方。氧化物層1043安置於蓋晶圓1041與MEMS晶圓1042之間。MEMS晶圓1042具有面朝CMOS裝置102的內表面1044。蓋晶圓1041具有暴露於周圍環境的外表面1045。複數個接合金屬104a至104d安置於MEMS晶圓1042之內表面1044上。該複數個接合金屬104a至104d用以連接CMOS裝置102。
MEMS裝置104進一步包含第一孔1046及第二孔1047。圖1B為根據一些實施例之第一孔1046及第二孔1047的俯視圖。第一孔1046之一部分安置於MEMS晶圓1042中，且第一孔1046之其餘部分安置於蓋晶圓1041中。第二孔1047安置於蓋晶圓1041中。第一孔1046界定於具有第一圓周C1的第一末端1048與具有第二圓周C2的第二末端1049之 間。第一末端1048與第一腔室106連結。第二孔1047對準至第一孔1046，且在存在密封物件110之情況下，第二孔1047實體上在第一孔1046之第二末端10449處連結至第一孔1046。第二孔1047界定於第二末端1049與具有第三圓周C3的第三末端1050之間。第三末端1050在蓋晶圓1041之外表面1045上開放。第一圓周C1不同於第二圓周C2。具體言之，第二圓周C2小於第一圓周C1，且第三圓周C3大於第一圓周C1及第二圓周C2。應注意，術語「孔」可為空孔、填滿之孔、密封之孔或通風孔。
半導體結構100進一步包含用於密封第二孔1047的密封物件110。具體言之，密封物件110包含氧化物層1102及金屬層1104。氧化物層1102安置在第二孔1047上方，以便密封連結第一孔1046與第二孔1047的第二末端1049。金屬層1104安置在氧化物層1102上方。
半導體結構100進一步包含氧化物層112及多晶矽層114。氧化物層112安置在第一孔1046之內表面1051上方。多晶矽層114安置在氧化物層112上方。
此外，CMOS裝置102包含基板1021及多層結構1022。基板1021可包括特殊應用積體電路(ASIC)。ASIC可包括經配置以處理來自第一腔室106及第二腔室108之電子信號的CMOS邏輯電路。多層結構1022包括由複數個金屬層界定的堆疊結構，複數個金屬層由複數個介電層(亦即層間介電質)絕緣。金屬線形成於複數個金屬層中。此外，諸如導電通路及/或接點之其他組件可形成於複數個介電層中，以便以電氣方式連接不同金屬層中之金屬線。CMOS裝置102進一步包含複數個接合金屬102a至102d。該複數個接合金屬102a至102d安置於多層結構1022上。該複數個接合金屬102a至102d連接至複數個接合金屬104a至104d，使得來自第一腔室106及第二腔室108之電子信號可傳輸至CMOS裝置102。可藉由共晶接合技術進行複數個接合金屬102a至 102d與複數個接合金屬104a至104d之間的接合。接合金屬102a至102d、104a至104d可藉由鋁-銅(AlCu)、鍺(Ge)、鉑(Pt)，金(Au)、錫(Sn)或銅(Cu)實施。
在半導體結構100中，蓋晶圓1041進一步包含第一空腔1051及第二空腔1052。MEMS晶圓1042進一步包含第一彈簧結構1053及第二彈簧結構1054。多層結構1022進一步包含第一凹槽1055及第二凹槽1056。第一彈簧結構1053定位於由第一空腔1051及第一凹槽1055界定之第一腔室106中。第二彈簧結構1054定位於由第二空腔1052及第二凹槽1056界定之第二腔室108中。
在一實施例中，第一腔室106具有一個大氣壓力，且第二腔室108具有真空壓力。第一腔室106之表面由自組裝單層(SAM)塗層沈積，以便減小微結構(例如，第一彈簧結構1053)中之附著力。具體言之，在第一腔室106之表面上沈積SAM塗層之後，該表面變為疏水性的。接著，大大地減小使第一彈簧結構1053收縮之毛細引力。在密封與第一孔1046相關聯之第二末端1049之前，經由第一孔1046及第二孔1047執行對第一腔室106表面上之SAM塗層的沈積。換言之，在沈積SAM塗層之後，藉由密封物件密封與第一孔1046相關聯之第二末端1049。應注意，第一腔室106與第一孔1046連結，以使得可經由第一孔1046及第二孔1047執行對第一腔室106表面上之SAM塗層的沈積。
第一孔1046為具有深度D1之楔形輪廓。如圖1A及圖1B中所展示，第一末端1048之開口的第一圓周C1大於第二末端1049之開口的第二圓周C2。第二孔1047為自蓋晶圓1041之外表面1045起具有深度D2的相對大之凹槽。因為在密封物件110安置在第二孔1047上方之前，與第一孔1046相關聯之第二末端1049暴露於凹槽(亦即，第二孔1047)之底部，故第一孔1046之深度可縮短至D1，而非D1+D2。D1為約130μm至160μm，而D2為約20μm至30μm。第一末端1048處之第 一孔1046的寬度W為約3μm至5μm。此外，在外表面1045上，第二末端1049之開口的第二圓周C2比第二孔1047之開口的第三圓周C3小得多，且亦小於第一末端1048之開口的第一圓周C1。因此，當密封物件110安置於第二孔1047上時，藉由密封物件110密封第二末端1049之開口容易得多。具體言之，根據本揭露，密封物件110沈積於第二孔1047之底部上，以便密封第一孔1046之第二末端1049的開口。密封物件110並未經配置以密封第一孔1046之底部開口(亦即，第一末端1048)。因此，密封物件110可密閉地密封件第一腔室106。舉例而言，在將SAM塗層沈積在第一腔室106表面上之後，可執行次大氣壓化學氣相沈積(SACVD)製程，以在第二孔1047上方安置氧化物層1102，以便密封連結第一孔1046與第二孔1047的第二末端1049。接著，可執行沈積製程以在氧化物層1102上方安置金屬層1104。金屬層1104之材料可為鋁(AL)。
圖2為說明根據一些實施例之製造半導體結構100之方法200的流程圖。圖3至圖10為根據一些實施例之說明製造半導體結構100之階段的圖。具體言之，圖3為根據一些實施例之在製造過程期間形成的具有溝槽301之蓋晶圓304的剖面圖。圖4為根據一些實施例之在製造過程期間形成的具有第一空腔401及第二空腔402之蓋晶圓304的剖面圖。圖5為根據一些實施例之在製造過程期間形成之蓋晶圓304及MEMS晶圓504的剖面圖。圖6為為根據一些實施例之在製造過程期間形成的具有多晶薄膜601之MEMS裝置的剖面圖。圖7為根據一些實施例之在製造過程期間形成的具有複數個接合金屬702a至702d、第一彈簧結構703及第二彈簧結構704之MEMS裝置的剖面圖。圖8為根據一些實施例之在製造過程期間形成之MEMS裝置及CMOS裝置的剖面圖。圖9為根據一些實施例之在製造過程期間形成的具有開口之半導體結構的剖面圖。圖10為根據一些實施例之在製造過程期間形成之半 導體結構的剖面圖。該方法為簡化之半導體製程。因此，其他步驟或操作可併入該製程中。
參看圖3，在操作202中，在蓋晶圓304之表面303上方形成氧化物層302。蝕刻氧化物層302以在對應於第一腔室(例如，106)及第二腔室(例如，108)的位置上分別具有第一凹槽305及第二凹槽306。氧化物層302可為TEOS氧化物層。可藉由四乙氧基矽烷(Si(OC2H5)4)實施TEOS氧化物。可藉由化學氣相沈積(CVD)技術將氧化物層302沈積於蓋晶圓304之表面303上。接著，蝕刻氧化物層302及蓋晶圓304以形成溝槽301。溝槽301並未穿透蓋晶圓304。溝槽301之深度為約130μm。
參看圖4，在操作204中，對在操作202中獲得之結構執行熱氧化製程，以便在溝槽301之內表面上方生長氧化物層403。在熱氧化製程之後，在圖4中標記為404的氧化物層302之厚度可增大。接著，分別蝕刻對應於第一凹槽305及第二凹槽306的氧化物層404及蓋晶圓304，以分別形成第一空腔401及第二空腔402。第一空腔401及第二空腔402分別界定第一腔室及第二腔室。第一空腔401及第二空腔402比溝槽301淺。
參看圖5，在操作206中，對在操作204中獲得之結構執行熱氧化製程，以便在第一空腔401及第二空腔402之內表面上方分別生長第一氧化物層501及第二氧化物層502。在熱氧化製程之後，在圖5中標記為503之氧化物層404之厚度可增大。接著，藉由熔化接合製程將MEMS晶圓504接合至氧化物層503。在熔化接合製程之後，蝕刻MEMS晶圓504之對應於溝槽301之位置的一部分以暴露溝槽301，以使得隨後可界定第一孔1046。
參看圖6，在操作208中，在溝槽301之內表面(亦即，氧化物層403)上方沈積多晶矽層601。多晶矽層601可為藉由氣相磊晶(VPE)製 程形成的磊晶矽層，VPE製程為對化學氣相沈積之修改。
參看圖7，在操作210中，藉由蝕刻MEMS晶圓504之表面而形成複數個支座701a至701d。複數個支座701a至701d分別由複數個接合金屬702a至702d安置。接合金屬702a至702d之材料可為鋁-銅(AlCu)、鍺(Ge)、鉑(Pt)，金(Au)、錫(Sn)或銅(Cu)。在接合金屬702a至702d經圖案化於支座701a至701d上方之後，對MEMS晶圓504執行深反應性離子蝕刻(DRIE)，以在第一空腔401及第二空腔402下分別形成第一彈簧結構703及第二彈簧結構704。應注意，亦可取決於要求而在MEMS晶圓504中形成一些陡峭側孔或溝槽，例如，705及706。
參看圖8，在操作212中，提供CMOS裝置801。藉由共晶接合製程將CMOS裝置801接合至MEMS晶圓504。CMOS裝置801包含基板802及多層結構803。多層結構803包含複數個接合金屬804a至804d。複數個接合金屬804a至804d以共晶方式分別與MEMS晶圓504之複數個接合金屬702a至702d接合。溝槽301之末端805面朝CMOS裝置801。
參看圖9，在操作214中，蝕刻蓋晶圓304之表面901以形成楔形溝槽902。楔形溝槽902之位置大體上在溝槽301上方。溝槽301之尖端對楔形溝槽902之底部904開放(亦即，開口903)。應注意，當溝槽301之尖端對楔形溝槽902之底部904開放時，安置在溝槽301之內表面上方的多晶薄膜601充當溝槽301的蝕刻擋板。結果，楔形溝槽902的底部904上之溝槽301之開口903的圓周可相對小。接著，經由楔形溝槽902之底部904上之溝槽301的開口903來在第一腔室905上執行SAM塗佈。應注意，具有真空壓力的第二腔室906形成於第一腔室905之右側中。
參看圖10，在操作216中，對楔形溝槽902執行次大氣壓化學氣相沈積(SACVD)製程，以在楔形溝槽902上方安置氧化物層1001，以 便密封楔形溝槽902之底部904上之溝槽301的開口903。接著，在氧化物層1001上執行沈積製程以在氧化物層1001上方安置金屬層1002。金屬層1002之材料可為鋁(AL)。接著，藉由氧化物層1001及金屬層1002密閉地密封溝槽301之開口903。
根據操作202至216，製造半導體結構100，其具有具一個大氣壓力的第一腔室106及具有真空壓力的第二腔室108，其中密閉地密封第一腔室106之孔(亦即，1046)。
替代在操作216中藉由氧化物層1001及金屬層1002密封溝槽301之開口903，亦可藉由金屬層及焊球密封開口903，如圖11中所展示。圖11為根據一些實施例之在製造過程期間形成之半導體結構1100的剖面圖。
參看圖11，在經由楔形溝槽902之底部904上之溝槽301的開口903來在第一腔室905上執行SAM塗佈之後，在楔形溝槽902上執行金屬濺鍍製程以在楔形溝槽902上方安置金屬層1112，以便密封楔形溝槽902之底部904上之溝槽301的開口903。接著，在金屬層1112上方安置焊球1114，以進一步密封溝槽301之開口903。在焊球1114安置在金屬層1112上方之後，可不藉由高溫環境處理半導體結構1100。因此，在此實施例中，半導體結構1100中之電氣信號藉由接合線傳輸至外部電路，此係因為接合線可在低溫環境下接合至半導體結構1100。此外，金屬層1112之材料可為鋁(AL)，且焊球1114之材料可為錫(Sn)。因此，在圖11之實施例中，藉由金屬層1112及焊球1114密閉地密封溝槽301之開口903。
此外，如圖8中所展示，在藉由共晶接合製程將CMOS裝置801接合至MEMS晶圓504之後，亦可研磨且毯覆式蝕刻蓋晶圓304之表面901，直至如圖12中所示暴露溝槽301之尖端。圖12為根據一些實施例之在製造過程期間形成的具有開口之半導體結構1200的剖面圖。具體 言之，當CMOS裝置801如圖8中所展示而接合至MEMS晶圓504時，首先對蓋晶圓304之表面901執行矽研磨製程。當溝槽301之尖端將要暴露時，接著對蓋晶圓304之經研磨表面執行毯覆式蝕刻製程，直至溝槽301之尖端暴露。當溝槽301之尖端暴露(亦即，開口1202)時，經由溝槽301之開口1202來在第一腔室905上執行SAM塗佈。開口1202之圓周為約C2，而面朝第一腔室905之另一末端805的圓周為約C1，如圖1B中所展示。因此，溝槽301變為穿過由蓋晶圓304、氧化物層503及MEMS晶圓504形成之MEMS裝置的孔。
參看圖13，其為根據一些實施例之在製造過程期間形成之半導體結構1300的剖面圖，在經由蓋晶圓304之表面1204上的溝槽301之開口1202來在第一腔室905上執行SAM塗佈之後，在蓋晶圓304之表面1204上執行密封製程以安置用於密封溝槽301之開口1202的聚合物層1302。接著，在聚合物上方安置金屬層1304，以進一步密封溝槽301之開口1202。金屬層1304之材料可為鋁(AL)。因此，在圖13之實施例中，藉由聚合物層1302及金屬層1304密閉地密封溝槽301之開口1202。
應注意，對於圖12及圖13之實施例，安置在溝槽301之內表面上方的多晶薄膜601為可選的。具體言之，在操作214中，多晶薄膜601充當溝槽301之蝕刻擋板。然而，矽研磨製程及毯覆式蝕刻製程經配置以直接研磨蓋晶圓304之表面901，直至溝槽301之尖端暴露。因此，在矽研磨製程及毯覆式蝕刻製程中可忽略多晶薄膜601。
如圖1中所示，根據半導體結構100之實施例，第二孔1047大於第一孔1046。此不為本揭露之限制。第二孔1047可小於第一孔1046，如圖14A中所展示。圖14A為根據一些實施例之半導體結構1400的剖面圖。類似於半導體結構100，半導體結構1400包含接合至彼此的兩個裝置，其中第一裝置為CMOS裝置1402，且第二裝置為MEMS裝置 1404。MEMS裝置1404安置為與CMOS裝置1402對置，且接觸至CMOS裝置1402。第一腔室1406及第二腔室1408形成於MEMS裝置1404與CMOS裝置1402之間。第一腔室1406與第二腔室1408為具有不同壓力的兩個單獨腔室。舉例而言，第一腔室1406可具有一個大氣壓力。第二腔室1408可具有真空壓力。然而，此並不為本揭露之限制。
基本上，半導體結構1400之組態類似於半導體結構100，惟MEMS裝置1404中之第一孔1410及第二孔1412除外。因此，為簡潔起見，此處忽略對半導體結構1400之詳細描述。圖14B為根據一些實施例之第一孔1410及第二孔1412的俯視圖。
根據半導體結構1400，第一孔1410及第二孔1412安置於蓋晶圓1414中。第一孔1410界定於具有第一圓周C1'的第一末端1416與具有第二圓周C2'的第二末端1418之間。第一末端1416與第一腔室1406連結。第二孔1412對準至第一孔1410，且第二孔1412在第一孔1410之第二末端1418處連結至第一孔1410。第二孔1412界定於第二末端1418與具有第三圓周C3'的第三末端1420之間。第三末端1420在蓋晶圓1414之外表面1422上開放。第一圓周C1'不同於第二圓周C2'。具體言之，第一圓周C1'大於第二圓周C2'，且第二圓周C2'類似於第三圓周C3'，如圖14A及圖14B中所展示。
半導體結構1400進一步包含用於密封第二孔1412的密封物件1424。具體言之，密封物件1424包含氧化物層1426及金屬層1428。氧化物層1426安置在第二孔1412上方，以便密封第三末端1420。金屬層1428安置在蓋晶圓1414之氧化物層1426及外表面1422上方。金屬層1428之材料可為Al或AlCu。
第一孔1410為具有深度D1'的圓柱形輪廓。如圖14A及圖14B中所展示，第一末端1416之開口的第一圓周C1'大於第二末端1418之開口的第二圓周C2'。第二孔1047為自蓋晶圓1414之外表面1422起具有深 度D2'的圓柱形輪廓。因為第一孔1410為具有深度D1'的凹槽，因此第二孔1412之深度可縮短至D2'而非D1'+D2'。D1'為約10μm至60μm，而D2'為約80μm至150μm。第二孔1412之寬度W'為約1μm至3μm。此外，第三末端1420之開口的第三圓周C3'比第一孔1410之第一圓周C1'小得多。因此，當密封物件1424安置於第二孔1412上時，藉由密封物件1424密封第三末端1420之開口容易得多。具體言之，根據本揭露，密封物件1424沈積於蓋晶圓1414之表面1422上，以便密封第二孔1412之第三末端1420的開口。密封物件1424並未經配置以密封第一孔1410之底部開口(亦即，第一末端1416)。因此，密封物件1424可密閉地密封件第一腔室1406。舉例而言，在將SAM塗層沈積在第一腔室1406之表面上之後，可執行次大氣壓化學氣相沈積(SACVD)製程，以在第二末端1420上方安置氧化物層1426，以便密封第二孔1412。接著，可執行沈積製程以在氧化物層1426上方安置金屬層1428。
圖15為說明根據一些實施例之製造半導體結構1400之方法1500的流程圖。圖16至圖22為根據一些實施例之說明製造半導體結構1400之階段的圖。具體言之，圖16為根據一些實施例之在製造過程期間形成的具有溝槽1604、第一空腔1606及第二空腔1608之蓋晶圓1602的剖面圖。圖17為根據一些實施例之在製造過程期間形成之蓋晶圓1602及MEMS晶圓1702的剖面圖。圖18為根據一些實施例之在製造過程期間形成的具有複數個接合金屬180a至180c、第一彈簧結構1802及第二彈簧結構1804之MEMS裝置1702的剖面圖。圖19為根據一些實施例之在製造過程期間形成之MEMS裝置1902及CMOS裝置1904的剖面圖。圖20為根據一些實施例之在製造過程期間形成的具有開口之半導體結構2000的剖面圖。圖21為根據一些實施例之在製造過程期間具有密封開口的氧化物層之半導體結構2000的剖面圖。圖22為根據一些實施例之在製造過程期間具有密封開口的經蝕刻氧化物層之半導體結構2000的 剖面圖。該方法為簡化之半導體製程。因此，其他步驟或操作可併入該製程中。
參看圖16，在操作1502中，在蓋晶圓1602之表面1612上方形成氧化物層1610。接著，蝕刻氧化物層1610及蓋晶圓1602，從而分別在對應於孔(例如1410)、第一腔室(例如，1406)及第二腔室(例如，1408)的位置上產生溝槽1604、第一空腔1606及第二空腔1608。溝槽1604並未穿透蓋晶圓1602。溝槽1604之深度為約10μm至60μm。溝槽1604之寬度為約10μm至60μm。蓋晶圓1602之厚度為約400μm至700μm。氧化物層1610可為TEOS氧化物層。可藉由四乙氧基矽烷(Si(OC2H5)4)實施TEOS氧化物。
參看圖17，在操作1504中，藉由熔化接合製程將MEMS晶圓1702接合至氧化物層1610。應注意，MEMS晶圓1702在對應於蓋晶圓1602之突起1612之位置上具有凹槽1702，使得溝槽1604連結至第一空腔1606。接著，蓋晶圓1602向下薄化至約100μm至200μm的厚度。在操作1504中亦薄化MEMS晶圓1702，以使得可隨後界定第一孔1410。
參看圖18，在操作1506中，藉由蝕刻MEMS晶圓1702之表面而形成複數個支座181a至181c。複數個支座181a至181c分別由複數個接合金屬180a至180c安置。接合金屬180a至180c之材料可為鋁-銅(AlCu)、鍺(Ge)、鉑(Pt)，金(Au)、錫(Sn)或銅(Cu)。在接合金屬180a至180c分別圖案化於支座181a至181c上方之後，對MEMS晶圓1702執行深反應性離子蝕刻(DRIE)，以在第一空腔1606及第二空腔1608下分別形成第一彈簧結構1802及第二彈簧結構1804。
參看圖19，在操作1508中，藉由共晶接合製程將CMOS裝置1904接合至MEMS晶圓1902。CMOS裝置1904包含基板1906及多層結構1908。多層結構1908包含複數個接合金屬190a至190c。複數個接合金屬190a至190c以共晶方式分別與MEMS裝置1902之複數個接合金屬 180a至180c接合。
參看圖20，在操作1510中，將光阻層2002安置在蓋晶圓1602之表面2002上方。接著，蝕刻光阻層2002及蓋晶圓1602，以形成連結至溝槽1604的通路2006(亦即，孔)。蓋晶圓1602內部之通路2006的長度為約50μm至150μm，且通路2006之寬度為約1μm至3μm。具體言之，通路2006之位置大體上在溝槽1604上方。通路2006之尖端暴露溝槽1604之頂部。接著，移除光阻層2002，且藉由通路2006之開口在第一腔室2008上執行SAM塗佈。應注意，具有真空壓力的第二腔室2010形成於第一腔室2008之左側中。
參看圖21，在操作1512中，在蓋晶圓1602之表面2004上執行次大氣壓化學氣相沈積(SACVD)製程，以在蓋晶圓1602之表面2004上方安置氧化物層2102，以便密封通路2006之開口2104。因為通路2006為相對小之孔，故可容易地藉由氧化物層2102密封通路2006之開口2104。
參看圖22，在操作1514中，蝕刻在蓋晶圓1602之表面2004上的氧化物層2102，惟由光阻層2202覆蓋之部分除外。光阻層2202安置在通路2006上方。接著，移除光阻層2202，且在蓋晶圓1602之氧化物層2102及表面2004上執行沈積製程，以在蓋晶圓1602之氧化物層2102及表面2004上方安置金屬層(亦即，圖14A中之1428)。金屬層之材料可為鋁(AL)。結果，藉由氧化物層2102及金屬層密閉地密封通路2006之開口2104。
根據操作1502至1514，製造半導體結構1400，其具有具一個大氣壓力的第一腔室1406及具有真空壓力的第二腔室1408，其中密閉地密封第一腔室1406之孔(亦即，1412)。
根據半導體結構100之實施例，第一孔1046及第二孔1047安置於MEMS裝置104中。此並不為本揭露之限制。第一孔1046及第二孔 1047可安置於CMOS裝置102中，如圖23A中所展示。圖23A為根據一些實施例之半導體結構2300的剖面圖。類似於半導體結構100，半導體結構2300包含接合至彼此的兩個裝置，其中第一裝置為CMOS裝置2302，且第二裝置為MEMS裝置2304。MEMS裝置2304安置為與CMOS裝置2302對置，且接觸至CMOS裝置2302。第一腔室2306及第二腔室2308形成於MEMS裝置2304與CMOS裝置2302之間。第一腔室2306與第二腔室2308為具有不同壓力的兩個單獨腔室。舉例而言，第一腔室2306可具有一個大氣壓力。第二腔室2308可具有真空壓力。然而，此並不為本揭露之限制。
基本上，半導體結構2300之組態類似於半導體結構100，惟半導體結構2300之第一孔2310及第二孔2312安置於MEMS裝置2302中除外。因此，為簡潔起見，此處忽略對半導體結構2300之詳細描述。圖23B為根據一些實施例之第一孔2310及第二孔2312的俯視圖。
根據半導體結構2300，第一孔2310為具有深度D1"的圓柱形輪廓。如圖23A及圖23B中所展示，第一末端2314之開口的第一圓周C1"類似於第二末端2316之開口的第二圓周C2"。第二孔2312為自CMOS裝置2302之外表面2318起具有深度D2"的楔形輪廓。第二孔2312具有具第三圓周C3"的第三末端2317。第三末端2317在CMOS裝置2302之外表面2318上開放。在CMOS裝置2302中，第二孔2312可為貫穿氧化物通路(TSV)。密封物件2320安置於CMOS裝置2302之表面2318上，使得密封第二孔2312。具體言之，根據本揭露，密封物件2320為藉由網版印刷環氧樹脂製程沈積在第二孔2312中的環氧樹脂材料。密封物件2320並未經配置以密封第一孔2310之底部開口(亦即，第一末端2314)。因此，密封物件2320可密閉地密封第一腔室2306。舉例而言，於在第一腔室2306之表面上沈積SAM塗佈之後，可執行網版印刷環氧樹脂製程以在第二孔2312上方安置環氧樹脂材料，以便密封第一 腔室2306。接著，可執行沈積製程以在密封物件2320上方安置氧化物層2322。
此外，CMOS裝置2302可包含切割道2324及貫穿氧化物通路2326。切割道2324可為半導體結構2300之邊限。在網版印刷環氧樹脂製程期間亦可藉由環氧樹脂材料安置切割道2324。貫穿氧化物通路2326提供達到CMOS裝置2302之多層結構2328的通道。在沈積製程期間，氧化物層2322亦安置在貫穿氧化物通路2326上方。金屬層2330安置在貫穿氧化物通路2326之氧化物層2322上方，以將電氣信號傳導至CMOS裝置2302，或自CMOS裝置2302傳導電氣信號。金屬層2330之材料可為銅(Cu)。環氧樹脂材料層2332安置在金屬層2330及氧化物層2322上方。此外，球狀柵格陣列(BGA)2334安置在金屬層2330上方。球狀柵格陣列2332可被視為半導體結構2300之互連接腳。
圖24為說明根據一些實施例之製造半導體結構2300之方法2400的流程圖。圖25至圖32為根據一些實施例之說明製造半導體結構2300之階段的圖。具體言之，圖25為根據一些實施例之在製造過程期間形成的具有MEMS裝置2502及CMOS裝置2504之半導體結構2500的剖面圖。圖26為根據一些實施例之在製造過程期間形成的具有薄化背側2602之半導體結構2500的剖面圖。圖27為根據一些實施例之在製造過程期間形成的具有複數個貫穿氧化物通路2702、2704、2706之半導體結構2500的剖面圖。圖28為根據一些實施例之在製造過程期間形成的具有密封物件2802之半導體結構2500的剖面圖。圖29為根據一些實施例之在製造過程期間形成的具有氧化物層2902之半導體結構2500的剖面圖。圖30為根據一些實施例之在製造過程期間形成的具有金屬層3002之半導體結構2500的剖面圖。圖31為根據一些實施例之在製造過程期間形成的具有環氧樹脂層3102之半導體結構2500的剖面圖。圖32為根據一些實施例之在製造過程期間形成的具有球狀柵格陣列3202之 半導體結構2500的剖面圖。該方法為簡化之半導體製程。因此，其他步驟或操作可併入該製程中。
參看圖25，在操作2402中，藉由共晶接合製程將CMOS裝置2504接合至MEMS晶圓2502，以便形成半導體結構2500。第一腔室2506及第二腔室2508形成於CMOS裝置2504與MEMS晶圓2502之間。第一腔室2506與第二腔室2508具有不同壓力。CMOS裝置2504包含基板2510及多層結構2512。形成第一孔2514及第二孔2516以穿過多層結構2512。第一孔2514為圓柱形輪廓，且連結至第一腔室2506。多層結構2512進一步包含複數個接合金屬250a至250d。複數個接合金屬250a至250d以共晶方式分別與MEMS晶圓2502之複數個接合金屬251a至251d接合。
參看圖26，在操作2404中，藉由背側薄化製程來薄化CMOS裝置2504之背側2602，以便將基板2510重調大小為具有適當的厚度。
參看圖27，在操作2406中，蝕刻CMOS裝置2504之背側2602的表面，以形成貫穿氧化物通路2702、2704及2706。貫穿氧化物通路2702、2704及2706為楔形輪廓。貫穿氧化物通路2702之位置大體上在第二孔2516上方，且貫穿氧化物通路2702對準至第二孔2516。貫穿氧化物通路2702亦連結至第二孔2516。貫穿氧化物通路2704之位置大體上在第一孔2514上方。貫穿氧化物通路2704之底部2708連結至第一孔2514。貫穿氧化物通路2706暴露多層結構2512中之頂部金屬層。接著，藉由貫穿氧化物通路2704及第一孔2514在第一腔室2506上執行SAM塗佈。應注意，具有真空壓力的第二腔室2508形成於第一腔室2506之右側中。
參看圖28，在操作2408中，在貫穿氧化物通路2702、2704上執行網版印刷環氧樹脂製程，以填充貫穿氧化物通路2702及第二孔2516，目藉由使用密封物件2802密封貫穿氧化物通路2704。密封物件 2802為環氧樹脂材料或聚合物。應注意，環氧樹脂材料僅安置於貫穿氧化物通路2704之上部部分上，以便密封第一腔室2506。接著，藉由密封物件2802密閉地密封貫穿氧化物通路2704之開口。
參看圖29，在操作2410中，在密封物件2802、CMOS裝置2504之背側2602的表面及貫穿氧化物通路2706上執行沈積製程，以便在其上形成氧化物層2902。
參看圖30，在操作2412中，執行金屬鍍覆製程，以在貫穿氧化物通路2706及一部分氧化物層2902上方圖案化金屬層3002。金屬層3002與多層結構2512之頂部金屬層3004接觸。金屬層3004之材料為銅(Cu)。
參看圖31，在操作2414中，執行環氧樹脂塗佈製程以在氧化物層2902、貫穿氧化物通路2706及一部分金屬層3002上方圖案化環氧樹脂層3102。第一環氧樹脂凹槽3104及第二環氧樹脂凹槽3106暴露金屬層3002。此外，環氧樹脂層3102亦密封貫穿氧化物通路2706之上部開口，如圖31中所展示。環氧樹脂層3102可為聚合物。
參看圖32，在操作2416中，將球狀柵格陣列3202安置於第一環氧樹脂凹槽3104及第二環氧樹脂凹槽3106上，以便接觸金屬層3002。應注意，可進一步藉由金屬層3204鍍覆第一環氧樹脂凹槽3104及第二環氧樹脂凹槽3106之內表面，以便增大球狀柵格陣列3202與金屬層3002之間的接觸區，如圖32中所展示。
根據操作2402至2416，製造半導體結構2300，其具有具一個大氣壓力的第一腔室2306及具有真空壓力的第二腔室2308，其中密閉地密封第一腔室2306之孔(亦即，2310及2312)。
簡言之，根據實施例，高壓腔室(例如，106)之孔可實施於半導體結構之MEMS裝置(例如，104)或CMOS裝置(例如，2302)中。孔被劃分成兩個部分，亦即，下部孔(例如，1046)及上部孔(例如， 1047)。下部孔相比於上部孔更接近高壓腔室。下部孔連結至高壓腔室，且預蝕刻或預設於MEMS裝置或CMOS裝置中。在MEMS裝置以共晶方式接合至CMOS裝置之後，上部孔經蝕刻以連結至或暴露下部孔。因此，蝕刻高壓腔室的深度減小。此外，下部孔與上部孔經設計以具有不同大小或不同圓周。當上部孔經設計以大於下部孔時，經由上部孔在高壓腔室上執行SAM塗佈係更容易的。此外，當孔之開口(例如，903或2104)小時，可藉由氧化物層密閉地密封高壓腔室之孔。
在本揭露之一些實施例中，揭露一種半導體結構。該半導體結構包含第一裝置、第二裝置、第一孔、第二孔及密封物件。第二裝置與第一裝置接觸，其中一腔室形成於第一裝置與第二裝置之間。第一孔安置於第二裝置中，且界定於具有第一圓周的第一末端與具有第二圓周的第二末端之間。第二孔安置於第二裝置中且對準至第一孔。密封物件密封第二孔。第一末端與腔室連結，且第一圓周不同於第二圓周。
在本揭露之一些實施例中，揭露一種半導體結構。該半導體結構包含第一裝置、第二裝置、孔及密封物件。第二裝置與第一裝置接觸，其中一腔室形成於第一裝置與第二裝置之間。孔安置於第二裝置中，且界定於具有第一圓周的第一末端與具有第二圓周的第二末端之間。密封物件密封該孔。第一末端與腔室連結，第二末端由密封物件密封，且第二圓周小於第一圓周。
在本揭露之一些實施例中，揭露一種製造半導體結構的方法。該方法包含：提供第一裝置；使第二裝置接觸至該第一裝置，其中一腔室在該第一裝置與該第二裝置之間；在第二裝置中在具有第一圓周的第一末端與具有第二圓周的第二末端之間形成第一孔；在第二裝置中形成對準至第一孔的第二孔；及藉由使用密封物件密封第二孔；其中第一末端對腔室開放，且第一圓周不同於第二圓周。
前文概述若干實施例之特徵，以使得熟習此項技術者可更好地 理解本揭露之態樣。熟習此項技術者應理解，其可易於使用本揭露作為設計或修改用於實現本文中所引入之實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不脫離本揭露之精神及範疇，且其可在不脫離本揭露之精神及範疇的情況下在本文中進行各種改變、替代及更改。
100‧‧‧半導體結構
102‧‧‧互補金屬氧化物半導體(CMOS)裝置
102a‧‧‧接合金屬
102b‧‧‧接合金屬
102c‧‧‧接合金屬
102d‧‧‧接合金屬
104‧‧‧微機電系統(MEMS)裝置
104a‧‧‧接合金屬
104b‧‧‧接合金屬
104c‧‧‧接合金屬
104d‧‧‧接合金屬
106‧‧‧第一腔室
108‧‧‧第二腔室
110‧‧‧密封物件
112‧‧‧氧化物層
114‧‧‧多晶矽層
1021‧‧‧基板
1022‧‧‧多層結構
1041‧‧‧蓋晶圓
1042‧‧‧微機電系統(MEMS)晶圓
1043‧‧‧氧化物層
1044‧‧‧內表面
1045‧‧‧外表面
1046‧‧‧第一孔
1047‧‧‧第二孔
1048‧‧‧第一末端
1049‧‧‧第二末端
1050‧‧‧第三末端
1051‧‧‧第一空腔
1052‧‧‧第二空腔
1053‧‧‧第一彈簧結構
1054‧‧‧第二彈簧結構
1055‧‧‧第一凹槽
1056‧‧‧第二凹槽

Claims (10)

  1. 一種半導體結構，其包含：一第一裝置；一第二裝置，其與該第一裝置接觸，其中一腔室形成於該第一裝置與該第二裝置之間；一第一孔，其安置於該第二裝置中，且界定於具有一第一圓周的一第一末端與具有一第二圓周的一第二末端之間；一第二孔，其安置於該第二裝置中且對準至該第一孔；及一密封物件，其用於密封該第二孔；其中該第一末端與該腔室連結，且該第一圓周不同於該第二圓周。
  2. 如請求項1之半導體結構，其中該第一裝置為一互補金屬氧化物半導體(CMOS)裝置，且該第二裝置為一微機電系統(MEMS)裝置。
  3. 如請求項1之半導體結構，其中該第一裝置為一微機電系統(MEMS)裝置，且該第二裝置為一互補金屬氧化物半導體(CMOS)裝置。
  4. 如請求項1之半導體結構，其進一步包含：一氧化物層，其安置在該第一孔之一內表面上方；及一多晶矽層，其安置在該氧化物層上方。
  5. 如請求項1之半導體結構，其中該第二孔界定於該第二末端與具有一第三圓周的一第三末端之間，該第二圓周小於該第一圓周，且該第三圓周大於該第一圓周及該第二圓周。
  6. 如請求項5之半導體結構，其中該密封物件包含：一氧化物層，其安置在該第二孔上方用於密封該第二末端；及 一金屬層，其安置在該氧化物層上方。
  7. 如請求項5之半導體結構，其中該密封物件包含：一金屬層，其安置在該第二孔上方用於密封該第二末端；及一焊球，其安置在該金屬層上方。
  8. 如請求項1之半導體結構，其中該第二孔界定於該第二末端與具有一第三圓周的一第三末端之間，且該第二圓周及該第三圓周小於該第一圓周。
  9. 如請求項8之半導體結構，其中該密封物件包含：一氧化物層，其安置在該第二孔上方用於密封該第三末端；及一金屬層，其安置在該氧化物層上方。
  10. 如請求項1之半導體結構，其中該第二孔界定於該第二末端與具有一第三圓周的一第三末端之間，該第二圓周大於該第一圓周，且該第三圓周小於該第二圓周。
TW105121085A 2015-11-06 2016-07-04 半導體結構 TWI646042B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/935,318 2015-11-06
US14/935,318 US9567208B1 (en) 2015-11-06 2015-11-06 Semiconductor device and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW201716314A true TW201716314A (zh) 2017-05-16
TWI646042B TWI646042B (zh) 2019-01-01

Family

ID=57964460

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121085A TWI646042B (zh) 2015-11-06 2016-07-04 半導體結構

Country Status (5)

Country Link
US (3) US9567208B1 (zh)
KR (1) KR101840925B1 (zh)
CN (1) CN106672889B (zh)
DE (1) DE102016100056B4 (zh)
TW (1) TWI646042B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI745751B (zh) * 2018-09-21 2021-11-11 台灣積體電路製造股份有限公司 微機電系統結構及其製造方法以及製造積體晶片的方法
TWI794937B (zh) * 2021-06-23 2023-03-01 台灣積體電路製造股份有限公司 半導體結構及其製作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016200497A1 (de) * 2016-01-15 2017-07-20 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauelements
DE102017207111A1 (de) 2017-04-27 2018-10-31 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Inertialsensors
US10556792B2 (en) * 2017-11-28 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level integrated MEMS device enabled by silicon pillar and smart cap
CN109319730A (zh) * 2018-09-27 2019-02-12 上海华虹宏力半导体制造有限公司 电连接方法及半导体结构
US11220423B2 (en) * 2018-11-01 2022-01-11 Invensense, Inc. Reduced MEMS cavity gap
DE102018222804B4 (de) 2018-12-21 2022-03-24 Robert Bosch Gmbh Mikromechanische Vorrichtung und Verfahren zur Herstellung einer mikromechanischen Vorrichtung
US10961114B2 (en) * 2019-05-30 2021-03-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
US11462478B2 (en) * 2019-05-30 2022-10-04 Taiwan Semiconductor Manufacturing Company Ltd. Layer for buffer semiconductor device including microelectromechnical system (MEMS) device
DE102019218926A1 (de) * 2019-12-05 2021-06-10 Robert Bosch Gmbh Mikromechanische Vorrichtung mit einer Kaverne mit einem Zugang und Herstellungsverfahren
DE102019219476A1 (de) * 2019-12-12 2021-06-17 Robert Bosch Gmbh Mikromechanische Vorrichtung mit einem Kavernenzugang durch ein ASIC-Substrat und Herstellungsverfahren
US11939212B2 (en) * 2019-12-23 2024-03-26 Industrial Technology Research Institute MEMS device, manufacturing method of the same, and integrated MEMS module using the same
US11365117B2 (en) * 2019-12-23 2022-06-21 Industrial Technology Research Institute MEMS device and manufacturing method of the same
US11420866B2 (en) * 2020-03-23 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Composite spring structure to reinforce mechanical robustness of a MEMS device
DE102022208180A1 (de) 2022-08-05 2024-02-08 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines mikroelektromechanischen Bauelements

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500760B1 (en) * 2001-08-02 2002-12-31 Sandia Corporation Gold-based electrical interconnections for microelectronic devices
EP1433740A1 (en) * 2002-12-24 2004-06-30 Interuniversitair Microelektronica Centrum Vzw Method for the closure of openings in a film
US7449355B2 (en) * 2005-04-27 2008-11-11 Robert Bosch Gmbh Anti-stiction technique for electromechanical systems and electromechanical device employing same
US20070170528A1 (en) 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
US7557491B2 (en) 2006-02-09 2009-07-07 Citizen Holdings Co., Ltd. Electronic component package
FR2898597B1 (fr) * 2006-03-16 2008-09-19 Commissariat Energie Atomique Encapsulation dans une cavite hermetique d'un compose microelectronique, notamment d'un mems
KR100785014B1 (ko) * 2006-04-14 2007-12-12 삼성전자주식회사 Ｓｏｉ웨이퍼를 이용한 ｍｅｍｓ 디바이스 및 그 제조방법
FR2903678B1 (fr) * 2006-07-13 2008-10-24 Commissariat Energie Atomique Microcomposant encapsule equipe d'au moins un getter
JP4607153B2 (ja) 2007-07-12 2011-01-05 株式会社日立製作所 微小電気機械システム素子の製造方法
JP4665959B2 (ja) 2007-11-30 2011-04-06 日本電気株式会社 真空パッケージ
US8424343B2 (en) * 2008-02-20 2013-04-23 Miradia, Inc. Laser processing of glass frit for sealing applications
JP5369887B2 (ja) 2008-10-24 2013-12-18 セイコーエプソン株式会社 電子部品用パッケージ、圧電デバイスおよびその製造方法
US9138994B2 (en) 2009-03-03 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of fabrication thereof
US8343806B2 (en) 2009-03-05 2013-01-01 Raytheon Company Hermetic packaging of integrated circuit components
JP4793496B2 (ja) * 2009-04-06 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
US8362578B2 (en) 2009-06-02 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Triple-axis MEMS accelerometer
US8629795B2 (en) 2009-09-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro-mechanical systems (MEMS), systems, and operating methods thereof
US8716051B2 (en) 2010-10-21 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with release aperture
US8762925B2 (en) 2011-02-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS modeling system and method
US9065358B2 (en) 2011-07-11 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure and method of forming same
US9038463B2 (en) * 2011-09-22 2015-05-26 Seiko Epson Corporation Electronic device, manufacturing method thereof, and electronic apparatus
US8987059B2 (en) 2012-01-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same
US9085456B2 (en) 2012-01-16 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Support structure for TSV in MEMS structure
US9139423B2 (en) 2012-01-19 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
JP6088490B2 (ja) * 2012-03-30 2017-03-01 株式会社日立製作所 Ｍｅｍｓデバイスおよびその製造方法
US9139420B2 (en) 2012-04-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device structure and methods of forming same
US8853801B2 (en) 2012-04-19 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming the same
WO2014004700A1 (en) * 2012-06-26 2014-01-03 Wispry, Inc. Mems die and methods with multiple-pressure sealing
US8350346B1 (en) * 2012-07-03 2013-01-08 Invensense, Inc. Integrated MEMS devices with controlled pressure environments by means of enclosed volumes
DE102013014881B4 (de) * 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien
US8748205B1 (en) 2012-11-30 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure with adaptable inter-substrate bond
US9174838B2 (en) 2012-12-10 2015-11-03 MCube Inc. Distributed MEMS devices time synchronization methods and system
US9085455B2 (en) 2013-03-14 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9040334B2 (en) 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor devices and methods of forming same
US9187317B2 (en) * 2013-03-14 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor and microphone devices and methods of forming same
US8994129B2 (en) 2013-07-19 2015-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming micro-electro mechanical system device
US9233839B2 (en) 2013-08-01 2016-01-12 Taiwan Semiconductor Manufacturing Company Limited MEMS device and method of forming the same
US9035451B2 (en) 2013-09-30 2015-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level sealing methods with different vacuum levels for MEMS sensors
DE102013222517A1 (de) * 2013-11-06 2015-05-07 Robert Bosch Gmbh Mikromechanische Sensoreinheit und Verfahren zur Herstellung von mikromechanischen Sensoreinheiten
US9254999B2 (en) 2013-11-21 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming micro-electro mechanical device
US9725310B2 (en) 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
US9114396B2 (en) 2014-01-16 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making flowcell with micro-fluid structure
DE102014202801B4 (de) 2014-02-17 2023-08-24 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauelements
US9567210B2 (en) * 2015-02-24 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-pressure MEMS package
TWI676590B (zh) * 2015-03-17 2019-11-11 美商伊凡聖斯股份有限公司 具有雙腔壓力結構之半導體裝置及其製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI745751B (zh) * 2018-09-21 2021-11-11 台灣積體電路製造股份有限公司 微機電系統結構及其製造方法以及製造積體晶片的方法
TWI794937B (zh) * 2021-06-23 2023-03-01 台灣積體電路製造股份有限公司 半導體結構及其製作方法
US11807520B2 (en) 2021-06-23 2023-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing thereof

Also Published As

Publication number Publication date
US11434129B2 (en) 2022-09-06
DE102016100056B4 (de) 2021-02-04
TWI646042B (zh) 2019-01-01
KR101840925B1 (ko) 2018-03-21
KR20170053550A (ko) 2017-05-16
US20220315414A1 (en) 2022-10-06
US20170129772A1 (en) 2017-05-11
CN106672889A (zh) 2017-05-17
US9567208B1 (en) 2017-02-14
DE102016100056A1 (de) 2017-05-11
CN106672889B (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
TWI646042B (zh) 半導體結構
TWI781061B (zh) 形成微電子組件的方法
US9346666B2 (en) Composite wafer semiconductor
US10486964B2 (en) Method for forming a micro-electro mechanical system (MEMS) including bonding a MEMS substrate to a CMOS substrate via a blocking layer
TWI533438B (zh) 半導體設備、半導體結構、以及半導體結構之形成方法
US9862593B2 (en) MEMS-CMOS device that minimizes outgassing and methods of manufacture
JP4486229B2 (ja) ウエハパッケージの製造方法
US9567210B2 (en) Multi-pressure MEMS package
CN102951595B (zh) 运动传感器的结构和方法
TW201726539A (zh) 微機電系統裝置的形成方法
CN103964366A (zh) 封闭的mems器件的内部电接触
TW201332077A (zh) 微機電系統結構
KR101823219B1 (ko) Ｃｍｏｓ-ｍｅｍｓ 구조물 및 이의 형성 방법
TWI667190B (zh) 封裝方法及相關的封裝結構
TW201827327A (zh) 積體電路中矽穿孔之形成
WO2016053584A1 (en) Method for forming through substrate vias
TWI735444B (zh) 具有對逸氣成分可滲透的電極之微電-機系統ｍｅｍｓ裝置
JP2006186357A (ja) センサ装置及びその製造方法
TWI794937B (zh) 半導體結構及其製作方法
TWI856375B (zh) 形成微電子組件的方法