CN106672889B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN106672889B
CN106672889B CN201610724049.0A CN201610724049A CN106672889B CN 106672889 B CN106672889 B CN 106672889B CN 201610724049 A CN201610724049 A CN 201610724049A CN 106672889 B CN106672889 B CN 106672889B
Authority
CN
China
Prior art keywords
circumference
hole
semiconductor structure
chamber
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610724049.0A
Other languages
English (en)
Other versions
CN106672889A (zh
Inventor
郑钧文
邓伊筌
谢政宇
曾李全
林诗玮
刘世昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106672889A publication Critical patent/CN106672889A/zh
Application granted granted Critical
Publication of CN106672889B publication Critical patent/CN106672889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/0005—Anti-stiction coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00285—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)

Abstract

半导体结构包括第一器件、第二器件、第一孔洞、第二孔洞和密封物体。第二器件接触至第一器件，其中，在第一器件和第二器件之间形成室。第一孔洞设置在第二器件中并且限定在具有第一圆周的第一端和具有第二圆周的第二端之间。第二孔洞设置在第二器件中并且与第一孔洞对准。密封物体密封第二孔洞。第一端与室连接，并且第一圆周与第二圆周不同。本发明的实施例还涉及半导体器件及其制造方法。

Description

半导体器件及其制造方法
技术领域
本发明的实施例涉及集成电路器件，更具体地，涉及半导体器件及其制造方法。
背景技术
微电子机械系统(MEMS)器件已经得到发展并且使用在电子设备中。在MEMS器件制造中，半导体材料用于形成机械和电子部件。MEMS器件可以包括许多元件(例如，固定或可移动元件)以实现电子-机械功能。MEMS应用包括运动传感器、压力传感器、打印机喷嘴等。可以在MEMS器件内形成设计为在期望的压力(诸如次大气压或真空压力)下操作的一个或多个室。为了确保MEMS器件内的室中期望的压力，室的表面应该是气密密封的以确保MEMS器件的性能、可靠性和使用期限。
发明内容
本发明的实施例提供了一种半导体结构，包括：第一器件；第二器件，与所述第一器件接触，其中，在所述第一器件和所述第二器件之间形成室；第一孔洞，设置在所述第二器件中并且限定在具有第一圆周的第一端和具有第二圆周的第二端之间；第二孔洞，设置在所述第二器件中并且与所述第一孔洞对准；以及密封物体，用于密封所述第二孔洞；其中，所述第一端与所述室连接，并且所述第一圆周与所述第二圆周不同。
本发明的另一实施例提供了一种半导体结构，包括：第一器件；第二器件，与所述第一器件接触，其中，在所述第一器件和所述第二器件之间形成室；孔洞，设置在所述第二器件中并且限定在具有第一圆周的第一端和具有第二圆周的第二端之间；以及密封物体，用于密封所述孔洞；其中，所述第一端与所述室连接，并且所述第二端由所述密封物体密封，并且所述第二圆周小于所述第一圆周。
本发明的又一实施例提供了一种制造半导体结构的方法，包括：提供第一器件；在第二器件中形成位于具有第一圆周的第一端和具有第二圆周的第二端之间的第一孔洞；将所述第二器件接触至所述第一器件，其中，在所述第一器件和所述第二器件之间具有室；在所述第二器件中形成第二孔洞以与所述第一孔洞对准；以及通过使用密封物体密封所述第二孔洞；其中，所述第一端打开至所述室，并且所述第一圆周与所述第二圆周不同。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A是根据一些实施例的半导体结构的截面图。
图1B是根据一些实施例的第一孔洞和第二孔洞的顶视图。
图2是根据一些实施例的示出制造半导体结构的方法的流程图。
图3是根据一些实施例的制造工艺期间形成的具有沟槽的覆盖晶圆的截面图。
图4是根据一些实施例的制造工艺期间形成的具有第一腔和第二腔的覆盖晶圆的截面图。
图5是根据一些实施例的制造工艺期间形成的覆盖晶圆和MEMS晶圆的截面图。
图6是根据一些实施例的制造工艺期间形成的具有多晶硅膜的MEMS器件的截面图。
图7是根据一些实施例的制造工艺期间形成的具有多个接合金属、第一弹簧结构和第二弹簧结构的MEMS器件的截面图。
图8是根据一些实施例的制造工艺期间形成的MEMS器件和CMOS器件的截面图。
图9是根据一些实施例的制造工艺期间形成的具有开口的半导体结构的截面图。
图10是根据一些实施例的制造工艺期间形成的半导体结构的截面图。
图11是根据一些实施例的制造工艺期间形成的半导体结构的截面图。
图12是根据一些实施例的制造工艺期间形成的具有开口的半导体结构的截面图。
图13是根据一些实施例的制造工艺期间形成的半导体结构的截面图。
图14A是根据一些实施例的半导体结构的截面图。
图14B是根据一些实施例的第一孔洞和第二孔洞的顶视图。
图15是根据一些实施例的示出制造半导体结构的方法的流程图。
图16是根据一些实施例的制造工艺期间形成的具有沟槽、第一腔和第二腔的覆盖晶圆的截面图。
图17是根据一些实施例的制造工艺期间形成的覆盖晶圆和MEMS晶圆的截面图。
图18是根据一些实施例的制造工艺期间形成的具有多个接合金属、第一弹簧结构和第二弹簧结构的MEMS器件的截面图。
图19是根据一些实施例的制造工艺期间形成的MEMS器件和CMOS器件的截面图。
图20是根据一些实施例的制造工艺期间形成的具有开口的半导体结构的截面图。
图21是根据一些实施例的制造工艺期间的具有密封开口的氧化物层的半导体结构的截面图。
图22是根据一些实施例的制造工艺期间的具有密封开口的蚀刻的氧化物层的半导体结构的截面图。
图23A是根据一些实施例的半导体结构的截面图。
图23B是根据一些实施例的第一孔洞和第二孔洞的顶视图。
图24是根据一些实施例的示出制造半导体结构的方法的流程图。
图25是根据一些实施例的制造工艺期间形成的具有MEMS器件和CMOS器件的半导体结构的截面图。
图26是根据一些实施例的制造工艺期间形成的具有薄后侧的半导体结构的截面图。
图27是根据一些实施例的制造工艺期间形成的具有多个贯穿氧化物通孔的半导体结构的截面图。
图28是根据一些实施例的制造工艺期间形成的具有密封物体的半导体结构的截面图。
图29是根据一些实施例的制造工艺期间形成的具有氧化物层的半导体结构的截面图。
图30是根据一些实施例的制造工艺期间形成的具有金属层的半导体结构的截面图。
图31是根据一些实施例的制造工艺期间形成的具有环氧化物层的半导体结构的截面图。
图32是根据一些实施例的制造工艺期间的具有球栅阵列的半导体结构的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
以下将详细地讨论本发明的实施例。然而，应认识到本发明提供了许多可以在多种特定上下文中体现的适用发明构思。讨论的特定实施例仅是说明性的并且不限制本发明的范围。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”、“低于”、“左侧”、“右侧”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。应该明白，当元件被称为“连接至”或“结合至”另一元件时，该元件可以直接连接至或接合至其它元件或可以存在中间元件。
在本发明中，讨论了半导体结构。该半导体结构可以包括在其中形成的室。该半导体结构可以是运动传感器、压力传感器或任何其它MEMS应用的部分半导体配置。图1A是根据一些实施例的半导体结构100的截面图。半导体结构100可以是集成器件。在实施例中，半导体结构100包括彼此接合的两个器件。第一器件可以是互补金属氧化物半导体(CMOS)器件102，以及第二器件可以是微电子机械系统(MEMS)器件104。然而，这并不限制本发明。应该明白本发明一般地指晶圆级结构。此处描述的器件可以采用多种形式，包括但是不限于具有通过CMOS基工艺形成的集成电路的晶圆(或其部分)、管芯、MEMS衬底、覆盖衬底以及具有在其上形成的CMOS器件和MEMS器件的单个衬底。晶圆可以不包括集成电路。此外，此处描述的特定实施例仅是示例性的并且不旨在限制本发明。此外，虽然描述为提供用于连接两个晶圆级器件，但是根据本发明的各个方面，可以连接任何数量的晶圆级器件。此外，虽然本发明涉及MEMS器件，但本领域中普通技术人员将发现受益于本发明的其它适用的技术，包括但是不限于纳米电子机械系统(NEMS)器件。
MSME器件104与CMOS器件102相对设置并且接触至CMOS器件102。在MEMS器件104和CMOS器件102之间形成第一室106和第二室108。第一室106和第二室108是两个分隔开的室。第一室106可以具有一个大气压。第二室108可以是真空压力。然而，这不限制本发明。第一室106和第二室108可以具有任何类型的压力。
MEMS器件104包括覆盖晶圆1041和MEMS晶圆1042。覆盖晶圆1041设置在MEMS晶圆1042上方。氧化物层1043设置在覆盖晶圆1041和MEMS晶圆1042之间。MEMS晶圆1042具有面向CMOS器件102的内表面1044。覆盖晶圆1041具有暴露于周围环境的外表面1045。多个接合金属104a～104d设置在MEMS晶圆1042的内表面1044上。多个接合金属104a～104d用于连接CMOS器件102。
MEMS器件104还包括第一孔洞1046和第二孔洞1047。图1B是根据一些实施例的第一孔洞1046和第二孔洞1047的顶视图。部分第一孔洞1046设置在MEMS晶圆1042中并且剩余的第一孔洞1046设置在覆盖晶圆1041中。第二孔洞1047设置在覆盖晶圆1041中。第一孔洞1046限定在具有第一圆周C1的第一端1048和具有第二圆周C2的第二端1049之间。第一端1048与第一室106相连接。第二孔洞1047与第一孔洞1046对准，并且在密封物体110存在下，第二孔洞1047在第一孔洞1046的第二端1049处物理连接至第一孔洞1046。第二孔洞1047限定在第二端1049和具有第三圆周C3的第三端1050之间。第三端1050打开在覆盖晶圆1041的外表面1045上。第一圆周C1与第二圆周C2不同。具体地，第二圆周C2小于第一圆周C1，并且第三圆周C3大于第一圆周C1和第二圆周C2。应该注意，术语“孔洞”可以是空的孔、填充孔、密封孔或通风孔。
半导体结构100还包括用于密封第二孔洞1047的密封物体110。具体地，密封物体110包括氧化物层1102和金属层1104。氧化物层1102设置在第二孔洞1047上方以密封连接第一孔洞1046和第二孔洞1047的第二端1049。金属层1104设置在氧化物层1102上方。
半导体结构100还包括氧化物层112和多晶硅层114。氧化物层112设置在第一孔洞1046的内表面1051上方。多晶硅层114设置在氧化物层112上方。
此外，CMOS器件102包括衬底1021和多层结构1022。衬底1021可以包括专用集成电路(ASIC)。ASIC可以包括布置为处理第一室106和第二室108的电信号的CMOS逻辑电路。多层结构1022包括由多个介电层(即，层间电介质)绝缘的多个金属层限定的堆叠结构。在多个金属层中形成金属线。此外，诸如导电通孔和/或接触件的其它组件可以形成在多个介电层中以电连接不同金属层中的金属线。CMOS器件102还包括多个接合金属102a～102d。多个接合金属102a～102d设置在多层结构1022上。多个接合金属102a～102d连接至多个接合金属104a～104d，从而使得第一室106和第二室108的电信号可以传送至CMOS器件102。多个接合金属102a～102d和多个接合金属104a～104d之间的接合可以通过共晶接合技术实施。接合金属102a～102d、104a～104d可以通过铝铜(AlCu)、锗(Ge)、铂(Pt)、金(Au)、锡(Sn)或铜(Cu)实现。
在半导体结构100中，覆盖晶圆1041还包括第一腔1051和第二腔1052。MEMS晶圆1042还包括第一弹簧结构1053和第二弹簧结构1054。多层结构1022还包括第一凹槽1055和第二凹槽1056。第一弹簧结构1053放置在由第一腔1051和第一凹槽1055限定的第一室106中。第二弹簧结构1054放置在由第二腔1052和第二凹槽1056限定的第二室108中。
在实施例中，第一室106具有一个大气压并且第二室108具有真空压力。第一室106的表面通过自组装单层膜(SAM)涂布沉积以减小微结构(例如，第一弹簧结构1053)中的粘合。具体地，在第一室106的表面之上沉积SAM涂层之后，该表面变成疏水性的。之后，大大的减小了第一弹簧结构1053崩溃的毛细引力。在密封与第一孔洞1046相关的第二端1049之前，通过第一孔洞1046和第二孔洞1047对第一室106的表面实施SAM涂层的沉积。换句话说，在SAM涂层的沉积之后，与第一孔洞1046相关的第二端1049由密封物体密封。应该注意，第一室106与第一孔洞1046连接，从而使得可以通过第一孔洞1046和第二孔洞1047对第一室106的表面实施SAM涂层的沉积。
第一孔洞1046是具有深度D1的锥形轮廓。如图1A和图1B所示，第一端1048的开口的第一圆周C1大于第二端1049的开口的第二圆周C2。第二孔洞1047为从覆盖晶圆1041的外表面1045具有深度D2的相对较大的凹槽。由于在密封物体110设置在第二孔洞1047上方之前，与第一孔洞1046相关的第二端1049暴露于凹槽(即，第二孔洞1047)的底部，所以可以将第一孔洞1046的深度缩短至D1而不是D1+D2。D1为约130μm～160μm，而D2为约20μm～30μm。第一端1048处的第一孔洞1046的宽度W为约3μm～5μm。此外，第二端1049的开口的第二圆周C2远小于外表面1045上的第二孔洞1047的开口的第三圆周C3并且也小于第一端1048的开口的第一圆周C1。相应地，当密封物体110设置在第二孔洞1047上时，第二端1049的开口更易由密封物体110密封。具体地，根据本发明，密封物体110沉积在第二孔洞1047的底部上以密封第一孔洞1046的第二端1049的开口。密封物体110没有布置为密封第一孔洞1046的底部开口(即，第一端1048)。因此，密封物体110可以气密密封第一室106。例如，在第一室106的表面之上沉积SAM涂层之后，可以实施次大气压化学汽相沉积(SACVD)工艺以在第二孔洞1047上方设置氧化物层1102以密封连接第一孔洞1046和第二孔洞1047的第二端1049。之后，可以实施沉积工艺以在氧化物层1102上方设置金属层1104。金属层1104的材料可以是铝(Al)。
图2是根据一些实施例的示出制造半导体结构100的方法200的流程图。图3至图10是根据一些实施例的示出半导体结构100的制造中的阶段的图。具体地，图3是根据一些实施例的制造工艺期间形成的具有沟槽301的覆盖晶圆304的截面图。图4是根据一些实施例的制造工艺期间形成的具有第一腔401和第二腔402的覆盖晶圆304的截面图。图5是根据一些实施例的制造工艺期间形成的覆盖晶圆304和MEMS晶圆504的截面图。图6是根据一些实施例的制造工艺期间形成的具有多晶硅膜601的MEMS器件的截面图。图7是根据一些实施例的制造工艺期间形成的具有多个接合金属702a～702d、第一弹簧结构703以及第二弹簧结构704的MEMS器件的截面图。图8是根据一些实施例的制造工艺期间形成的MEMS器件和CMOS器件的截面图。图9是根据一些实施例的制造工艺期间形成的具有开口的半导体结构的截面图。图10是根据一些实施例的制造工艺期间形成的半导体结构的截面图。该方法是简化的半导体工艺。因此，可以在工艺中结合其它步骤或操作。
参照图3，在操作202中，在覆盖晶圆304的表面303上方形成氧化物层302。蚀刻氧化物层302以具有分别对应于第一室(例如，106)和第二室(例如，108)的位置上的第一凹槽305和第二凹槽306。该氧化物层302可以是TEOS氧化物层。可以通过正硅酸乙酯、Si(OC2H5)4实现TEOS氧化物。氧化物层302可以通过化学汽相沉积(CVD)技术沉积在覆盖晶圆304的表面303上。之后，蚀刻氧化物层302和覆盖晶圆304以形成沟槽301。沟槽301没有穿透覆盖晶圆304。沟槽301的深度为约130μm。
参照图4，在操作204中，对在操作202中获得的结构实施热氧化工艺以在沟槽301的内表面上方生长氧化物层403。在热氧化工艺之后，可以增加氧化物层302(图4中标记为404)的厚度。之后，分别蚀刻对应于第一凹槽305和第二凹槽306的氧化物层404和覆盖晶圆304以形成第一腔401和第二腔402。第一腔401和第二腔402分别限定第一室和第二室。第一腔401和第二腔402比沟槽301更浅。
参照图5，在操作206中，对在操作204中获得的结构实施热氧化工艺以分别在第一腔401和第二腔402的内表面上方生长第一氧化物层501和第二氧化物层502。在热氧化工艺之后，可以增加氧化物层404(图5中标记为503)的厚度。之后，通过熔融接合工艺将MEMS晶圆504接合至氧化物层503。在熔融接合工艺之后，蚀刻对应于沟槽301的位置的部分MEMS晶圆504以暴露沟槽301，从而使得随后可以限定第一孔洞1046。
参照图6，在操作208中，多晶硅层601沉积在沟槽301的内表面(即，氧化物层403)上方。多晶硅层601可以是由汽相外延(VPE)工艺(修正的化学汽相沉积)形成的外延硅层。
参照图7，在操作210中，通过蚀刻MEMS晶圆504的表面形成多个支座701a～701d。多个支座701a～701d分别由多个接合金属702a～702d设置。接合金属702a～702d的材料可以是铝铜(AlCu)、锗(Ge)、铂(Pt)、金(Au)、锡(Sn)或铜(Cu)。在图案化位于支座701a～701d上方的接合金属702a～702d之后，对MEMS晶圆504实施深反应离子蚀刻(DRIE)以形成分别位于第一腔401和第二腔402之下的第一弹簧结构703和第二弹簧结构704。应该注意，根据需求，也可以在MEMS晶圆504中形成一些陡峭的孔洞或沟槽(例如，705和706)。
参照图8，在操作212中，提供了CMOS器件801。CMOS器件801通过共晶接合工艺接合至MEMS晶圆504。CMOS器件801包括衬底802和多层结构803。多层结构803包括多个接合金属804a～804d。多个接合金属804a～804d分别与MEMS晶圆504的多个接合金属702a～702d共晶接合。沟槽301的端805面向CMOS器件801。
参照图9，在操作214中，蚀刻覆盖晶圆304的表面901以形成锥形沟槽902。锥形沟槽902的位置基本位于沟槽301之上。沟槽301的尖端打开(即，开口903)至锥形沟槽902的底部904。应该注意，当沟槽301的尖端打开至锥形沟槽902的底部904时，设置在沟槽301的内表面上方的多晶硅膜601用作沟槽301的蚀刻停止。因此，位于锥形沟槽902的底部904上的沟槽301的开口903的圆周可以相对较小。之后，通过位于锥形沟槽902的底部904上的沟槽301的开口903对第一室905实施SAM涂布。应该注意，在第一室905的右侧形成具有真空压力的第二室906。
参照图10，在操作216中，对锥形沟槽902实施次大气压化学汽相沉积(SACVD)工艺以在锥形沟槽902上方设置氧化物层1001以密封位于锥形沟槽902的底部904上的沟槽301的开口903。之后，对氧化物层1001实施沉积工艺以在氧化物层1001上方设置金属层1002。金属层1002的材料可以是铝(Al)。之后，通过氧化物层1001和金属层1002气密密封沟槽301的开口903。
根据操作202～216，制造了具有一个大气压的第一室106和具有真空压力的第二室108的半导体结构100，其中，第一腔106的孔洞(即，1046)是气密密封的。
如图11所示，开口903也可以由金属层和焊料球密封，而不是在操作216中由氧化物层1001和金属层1002密封沟槽301的开口903。图11是根据一些实施例的制造工艺期间形成的半导体结构1100的截面图。
参照图11，在通过位于锥形沟槽902的底部904上的沟槽301的开口903对第一室905实施SAM涂布之后，对锥形沟槽902实施金属溅射工艺以在锥形沟槽902上方设置金属层1112以密封位于锥形沟槽902的底部904上的沟槽301的开口903。之后，焊料球1114设置在金属层1112上方以进一步密封沟槽301的开口903。在焊料球1114设置在金属层1112上方之后，半导体结构1100可以不被高温环境处理。因此，在这个实施例中，由于接合线可以在低温环境下接合至半导体结构1100，因此半导体结构1100中的电信号可以通过接合线传送至外部电路。此外，金属层1112的材料可以是铝(Al)并且焊料球1114的材料可以是锡(Sn)。相应地，在图11的实施例中，沟槽301的开口903由金属层1112和焊料球1114气密密封。
此外，如图8所示，在CMOS器件801通过共晶接合工艺接合至MEMS晶圆504之后，如图12所示，也可以研磨和毯状蚀刻覆盖晶圆304的表面901直至暴露沟槽301的尖端。图12是根据一些实施例的制造工艺期间形成的具有开口的半导体结构1200的截面图。具体地，如图8所示，当CMOS器件801接合至MEMS晶圆504时，首先对覆盖晶圆304的表面901实施硅研磨工艺。当大约暴露沟槽301的尖端时，之后，对覆盖晶圆304的研磨的表面实施毯状蚀刻工艺直至暴露沟槽301的尖端。当暴露沟槽301的尖端(即，开口1202)时，通过沟槽301的开口1202对第一室905实施SAM涂布。如图1B所示，开口1202的圆周约为C2而朝向第一室905的其它端805的圆周约为C1。相应地，沟槽301变成穿过由覆盖晶圆304、氧化物层503和MEMS晶圆504形成的MEMS器件的孔洞。
参照图13，图13是根据一些实施例的制造工艺期间形成的半导体结构1300的截面图，在通过位于覆盖晶圆304的表面1204上的沟槽301的开口1202对第一室905实施SAM涂布之后，对覆盖晶圆304的表面1204实施密封工艺以设置用于密封沟槽301的开口1202的聚合物层1302。之后，金属层1304设置在聚合物层上方以进一步密封沟槽301的开口1202。金属层1304的材料可以是铝(Al)。相应地，在图13的实施例中，由聚合物层1302和金属层1304气密密封沟槽301的开口1202。
应该注意，在用于图12和图13的实施例中，设置在沟槽301的内表面上方的多晶硅膜601是可选择的。具体地，在操作214中，多晶硅膜601用作沟槽301的蚀刻停止。然而，硅研磨工艺和毯状蚀刻工艺布置为直接研磨覆盖晶圆304的表面901直至暴露沟槽301的尖端。因此，在硅研磨工艺和毯状蚀刻工艺中，可以省略多晶硅膜601。
根据如图1A所示的半导体结构100的实施例，第二孔洞1047大于第一孔洞1046。这并不限制本发明。如图14A所示，第二孔洞1047可以小于第一孔洞1046。图14是根据一些实施例的半导体结构1400的截面图。类似于半导体结构100，半导体结构1400包括彼此接合的两个器件，其中，第一器件是CMOS器件1402并且第二器件是MEMS器件1404。MEMS器件1404与CMOS器件1402相对设置并且接触至CMOS器件1402。在MEMS器件1404和CMOS器件1402之间形成第一室1406和第二室1408。第一室1406和第二室1408是具有不同压力的两个分隔开的室。例如，第一室1406可以具有一个大气压。第二室1408可以具有真空压力。然而，这并不限制本发明。
基本上，除了MEMS器件1404中的第一孔洞1410和第二孔洞1412之外，半导体结构1400的配置类似于半导体结构100。因此，为了简单起见，此处省略半导体结构1400的细节描述。图14B是根据一些实施例的第一孔洞1410和第二孔洞1412的顶视图。
根据半导体结构1400，第一孔洞1410和第二孔洞1412设置在覆盖晶圆1414中。第一孔洞1410限定在具有第一圆周C1’的第一端1416和具有第二圆周C2’的第二端1418之间。第一端1416与第一室1406连接。第二孔洞1412与第一孔洞1410对准，并且第二孔洞1412在第一孔洞1410的第二端1418处连接至第一孔洞1410。第二孔洞1412限定在第二端1418和具有第三圆周C3’的第三端1420之间。第三端1420在覆盖晶圆1414的外表面1422上打开。第一圆周C1’与第二圆周C2’不同。具体地，如图14A和图14B所示，第一圆周C1’大于第二圆周C2’，并且第二圆周C2’类似于第三圆周C3’。
半导体结构1400还包括用于密封第二孔洞1412的密封物体1424。具体地，密封物体1424包括氧化物层1426和金属层1428。氧化物层1426设置在第二孔洞1412上方以密封第三端1420。金属层1428设置在氧化物层1426和覆盖晶圆1414的外表面1422上方。金属层1428的材料可以是Al或AlCu。
第一孔洞1410为具有深度D1’的圆柱形轮廓。如图14A和图14B所示，第一端1416的开口的第一圆周C1’大于第二端1418的开口的第二圆周C2’。第二孔洞1412为具有从覆盖晶圆1414的外表面1422的深度D2’的圆柱形轮廓。由于第一孔洞1410是具有深度D1’的凹槽，因此第二孔洞1412的深度可以缩减至D2’而不是D1’+D2’。D1’为约10μm～60μm，而D2’为约80μm～150μm。第二孔洞1412的宽度W’为约1μm～3μm。此外，第三端1420的开口的第三圆周C3’远小于第一孔洞1410的第一圆周C1’。相应地，当密封物体1424设置在第二孔洞1412上时，第三端1420的开口更易由密封物体1424密封。具体地，根据本发明，密封物体1424沉积在覆盖晶圆1414的表面1422上以密封第二孔洞1412的第三端1420的开口。密封物体1424没有布置为密封第一孔洞1410的底部开口(即，第一端1416)。因此，密封物体1424可以气密密封第一室1406。例如，在第一室1406的表面之上沉积SAM涂层之后，可以实施次大气压化学汽相沉积(SACVD)工艺以在第二端1420上方设置氧化物层1426以密封第二孔洞1412。之后，可以实施沉积工艺以在氧化物层1426上方设置金属层1428。
图15是根据一些实施例的示出制造半导体结构1400的方法1500的流程图。图16～图22是根据一些实施例的示出半导体结构1400的制造中的阶段的图。具体地，图16是根据一些实施例的制造工艺期间形成的具有沟槽1604、第一腔1606和第二腔1608的覆盖晶圆1602的截面图。图17是根据一些实施例的制造工艺期间形成的覆盖晶圆1602和MEMS晶圆1702的截面图。图18是根据一些实施例的制造工艺期间形成的具有多个接合金属180a～180c、第一弹簧结构1802和第二弹簧结构1804的MEMS器件1702的截面图。图19是根据一些实施例的制造工艺期间形成的MEMS器件1902和CMOS器件1904的截面图。图20是根据一些实施例的制造工艺期间形成的具有开口的半导体结构2000的截面图。图21是根据一些实施例的制造工艺期间的具有密封开口的氧化物层的半导体结构2000的截面图。图22是根据一些实施例的制造工艺期间的具有密封开口的蚀刻的氧化物层的半导体结构2000的截面图。该方法是简化的半导体工艺。因此，可以在工艺中结合其它的步骤或操作。
参照图16，在操作1502中，在覆盖晶圆1602的表面1612上方形成氧化物层1610。之后，蚀刻氧化物层1610和覆盖晶圆1602，在对应于孔洞(例如，1410)、第一室(例如，1406)和第二室(例如，1408)的位置上分别产生沟槽1604、第一腔1606和第二腔1608。沟槽1604没有穿透覆盖晶圆1602。沟槽1604的深度为约10～60μm。沟槽1604的宽度为约10～60μm。覆盖晶圆1602的厚度为约400～700μm。氧化物层1610可以是TEOS氧化物层。可以通过正硅酸乙酯、Si(OC2H5)4实现TEOS氧化物。
参照图17，在操作1504中，MEMS晶圆1702通过熔融接合工艺接合至氧化物层1610。应该注意，MEMS晶圆1702具有对应于覆盖晶圆1602的突出部1612的位置上的凹槽1704，从而使得沟槽1604连接至第一腔1606。之后，削薄覆盖晶圆1602至约100～200μm的厚度。也在操作1504中削薄MEMS晶圆1702，从而可以随后限定第一孔洞1410。
参照图18，在操作1506中，通过蚀刻MEMS晶圆1702的表面形成多个支座181a～181c。多个支座181a～181c分别由多个接合金属180a～180c设置。接合金属180a～180c的材料可以是铝铜(AlCu)、锗(Ge)、铂(Pt)、金(Au)、锡(Sn)或铜(Cu)。在图案化分别位于支座181a～181c上方的接合金属180a～180c之后，对MEMS晶圆1702实施深反应离子蚀刻(DRIE)以形成分别位于第一腔1606和第二腔1608之下的第一弹簧结构1802和第二弹簧结构1804。
参照图19，在操作1508中，CMOS器件1904通过共晶接合工艺接合至MEMS器件1902。CMOS器件1904包括衬底1906和多层结构1908。多层结构1908包括多个接合金属190a～190c。多个接合金属190a～190c分别与MEMS器件1902的多个接合金属180a～180c共晶接合。
参照图20，在操作1510中，在覆盖晶圆1602的表面2004上方设置光刻胶层2002。之后，蚀刻光刻胶层2002和覆盖晶圆1602以形成连接至沟槽1604的通孔2006(即，孔洞)。覆盖晶圆1602内部的通孔2006的长度为约50～150μm，并且通孔2006的宽度为约1～3μm。具体地，通孔2006的位置基本位于沟槽1604之上。通孔2006的尖端暴露沟槽1604的顶部。之后，去除光刻胶层2002，并且通过通孔2006的开口对第一室2008实施SAM涂布。应该注意，在第一室2008的左侧形成具有真空压力的第二室2010。
参照图21，在操作1512中，对覆盖晶圆1602的表面2004实施次大气压化学汽相沉积(SACVD)工艺以在覆盖晶圆1602的表面2004上方设置氧化物层2102以密封通孔2006的开口2104。由于通孔2006是相对较小的孔洞，因此通孔2006的开口2104可以较易地由氧化物层2102密封。
参照图22，在操作1514中，除了由光刻胶层2202覆盖的部分之外，蚀刻覆盖晶圆1602的表面2004上的氧化物层2102。光刻胶层2202设置在通孔2006之上。之后，去除光刻胶层2202，并且对氧化物层2102和覆盖晶圆1602的表面2004实施沉积工艺以在氧化物层2102和覆盖晶圆1602的表面2004上方设置金属层(即，图14A中的1428)。金属层的材料可以是铝(Al)。因此，通孔2006的开口2104由氧化物层2102和金属层气密密封。
根据操作1504～1514，制造了具有一个大气压的第一室1406和具有真空压力的第二室1408的半导体结构1400，其中，第一室1406的孔洞(即，1412)是气密密封的。
根据半导体结构100的实施例，第一孔洞1046和第二孔洞1047设置在MEMS器件104中。这并不限制本发明。如图23A所示，第一孔洞1046和第二孔洞1047可以设置在CMOS器件102中。图23A是根据一些实施例的半导体结构2300的截面图。类似于半导体结构100，半导体结构2300包括彼此接合的两个器件，第一器件是CMOS器件2302并且第二器件是MEMS器件2304。MEMS器件2304与CMOS器件2302相对设置并且接触至CMOS器件2302。在MEMS器件2304和CMOS器件2302之间形成第一室2306和第二室2308。第一室2306和第二室2308是具有不同压力的分隔开的室。例如，第一室2306可以具有一个大气压。第二室2308可以具有真空压力。然而，这并不限制本发明。
基本上，除了半导体结构2300的第一孔洞2310和第二孔洞2312设置在CMOS器件2302中之外，半导体结构2300的配置类似于半导体结构100。因此，为了简单起见，此处省略半导体结构2300的细节描述。图23B是根据一些实施例的第一孔洞2310和第二孔洞2312的顶视图。
根据半导体结构2300，第一孔洞2310为具有深度D1”的圆柱形轮廓。如图23A和图23B所示，第一端2314的开口的第一圆周C1”类似于第二端2316的开口的第二圆周C2”。第二孔洞2312为具有从CMOS器件2302的表面2318的深度D2”的锥形轮廓。第二孔洞2312具有第三圆周C3”的第三端2317。第三端2317在CMOS器件2302的表面2318上打开。第二孔洞2312可以是CMOS器件2302中的贯穿氧化物通孔(TSV)。密封物体2320设置在CMOS器件2302的表面2318上，从而使得第二孔洞2312是密封的。具体地，根据本发明，密封物体2302是通过丝网印刷环氧工艺沉积在第二孔洞2312中的环氧化物材料。密封物体2320没有布置为密封第一孔洞2310的底部开口(即，第一端2314)。因此，密封物体2320可以气密密封第一室2306。例如，在第一室2306的表面之上沉积SAM涂层之后，可以实施丝网印刷环氧工艺以在第二孔洞2312上方设置环氧化物材料以密封第一室2306。之后，可以实施沉积工艺以在密封物体2320上方设置氧化物层2322。
此外，CMOS器件2302可以包括划线2324和贯穿氧化物通孔2326。划线2324可以是半导体结构2300的边缘。划线2324也在丝网印刷环氧工艺期间通过环氧化物材料设置。贯穿氧化物通孔2326提供沟道以到达CMOS器件2302的多层结构2328。在沉积工艺期间，氧化物层2322也设置在贯穿氧化物通孔2326上方。金属层2330设置在贯穿氧化物通孔2326的氧化物层2322上方以引导电信号至CMOS器件2302或从CMOS器件2302引导电信号。金属层2330的材料可以是铜(Cu)。环氧化物材料层2332设置在金属层2330和氧化物层2322上方。此外，球栅阵列(BGA)2334设置在金属层2330上方。球栅阵列2332可以被视为半导体结构2300的互连引脚。
图24是根据一些实施例的示出制造半导体结构2300的方法2400的流程图。图25至图32是根据一些实施例的示出半导体结构2300的制造中的阶段的图。具体地，图25是根据一些实施例的制造工艺期间形成的具有MEMS器件2502和CMOS器件2504的半导体结构2500的截面图。图26是根据一些实施例的制造工艺期间形成的具有薄后侧2602的半导体结构2500的截面图。图27是根据一些实施例的制造工艺期间形成的具有多个贯穿氧化物通孔2702、2704、2706的半导体结构2500的截面图。图28是根据一些实施例的制造工艺期间形成的具有密封物体2802的半导体结构2500的截面图。图29是根据一些实施例的制造工艺期间形成的具有氧化物层2902的半导体结构2500的截面图。图30是根据一些实施例的制造工艺期间形成的具有金属层3002的半导体结构2500的截面图。图31是根据一些实施例的制造工艺期间形成的具有环氧化物层3102的半导体结构2500的截面图。图32是根据一些实施例的制造工艺期间的具有球栅阵列3202的半导体结构2500的截面图。该方法是简化的半导体工艺。因此，可以在工艺中结合其它的步骤或操作。
参照图25，在操作2402中，CMOS器件2504通过共晶接合工艺接合至MEMS晶圆2502以形成半导体结构2500。在CMOS器件2504和MEMS晶圆2502之间形成第一室2506和第二室2508。第一室2506和第二室2508具有不同的压力。CMOS器件2504包括衬底2510和多层结构2512。形成穿过多层结构2512的第一孔洞2514和第二孔洞2516。第一孔洞2514为圆柱形轮廓并且连接至第一室2506。多层结构2512还包括多个接合金属250a～250d。多个接合金属250a～250d分别与MEMS晶圆2502的多个接合金属251a～251d共晶接合。
参照图26，在操作2404中，通过后侧削薄工艺削薄CMOS器件2504的后侧2602以调整衬底2510至适当的厚度。
参照图27，在操作2406中，蚀刻CMOS器件2504的后侧2602的表面以形成贯穿氧化物通孔2702、2704、2706。贯穿氧化物通孔2702、2704、2706为锥形轮廓。贯穿氧化物通孔2702的位置基本位于第二孔洞2516之上，并且贯穿氧化物通孔2702与第二孔洞2516对准。贯穿氧化物通孔2702也连接至第二孔洞2516。贯穿氧化物通孔2704的位置基本位于第一孔洞2514之上。贯穿氧化物通孔2704的底部2708连接至第一孔洞2514。贯穿氧化物通孔2706暴露了位于多层结构2512中的顶部金属层。之后，通过贯穿氧化物通孔2704和第一孔洞2514对第一室2506实施SAM涂布。应该注意，在第一室2506的右侧形成具有真空压力的第二室2508。
参照图28，在操作2408中，对贯穿氧化物通孔2702、2704实施丝网印刷环氧工艺以填充贯穿氧化物通孔2702和第二孔洞2516并且通过使用密封物体2802密封贯穿氧化物通孔2704。密封物体2802是环氧材料或聚合物。应该注意，环氧材料仅设置在贯穿氧化物通孔2704的上部上以密封第一室2506。之后，通过密封物体2802气密密封贯穿氧化物通孔2704的开口。
参照图29，在操作2410中，对密封物体2802、CMOS器件的后侧2602的表面以及贯穿氧化物通孔2706实施沉积工艺以在其上形成氧化物层2902。
参照图30，在操作2412中，实施金属镀工艺以图案化位于贯穿氧化物通孔2706和部分氧化物层2902上方的金属层3002。金属层3002与多层结构2512的顶部金属层3004接触。金属层3004的材料是铜(Cu)。
参照图31，在操作2414中，实施环氧涂布工艺以图案化位于氧化物层2902、贯穿氧化物通孔2706和部分金属层3002上方的环氧化物层3102。第一环氧化物凹槽3104和第二环氧化物凹槽3106暴露金属层3002。此外，如图31所示，环氧化物层3102也密封了贯穿氧化物通孔2706的上部开口。环氧化物层3102可以是聚合物。
参照图32，在操作2416中，球栅阵列3202设置在第一环氧化物凹槽3104和第二环氧化物凹槽3106上以接触金属层3002。应该注意，如图32所示，第一环氧化物凹槽3104和第二环氧化物凹槽3106的内表面可以进一步由金属层3204镀以增加球栅阵列3202和金属层3002之间的接触面积。
根据操作2402～2416，制造了具有一个大气压的第一室2306和具有真空压力的第二室2308的半导体结构2500，其中，第一室2306的孔洞(即，2310和2312)是气密密封的。
简要地，根据一些实施例，高压室(例如，106)的孔洞可以在半导体结构的MEMS器件(例如，104)或CMOS器件(例如，2302)中实现。该孔洞分成两个部分，即下孔洞(例如，1046)和上孔洞(例如，1047)。与上孔洞相比，下孔洞更接近高压室。下孔洞连接至高压室并且预蚀刻或预设在MEMS器件或CMOS器件中。在MEMS器件共晶接合至CMOS器件之后，蚀刻上孔洞以连接至或暴露下孔洞。因此，减小对高压室蚀刻的深度。此外，设计下孔洞和上孔洞以具有不同的大小或不同的圆周。当设计的上孔洞大于下孔洞时，更易通过上孔洞对高压室实施SAM涂布。此外，当孔洞的开口(例如，903或2104)较小时，高压室的孔洞可以由氧化物层气密密封。
在本发明的一些实施例中，公开了半导体结构。该半导体结构包括第一器件、第二器件、第一孔洞、第二孔洞和密封物体。第二器件与第一器件接触，其中，在第一器件和第二器件之间形成室。第一孔洞设置在第二器件中并且限定在具有第一圆周的第一端和具有第二圆周的第二端之间。第二孔洞设置在第二器件中并且与第一孔洞对准。密封物体密封第二孔洞。第一端与室连接并且第一圆周与第二圆周不同。
在上述半导体结构中，其中，所述第一器件是互补金属氧化物半导体(CMOS)器件并且所述第二器件是微电子机械系统(MEMS)器件。
在上述半导体结构中，其中，所述第一器件是微电子机械系统(MEMS)器件，并且所述第二器件是互补金属氧化物半导体(CMOS)器件。
在上述半导体结构中，还包括：氧化物层，设置在所述第一孔洞的内表面上方；以及多晶硅层，设置在所述氧化物层上方。
在上述半导体结构中，其中，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间，所述第二圆周小于所述第一圆周，并且所述第三圆周大于所述第一圆周和所述第二圆周。
在上述半导体结构中，其中，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间，所述第二圆周小于所述第一圆周，并且所述第三圆周大于所述第一圆周和所述第二圆周，所述密封物体包括：氧化物层，设置在所述第二孔洞上方用于密封所述第二端；以及金属层，设置在所述氧化物层上方。
在上述半导体结构中，其中，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间，所述第二圆周小于所述第一圆周，并且所述第三圆周大于所述第一圆周和所述第二圆周，所述密封物体包括：金属层，设置在所述第二孔洞上方用于密封所述第二端；以及焊料球，设置在所述金属层上方。
在上述半导体结构中，其中，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间，并且所述第二圆周和所述第三圆周小于所述第一圆周。
在上述半导体结构中，其中，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间，并且所述第二圆周和所述第三圆周小于所述第一圆周，所述密封物体包括：氧化物层，设置在所述第二孔洞上方用于密封所述第三端；以及金属层，设置在所述氧化物层上方。
在上述半导体结构中，其中，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间，所述第二圆周大于所述第一圆周，并且所述第三圆周大于所述第二圆周。
在上述半导体结构中，其中，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间，所述第二圆周大于所述第一圆周，并且所述第三圆周大于所述第二圆周，所述密封物体包括：环氧化物层，设置在所述第二孔洞上方用于密封所述第三端；以及氧化物层，设置在所述环氧化物层上方。
在本发明的实施例中，公开了半导体结构。该半导体结构包括第一器件、第二器件、孔洞和密封物体。第二器件与第一器件接触，其中，在第一器件和第二器件之间形成室。该孔洞设置在第二器件中并且限定在具有第一圆周的第一端和具有第二圆周的第二端之间。密封物体密封孔洞。第一端与室连接，第二端由密封物体密封，并且第二圆周小于第一圆周。
在上述半导体结构中，其中，所述第一器件是互补金属氧化物半导体(MEMS)器件并且所述第二器件是微电子机械系统(MEMS)器件。
在上述半导体结构中，还包括：氧化物层，设置在所述孔洞的内表面上方。
在上述半导体结构中，其中，所述密封物体包括：聚合物层，设置在所述第二端上方；以及金属层，设置在所述聚合物层上方。
在本发明的一些实施例中，公开了制造半导体结构的方法。该方法包括：提供第一器件；将第二器件接触至第一器件，在第一器件和第二器件之间具有室；在第二器件中形成位于具有第一圆周的第一端和具有第二圆周的第二端之间的第一孔洞；在第二器件中形成第二孔洞以与第一孔洞对准；并且使用密封物体密封第二孔洞；其中，第一端打开至室，并且第一圆周与第二圆周不同。
在上述方法中，还包括：在所述第一孔洞的内表面上方形成氧化物层；以及在所述氧化物层上方形成多晶硅层。
在上述方法中，其中，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间，所述第二圆周小于所述第一圆周，所述第三圆周大于所述第一圆周和所述第二圆周，并且通过使用所述密封物体密封所述第二孔洞包括：在所述第二孔洞上方形成氧化物层以密封所述第二端；以及在所述氧化物层上方形成金属层。
在上述方法中，其中，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间，所述第二圆周小于所述第一圆周，所述第三圆周大于所述第一圆周和所述第二圆周，并且通过使用所述密封物体密封所述第二孔洞包括：在所述第二孔洞上方形成金属层以密封所述第二端；以及在所述金属层上方形成焊料球。
在上述方法中，其中，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间，所述第二圆周大于所述第一圆周，所述第三圆周大于所述第二圆周，并且通过使用所述密封物体密封所述第二孔洞包括：在所述第二孔洞上方形成环氧化物层以密封所述第三端；以及在所述环氧化物层上方设置氧化物层。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种半导体结构，包括：
第一器件；
第二器件，所述第二器件包括器件晶圆和位于所述器件晶圆上方的覆盖晶圆，所述器件晶圆与所述第一器件接触，其中，在所述第一器件和所述第二器件之间形成室；
第一孔洞，至少部分地设置在所述第二器件的所述器件晶圆中并且限定在具有第一圆周的第一端和具有第二圆周的第二端之间；
第二孔洞，设置在所述第二器件的所述覆盖晶圆中并且与所述第一孔洞在所述第二端处连通和对准，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间，其中，所述第一孔洞穿过所述器件晶圆的部分顶面，并且所述第二端与所述器件晶圆的所述部分顶面不共面；以及
密封物体，用于密封所述第二孔洞；
自组装单层膜；
其中，所述第一端与所述室连接，并且所述自组装单层膜沉积涂布在与所述第一孔洞的所述第一端相连的所述室的表面，并且，所述第三圆周大于所述第一圆周和所述第二圆周，所述第一圆周与所述第二圆周不同。
2.根据权利要求1所述的半导体结构，其中，所述第一器件是互补金属氧化物半导体(CMOS)器件并且所述第二器件是微电子机械系统(MEMS)器件。
3.根据权利要求1所述的半导体结构，其中，所述第一器件是微电子机械系统(MEMS)器件，并且所述第二器件是互补金属氧化物半导体(CMOS)器件。
4.根据权利要求1所述的半导体结构，还包括：
氧化物层，设置在所述第一孔洞的内表面上方；以及
多晶硅层，设置在所述氧化物层上方。
5.根据权利要求1所述的半导体结构，其中，所述第二圆周小于所述第一圆周。
6.根据权利要求5所述的半导体结构，其中，所述密封物体包括：
氧化物层，设置在所述第二孔洞上方用于密封所述第二端；以及
金属层，设置在所述氧化物层上方。
7.根据权利要求5所述的半导体结构，其中，所述密封物体包括：
金属层，设置在所述第二孔洞上方用于密封所述第二端；以及
焊料球，设置在所述金属层上方。
8.根据权利要求1所述的半导体结构，其中，所述第一孔洞的宽度在3微米至5微米的范围内。
9.根据权利要求8所述的半导体结构，其中，所述密封物体包括：
氧化物层，设置在所述第二孔洞上方用于密封所述第三端；以及
金属层，设置在所述氧化物层上方。
10.根据权利要求1所述的半导体结构，其中，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间，所述第二圆周大于所述第一圆周，并且所述第三圆周大于所述第二圆周。
11.根据权利要求10所述的半导体结构，其中，所述密封物体包括：
环氧化物层，设置在所述第二孔洞上方用于密封所述第三端；以及
氧化物层，设置在所述环氧化物层上方。
12.一种半导体结构，包括：
第一器件；
第二器件，所述第二器件包括器件晶圆和位于所述器件晶圆上方的覆盖晶圆，所述器件晶圆与所述第一器件接触，其中，在所述第一器件和所述第二器件之间形成室；
孔洞，所述孔洞包括第一孔洞和第二孔洞，所述第一孔洞至少部分地设置在所述第二器件的所述器件晶圆中并且限定在具有第一圆周的第一端和具有第二圆周的第二端之间，所述第二孔洞设置在所述第二器件的所述覆盖晶圆中并且与所述第一孔洞在所述第二端处连通和对准，其中，所述第一孔洞穿过所述器件晶圆的部分顶面，并且所述第二端与所述器件晶圆的所述部分顶面不共面，所述第一孔洞限定在具有第一圆周的第一端和具有第二圆周的第二端之间，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间；以及
密封物体，用于密封所述孔洞；
自组装单层膜；
其中，所述第一端与所述室连接，并且所述自组装单层膜沉积涂布在与所述第一孔洞的所述第一端相连的所述室的表面，并且所述第二端由所述密封物体密封，所述第三圆周大于所述第一圆周和所述第二圆周，所述第二圆周小于所述第一圆周。
13.根据权利要求12所述的半导体结构，其中，所述第一器件是互补金属氧化物半导体(CMOS)器件并且所述第二器件是微电子机械系统(MEMS)器件。
14.根据权利要求12所述的半导体结构，还包括：
氧化物层，设置在所述孔洞的内表面上方。
15.根据权利要求12所述的半导体结构，其中，所述密封物体包括：
聚合物层，设置在所述第二端上方；以及
金属层，设置在所述聚合物层上方。
16.一种制造半导体结构的方法，包括：
提供第一器件；
在第二器件中形成位于具有第一圆周的第一端和具有第二圆周的第二端之间的第一孔洞；
将所述第二器件的器件晶圆与覆盖晶圆接合，然后蚀刻所述器件晶圆以形成微结构；
在形成所述微结构之后将所述第二器件接触至所述第一器件，其中，在所述第一器件和所述第二器件之间具有室，所述微结构位于所述室中；
在将所述第二器件接触至所述第一器件之后，在所述第二器件的所述覆盖晶圆中形成第二孔洞以与所述第一孔洞对准，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间；以及
通过使用密封物体密封所述第二孔洞；
其中，所述第一孔洞的所述第一端打开至所述室，并且自组装单层膜沉积涂布在与所述第一端相连的所述室的表面，所述第三圆周大于所述第一圆周和所述第二圆周，并且所述第一圆周与所述第二圆周不同。
17.根据权利要求16所述的方法，还包括：
在所述第一孔洞的内表面上方形成氧化物层；以及
在所述氧化物层上方形成多晶硅层。
18.根据权利要求16所述的方法，其中，所述第二圆周小于所述第一圆周，并且通过使用所述密封物体密封所述第二孔洞包括：
在所述第二孔洞上方形成氧化物层以密封所述第二端；以及
在所述氧化物层上方形成金属层。
19.根据权利要求16所述的方法，其中，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间，所述第二圆周小于所述第一圆周，所述第三圆周大于所述第一圆周和所述第二圆周，并且通过使用所述密封物体密封所述第二孔洞包括：
在所述第二孔洞上方形成金属层以密封所述第二端；以及
在所述金属层上方形成焊料球。
20.根据权利要求16所述的方法，其中，所述第二孔洞限定在所述第二端和具有第三圆周的第三端之间，所述第二圆周大于所述第一圆周，所述第三圆周大于所述第二圆周，并且通过使用所述密封物体密封所述第二孔洞包括：
在所述第二孔洞上方形成环氧化物层以密封所述第三端；以及
在所述环氧化物层上方设置氧化物层。
CN201610724049.0A 2015-11-06 2016-08-25 半导体器件及其制造方法 Active CN106672889B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/935,318 2015-11-06
US14/935,318 US9567208B1 (en) 2015-11-06 2015-11-06 Semiconductor device and method for fabricating the same

Publications (2)

Publication Number Publication Date
CN106672889A CN106672889A (zh) 2017-05-17
CN106672889B true CN106672889B (zh) 2021-08-24

Family

ID=57964460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610724049.0A Active CN106672889B (zh) 2015-11-06 2016-08-25 半导体器件及其制造方法

Country Status (5)

Country Link
US (3) US9567208B1 (zh)
KR (1) KR101840925B1 (zh)
CN (1) CN106672889B (zh)
DE (1) DE102016100056B4 (zh)
TW (1) TWI646042B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016200497A1 (de) * 2016-01-15 2017-07-20 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauelements
DE102017207111A1 (de) 2017-04-27 2018-10-31 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Inertialsensors
US10556792B2 (en) * 2017-11-28 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level integrated MEMS device enabled by silicon pillar and smart cap
US10850976B2 (en) 2018-09-21 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making ohmic contact on low doped bulk silicon for optical alignment
CN109319730A (zh) * 2018-09-27 2019-02-12 上海华虹宏力半导体制造有限公司 电连接方法及半导体结构
US11220423B2 (en) * 2018-11-01 2022-01-11 Invensense, Inc. Reduced MEMS cavity gap
DE102018222804B4 (de) 2018-12-21 2022-03-24 Robert Bosch Gmbh Mikromechanische Vorrichtung und Verfahren zur Herstellung einer mikromechanischen Vorrichtung
US10961114B2 (en) * 2019-05-30 2021-03-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
US11462478B2 (en) * 2019-05-30 2022-10-04 Taiwan Semiconductor Manufacturing Company Ltd. Layer for buffer semiconductor device including microelectromechnical system (MEMS) device
DE102019218926A1 (de) * 2019-12-05 2021-06-10 Robert Bosch Gmbh Mikromechanische Vorrichtung mit einer Kaverne mit einem Zugang und Herstellungsverfahren
DE102019219476A1 (de) * 2019-12-12 2021-06-17 Robert Bosch Gmbh Mikromechanische Vorrichtung mit einem Kavernenzugang durch ein ASIC-Substrat und Herstellungsverfahren
US11939212B2 (en) * 2019-12-23 2024-03-26 Industrial Technology Research Institute MEMS device, manufacturing method of the same, and integrated MEMS module using the same
US11365117B2 (en) * 2019-12-23 2022-06-21 Industrial Technology Research Institute MEMS device and manufacturing method of the same
US11420866B2 (en) * 2020-03-23 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Composite spring structure to reinforce mechanical robustness of a MEMS device
US11807520B2 (en) 2021-06-23 2023-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing thereof
DE102022208180A1 (de) 2022-08-05 2024-02-08 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines mikroelektromechanischen Bauelements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1834924A2 (fr) * 2006-03-16 2007-09-19 Commissariat A L'energie Atomique Encapsulation dans une cavité hermétique d'un compose microélectronique, notamment d'un MEMS
EP1845061A2 (en) * 2006-04-14 2007-10-17 Samsung Electronics Co., Ltd. Method for making via holes filled with conductive material in MEMS devices and device with such vias
CN101447464A (zh) * 2007-11-30 2009-06-03 日本电气株式会社 真空包装及其制造方法
CN103011051A (zh) * 2011-09-22 2013-04-03 精工爱普生株式会社 电子装置及其制造方法、以及电子设备
US20150091153A1 (en) * 2013-09-30 2015-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level sealing methods with different vacuum levels for mems sensors
DE102014202801A1 (de) * 2014-02-17 2015-08-20 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauelements

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500760B1 (en) * 2001-08-02 2002-12-31 Sandia Corporation Gold-based electrical interconnections for microelectronic devices
EP1433740A1 (en) * 2002-12-24 2004-06-30 Interuniversitair Microelektronica Centrum Vzw Method for the closure of openings in a film
US7449355B2 (en) * 2005-04-27 2008-11-11 Robert Bosch Gmbh Anti-stiction technique for electromechanical systems and electromechanical device employing same
US20070170528A1 (en) 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
US7557491B2 (en) 2006-02-09 2009-07-07 Citizen Holdings Co., Ltd. Electronic component package
FR2903678B1 (fr) * 2006-07-13 2008-10-24 Commissariat Energie Atomique Microcomposant encapsule equipe d'au moins un getter
JP4607153B2 (ja) 2007-07-12 2011-01-05 株式会社日立製作所 微小電気機械システム素子の製造方法
US8424343B2 (en) * 2008-02-20 2013-04-23 Miradia, Inc. Laser processing of glass frit for sealing applications
JP5369887B2 (ja) 2008-10-24 2013-12-18 セイコーエプソン株式会社 電子部品用パッケージ、圧電デバイスおよびその製造方法
US9138994B2 (en) 2009-03-03 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of fabrication thereof
US8343806B2 (en) 2009-03-05 2013-01-01 Raytheon Company Hermetic packaging of integrated circuit components
JP4793496B2 (ja) * 2009-04-06 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
US8362578B2 (en) 2009-06-02 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Triple-axis MEMS accelerometer
US8629795B2 (en) 2009-09-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro-mechanical systems (MEMS), systems, and operating methods thereof
US8716051B2 (en) 2010-10-21 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with release aperture
US8762925B2 (en) 2011-02-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS modeling system and method
US9065358B2 (en) 2011-07-11 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure and method of forming same
US8987059B2 (en) 2012-01-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same
US9085456B2 (en) 2012-01-16 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Support structure for TSV in MEMS structure
US9139423B2 (en) 2012-01-19 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
JP6088490B2 (ja) * 2012-03-30 2017-03-01 株式会社日立製作所 Ｍｅｍｓデバイスおよびその製造方法
US9139420B2 (en) 2012-04-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device structure and methods of forming same
US8853801B2 (en) 2012-04-19 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming the same
WO2014004700A1 (en) * 2012-06-26 2014-01-03 Wispry, Inc. Mems die and methods with multiple-pressure sealing
US8350346B1 (en) * 2012-07-03 2013-01-08 Invensense, Inc. Integrated MEMS devices with controlled pressure environments by means of enclosed volumes
DE102013014881B4 (de) * 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien
US8748205B1 (en) 2012-11-30 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure with adaptable inter-substrate bond
US9174838B2 (en) 2012-12-10 2015-11-03 MCube Inc. Distributed MEMS devices time synchronization methods and system
US9085455B2 (en) 2013-03-14 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9040334B2 (en) 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor devices and methods of forming same
US9187317B2 (en) * 2013-03-14 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor and microphone devices and methods of forming same
US8994129B2 (en) 2013-07-19 2015-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming micro-electro mechanical system device
US9233839B2 (en) 2013-08-01 2016-01-12 Taiwan Semiconductor Manufacturing Company Limited MEMS device and method of forming the same
DE102013222517A1 (de) * 2013-11-06 2015-05-07 Robert Bosch Gmbh Mikromechanische Sensoreinheit und Verfahren zur Herstellung von mikromechanischen Sensoreinheiten
US9254999B2 (en) 2013-11-21 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming micro-electro mechanical device
US9725310B2 (en) 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
US9114396B2 (en) 2014-01-16 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making flowcell with micro-fluid structure
US9567210B2 (en) * 2015-02-24 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-pressure MEMS package
TWI676590B (zh) * 2015-03-17 2019-11-11 美商伊凡聖斯股份有限公司 具有雙腔壓力結構之半導體裝置及其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1834924A2 (fr) * 2006-03-16 2007-09-19 Commissariat A L'energie Atomique Encapsulation dans une cavité hermétique d'un compose microélectronique, notamment d'un MEMS
EP1845061A2 (en) * 2006-04-14 2007-10-17 Samsung Electronics Co., Ltd. Method for making via holes filled with conductive material in MEMS devices and device with such vias
CN101447464A (zh) * 2007-11-30 2009-06-03 日本电气株式会社 真空包装及其制造方法
CN103011051A (zh) * 2011-09-22 2013-04-03 精工爱普生株式会社 电子装置及其制造方法、以及电子设备
US20150091153A1 (en) * 2013-09-30 2015-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level sealing methods with different vacuum levels for mems sensors
DE102014202801A1 (de) * 2014-02-17 2015-08-20 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauelements

Also Published As

Publication number Publication date
US11434129B2 (en) 2022-09-06
DE102016100056B4 (de) 2021-02-04
TWI646042B (zh) 2019-01-01
KR101840925B1 (ko) 2018-03-21
KR20170053550A (ko) 2017-05-16
TW201716314A (zh) 2017-05-16
US20220315414A1 (en) 2022-10-06
US20170129772A1 (en) 2017-05-11
CN106672889A (zh) 2017-05-17
US9567208B1 (en) 2017-02-14
DE102016100056A1 (de) 2017-05-11

Similar Documents

Publication Publication Date Title
CN106672889B (zh) 半导体器件及其制造方法
US9862593B2 (en) MEMS-CMOS device that minimizes outgassing and methods of manufacture
US10486964B2 (en) Method for forming a micro-electro mechanical system (MEMS) including bonding a MEMS substrate to a CMOS substrate via a blocking layer
US8507358B2 (en) Composite wafer semiconductor
CN107032290B (zh) 半导体器件及其形成方法
US8564076B1 (en) Internal electrical contact for enclosed MEMS devices
US9114978B2 (en) Method for manufacturing a component having an electrical through-connection
US9567210B2 (en) Multi-pressure MEMS package
US9034757B2 (en) Method for manufacturing a component having an electrical through-connection
CN104425452A (zh) 电子元件封装体及其制造方法
US8609466B2 (en) Cap and substrate electrical connection at wafer level
CN111115550A (zh) 集成互补金属氧化物半导体-微机电系统器件及其制法
US9919915B2 (en) Method and system for MEMS devices with dual damascene formed electrodes
TWI744398B (zh) 積體電路裝置及其形成方法
CN104900616A (zh) 晶片封装体及其制造方法
CN107697882B (zh) 用于制造半导体器件的工艺以及相应半导体器件
TWI735444B (zh) 具有對逸氣成分可滲透的電極之微電-機系統ｍｅｍｓ裝置
US10266399B2 (en) Apparatus and method of manufacturing for combo MEMS device accommodating different working pressures
CN115215290B (zh) Mems器件晶圆级封装方法及mems器件
KR101581542B1 (ko) 캡 기판, 구조물 및 그 제조 방법
CN115196584A (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant