TW201705638A - 消除突波電路與消除突波方法與短路保護裝置 - Google Patents

消除突波電路與消除突波方法與短路保護裝置 Download PDF

Info

Publication number
TW201705638A
TW201705638A TW104123032A TW104123032A TW201705638A TW 201705638 A TW201705638 A TW 201705638A TW 104123032 A TW104123032 A TW 104123032A TW 104123032 A TW104123032 A TW 104123032A TW 201705638 A TW201705638 A TW 201705638A
Authority
TW
Taiwan
Prior art keywords
circuit
coupled
flag
flag signal
counting
Prior art date
Application number
TW104123032A
Other languages
English (en)
Other versions
TWI560965B (en
Inventor
盧志春
Original Assignee
朋程科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 朋程科技股份有限公司 filed Critical 朋程科技股份有限公司
Priority to TW104123032A priority Critical patent/TWI560965B/zh
Priority to US14/854,028 priority patent/US9553537B1/en
Application granted granted Critical
Publication of TWI560965B publication Critical patent/TWI560965B/zh
Publication of TW201705638A publication Critical patent/TW201705638A/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/02—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from ac mains by converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/14—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries for charging batteries from dynamo-electric generators driven at varying speed, e.g. on vehicle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/20—Charging or discharging characterised by the power electronics converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Abstract

一種消除突波電路、消除突波方法與短路保護裝置。在第一旗標信號為第一邏輯態的期間，消除突波電路以上升速率累加計數結果。在第一旗標信號為第二邏輯態的期間，消除突波電路以下降速率累減計數結果，其中上升速率快於下降速率。消除突波電路依據計數結果與門檻值的關係而設定第二旗標信號的邏輯態。

Description

消除突波電路與消除突波方法與短路保護裝置
本發明是有關於一種消除突波(De-glitch)技術，且特別是有關於一種消除突波電路、消除突波方法與短路保護裝置。
圖1是說明習知交流發電機（alternator）10的示意圖。此交流發電機10可以被應用於汽車、火車或其他可提供機械能的裝置。交流發電機10內部一般配置了發電模組12、整流電路13與電壓調節器14。交流發電機10內的發電模組12可以將機械能轉換為交流電能，整流電路13用以將交流電能轉換為直流電能，而此直流電能可以提供給負載電路（例如圖1所示指示燈20、電池30及/或其他負載40）。電壓調節器14則用以調節整流電路13輸出的直流電能的電壓準位。一般而言，交流發電機10為三相或六相全波整流，其中發電模組12所輸出多相交流電的其中一相交流電（稱為相信號，phase signal）會連結至電壓調節器14的P端子。於某些特殊應用下，例如柴油車或大型車輛，被連結至電壓調節器14的P端子的所述相信號會經由電壓調節器14的W端子輸出給負載電路（例如圖1所示負載50）。
電壓調節器14一般還配置了指示燈開關SW。指示燈開關SW的一端連接至接地電壓，而另一端透過電壓調節器14的指示燈接腳L連接至指示燈20的一端。指示燈20的另一端可以被連接至系統電壓B+。一般而言，系統電壓B+為直流電壓。電壓調節器14可以控制指示燈開關SW，進而控制指示燈20的明滅。因此，指示燈20可以呈現交流發電機10的狀態資訊。
在一些意外的情境中，指示燈接腳L可能被短路至非預期的電壓源。當指示燈接腳L發生短路事件（例如指示燈接腳L意外地直接連接至系統電壓B+）並維持一段確認時間，交流發電機10的電壓調節器14可以啟動保護機制來關閉（turn off）指示燈開關SW，以避免指示燈開關SW燒毀。若短路事件並沒有維持所述確認時間，則交流發電機10的電壓調節器14不會啟動所述保護機制。所述確認時間可以避免雜訊誤觸發所述保護機制。
在指示燈20的初始化期間（約大於20毫秒），指示燈20會因為溫度低而導致初始阻值很小。初始化期間結束後，指示燈20的阻值才會因為溫度上升而從初始阻值上升至正常阻值。在指示燈20被啟動的初始化期間中，由於指示燈20的初始阻值很小，使得指示燈開關SW的所述保護機制可能會被誤觸發。考量指示燈20的所述特性，所述確認時間必須大於指示燈20被啟動的初始化期間，以避免因指示燈20的初始阻值太小而誤觸發指示燈開關SW的所述保護機制。一般而言，所述確認時間可以被設定為30毫秒或更久。
此外，指示燈接腳L可能非預期地被短路至交流電壓源。舉例來說，交流發電機10的指示燈接腳L可能被短路至W端子。W端子輸出的電壓為交流電壓11，該交流電壓11的脈衝寬度可能會小於指示燈開關SW的所述保護機制的所述確認時間（30毫秒）。當W端子所輸出的交流電壓11的脈衝寬度小於所述確認時間時，指示燈開關SW的所述保護機制並不會被觸發/啟動。
圖2是說明圖1所示當指示燈接腳L被短路至W端子時，指示燈開關SW的溫度變化示意圖。圖2所示橫軸表示時間。圖2上部曲線的縱軸表示交流發電機10的W端子的電壓。圖2中部曲線的縱軸表示交流發電機10的指示燈接腳L的電壓。圖2下部曲線的縱軸表示交流發電機10的指示燈開關SW的溫度。如上所述，指示燈開關SW的所述保護機制的所述確認時間必須大於指示燈20的初始化期間，以避免因指示燈20的初始阻值太小而誤觸發指示燈開關SW的所述保護機制。然而，在發生短路事件時（指示燈接腳L被短路至W端子），由於W端子所輸出的交流電壓11的脈衝寬度201小於指示燈開關SW的所述保護機制的所述確認時間，指示燈開關SW的所述保護機制並不會被觸發/啟動。在所述保護機制沒有被觸發/啟動的情況下，此短路事件會間歇性（週期性）地使大量電流流經指示燈開關SW，致使指示燈開關SW的溫度節節升高。指示燈開關SW相會因為溫度過高而燒毀。
本發明提供一種消除突波電路、消除突波方法與使用所述消除突波電路的短路保護裝置。在指示燈開關的短路電流的週期性脈衝寬度小於確認時間的情況下，短路電流的週期性脈衝仍然可以觸發短路保護裝置而去忽略指示燈指令並截止指示燈開關。
本發明的一種消除突波電路用以接收第一旗標信號並進行消除突波而輸出第二旗標信號。該消除突波電路包括計數電路。計數電路在第一旗標信號為第一邏輯態的期間，計數電路以上升速率累加計數結果。在第一旗標信號為第二邏輯態的期間，計數電路以下降速率累減計數結果，其中上升速率快於下降速率。計數電路依據計數結果與門檻值的關係而設定第二旗標信號的邏輯態。
本發明的一種消除突波方法，用以對第一旗標信號進行消除突波而獲得第二旗標信號。消除突波方法包括：在第一旗標信號為第一邏輯態的期間，以上升速率累加計數結果；在第一旗標信號為第二邏輯態的期間，以下降速率累減計數結果，其中上升速率快於下降速率；以及依據計數結果與門檻值的關係而設定第二旗標信號的邏輯態。
本發明的一種交流發電機的指示燈開關的短路保護裝置，包括控制電路、偵測電路以及消除突波電路。偵測電路耦接至指示燈開關。偵測電路可以偵測流經指示燈開關的電流量，並依據該電流量而設定第一旗標信號的邏輯態。消除突波電路的輸入端耦接至偵測電路的輸出端，以接收該第一旗標信號。消除突波電路依據第一旗標信號的邏輯態而選擇以上升速率累加計數結果或以下降速率累減計數結果，其中該上升速率快於該下降速率。消除突波電路依據計數結果與門檻值的關係而設定第二旗標信號的邏輯態。控制電路的第一輸入端可以接收指示燈指令。控制電路的第二輸入端耦接至消除突波電路的輸出端，以接收第二旗標信號。控制電路的輸出端耦接至指示燈開關的控制端。控制電路依據第二旗標信號的邏輯態而對應控制指示燈開關。
基於上述，本發明提供一種消除突波電路與消除突波方法。在第一旗標信號的週期性脈衝寬度大於門檻值的情況下，第一旗標信號可以觸發消除突波電路而去設定第二旗標信號的邏輯態。在第一旗標信號的週期性脈衝寬度小於確認時間的情況下，第一旗標信號的週期性脈衝仍然可以觸發消除突波電路而去設定第二旗標信號的邏輯態。在第一旗標信號的非週期性脈衝寬度小於確認時間的情況下，第一旗標信號的非週期性脈衝不會觸發消除突波電路，而第二旗標信號的邏輯態得以被重設。因此，所述消除突波電路可以被應用於短路保護裝置。在指示燈開關的短路電流的週期性脈衝寬度小於確認時間的情況下，短路電流的週期性脈衝仍然可以觸發短路保護裝置而去忽略指示燈指令並截止指示燈開關。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖3是依照本發明實施例繪示交流發電機的指示燈開關SW的一種短路保護裝置300。指示燈開關SW的第一端連接至交流發電機的指示燈接腳L，而指示燈開關SW的第二端連接至接地電壓GND。圖3所示指示燈開關SW與指示燈接腳L可以參照圖1的相關說明而類推，故不再贅述。圖3所示短路保護裝置300包括控制電路310、偵測電路320以及消除突波電路（de-glitch circuit）330。
偵測電路320耦接至指示燈開關SW。偵測電路320可以偵測流經指示燈開關SW的電流量Isw，並依據電流量Isw而設定第一旗標信號S_flag的邏輯態。舉例來說，在電流量Isw大於參考電流量的期間，偵測電路320可以將第一旗標信號（又稱短路旗標信號）S_flag設置為第一邏輯態。其中，所述參考電流量可以依照設計需求來決定。在一些實施例中，所述第一邏輯態可以是致能態（enable state，例如邏輯「1」、高邏輯電位或是其他表達「真、true」的信號態）。此參考電流量可能相依於指示燈開關SW的電性特性。在電流量Isw小於該參考電流量的期間，偵測電路320可以將第一旗標信號S_flag設置為第二邏輯態。在一些實施例中，所述第二邏輯態可以是失能態（disable state，例如邏輯「0」、低邏輯電位或是其他表達「偽、false」的信號態）。
消除突波電路330的輸入端耦接至偵測電路320的輸出端，以接收第一旗標信號S_flag。消除突波電路330依據第一旗標信號S_flag的邏輯態而選擇以上升速率累加計數結果ACC或以下降速率累減計數結果ACC。舉例來說（但不限於此），在第一旗標信號S_flag為致能態的期間，消除突波電路330以上升速率累加計數結果ACC。在第一旗標信號S_flag為失能態的期間，消除突波電路330以下降速率累減計數結果ACC。其中，該上升速率快於該下降速率。在不同的實施範例中，計數結果ACC可以是數位值、電壓值、電流值或其他物理量。消除突波電路330依據計數結果ACC與門檻值TH的關係而設定第二旗標信號（又稱保護旗標信號）P_flag的邏輯態。所述門檻值TH可以視設計需求來決定。
圖4是依照本發明實施例說明圖3所示消除突波電路330的一種消除突波方法的流程示意圖。此消除突波方法可以對第一旗標信號S_flag進行消除突波，而獲得第二旗標信號P_flag。請參照圖4，消除突波電路330在步驟S410中判斷第一旗標信號S_flag的邏輯態。若第一旗標信號S_flag為第一邏輯態，則消除突波電路330進行步驟S420與步驟S430。在第一旗標信號S_flag為第一邏輯態的期間，消除突波電路330的速率電路提供上升速率給計數電路（步驟S420），以及消除突波電路330的計數電路以速率電路所提供的上升速率累加計數結果ACC（步驟S430）。所述速率電路與所述計數電路將於稍後詳加說明。所述速率電路可以參考圖9與圖10所示速率電路331，或參考圖11所示速率電路334。所述計數電路可以參考圖9所示計數電路332，或參考圖10所示計數電路333，或參考圖11所示計數電路335。
若第一旗標信號S_flag為第二邏輯態，則消除突波電路330進行步驟S440與步驟S450。在第一旗標信號S_flag為第二邏輯態的期間，消除突波電路330的速率電路提供下降速率給消除突波電路330的計數電路（步驟S440），而消除突波電路330的計數電路以速率電路所提供的下降速率累減該計數結果ACC（步驟S450）。
在步驟S430或步驟S450結束後，消除突波電路330接著進行步驟S460。於步驟S460中，消除突波電路330的計數電路可以依據該計數結果ACC與門檻值TH的關係而設定第二旗標信號P_flag的邏輯態。舉例來說（但不限於此），圖4所示步驟S460包括子步驟S461～S465，而門檻值TH包含第一門檻值TH1與第二門檻值TH2。在步驟S430或步驟S450結束後，消除突波電路330接著進行步驟S461。消除突波電路330的計數電路可以比較該計數結果ACC與第一門檻值TH1（步驟S461）。當步驟S461判斷該計數結果ACC大於或等於該第一門檻值TH1時，消除突波電路330的計數電路將第二旗標信號P_flag設定為第三邏輯態（步驟S462）。在一些實施例中，所述第三邏輯態可以是致能態（例如邏輯「1」、高邏輯電位或是其他表達「真」的信號態）。
當步驟S461判斷該計數結果ACC小於該第一門檻值TH1時，消除突波電路330的計數電路接著進行步驟S463。於步驟S463中，消除突波電路330的計數電路可以比較該計數結果ACC與第二門檻值TH2。當步驟S463判斷計數結果ACC小於或等於第二門檻值TH2（第二門檻值TH2小於該第一門檻值TH1）時，消除突波電路330的計數電路將第二旗標信號P_flag設定為第四邏輯態（步驟S464）。在一些實施例中，所述第四邏輯態可以是失能態（例如邏輯「0」、低邏輯電位或是其他表達「偽」的信號態）。當步驟S463判斷計數結果ACC大於第二門檻值TH2時，消除突波電路330的計數電路將維持第二旗標信號P_flag的邏輯態（步驟S465）。
請參照圖3，控制電路310的第一輸入端可以從前級電路（未繪示）接收指示燈指令turn_on_cmd。控制電路310的第二輸入端耦接至消除突波電路330的輸出端，以接收第二旗標信號P_flag。控制電路330的輸出端耦接至指示燈開關SW的控制端。控制電路310依據第二旗標信號P_flag的邏輯態而對應控制指示燈開關SW。舉例來說（但不限於此），在第二旗標信號P_flag為失能態的期間，控制電路310可以依據指示燈指令turn_on_cmd而對應控制指示燈開關SW。在第二旗標信號P_flag為致能態的期間，控制電路310可以忽略指示燈指令turn_on_cmd，並控制指示燈開關SW為截止。因此，當指示燈開關SW發生短路事件時，控制電路310可以即時截止指示燈開關SW，避免指示燈開關SW被燒毀。
圖5繪示了在指示燈接腳L發生短路事件（例如指示燈接腳L直接連接至系統電壓B+）的情況下，消除突波電路330的計數結果ACC與其他信號的波形示意圖。請參照圖3與圖5，假設在時間點ta，指示燈接腳L短路至系統電壓B+。一般而言，系統電壓B+為直流電壓。當指示燈接腳L短路至系統電壓B+時，流經指示燈開關SW的電流量Isw將會超過參考電流量，進而觸發偵測電路320將第一旗標信號S_flag設置為致能態。在第一旗標信號S_flag為致能態的期間，消除突波電路330以上升速率累加計數結果ACC，直到計數結果ACC達到第一門檻值TH1。計數結果ACC的所述上升速率可以決定計數結果ACC達到第一門檻值TH1所需時間，也就是圖5所示確認時間ton。所述確認時間ton可以視設計需求來決定。舉例來說（但不限於此），在將圖3所示短路保護裝置300應用於圖1所示交流發電機10的應用情境中，所述確認時間ton可以大於圖1所示指示燈20被啟動的初始化期間。例如，所述確認時間ton可以被設定為30毫秒或更久。又例如，所述確認時間ton可以相依於指示燈開關SW所能耐受的最大電能量。所述確認時間ton可以避免雜訊誤觸發指示燈開關SW的保護機制。
當消除突波電路330判斷計數結果ACC大於或等於第一門檻值TH1時，消除突波電路330將第二旗標信號P_flag設定為致能態。在第二旗標信號P_flag為致能態的期間，控制電路310可以忽略指示燈指令turn_on_cmd，並控制指示燈開關SW為截止。在指示燈開關SW為截止期間（例如圖5所示截止時間toff）中，流經指示燈開關SW的電流量Isw將會低於參考電流量，進而觸發偵測電路320將第一旗標信號S_flag重設為失能態。在第一旗標信號S_flag為失能態的期間，消除突波電路330以下降速率累減計數結果ACC，直到計數結果ACC達到第二門檻值TH2。如圖5所示，計數結果ACC在確認時間ton中的上升速率快於在截止時間toff中的下降速率，也就是計數結果ACC快速上升但緩慢下降。計數結果ACC的所述下降速率可以決定計數結果ACC達到第二門檻值TH2所需時間，也就是圖5所示截止時間toff。所述截止時間toff可以視設計需求來決定。例如，截止時間toff可以相依於指示燈開關SW的最大功率。
當消除突波電路330判斷計數結果ACC小於或等於第二門檻值TH2時，消除突波電路330將第二旗標信號P_flag重設為失能態。在第二旗標信號P_flag為失能態的期間。控制電路310可以依據指示燈指令turn_on_cmd而對應控制指示燈開關SW（在此假設指示燈指令turn_on_cmd為「開啟（turn on）指示燈開關SW」）。因此，指示燈開關SW將被開啟而遭受龐大的短路電流量Isw。超過參考電流量的電流量Isw將會再一次觸發偵測電路320將第一旗標信號S_flag設置為致能態。如此週而復始，直到短路事件消失。週期性的截止時間toff可以使指示燈開關SW的平均功率小於指示燈開關SW的額定最大功率，以及/或是使指示燈開關SW的溫度小於指示燈開關SW的額定最大溫度。
圖6繪示了在指示燈接腳L發生短路事件（例如指示燈接腳L連接至交流電壓）的情況下，消除突波電路330的計數結果ACC與其他信號的波形示意圖。請參照圖3與圖6，假設在時間點tb，指示燈接腳L短路至交流電壓，而且此交流電壓的脈衝寬度601小於圖5所示確認時間ton。當指示燈接腳L短路至交流電壓時，流經指示燈開關SW的電流量Isw將會超過參考電流量，進而觸發偵測電路320將第一旗標信號S_flag設置為致能態。在第一旗標信號S_flag為致能態的期間（圖6所示致能時間t1），消除突波電路330以上升速率累加計數結果ACC。在計數結果ACC尚未達到第一門檻值TH1時，指示燈接腳L的交流電壓下降至低電位，致使流經指示燈開關SW的電流量Isw低於參考電流量。低於參考電流量的電流量Isw將會觸發偵測電路320將第一旗標信號S_flag重設為失能態。在第一旗標信號S_flag為失能態的期間（圖6所示失能時間t1’），消除突波電路330以下降速率累減計數結果ACC。
在計數結果ACC尚未達到第二門檻值TH2時，指示燈接腳L的交流電壓再一次上升，致使流經指示燈開關SW的電流量Isw高於參考電流量。超過參考電流量的電流量Isw將會再一次觸發偵測電路320將第一旗標信號S_flag設置為致能態。在第一旗標信號S_flag為致能態的期間（圖6所示致能時間t2），消除突波電路330再一次以上升速率累加計數結果ACC，如圖6所示。在計數結果ACC尚未達到第一門檻值TH1時，指示燈接腳L的交流電壓再一次下降至低電位，致使流經指示燈開關SW的電流量Isw低於參考電流量。低於參考電流量的電流量Isw將會再一次觸發偵測電路320將第一旗標信號S_flag重設為失能態。在第一旗標信號S_flag為失能態的期間（圖6所示失能時間t2’），消除突波電路330以下降速率累減計數結果ACC，如圖6所示。
在計數結果ACC尚未達到第二門檻值TH2時，指示燈接腳L的交流電壓又一次上升，致使流經指示燈開關SW的電流量Isw高於參考電流量。超過參考電流量的電流量Isw將會又一次觸發偵測電路320將第一旗標信號S_flag設置為致能態。在第一旗標信號S_flag為致能態的期間（圖6所示致能時間t3），消除突波電路330再一次以上升速率累加計數結果ACC，直到計數結果ACC達到第一門檻值TH1。
當消除突波電路330判斷計數結果ACC大於或等於第一門檻值TH1時，消除突波電路330將第二旗標信號P_flag設定為致能態。在第二旗標信號P_flag為致能態的期間，控制電路310可以忽略指示燈指令turn_on_cmd，並控制指示燈開關SW為截止。在指示燈開關SW為截止期間中，流經指示燈開關SW的電流量Isw將會低於參考電流量，進而觸發偵測電路320將第一旗標信號S_flag重設為失能態。在第一旗標信號S_flag為失能態的期間（例如圖6所示失能時間t3’），消除突波電路330以下降速率累減計數結果ACC，直到計數結果ACC達到第二門檻值TH2。
如圖6所示，因為計數結果ACC的上升速率快於下降速率，使得在指示燈接腳L非預期地短路至交流電壓（週期性脈衝）時，計數結果ACC可以上升至第一門檻值TH1而觸發控制電路310去截止指示燈開關SW，進而避免指示燈開關SW燒毀。因此，縱使指示燈接腳L非預期地短路至交流電壓，而且此交流電壓的脈衝寬度601小於圖5所示確認時間ton，圖3所示短路保護裝置300仍然可以有效保護指示燈開關SW，避免指示燈開關SW燒毀。
值得注意的是，在不同的應用情境中，上述短路保護裝置300、控制電路310、偵測電路320及/或消除突波電路330的相關功能（或方法）可以利用一般的編程語言（programming languages，例如C或C++）、硬體描述語言（hardware description languages，例如Verilog HDL或VHDL）或其他合適的編程語言來實現為軟體、韌體或硬體。可執行所述相關功能的軟體（或韌體）可以被佈置為任何已知的計算機可存取媒體（computer-accessible medias），例如磁帶（magnetic tapes）、半導體（semiconductors）記憶體、磁盤（magnetic disks）或光盤（compact disks，例如CD-ROM或DVD-ROM），或者可通過互聯網（Internet）、有線通信（wired communication）、無線通信（wireless communication）或其它通信介質傳送所述軟體（或韌體）。所述軟體（或韌體）可以被存放在計算機的可存取媒體中，以便於由計算機的處理器來存取/執行所述軟體（或韌體）的編程碼（programming codes）。另外，本發明的裝置和方法可以通過硬體和軟體的組合來實現。
本發明圖3所示偵測電路320用以偵測流經指示燈開關SW的電流量Isw是否超過參考電流量，其電路元件配置方式和電流量偵測方法為本領域技術人士所熟知。舉例來說，偵測電路320可包括電阻以及電壓比較器（例如圖10所示，但不限於此）。電阻可以將流經指示燈開關SW的電流量Isw轉換為對應電壓，電壓比較器則比較此對應電壓與參考電壓Vref1，並將比較結果作為第一旗標信號S_flag。於另一實施例中，偵測電路320可包括電流源、電晶體、電阻以及電壓比較器。
圖7是依照本發明一實施例說明圖3所示消除突波電路330的電路方塊示意圖。消除突波電路330可以接收第一旗標信號S_flag並進行消除突波而輸出第二旗標信號P_flag。於圖7所示實施例中，消除突波電路330包括計數電路332。在第一旗標信號S_flag為第一邏輯態（例如致能態）的期間，計數電路332以上升速率累加計數結果ACC。在第一旗標信號S_flag為第二邏輯態（例如失能態）的期間，計數電路332以下降速率累減計數結果ACC，其中該上升速率快於該下降速率。計數電路332依據計數結果ACC與門檻值TH的關係而設定第二旗標信號P_flag的邏輯態。
於圖7所示實施例中，消除突波電路330還可包括速率電路331。速率電路331可以提供上升速率與下降速率給計數電路332。速率電路331包括多工器910，而計數電路332包括上下數計數器920。多工器910的第一選擇端耦接至第一時脈信號CLK1。多工器910的第二選擇端耦接至第二時脈信號CLK2。多工器910的控制端耦接至第一旗標信號S_flag。多工器910的共同端耦接至計數電路332的上下數計數器920的時脈觸發端。第一時脈信號CLK1的頻率大於該第二時脈信號的頻率CLK2。上下數計數器920的上下數控制端耦接至第一旗標信號S_flag。在第一旗標信號S_flag為第一邏輯態（例如致能態）的期間，多工器910選擇將較高頻率的第一時脈信號CLK1提供給計數電路332的上下數計數器920的時脈觸發端，以及上下數計數器920依照第一時脈信號CLK1的頻率而上數該計數結果ACC。在第一旗標信號S_flag為第二邏輯態（例如失能態）的期間，多工器910選擇將將較低頻率的第二時脈信號CLK2提供給計數電路332的上下數計數器920的時脈觸發端，以及上下數計數器920依照第二時脈信號CLK2的頻率而下數該計數結果ACC。因此，計數結果ACC可以快速上升但緩慢下降。
上下數計數器920還可以比較計數結果ACC與門檻值TH。於本實施例中，門檻值TH包含第一門檻值TH1與第二門檻值TH2。當計數結果ACC大於或等於第一門檻值TH1時，上下數計數器920將第二旗標信號P_flag設定為第三邏輯態（例如致能態）。當計數結果ACC小於或等於第二門檻值TH2時，上下數計數器920將第二旗標信號P_flag設定為第四邏輯態（例如失能態）。
圖8是依照本發明另一實施例說明圖3所示消除突波電路330的電路方塊示意圖。消除突波電路330包括速率電路331以及計數電路333。圖8所示速率電路331以及計數電路333可以參照圖7所示速率電路331以及計數電路332的相關說明而類推，故不再贅述。於圖8所示實施例中，計數電路333包括計數器1010以及旗標產生器1020。計數器1010的時脈觸發端耦接至速率電路331的多工器910的共同端。計數器1010的上下數控制端耦接至第一旗標信號S_flag。在第一旗標信號S_flag為第一邏輯態（例如致能態）的期間，計數器1010依照較高頻的第一時脈信號CLK1的頻率而上數該計數結果ACC。在第一旗標信號S_flag為第二邏輯態（例如失能態）的期間，計數器1010依照較低頻的第二時脈信號CLK2的頻率而下數該計數結果ACC。
旗標產生器1020的輸入端耦接至計數器1010的輸出端，以接收計數結果ACC。旗標產生器1020比較計數結果ACC與門檻值TH。於本實施例中，門檻值TH包含第一門檻值TH1與第二門檻值TH2。當計數結果AC大於第一門檻值TH1時，旗標產生器1020將第二旗標信號P_flag設定為第三邏輯態（例如致能態）。當計數結果ACC小於或等於第二門檻值TH2時，旗標產生器1020將第二旗標信號P_flag設定為第四邏輯態（例如失能態）。
圖9是依照本發明又一實施例說明圖3所示消除突波電路330的電路方塊示意圖。消除突波電路330包括速率電路334以及計數電路335。圖9所示速率電路334以及計數電路335可以參照圖7所示速率電路331以及計數電路332的相關說明而類推，故不再贅述。於圖9所示實施例中，速率電路334包括反相器1110、第一電晶體1120與第二電晶體1130，而計數電路335包括電阻1140、電容1150與電壓比較器1160。反相器1110的輸入端耦接第一旗標信號S_flag。第一電晶體1120的第一端耦接系統電壓VCC。第一電晶體1120的控制端耦接反相器1110的輸出端。第二電晶體1130的第一端耦接參考電壓（例如接地電壓GND）。第二電晶體1130的第二端耦接至第一電晶體1120的第二端。第二電晶體1130的控制端耦接反相器1110的輸出端。
電阻1140的第一端耦接至第一電晶體1120的第二端與第二電晶體1130的第二端。電容1150的第一端耦接至該電阻1140的第二端，該電容1150的第二端耦接參考電壓（例如接地電壓GND）。電壓比較器1160的反相輸入端耦接參考電壓Vref3。參考電壓Vref3的準位可以視設計需求來決定。電壓比較器1160的非反相輸入端耦接電容1150的第一端。電壓比較器1160的輸出端輸出第二旗標信號P_flag。
第二電晶體1130的通道寬度小於第一電晶體1120的通道寬度，也就是第一電晶體1120的電流量大於第二電晶體1130的電流量。在第一旗標信號S_flag為致能態的期間，第一電晶體1120會被打開（turn on）而第二電晶體1130會被關閉（turn off），使得電容1150可以被第一電晶體1120以較大電流量快速充電。因此，電容1150的電位以較快速度上升（相當於以較快的上升速率累加計數結果ACC）。在第一旗標信號S_flag為失能態的期間，第一電晶體1120會被關閉而第二電晶體1130會被打開，使得電容1150可以被第二電晶體1130以較小電流量慢速放電。因此，電容1150的電位以較慢速度下降（相當於以較慢的下降速率累減計數結果ACC）。電壓比較器1160比較電容1150的電位與參考電壓Vref3（相當於比較計數結果ACC與門檻值TH），並將比較結果作為第二旗標信號P_flag。
圖10是依照本發明一實施例說明圖3所示控制電路310的電路方塊示意圖。於圖10所示實施例中，控制電路310包括電阻311、電容312、運算放大器313、反閘314、反及閘315以及電晶體316。電阻311的第一端耦接至指示燈開關SW的第一端與指示燈接腳L。指示燈開關SW的第二端耦接至參考電壓（例如接地電壓GND）。電容312的第一端耦接至電阻311的第二端。電容312的第二端耦接參考電壓（例如接地電壓GND）。運算放大器313的反相輸入端耦接參考電壓Vref4。運算放大器313的非反相輸入端耦接電容312的第一端。運算放大器313的輸出端耦接至指示燈開關SW的控制端。參考電壓Vref4的準位可以視設計需求來決定。例如，參考電壓Vref4的準位可以是1.2V。運算放大器313與指示燈開關SW可以將指示燈接腳L的電位鎖在參考電壓Vref4。
反閘314的輸入端耦接至消除突波電路330的輸出端，以接收第二旗標信號P_flag。反及閘315的第一輸入端可以接收指示燈指令turn_on_cmd。反及閘315的第二輸入端耦接至反閘314的輸出端。電晶體316的控制端耦接至反及閘315的輸出端。電晶體316的第一端耦接至指示燈開關SW的控制端。電晶體316的第二端耦接參考電壓（例如接地電壓GND）。在第二旗標信號P_flag為失能態的期間，指示燈指令turn_on_cmd可以通過反及閘315而控制電晶體316，進而控制指示燈開關SW。在第二旗標信號P_flag為致能態的期間，反及閘315可以阻擋指示燈指令turn_on_cmd，並經由電晶體316去控制指示燈開關SW為截止。
綜上所述，本發明諸實施例所述消除突波電路330與消除突波方法可以有效偵測出第一旗標信號S_flag的週期性脈衝。在第一旗標信號S_flag的週期性脈衝寬度大於門檻值TH的情況下，第一旗標信號S_flag可以觸發消除突波電路330而去設定第二旗標信號P_flag的邏輯態。在第一旗標信號S_flag的週期性脈衝寬度小於確認時間的情況下，第一旗標信號S_flag的週期性脈衝仍然可以觸發消除突波電路330而去設定第二旗標信號P_flag的邏輯態。在第一旗標信號S_flag的非週期性脈衝寬度小於確認時間的情況下，第一旗標信號S_flag的非週期性脈衝不會觸發消除突波電路330，而第二旗標信號P_flag的邏輯態得以被重設。所述消除突波電路330可以被應用於短路保護裝置300。在指示燈開關SW的短路電流的週期性脈衝寬度小於確認時間的情況下，短路電流的週期性脈衝仍然可以觸發短路保護裝置300而去忽略指示燈指令並截止指示燈開關SW。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧交流發電機
11‧‧‧交流電壓
12‧‧‧發電模組
13‧‧‧整流電路
14‧‧‧電壓調節器
20‧‧‧指示燈
30‧‧‧電池
40、50‧‧‧負載
201、601‧‧‧脈衝寬度
300‧‧‧短路保護裝置
310‧‧‧控制電路
311‧‧‧電阻
312‧‧‧電容
313‧‧‧運算放大器
314‧‧‧反閘
315‧‧‧反及閘
316‧‧‧電晶體
320‧‧‧偵測電路
330‧‧‧消除突波電路
331、334‧‧‧速率電路
332、333、335‧‧‧計數電路
910‧‧‧多工器
920‧‧‧上下數計數器
1010‧‧‧計數器
1020‧‧‧旗標產生器
1110‧‧‧反相器
1120‧‧‧第一電晶體
1130‧‧‧第二電晶體
1140‧‧‧電阻
1150‧‧‧電容
1160‧‧‧電壓比較器
ACC‧‧‧計數結果
B+、VCC‧‧‧系統電壓
CLK1‧‧‧第一時脈信號
CLK2‧‧‧第二時脈信號
GND‧‧‧接地電壓
Isw‧‧‧電流量
L‧‧‧指示燈接腳
P‧‧‧端子
P_flag‧‧‧第二旗標信號
S410～S465‧‧‧步驟
S_flag‧‧‧第一旗標信號
SW‧‧‧指示燈開關
t1、t2、t3‧‧‧致能時間
t1’、t2’、t3’‧‧‧失能時間
ta、tb‧‧‧時間點
TH‧‧‧門檻值
TH1‧‧‧第一門檻值
TH2‧‧‧第二門檻值
toff‧‧‧截止時間
ton‧‧‧確認時間
turn_on_cmd‧‧‧指示燈指令
Vref1、Vref3、Vref4‧‧‧參考電壓
W‧‧‧端子
圖1是說明習知交流發電機的電路示意圖。 圖2是說明圖1所示當指示燈接腳L被短路至W端子時，指示燈開關SW的溫度變化示意圖。 圖3是依照本發明實施例繪示交流發電機的指示燈開關SW的一種短路保護裝置。 圖4是依照本發明實施例說明圖3所示消除突波電路的一種消除突波方法的流程示意圖。 圖5繪示了在指示燈接腳L發生短路事件（例如指示燈接腳L直接連接至系統電壓B+）的情況下，消除突波電路的計數結果ACC與其他信號的波形示意圖。 圖6繪示了在指示燈接腳L發生短路事件（例如指示燈接腳L連接至交流電壓）的情況下，消除突波電路的計數結果ACC與其他信號的波形示意圖。 圖7是依照本發明一實施例說明圖3所示消除突波電路的電路方塊示意圖。 圖8是依照本發明另一實施例說明圖3所示消除突波電路的電路方塊示意圖。 圖9是依照本發明又一實施例說明圖3所示消除突波電路的電路方塊示意圖。 圖10是依照本發明一實施例說明圖3所示控制電路的電路方塊示意圖。
S410~S465‧‧‧步驟

Claims (10)

  1. 一種消除突波電路，用以接收一第一旗標信號並進行消除突波而輸出一第二旗標信號，該消除突波電路包括： 一計數電路，在該第一旗標信號為一第一邏輯態的期間，該計數電路以一上升速率累加一計數結果；在該第一旗標信號為一第二邏輯態的期間，該計數電路以一下降速率累減該計數結果，其中該上升速率快於該下降速率；以及該計數電路依據該計數結果與一門檻值的關係而設定該第二旗標信號的邏輯態。
  2. 如申請專利範圍第1項所述的消除突波電路，其更包括一速率電路以提供該上升速率與該下降速率，該速率電路包括： 一多工器，其一第一選擇端耦接至一第一時脈信號，該多工器的一第二選擇端耦接至一第二時脈信號，該多工器的一控制端耦接至該第一旗標信號，該多工器的一共同端耦接至該計數電路的一時脈觸發端；其中該第一時脈信號的頻率大於該第二時脈信號的頻率；其中在該第一旗標信號為該第一邏輯態的期間，該多工器選擇將該第一時脈信號提供給該計數電路的該時脈觸發端；以及其中在該第一旗標信號為該第二邏輯態的期間，該多工器選擇將該第二時脈信號提供給該計數電路的該時脈觸發端。
  3. 如申請專利範圍第2項所述的消除突波電路，其中該計數電路包括： 一上下數計數器，其時脈觸發端耦接至該多工器的該共同端，該上下數計數器的一上下數控制端耦接至該第一旗標信號；其中在該第一旗標信號為該第一邏輯態的期間該上下數計數器依照該第一時脈信號的頻率而上數該計數結果，在該第一旗標信號為該第二邏輯態的期間該上下數計數器依照該第二時脈信號的頻率而下數該計數結果，以及該上下數計數器比較該計數結果與該門檻值；其中該門檻值包含一第一門檻值與一第二門檻值，當該計數結果大於或等於該第一門檻值時該上下數計數器將該第二旗標信號設定為一第三邏輯態，當該計數結果小於或等於該第二門檻值時該上下數計數器將該第二旗標信號設定為一第四邏輯態，以及當該計數結果小於該第一門檻值且大於該第二門檻值時，該上下數計數器將該第二旗標信號的邏輯態維持不變。
  4. 如申請專利範圍第2項所述的消除突波電路，其中該計數電路包括： 一計數器，其時脈觸發端耦接至該多工器的該共同端，該計數器的一上下數控制端耦接至該第一旗標信號，其中在該第一旗標信號為該第一邏輯態的期間該計數器依照該第一時脈信號的頻率而上數該計數結果，以及在該第一旗標信號為該第二邏輯態的期間該計數器依照該第二時脈信號的頻率而下數該計數結果；以及 一旗標產生器，其輸入端耦接至該計數器的輸出端以接收該計數結果，其中該旗標產生器比較該計數結果與該門檻值，該門檻值包含一第一門檻值與一第二門檻值，當該計數結果大於該第一門檻值時該旗標產生器將該第二旗標信號設定為一第三邏輯態，當該計數結果小於或等於該第二門檻值時該旗標產生器將該第二旗標信號設定為一第四邏輯態，以及當該計數結果小於該第一門檻值且大於該第二門檻值時，該旗標產生器將該第二旗標信號的邏輯態維持不變。
  5. 如申請專利範圍第1項所述的消除突波電路，其更包括一速率電路以提供該上升速率與該下降速率，該速率電路包括一反相器、一第一電晶體與一第二電晶體，該計數電路包括一電阻、一電容與一電壓比較器， 該反相器的輸入端耦接該第一旗標信號， 該第一電晶體的第一端耦接一系統電壓，該第一電晶體的控制端耦接該反相器的輸出端， 該第二電晶體的第一端耦接一第一參考電壓，該第二電晶體的第二端耦接至該第一電晶體的第二端，該第二電晶體的控制端耦接該反相器的該輸出端，該第二電晶體的通道寬度小於該第一電晶體的通道寬度， 該電阻的第一端耦接至該第一電晶體的第二端與該第二電晶體的第二端， 該電容的第一端耦接至該電阻的第二端，該電容的第二端耦接該第一參考電壓， 該電壓比較器的反相輸入端耦接一第二參考電壓，該電壓比較器的非反相輸入端耦接該電容的該第一端，而該電壓比較器的輸出端輸出該第二旗標信號。
  6. 一種消除突波方法，用以對一第一旗標信號進行消除突波而獲得一第二旗標信號，該消除突波方法包括： 在該第一旗標信號為一第一邏輯態的期間，以一上升速率累加一計數結果； 在該第一旗標信號為一第二邏輯態的期間，以一下降速率累減該計數結果，其中該上升速率快於該下降速率；以及 依據該計數結果與一門檻值的關係而設定該第二旗標信號的邏輯態。
  7. 如申請專利範圍第6項所述的消除突波方法，其中該門檻值包含一第一門檻值與一第二門檻值，當該計數結果大於或等於該第一門檻值時將該第二旗標信號設定為一致能態，當該計數結果小於或等於該第二門檻值時將該第二旗標信號設定為一失能態，以及當該計數結果小於該第一門檻值且大於該第二門檻值時，將該第二旗標信號的邏輯態維持不變。
  8. 一種交流發電機的指示燈開關的短路保護裝置，包括： 一偵測電路，耦接至該指示燈開關，以偵測流經該指示燈開關的一電流量，並依據該電流量而設定一第一旗標信號的邏輯態； 一消除突波電路，其輸入端耦接至該偵測電路的輸出端以接收該第一旗標信號，並依據該第一旗標信號的邏輯態而選擇以一上升速率累加一計數結果或以一下降速率累減該計數結果，以及該消除突波電路依據該計數結果與一門檻值的關係而設定一第二旗標信號的邏輯態，其中該上升速率快於該下降速率；以及 一控制電路，其第一輸入端用以接收一指示燈指令，該控制電路的第二輸入端耦接至該消除突波電路的輸出端以接收該第二旗標信號，該控制電路的輸出端耦接至該指示燈開關的控制端，其中該控制電路依據該第二旗標信號的邏輯態而對應控制該指示燈開關。
  9. 如申請專利範圍第8項所述的短路保護裝置，其中在該第二旗標信號為一失能態的期間，該控制電路依據該指示燈指令而對應控制該指示燈開關，以及在該第二旗標信號為一致能態的期間，該控制電路忽略該指示燈指令並控制該指示燈開關為截止，該控制電路包括： 一電阻，其第一端耦接至該指示燈開關的第一端，其中該指示燈開關的第二端耦接至一第一參考電壓； 一電容，其第一端耦接至該電阻的第二端，該電容的第二端耦接該第一參考電壓； 一運算放大器，其反相輸入端耦接一第二參考電壓，該運算放大器的非反相輸入端耦接該電容的該第一端，而該運算放大器的輸出端耦接至該指示燈開關的該控制端； 一反閘，其輸入端耦接至該消除突波電路的輸出端以接收該第二旗標信號； 一反及閘，其第一輸入端用以接收該指示燈指令，該反及閘的第二輸入端耦接至該反閘的輸出端；以及 一電晶體，其控制端耦接至該反及閘的輸出端，該電晶體的第一端耦接至該指示燈開關的該控制端，該電晶體的第二端耦接該第一參考電壓。
  10. 如申請專利範圍第8項所述的短路保護裝置，其中該消除突波電路包括： 一速率電路，用以提供一上升速率與一下降速率，其中該上升速率快於該下降速率；以及 一計數電路，耦接至該速率電路；其中在該第一旗標信號為該致能態的期間，該速率電路提供該上升速率給該計數電路，而該計數電路以該上升速率累加一計數結果；在該第一旗標信號為該失能態的期間，該速率電路提供該下降速率給該計數電路，而該計數電路以該下降速率累減該計數結果；以及該計數電路依據該計數結果與該門檻值的關係而設定該第二旗標信號的邏輯態。
TW104123032A 2015-07-16 2015-07-16 De-glitch circuit and de-glitch method and short circuit protection device TWI560965B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104123032A TWI560965B (en) 2015-07-16 2015-07-16 De-glitch circuit and de-glitch method and short circuit protection device
US14/854,028 US9553537B1 (en) 2015-07-16 2015-09-14 De-glitch circuit and de-glitch method and short circuit protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104123032A TWI560965B (en) 2015-07-16 2015-07-16 De-glitch circuit and de-glitch method and short circuit protection device

Publications (2)

Publication Number Publication Date
TWI560965B TWI560965B (en) 2016-12-01
TW201705638A true TW201705638A (zh) 2017-02-01

Family

ID=57775193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123032A TWI560965B (en) 2015-07-16 2015-07-16 De-glitch circuit and de-glitch method and short circuit protection device

Country Status (2)

Country Link
US (1) US9553537B1 (zh)
TW (1) TWI560965B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625032B (zh) * 2017-07-20 2018-05-21 光寶科技股份有限公司 低相位突波保護器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3654050A1 (en) * 2018-11-14 2020-05-20 Siemens Healthcare GmbH Optimized use of a system component in an imaging system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2885650B2 (ja) * 1993-11-11 1999-04-26 株式会社東芝 ディスク再生装置
JPH07336342A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd クロック再生回路
JP4094460B2 (ja) * 2003-03-18 2008-06-04 松下電器産業株式会社 アナログ信号レベル検出回路
US7129763B1 (en) * 2004-11-08 2006-10-31 Western Digital Technologies, Inc. Adjusting power consumption of digital circuitry by generating frequency error representing error in propagation delay
TWI283804B (en) * 2005-05-12 2007-07-11 System General Corp An over-voltage protection apparatus for power converters
CN101288316B (zh) * 2005-10-11 2010-09-29 松下电器产业株式会社 消色检测电路
US7778093B2 (en) * 2007-08-08 2010-08-17 Mediatek Inc. Memory control circuit capable of dynamically adjusting deglitch windows, and related method
CA2710617C (en) * 2007-12-26 2015-11-24 Audiovox Corporation Home control protection system
JP2010251885A (ja) * 2009-04-13 2010-11-04 Panasonic Corp Ａｇｃ回路
TWI445936B (zh) * 2011-06-03 2014-07-21 Univ Nat Taiwan Science Tech 支持單點校正之溫度感測系統
JP2013183415A (ja) * 2012-03-05 2013-09-12 Elpida Memory Inc 半導体装置及びクロック信号の位相調整方法
US9484917B2 (en) * 2012-12-18 2016-11-01 Intel Corporation Digital clamp for state retention
US9485825B2 (en) * 2014-11-07 2016-11-01 Power Integrations, Inc. Enable circuit for lighting drivers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625032B (zh) * 2017-07-20 2018-05-21 光寶科技股份有限公司 低相位突波保護器

Also Published As

Publication number Publication date
US20170019045A1 (en) 2017-01-19
US9553537B1 (en) 2017-01-24
TWI560965B (en) 2016-12-01

Similar Documents

Publication Publication Date Title
CN105897010B (zh) 控制器集成电路、电源适配器以及自适应过电压保护方法
US9124184B2 (en) DC/DC converter
TWI574480B (zh) 過電流保護電路以及其伺服器
JP5228971B2 (ja) 電源回路
JP5747445B2 (ja) ゲート駆動装置
CN107276571B (zh) 用于高侧功率开关的系统和方法
US20130083442A1 (en) Semiconductor device
US20170077695A1 (en) Short-circuit protection circuit for voltage sampling resistor of primary side converter
JP5842229B2 (ja) Ａｃ入力電圧遮断検出回路及び方法
CN110752586B (zh) 开关电源及其驱动电流及驱动方法
US11011975B2 (en) Boost power factor correction conversion
CN109946504A (zh) 半导体元件的电流检测电路和电流检测方法
TW201539958A (zh) 過電流保護電路及具有其之脈寬調變器
JP2007159316A (ja) スイッチングレギュレータ及びスイッチングレギュレータの制御回路
TW201705638A (zh) 消除突波電路與消除突波方法與短路保護裝置
JP2018157648A (ja) Ａｃ／ｄｃコンバータの制御回路
JP2017005903A (ja) インバータ制御回路
US10411461B2 (en) Protection circuit for brushless DC motor, and control device
CN106374421B (zh) 消除突波电路、消除突波方法与短路保护装置
TWI547074B (zh) 電源轉換器、電壓調整單元及電壓調整方法
TW201417432A (zh) 直流－直流轉換器之保護裝置
CN111937287A (zh) 集成电路、电源电路
JP2020136875A (ja) 半導体モジュールおよび駆動回路
JP6369890B2 (ja) 電源用スイッチング回路、システム、及びプログラム
US11183999B2 (en) Control circuit and semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees