TW201705569A - 用於相變記憶體之多階段設定程序 - Google Patents
用於相變記憶體之多階段設定程序 Download PDFInfo
- Publication number
- TW201705569A TW201705569A TW105105917A TW105105917A TW201705569A TW 201705569 A TW201705569 A TW 201705569A TW 105105917 A TW105105917 A TW 105105917A TW 105105917 A TW105105917 A TW 105105917A TW 201705569 A TW201705569 A TW 201705569A
- Authority
- TW
- Taiwan
- Prior art keywords
- temperature
- nucleation
- memory
- phase change
- heating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 230000008859 change Effects 0.000 title claims abstract description 48
- 230000015654 memory Effects 0.000 title claims description 114
- 239000012782 phase change material Substances 0.000 claims abstract description 219
- 238000010899 nucleation Methods 0.000 claims abstract description 99
- 230000006911 nucleation Effects 0.000 claims abstract description 96
- 239000013078 crystal Substances 0.000 claims abstract description 53
- 230000012010 growth Effects 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims description 39
- 238000003860 storage Methods 0.000 claims description 19
- 150000004770 chalcogenides Chemical class 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 8
- 238000013459 approach Methods 0.000 abstract description 2
- 238000012545 processing Methods 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 14
- 238000004891 communication Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 230000003698 anagen phase Effects 0.000 description 11
- 238000002425 crystallisation Methods 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- 238000005280 amorphization Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000002135 phase contrast microscopy Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 101001095089 Homo sapiens PML-RARA-regulated adapter molecule 1 Proteins 0.000 description 1
- 102100037019 PML-RARA-regulated adapter molecule 1 Human genes 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000005387 chalcogenide glass Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010291 electrical method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 210000001525 retina Anatomy 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0061—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0078—Write using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
相變材料可以一多階段設定程序來設定。設定控制邏輯可於一第一時間週期將一相變半導體材料(PM)加熱至一第一溫度。該第一溫度組配來促進該PM之一結晶狀態的成核。該控制邏輯可於一第二時間週期將該溫度增加至一第二溫度。該第二溫度組配來促進該PM中之晶體成長。該晶體之成核與成長將該PM設定為該結晶狀態。該溫度之多階段斜波向上可改善有關傳統方法之設定程序的效能。
Description
本發明之實施例一般係有關相變材料,而更特別是有關設定一相變材料狀態之一多階段設定程序。
本專利文件之揭示內容的一部分可包含接受版權保護之材料。該專利文件或該專利揭示內容出現在專利與商標局之專利檔案或記錄中時,該版權擁有者並不反對任何人將其重製,但無論如何其可以其他方式來保留所有版權。該版權通知可應用在下述所有資料、與其附圖上、以及應用在下述任何軟體上:版權所有©2015,英代爾公司,保留所有權利。
記憶體資源於電子裝置與其它計算環境中具有許多應用。由於傳統記憶體資源基於資料儲存與存取使用電子電荷,故持續推動至更小與更有效節能的裝置已造成定標議題。相變材料(PM)係基於某些複合物之特性來根據施加至該材料的熱能而呈現兩個或多個狀態的其中之一。PM已由硫屬材料所組成,其取決於熱能施加至該材料的特
性來展現至少兩種狀態:一結構結晶狀態與一非排序非結晶狀態。由於資料儲存與存取係基於該材料狀態之結構而非電子電荷,故PM可提供用於非依電性記憶體之潛在優點、並可潛在定標更小尺寸。
然而,基於PM之記憶體存取效能於歷史上已顯著劣於已建立的記憶體技術之效能。近來,讀取潛伏已改善可與其他記憶體技術媲美,但寫入潛伏依然形成顯著的延遲。相變材料(PCM)中之寫入潛伏主要受限於該設定脈衝來結晶化、或者從其重置或非晶狀態來設定該PM。傳統的設定演算係使用一固定的斜波速率,一斜波向下的方法(首先將該材料加熱至該非晶狀態、且控制該冷卻以嘗試改變至該結晶狀態)、或一斜波向上的方法(控制溫度增加以嘗試促進結晶)。該等方法或設定程序嘗試確保所有記憶體單元歷經一最佳設定溫度來將該設定潛伏/持續時間最小化。
斜波向上與斜波向下之方法兩者可在具有未受限PM之單元中適當執行,但在具有完全非晶化PM之單元中是無效率的。一未受限PM參照為該重置狀態中不完全非晶化之一PM,而因此持續包括晶核或結晶區域。於是,該設定程序僅由晶體成長來支配以便基於該已存在晶核將該非晶化區域轉移至該結晶狀態。然而,為了將PM式記憶體定標為較小尺寸、成本、與功率耗損,該單元大小必須減少。可理解該單元變為完全非晶化之程度可與PM厚度及/或該單元之區域關聯,將PM式記憶體定標至較小幾何圖會形成傳統設定程序無法有效設定之記憶體單元。因此,傳
統設定程序需要受限單元來成長晶體,而定標至較小幾何圖可降低該晶核數量或結晶區域之大小,其會增加設定時間。無足夠晶核或一足夠結晶區域來促進晶體成長時,該PM無法適當轉移至該結晶狀態。於是,傳統設定程序會形成相當長的設定程序,負面衝擊寫入潛伏、及/或形成無法有效設定之單元,造成較高的位元錯誤比例(BER)。
依據本發明之一實施例,係特地提出一種於一相變半導體材料中之方法,其包含:於一第一時間週期將一相變半導體材料(PM)加熱至一第一溫度以促進該PM之一結晶狀態的成核;以及於一第二時間週期將該PM從該第一溫度增加至一第二溫度,該第二溫度用以促進該PM內之晶體成長以將該PM設定為該結晶狀態。
100、200、300、800‧‧‧系統
110、226、322、332‧‧‧相變材料
112‧‧‧區域
114‧‧‧厚度
120‧‧‧基底
130‧‧‧熱源
140‧‧‧設定控制邏輯
210、310、820、910‧‧‧處理器
220‧‧‧相變隨機存取記憶體
222‧‧‧控制器
224‧‧‧介面邏輯
230、834、964‧‧‧記憶體控制器
232‧‧‧排程器
234‧‧‧讀取/寫入邏輯
240、350‧‧‧電源
320‧‧‧記憶體
330‧‧‧控制邏輯
340‧‧‧雷射
410、420、430、500、600‧‧‧圖形
412、432‧‧‧溫度
414‧‧‧機率密度
422、424、442、444‧‧‧曲線
434‧‧‧對數(P)
510、610、612、614‧‧‧成核階段
520、620‧‧‧成長階段
630‧‧‧起始階段
640‧‧‧完成階段
700‧‧‧程序
702、704、706、708、710、712、
714、716‧‧‧方塊
810‧‧‧匯流排
830、960‧‧‧記憶體子系統
832、962‧‧‧記憶體裝置
836‧‧‧作業系統
838‧‧‧指令
840‧‧‧輸入/輸出(I/O)介面
850‧‧‧網路介面
860‧‧‧內部大量儲存裝置
862‧‧‧編碼或指令與資料
870‧‧‧周邊介面
880、966‧‧‧鎖步相變材料設定邏輯
900‧‧‧裝置
920‧‧‧聲響子系統
930‧‧‧顯示器子系統
932‧‧‧顯示器介面
940‧‧‧I/O控制器
950‧‧‧電力管理
970‧‧‧連接
972‧‧‧蜂巢式連接
974‧‧‧無線連接
980‧‧‧周邊連接
982‧‧‧至
984‧‧‧從
下列說明包括具有藉由本發明之實施例的實施態樣之範例給定的圖例之圖形討論。該等圖式應藉由範例、而非藉由限制來加以理解。如本文所使用,參照為一或多個“實施例”可理解為說明包括在本發明之至少一實施態樣中的一特定特徵、結構、及/或特性。因此,本文出現諸如“於一實施例中”或“於一替代實施例中”之片語可說明本發明之各種不同實施例與實施態樣,並且不需皆參照為相同實施例。然而,其亦不需彼此互斥。
圖1為一施加一多階段相變設定程序之一系統的一方塊圖之實施例。
圖2為一施加一多階段相變設定程序、具有一電流式熱源之一系統的一方塊圖之實施例。
圖3為一施加一多階段相變設定程序、具有一光線式熱源之一系統的一方塊圖之實施例。
圖4為一相變材料成核與成長對照溫度之一實施例的圖形表示法。
圖5為一多階段相變設定程序之一實施例的一圖形表示法。
圖6為一具有兩個成核階段之一多階段相變設定程序的一實施例之圖形表示法。
圖7為一用以執行一多階段相變設定程序之一過程的一實施例之流程圖。
圖8為一多階段相變設定程序可得以執行之一計算系統的一實施例之方塊圖。
圖9為一多階段相變設定程序可得以執行之一行動裝置的一實施例之方塊圖。
某些細節與實施態樣之說明如下所述,包括可描繪下文所述之某些或所有實施例的圖形說明,以及說明本文呈現之本發明觀點的其他潛在實施例或實施態樣。
如本文所述,一相變材料(PM)可以一多階段設定程序來設定。設定控制邏輯可於一第一時間週期將該PM加熱至一第一溫度。該第一溫度組配來促進該PM之一結晶狀
態的成核。該控制邏輯可於一第二時間週期將該溫度增加至一第二溫度。該第二溫度組配來促進該PM中之晶體成長。該晶體之成核與成長可將該PM設定為該結晶狀態。該溫度之多階段斜波向上可在該設定程序中將成核與成長階段分開。該類多階段程序可改善有關傳統方法之設定程序的效能。
因此,該結晶設定程序包括至少兩個不同階段:用以產生晶核之一成核階段;以及用以從該等晶核促進晶體成長之一晶體成長階段。典型情況下,為一隨機程序且以一相當低速率出現之成核於有關晶體成長之較低溫度時具有一峰值,其典型為於一較高溫度具有峰值之較高速率的數量級。如本文使用,一多階段設定程序參照為(例如,透過該電流及/或光線之受控施加)來施加不同的分開溫度、以及改變該溫度前,於一時間週期保持固定之一程序。因此,於一實施例中,每次該溫度保持固定一時間週期可視為該設定程序之不同階段。多階段溫度施加或加熱至一PM可提供一隔離條件以允許該等不同材料狀態的改變出現(成核及/或晶體成長)。藉由將該溫度保持固定,該狀態改變之效率可改善,其增加該系統之整體效率。因此本文所述之該設定程序的多重階段可在一固定的斜波向上或斜波向下設定程序上提供顯著改善。
於一實施例中,該系統可透過藉由將變化的電流量施加至該PM以加熱該材料之焦耳加熱來施加該溫差。應了解用於焦耳加熱之特定電流值可由材料來改變。如本文
所述,一設定程序包括於一較低溫度之一成核階段來產生晶核,接著一較高溫度階段來完成該晶體成長。就經由施加一電流之焦耳加熱而言,該設定程序可經由一較低振幅電流脈衝來執行以透過晶核產生來起始該結晶程序,接著一較高振幅電流脈衝來完成該結晶程序並加速該晶體成長。
一多階段設定程序具有不同的階段,其中一溫度及/或一電流於一時間週期可保持實質固定,接著另一溫度及/或電流於另一時間週期可保持實質固定。該類多階段方法係從一連續斜波向上或向下對照該電流及/或該溫度上之一固定斜波速率。由於連續斜波,所以沒有溫度及/或電流保持固定一時間週期的階段。相對連續的斜波設定程序,具有一成核/播種階段接著一成長階段之多階段設定程序已評估可提供比寫入潛伏之一2x增益或BER(位元錯誤率)之一2x增益更好。藉由將該設定程序分為不同階段,該設定程序可使特定階段能夠以取決於下列PM因素(例如,不同PM之組合)之設定及時間來將成核與成長分別最佳化。傳統的斜波方法通常無彈性,且假設一PM行為。該傳統設定演算之修改會形成較長設定時間、且相當受限在可修改什麼(例如,某些情況中該斜波之斜率可修改)。應了解本文使用之“最佳化”並非為一絕對術語,而是參照為給定一組條件中之一最大效率、或規定容許度中之一最佳效能、或是基於一疊代方法之一理論上最佳計算的近似。最佳化以一絕對觀點並不表示無法進行改善。
參照記憶體裝置可施加至不同的記憶體類型。記憶體裝置一般參照為依電性記憶體技術。依電性記憶體為若該裝置電力中斷時,其狀態(與之後儲存其中之資料)未確定之記憶體。非依電性記憶體參照為即使該裝置電力中斷時,其狀態為確定之記憶體。動態依電性記憶體需要刷新儲存於該裝置中之資料來維持狀態。動態依電性記憶體之一範例包括DRAM(動態隨機存取記憶體)、或諸如同步DRAM(SDRAM)之某些變化。如本文所述之一記憶體子系統可與若干記憶體技術相容,諸如DDR3(雙倍資料速率第3版,2007年六月27日JEDEC(聯合電子設備工程會議)起始發行,目前發行第21次)、DDR4(DDR第4版,JEDEC於2012年九月發布之起始規格說明書)、LPDDR3(低功率DDR第3版,JESD209-3B,JEDEC於2013年發布)、LPDDR4(低功率雙倍資料速率(LPDDR)第4版,JESD209-4,JEDEC於2014年八月起始發布)、WIO2(廣域I/O 2(廣域IO2),JESD229-2,JEDEC於2014年八月起始發布)、HBM(高頻寬記憶體DRAM,JESD235,JEDEC於2013年十月起始發布)、DDR5(DDR第5版,目前由JEDEC討論中)、LPDDR5(目前由JEDEC討論中)、WIO3(廣域I/O 3,目前由JEDEC討論中)、HBM2(HBM第2版,目前由JEDEC討論中)、及/或其他、以及基於該類規格說明書之衍生或延伸的技術。
於一實施例中,除了依電性記憶體外、或替代依電性記憶體,參照記憶體裝置可參照為即使該裝置電力中斷時其狀態為確定之一非依電性記憶體裝置。於一實施例
中,該非依電性記憶體裝置為一方塊可定址記憶體裝置,諸如NAND或NOR技術。因此,一記憶體裝置亦可包括一下一代非依電性裝置,諸如一三維交叉點記憶體裝置、或其他類型的可定址非依電性記憶體裝置。於一實施例中,該記憶體裝置可為或包括多臨界準位NAND快取記憶體、NOR快取記憶體、單一或多重準位相變記憶體(PCM)或相變隨機存取記憶體(PRAM)、一電阻式記憶體、奈米線記憶體、鐵電電晶體隨機存取記憶體(FeTRAM)、合併憶阻器技術之磁性電阻式隨機存取記憶體(MRAM)記憶體、或自旋轉移轉矩(STT)-MRAM、或者任何上述、或其他記憶體之一組合。於一實施例中,不同記憶體技術可施加至上述不同記憶體標準。
圖1為一施加一多階段相變設定程序之一系統的一方塊圖之實施例。系統100包括放置PM 110之基底120。於一實施例中,基底120為一半導體PM材料受處理來作為一記憶體單元之一半導體基底。於一實施例中,基底120為一硫屬玻璃或其他PM可放置來作為一儲存媒體之一塑膠或其他材料。PM 110具有允許該單元大小針對較密集位元陣列或記憶體單元陣列按比例縮小之一厚度114。
由於厚度114,PM 110為一重置狀態之一完全非晶化材料。參照為一“完全”非晶化材料不需表示於基底120上沉積或以其他方式處理之PM材料的每一位元於該重置狀態為非結晶。而是,完全非晶化可參照為該PM之所有作用中區域為非晶化,如區域112所繪示。區域112可或可
不完全包括PM 110之所有相變材料(如陰影區域所繪示而非至角落)。而是,區域112可完全非晶化,而其不包括足夠晶核來於無首次對該晶體成長播種情況下促進晶體成長。系統100與本文其他圖形並不需按比例描繪。
促進成長所需之晶核量針對不同PM會有差異。一般而言,晶體成長出現遠比成核還快,並在一顯著較高溫度時。PM 110之結晶或設定狀態為高度排序、且具有一低電阻與高反射率。PM 110之非晶或設定狀態為失序、且相較於該結晶狀態具有一更高電阻與較低反射率。PM 110之狀態可因此經由決定該材料之電阻或經由光線之反射率來讀取。於是,PM 110可為,例如,一PRAM或PCM或光學旋轉磁碟、或其他記憶體。
熱源130表示PM 110之一熱來源。於一實施例中,PM 110整合於一I/C(積體電路)上時,諸如針對一PCM應用,熱源130可包括相鄰一記憶體單元或其他I/C構件、且電流施加至該電路時可建立熱能之一端子或電阻式元件。於一實施例中,熱源130可替代地為光學上建立熱能之一光源(例如,一雷射)。某些方面中,某些電路應用中,該電阻式元件可為一光學電路,可理解為更多電流傳導時其可產生更多光線與更多熱能。因此,於一實施例中,熱源130可整合相鄰PM 110且在PM 110本地。於一實施例中,熱源130可從PM 110移除,且包括一雷射或其他電磁波來源來以可變強度在PM 110上發送。
設定控制邏輯140表示控制熱源130之操作的一
電路。於一實施例中,邏輯140可整合在與PM 110共同的一I/C上。於一實施例中,邏輯140可整合在與PM 110共同的一基底120上。邏輯140可施加控制來使熱源130在不同階段加熱PM 110。邏輯140可經由熱源130來控制PM 110之加熱以便首次促進成核,且之後促進從該產生的晶核晶體成長。於一實施例中,邏輯140可將該成核及/或該成長階段分為一或多個子階段。
圖2為一施加一多階段相變設定程序、具有一電流式熱源之一系統的一方塊圖之實施例。於一實施例中,系統200為圖1之系統100的一範例。系統200表示一記憶體子系統之構件,其具有相變隨機存取記憶體(PRAM)220來用以響應處理器210之操作而儲存與提供資料。系統200可從一主機或一處理器210,其為基於儲存在PRAM 220之資料來執行操作或者產生資料來儲存於PRAM 220的處理邏輯,來接收記憶體存取請求。處理器210可為或包括主機處理器、中央處理單元(CPU)、微控制器或微處理器、圖形處理器、周邊處理器、特殊應用處理器、或者為單一核心或多核心處理器之其他處理器。
系統200包括記憶體控制器230,其表示與PRAM 220介接並管理存取儲存於該記憶體中之資料的邏輯。於一實施例中,記憶體控制器230整合於該處理器210之硬體中。於一實施例中,記憶體控制器230為單獨硬體、與處理器210分開。記憶體控制器230可為包括該處理器之一基底上的一分開電路。記憶體控制器230可為與一處理器晶粒整合於一
共同基底上之一分開的晶粒或晶片(例如,作為一晶載系統(SoC))。於一實施例中,至少某些PRAM 220可包括在具有記憶體控制器230及/或處理器210之一SoC上。
於一實施例中,記憶體控制器230可包括讀取/寫入邏輯234,其包括硬體來與PRAM 220介接。邏輯234可使記憶體控制器234能夠產生讀取與寫入命令來服務由處理器210執行指令來產生之資料存取的請求。於一實施例中,記憶體控制器230可包括排程器232來基於PRAM 220之讀取與寫入存取的已知計時參數,來將存取命令傳送至PRAM 220排程。已知計時參數可為預先規劃或以其他方式預先組配至系統200之參數。該類參數可儲存於PRAM 220並由記憶體控制器230存取。於一實施例中,至少某些參數由同步程序來決定。該等計時參數可包括與PRAM 220之寫入潛伏相關聯的計時。根據本文所述之任何實施例,PRAM 220之寫入潛伏由PRAM 220的能力來決定,來將其記憶體陣列之位元狀態從非晶狀態改變至結晶狀態。
PRAM 220中之記憶體資源或記憶體陣列或快取列以PM 226來表示,其包括用來作為記憶體單元之相變材料,而記憶體單元於該重置狀態為完全非晶化。PRAM 220包括介面邏輯224來控制存取PM 226。介面224可包括解碼邏輯,其包括用來將資料之特定列或行或位元定址之邏輯。於一實施例中,介面224包括邏輯來控制提供至PM 226之特定記憶體單元的電流量。因此,寫入PM 226之控制可透過介面224之驅動器及/或其他存取邏輯來發生。控制器222表
示PRAM 220上之一晶載控制器來控制其內部操作以執行從記憶體控制器230接收之命令。例如,控制器222可針對PRAM 220來控制任何的計時、定址、I/O(輸入/輸出)容限、排程、與錯誤修正。
於一實施例中,控制器222組配來根據本文所述具有分開的成核與成長相位之任何實施例來寫入PM 226。因此,控制器222可控制介面224之操作來提供經過待寫入之單元的電流,因此於階段中加熱該等單元以寫入該等單元。系統200包括電源240,其可為將電力提供至PRAM 220之一電壓源或整流器。根據本文所述之任何實施例,控制器222與介面224使用從電源240取得之電力來加熱PM 226中之單元以寫入資料,包括將選擇單元放入一結晶狀態中。於一實施例中,控制器222與介面224可視為於控制器222控制之一第一時間週期中將PM 226加熱至一第一溫度的一控制電路。該第一溫度與該第一時間週期可促進PM 226之一結晶狀態的成核。控制器222之後可使介面224來傳導更多電流、並於一第二時間週期將PM 226之溫度從該第一溫度增加至一第二溫度。該第二溫度與該第二時間週期可促進PM 226中之晶體成長以便將該PM設定至該結晶狀態。於一實施例中,除了將該電流通過其他介面硬體外,控制器222與介面224可將其通過PM 226來將其加熱。
圖3為一施加一多階段相變設定程序、具有一光線式熱源之一系統的一方塊圖之實施例。於一實施例中,系統300為圖1之系統100的一範例。系統300表示一記憶體
子系統之構件,其具有包含相變材料PM 322之記憶體320來用以響應處理器310之操作而儲存與提供資料。系統300可從一主機或一處理器310,其可為諸如有關系統200之處理器210說明之任何處理器。於一實施例中,處理器310可基於儲存在記憶體320中之資料來執行操作或產生資料來儲存於記憶體320中。
於一實施例中,系統300包括控制邏輯330來控制寫入記憶體320。於一實施例中,控制邏輯330可為一記憶體控制器或其一部分。於一實施例中,控制邏輯330整合於該處理器310之硬體中、或整合在與處理器310相同的一基底上、或作為具有處理器310之一SoC的一部分。於一實施例中,例如,記憶體320光學上寫入時,控制邏輯330可經由雷射340來控制存取記憶體320。
於一實施例中,系統300包括雷射340來光學上加熱PM 322之單元或位元或一部分。雷射340使用來自電源350之電力來控制產生的光之強度(每單位區域能量)。基於控制雷射340之強度,控制邏輯330可以分開的成核與成長階段來寫入根據本文所述之任何實施例的PM 332。因此,根據本文所述之任何實施例,控制邏輯330可控制雷射340之操作來照射PM 322之選擇部分以便將資料寫入記憶體320,包括將選擇部分放入一結晶狀態。於一實施例中,控制邏輯330與雷射340可視為於控制邏輯330控制之一第一時間週期中將PM 322加熱至一第一溫度的一控制電路。該第一溫度與該第一時間週期可促進PM 332之一結晶狀態的
成核。控制邏輯330之後可使雷射340來增加該光線強度以便於一第二時間週期將PM 332之溫度從該第一溫度增加至一第二溫度。該第二溫度與該第二時間週期可促進PM 322中之晶體成長以便將該PM設定至該結晶狀態。
圖4為一相變材料成核與成長對照溫度之一實施例的圖形表示法。圖形410與430提供將PM材料之加熱分為多個階段以便將該PM轉移至一結晶狀態的基礎。圖形410繪示比對溫度412描繪之機率密度414。圖形410包括兩個曲線:曲線422繪示溫度改變時之成核的機率密度、以及曲線424繪示溫度改變時之晶體成長的機率密度。
如上所述,加熱PM來轉移至結晶狀態之傳統方法假設晶核已存在該PM中。於是,該演算著重於晶體成長,而該斜波嘗試施加將晶體成長最大化之溫度範圍。可觀察到最大成核效率可在針對圖形410測試之特定PM的400℃範圍之某處達到,其中該最大成長效率出現在接近該PM之500℃範圍的某處。亦可觀察到該400-500℃的範圍中有重疊,其允許成核與成長一起出現,但會以相當低效率來出現,其延長設定該結晶狀態所需之時間。應了解不同材料會具有不同溫度與溫度範圍。例如,另一測試PM可預期在250℃範圍的某處達到成核,而最大成長出現在高於300℃的某處。因此,該範例僅為一舉例解說、而非限制。根據本文所述之一多階段設定程序的任何實施例,亦可使用具有其他溫度範圍之其他材料。
圖形420繪示類似資訊,但是以一對數為標度。
因此,於一實施例中,圖形430繪示對數(P)434,其為機率密度414之對數對照溫度432。圖形442繪示該400℃範圍附近最有效出現之成核,而曲線444繪示該500℃範圍附近最有效出現之成長。於是,應了解執行一設定至該結晶狀態可以藉由將該成核與成長階段分開之改善效率而獲益。
圖5為一多階段相變設定程序之一實施例的一圖形表示法。圖形500表示由一控制電路執行之操作效益來將一PM設定至一結晶狀態。圖形500可為一根據本文所述之任何實施例的一設定程序之圖形。成核階段510包括於時間1斜波向上至溫度1。應了解該斜波時間可能需要與將該溫度保持在溫度1之時間分開考量。例如,適當成核可需要於時間1將該溫度保持在溫度1,且需要有一斜波時間來增加至溫度1。成長階段520包括於時間2提升至溫度2。此外,保持溫度2之時間可為時間2,而該斜波時間需分開考量。
於一實施例中,時間1與時間2為不同的時間長度。典型情況是,成核階段510會花費比成長階段520還多時間,因為一旦一關鍵數量的成核存在,則成長傾向快速出現。於一實施例中,成核階段510包括多個成核子階段來考量該PM結構中之變動。於一實施例中,圖形500之設定程序可包括非顯示(類似圖6所示)的其他階段。
圖6為一具有兩個成核階段之一多階段相變設定程序的一實施例之圖形表示法。圖形600可為根據圖5之圖形500的一設定程序之一範例。圖形600可為一根據本文所述之任何實施例的一設定程序之一目前輪廓的圖形。圖形
600繪示於一記憶體組態中,於一特定PM結構中測試之一程序。應了解雖然圖形600之基本曲線期望應用相同程序,但不同的記憶體架構及/或不同的PM於該等繪示數值中可具有變動。
圖形600之曲線可參見對照歷史設定演算,其提供將該晶體熔化且之後將其淬熄之一脈衝來允許該晶體成長、或其繼續斜波向上該電流與溫度以達到結晶。圖形600可理解為具有四個不同階段,起始階段630、成核階段610、成長階段620、以及完成階段640。於一實施例中,成核階段610分為成核階段612與614以考量單元間之最佳化播種電流或溫度上的變動。
於一實施例中,圖形600從位於A之一起始電流脈衝開始,其可初始熔化該PM。於一實施例中,於A之電流尖波最小化至將該PM非晶化所需之最小量電流,其允許該PM較快冷卻回到一較低溫度以開始該成核階段。於一實施例中,該脈衝受限至低於150微安約0.1奈秒,其中該電流將散逸而該PM於B冷卻。可預期從該起始脈衝至該成核開始的時間(亦即,該階段630之時間)將小於30奈秒。
成核階段612發生在C,其在該最低單元溫度開始該成核。應了解具有低成核電流之單元需要一較長成核時間。因此,成核階段612可具有500奈秒等級之一時間,其可變化高達約100或更多奈秒。於一實施例中,該期待之成核階段612的電流約20到30微安,且可在具有一差量5微安之10到50微安的範圍。成核階段614為位於E之一第二成
核階段,其位於提升至D的電流之後以增加該PM之溫度。於D之提升可期待花費少於30奈秒。於一實施例中,該期待之成核階段614的電流約30到40微安,且可在具有一差量5微安之10到70微安的範圍中。於一實施例中,該成核階段614之時間約300奈秒,其可變化高達約70奈秒。階段612開始成核,而階段614擷取其成核分佈中剩下的位元,且開始促進晶體成長。
於F,該控制邏輯提升該電流以便將該溫度增加至一較高溫度以促進位於G之晶體成長。位於F之提升可期待花費少於30奈秒。於一實施例中,成長階段620可期待位於約40到60微安的範圍中,且可保持約50奈秒的一時間,且可變化高達約10奈秒。於一實施例中,該設定程序於H將該電流斜波向下至於I之一終止或完成階段640。於一實施例中,該階段640之期待電流範圍約20到35微安,且可在具有一差量5微安之10到50微安的範圍中。於一實施例中,從該成長階段620之電流變遷至該完成階段640終點的整個時間高達約30奈秒或稍少。階段640可包括保持在一回測電流之一受控制斜波向下或步階向下。應了解針對一記憶體單元之某些區域,在成長階段620之過程上會受擾動,且熔化回到一非晶化狀態。階段640可提供較低溫度控制之一短周期以允許該單元退火並“癒合”從該結晶結構之一部分的隨機過熱出現之晶體中擾動。
圖7為一用以執行一多階段相變設定程序之一過程的一實施例之流程圖。程序700繪示根據本文所述之任何
實施例,用以執行一相變材料之一設定的操作之一實施例。該設定程序將該PM設定為一結晶或一非晶化狀態以表示一1或0、或者邏輯高與邏輯低。一控制器或控制邏輯可藉由設定該PM之狀態來寫入一資料位元。702中,該控制邏輯從一主機或主機處理器接收於一PM中之一特定儲存位置的一寫入請求。應了解該PM可為回應一光信號而設定之儲存器的一部分、或者經由電流或其他型式的本地溫度控制而設定之儲存器的一部分。
於一實施例中,704中,該控制邏輯提供一起始脈衝來將該PM熔化。該起始脈衝可熔化該PM並使其位於一非晶化狀態。於一實施例中,706中,該控制邏輯決定是否將該PM設定為一結晶狀態或將該PM重置為一非晶化狀態。708之否分支中,若該PM重置為非晶化狀態,則因為該PM已為非晶化故該程序可結束。
於一實施例中,708之是分支中,若該PM設定為一結晶狀態,則710中,該控制邏輯提供控制來於一第一成核時間週期將該PM加熱至一第一成核溫度。於一實施例中,該程序支援多個成核階段。儘管程序700中繪示兩個成核階段,但其可執行超過兩個成核階段、以及可僅執行一單一成核階段。於是,712之是分支中,若該控制邏輯執行一額外成核階段,則714中,該控制邏輯可執行操作來於一第二成核時間週期將該PM加熱至一第二成核溫度。
完成該成核階段後,716中,該控制邏輯可於一成長時間週期將該PM加熱至一成長溫度。於一實施例中,
該控制邏輯執行操作來允許該PM冷卻至一退火溫度以完成該設定程序。完成該結晶後,該程序可結束。
圖8為一多階段相變設定程序可得以執行之一計算系統的一實施例之方塊圖。系統800表示根據本文所述之任何實施例的一計算裝置,且可為一膝上型電腦、一桌上型電腦、一伺服器、一遊戲或娛樂控制系統、一掃描器、影印機、印表機、路由或交換裝置、或其它電子裝置。系統800包括處理器820,其提供系統800之指令的處理、操作管理、與執行。處理器820可包括任何類型的微處理器、中央處理單元(CPU)、處理核心、或提供系統800之處理的其它處理硬體。處理器820控制系統800之整體操作、並可為或包括,一或多個可規劃通用或專用微處理器、數位信號處理器(DSP)、可規劃控制器、特定應用積體電路(ASIC)、可規劃邏輯裝置(PLD)、等等、或該類裝置之一組合。
記憶體子系統830表示系統800之主記憶體,並提供處理器820執行之編碼、或用來執行一常式之資料值暫時儲存器。記憶體子系統830可包括一或多個記憶體裝置,諸如唯讀記憶體(ROM)、快取記憶體、一或多個各種不同的隨機存取記憶體(RAM)、或其他記憶體裝置、或者該類裝置的一組合。除此之外,記憶體子系統830儲存與主宰作業系統(OS)836以提供用於執行系統800中之指令執行的一軟體平台。此外,其他指令838可從記憶體子系統830儲存與執行來提供系統800之邏輯與處理。OS 836與指令838可由處理器820執行。記憶體子系統830包括儲存資料、指令、
程式、或其他項目之記憶體裝置832。於一實施例中,記憶體子系統包括記憶體控制器834,其為用以產生與發出命令至記憶體裝置832之一記憶體控制器。應了解記憶體控制器834可為處理器820之一實體部分。
處理器820與記憶體子系統830耦合至匯流排/匯流排系統810。匯流排810為表示由適當橋接器、配接器、及/或控制器連接之任何一個或多個分開的實體匯流排、通信線路/介面、及/或點對點連接之一抽象表示法。因此,匯流排810可包括,例如,一系統匯流排、一周邊組件互連(PCI)匯流排、一超傳送協定或工業標準架構(ISA)匯流排、一小電腦系統介面(SCSI)匯流排、一通用串列匯流排(USB)、或一美國電機電子工程師協會(IEEE)標準1394匯流排(共同參照為“火線”)的其中之一或多個匯流排。匯流排810之匯流排亦可對應於網路介面850中之介面。
系統800亦包括一或多個輸入/輸出(I/O)介面840、網路介面850、一或多個內部大量儲存裝置860、以及耦合至匯流排810之周邊介面870。I/O介面840可包括一使用者所透過與系統800互動之一或多個介面構件(例如,視訊、聲響、及/或文數字介接)。網路介面850提供系統800功能來於一或多個網路上與遠端裝置(例如,伺服器、其它計算裝置)通信。網路介面850可包括一乙太網路配接器、無線互連構件、USB(通用串列匯流排)、或其他有線或無線的標準式或專屬介面。
儲存器860可為或包括以一非依電性方法,諸如
一或多個磁性、固態、或光學式碟片、或者一組合來儲存大量資料之任何習知媒體。儲存器860可將編碼或指令與資料862保持在一永久狀態(亦即,儘管系統800之電力中斷該數值仍可被保持)。雖然記憶體830為該執行或操作記憶體來將指令提供至處理器820,但儲存器860一般可視為一“記憶體”。其中儲存器860為非依電性,記憶體830可包括依電性記憶體(亦即,若系統800之電力中斷,則該資料之數值或狀態為不確定)。
周邊介面870可包括未於上文特別陳述之任何硬體介面。周邊裝置一般參照為相依連接至系統800之裝置。一相依連接為系統800提供操作執行、與一使用者互動之軟體及/或硬體平台的連接。
於一實施例中,記憶體子系統830包括鎖步PM設定邏輯880,其可根據本文所述之任何實施例來局部設定一PM式記憶體之結晶狀態。記憶體832之某些或所有可為PCM。於一實施例中,一或多個PCM記憶體可包括在系統800之一或多個其他構件子系統中。該等PCM可根據具有成核與晶體成長之分開階段的一程序來設定。因此,邏輯880可於一時間周期將該PCM加熱至用以成核之一第一溫度,之後於一時間周期將該PCM加熱至用以成長之一第二溫度。邏輯880顯示為記憶體子系統830之一部分。然而,於一實施例中,系統800為設定非系統800之硬體平台的一部分之一PCM儲存媒體的狀態之一計算裝置。因此,邏輯880可為一不同子系統,諸如I/O介面840或周邊介面870之一部分,
而邏輯880可選擇性加熱一外部媒體之一PM。
圖9為一多階段相變設定程序可得以執行之一行動裝置的一實施例之方塊圖。裝置900表示一行動計算裝置,諸如一計算平板、一行動電話或智慧型手機、一無線賦能e化讀取器、隨身計算裝置、或其他行動裝置。應了解一般僅顯示某些該等構件、而非該類裝置之所有構件皆顯示在裝置900中。
裝置900包括處理器910,其執行裝置900之主要處理操作。處理器910可包括一或多個實體裝置,諸如微處理器、應用處理器、微控制器、可規劃邏輯裝置、或其他處理裝置。處理器910執行之處理操作包括可執行應用程式及/或裝置功能之一操作平台或作業系統的執行。該等處理操作包括有關與人類使用者或與其他裝置互動之I/O(輸入/輸出)的操作、有關電力管理的操作、及/或有關將裝置900連接至其他裝置的操作。該等處理操作亦可包括有關聲響I/O及/或顯示I/O的操作。
於一實施例中,裝置900包括聲頻子系統920,其表示與將聲頻功能提供至該計算裝置相關聯之硬體(例如,聲頻硬體與聲頻電路)與軟體(例如,驅動程式、編解碼程式)構件。聲頻功能可包括揚聲器及/或耳機輸出、以及麥克風輸入。該類功能之裝置可整合於裝置900中、或連接至裝置900。於一實施例中,一使用者可藉由提供處理器910接收並處理之聲頻命令來與裝置900互動。
顯示器子系統930表示提供使用者一視覺及/或
觸覺的顯示來與該計算裝置互動之硬體(例如,顯示裝置)與軟體(例如,驅動程式)構件。顯示器子系統930可包括顯示器介面932,其可包括用來將一顯示器提供至一使用者之特定螢幕或硬體裝置。於一實施例中,顯示器介面932包括與處理器910分開來執行有關該顯示器之至少某些處理的邏輯。於一實施例中,顯示器子系統930包括提供輸出與輸入兩者至一使用者之一觸控螢幕裝置。於一實施例中,顯示器子系統930包括將一輸出提供至一使用者之一高解析度(HD)顯示器。高解析度可參照為具有約100 PPI(每吋的像素)或更多之一像素密度的一顯示器、且可包括諸如完全HD(例如,1080像素)、網膜顯示、4K(超高解析度或UHD)、等等的格式。
I/O控制器940表示有關與一使用者互動之硬體裝置與軟體構件。I/O控制器940可操作來管理聲頻子系統920及/或顯示器子系統930之一部分的硬體。此外,I/O控制器940繪示一使用者可透過它與該系統互動、且連接至裝置900之額外裝置的一連接點。例如,可附接於裝置900之裝置可包括麥克風裝置、揚聲器或身歷聲系統、視訊系統或其他顯示系統、鍵盤或小鍵盤裝置、或者與特殊應用程式使用之其他I/O裝置,諸如讀卡機或其他裝置。
如上所示,I/O控制器940可與聲頻子系統920及/或顯示器子系統930互動。例如,透過一麥克風或其他聲頻裝置之輸入可提供裝置900之一或多個應用程式或功能輸入或命令。此外,替代或除了顯示器輸出外,亦可提供聲
頻輸出。另一範例中,若顯示器子系統包括一觸控螢幕,則該顯示器裝置亦作為一輸入裝置,其可至少部分由I/O控制器940管理。裝置900上亦可有額外按鈕或開關來提供由I/O控制器940管理之I/O功能。
於一實施例中,I/O控制器940管理諸如加速器、攝影機、光感測器或其他的環境感測器、迴轉儀、全球定位系統(GPS)的裝置、或可包括於裝置900中之其他硬體。該輸入可為直接使用者互動的一部分、以及將環境上輸入提供至該系統來影響其操作(諸如過濾雜訊、針對亮度檢測來調整顯示器、針對攝影機應用閃光、或其他特徵)。於一實施例中,裝置900包括電力管理950,其管理電池電力使用率、電池的充電、以及有關省電操作之特徵。
記憶體子系統960包括用於將資訊儲存於裝置900中之記憶體裝置962。記憶體子系統960可包括非依電性(若該記憶體裝置之電力中斷則狀態不改變)及/或依電性(若該記憶體裝置之電力中斷則狀態不確定)記憶體裝置。記憶體960可儲存應用程式資料、使用者資料、音樂、相片、文件、或其他資料、以及有關系統900之應用程式與功能執行的系統資料(長期或暫時)。於一實施例中,記憶體子系統960包括記憶體控制器964(其亦可視為系統900之控制的一部分,且可潛在地視為處理器910之一部分)。記憶體控制器964包括一排程器來產生與發出命令至記憶體裝置962。
連接970包括硬體裝置(例如,無線及/或有線連接器與通訊硬體)與軟體構件(例如,驅動程式、協定堆疊)
來使裝置900能夠與外部裝置通訊。該外部裝置可為分開的裝置,諸如其他計算裝置、無線存取點或基地站、以及諸如耳機、印表機、或其他裝置之周邊裝置。
連接970可包括多個不同類型的連接。概括來說,裝置900以蜂巢式連接972與無線連接974來繪示。蜂巢式連接972一般參照為由無線載波提供之蜂巢式網路連接,諸如經由GSM(全球行動通信系統)或變化型態或衍生元件、CDMA(碼分多重存取)或變化型態或衍生元件、TDM(時分多工)或變化型態或衍生元件、LTE(長期演進技術-亦參照為“4G”)、或其他蜂巢式服務標準來提供。無線連接974參照為非蜂巢式的無線連接,且可包括個人區域網路(諸如藍芽)、區域網路(諸如WiFi)、及/或廣域網路(諸如WiMax)、或其他無線通訊。無線通訊參照為透過使用透過一非固態媒體之調變電磁輻射的資料轉移。有線通訊透過一固態通訊媒體來出現。
周邊連接980包括硬體介面與連接器、以及軟體構件(例如,驅動程式、協定堆疊)來完成周邊連接。應了解裝置900可為至其它計算裝置之一周邊裝置(“至”982)、以及具有與其連接之周邊裝置(“來自”984)。裝置900共同具有一“對接”連接器來連接至其他計算裝置,以便諸如管理(例如,下載及/或上載、改變、同步)裝置900的內容。此外,一對接連接器可允許裝置900連接至允許裝置900來控制內容輸出,例如,至影音或其他系統之某些周邊裝置。
除了一專屬對接連接器或其他專屬連接硬體外,
裝置900可經由共同或標準式連接器來完成周邊連接980。共同類型可包括一通用串列匯流排(USB)連接器(其可包括若干不同的硬體介面之任一個)、包括迷你顯示埠(MDP)之顯示埠、高畫質多媒體介面(HDMI)、火線、或其他類型。
於一實施例中,記憶體子系統960包括鎖步PM設定邏輯966,其可根據本文所述之任何實施例來局部設定一PM式記憶體之結晶狀態。記憶體962之某些或所有可為PCM。於一實施例中,一或多個PCM記憶體可包括在系統900之一或多個其他構件子系統中。該等PCM可根據具有成核與晶體成長之分開階段的一程序來設定。因此,邏輯966可於一時間周期將該PCM加熱至用以成核之一第一溫度,之後於一時間周期將該PCM加熱至用以成長之一第二溫度。邏輯966顯示為記憶體子系統930之一部分。然而,於一實施例中,系統900為設定非系統900之硬體平台的一部分之一PCM儲存媒體的狀態之一計算裝置。因此,邏輯966可為一不同子系統,諸如I/O介面940或周邊連接980之一部分,而邏輯966可選擇性加熱一外部媒體之一PM。
於一觀點中,一種於一相變半導體材料中之方法,其包括:於一第一時間週期將一相變半導體材料(PM)加熱至一第一溫度以促進該PM之一結晶狀態的成核;以及於一第二時間週期將該PM從該第一溫度增加至一第二溫度,該第二溫度用來促進該PM中之晶體成長以便將該PM設定為該結晶狀態。
於一實施例中,加熱該PM包含控制通過該PM之
一電流量。於一實施例中,加熱包含控制該PM上之雷射光的一強度。於一實施例中,於該第一時間週期來促進成核之第一溫度包含於一第一子時間週期之一第一成核溫度、以及於一第二子時間週期之一第二成核溫度。於一實施例中,該方法更包含:將該PM初始加熱至高於該第一溫度之一溫度以便在成核之前將該PM非晶化;以及允許該PM加熱至該第一溫度之前冷卻至低於該第一溫度之一溫度。於一實施例中,該方法更包含:於一第三時間週期從該第二溫度減少至一第三溫度,以將因在該第二溫度過度加熱造成之該PM的結晶結構中之擾動退火。於一實施例中,該PM為一相變記憶體(PCM)之一儲存單元。
於一觀點中,一種用以設定一硫屬材料之電路,其包括:一用以將一相變硫屬材料(PM)加熱之電源;以及一控制電路,其用以控制該電源來於一第一時間週期將該PM加熱至一第一溫度以促進該PM之一結晶狀態的成核、以及於一第二時間週期將該PM從該第一溫度增加至一第二溫度,該第二溫度用來促進該PM中之晶體成長以便將該PM設定為該結晶狀態。
於一實施例中,該控制電路包含耦合至該PM來控制通過該PM之一電流量的一電路。於一實施例中,該控制電路包含用以控制導引至該PM之雷射光的一強度之一光源。於一實施例中,於該第一時間週期來促進成核之第一溫度包含於一第一子時間週期之一第一成核溫度、以及於一第二子時間週期之一第二成核溫度。於一實施例中,
更包含該控制電路將該PM初始加熱至高於該第一溫度之一溫度以便在成核之前將該PM非晶化,以及允許該PM加熱至該第一溫度之前冷卻至低於該第一溫度之一溫度。於一實施例中,更包含該控制電路於一第三時間週期從該第二溫度減少至一第三溫度,以將因在該第二溫度過度加熱造成之該PM的結晶結構中之擾動退火。於一實施例中,該PM為一相變記憶體(PCM)之一儲存單元。
於一觀點中,一種用以執行一相變設定之系統,其包括:一包括一相變材料(PM)之相變動態隨機存取記憶體(PRAM);一用以提供電力將該PM加熱之電源;以及一用以寫入該PRAM之控制器,該控制器包括一控制電路來控制將熱能從該電源施加至該PM,該控制器用來於一第一時間週期將該PM加熱至一第一溫度以促進該PM之一結晶狀態的成核、以及於一第二時間週期將該PM從該第一溫度增加至一第二溫度,該第二溫度用來促進該PM中之晶體成長以便將該PM設定為該結晶狀態;以及一基於從該PRAM存取之資料耦合來產生一顯示的觸控螢幕顯示器。
於一實施例中,該控制器用來控制通過該PM之一電流量。於一實施例中,該控制器用來控制導引至該PM之雷射光的一強度。於一實施例中,於該第一時間週期來促進成核之第一溫度包含於一第一子時間週期之一第一成核溫度、以及於一第二子時間週期之一第二成核溫度。於一實施例中,更包含該控制器將該PM初始加熱至高於該第一溫度之一溫度以便在成核之前將該PM非晶化,以及允許
該PM加熱至該第一溫度之前冷卻至低於該第一溫度之一溫度。於一實施例中,更包含該控制器於一第三時間週期從該第二溫度減少至一第三溫度,以將因在該第二溫度過度加熱造成之該PM的結晶結構中之擾動退火。
於一觀點中,一種用以設定一相變半導體材料之裝置,其包括:用以於一第一時間週期將一相變半導體材料(PM)加熱至一第一溫度以促進該PM之一結晶狀態的成核之裝置;以及用以於一第二時間週期將該PM從該第一溫度增加至一第二溫度,該第二溫度用來促進該PM中之晶體成長以便將該PM設定為該結晶狀態之裝置。該裝置可包括用以執行根據上文提出之方法中的任何實施例之操作的裝置。
於一觀點中,一種製造物品包含儲存有內容之一電腦可讀儲存媒體,該等內容受執行時會使一機器來執行用以設定一相變半導體材料之操作,其包括:於一第一時間週期將一相變半導體材料(PM)加熱至一第一溫度以促進該PM之一結晶狀態的成核;以及於一第二時間週期將該PM從該第一溫度增加至一第二溫度,該第二溫度用來促進該PM中之晶體成長以便將該PM設定為該結晶狀態。該製造物品可包括用以執行根據上文提出之方法中的任何實施例之操作的內容。
本文繪示之流程圖提供各種不同處理動作之序列的範例。該等流程圖可指出由一軟體或韌體常式執行之操作、以及實體操作。於一實施例中,一流程圖可繪示一
有限狀態機器(FSM)之狀態,其可以硬體及/或軟體來予以執行。雖然該等動作以一特定序列或順序來顯示,但除非於其他地方特別指明,否則該等動作的順序可加以修改。因此,該等繪示實施例應僅理解為一範例,而該程序可以一不同順序來執行,且某些動作可同時執行。此外,各種不同實施例中,一或多個動作可加以省略;於是,每一實施例中並不需要所有動作。亦可有其他處理流程。
就各種不同操作或功能於本文說明之範圍而言,其可作為軟體碼、指令、組態、及/或資料來予以說明或定義。該內容可為直接執行(“物品”或“可執行”型式)之來源碼、或差異碼(“差量”或“修補”碼)。本文所述之實施例的軟體內容可經由儲存有內容之一製造物品、或經由操作一通信介面之一方法來經由該通信介面傳送資料來提供。一機器可讀儲存媒體可使一機器來執行說明之功能或操作,且包括以一機器(例如,計算裝置、電子系統、等等)可存取的型式來儲存資訊之任何機構,諸如可記錄/不可記錄的媒體(例如,唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快取記憶體裝置、等等)。一通信介面包括介接至一硬線、無線、光學、等等媒體之任一個來傳達至另一裝置之任何機構,諸如、一記憶體匯流排介面、一處理器匯流排介面、一網際網路連接、一磁碟控制器、等等。該通信介面可藉由提供組態參數及/或傳送信號來準備該通信介面提供說明該軟體內容之一資料信號來予以組配。該通信介面可經由傳送至該通信介面之一或
多個命令或信號來存取。
本文所述之各種不同構件可為用以執行說明之操作或功能的裝置。本文所述之每一構件包括軟體、硬體、或其一組合。該等構件可作為軟體模組、硬體模組、專用硬體(例如,特殊應用硬體、特殊應用積體電路(ASIC)、數位信號處理器(DSP)、等等)、內嵌控制器、硬線電路、等等來予以執行。
除了本文所述的之外,本發明之該等揭示實施例與實施態樣在不違背其範疇的情況下可作各種不同修改。因此,本文之圖形與範例應以一舉例解說、而非一限制觀點來加以視之。本發明之範疇應僅參照下列請求項來量測。
500‧‧‧圖形
510‧‧‧成核階段
520‧‧‧成長階段
Claims (20)
- 一種於一相變半導體材料中之方法,其包含:於一第一時間週期將一相變半導體材料(PM)加熱至一第一溫度以促進該PM之一結晶狀態的成核;以及於一第二時間週期將該PM從該第一溫度增加至一第二溫度,該第二溫度用以促進該PM內之晶體成長以將該PM設定為該結晶狀態。
- 如請求項1之方法,其中加熱該PM包含控制通過該PM之一電流量。
- 如請求項1之方法,其中加熱包含控制該PM上之雷射光的強度。
- 如請求項1之方法,其中於該第一時間週期來促進成核之該第一溫度包含於一第一子時間週期之一第一成核溫度,以及於一第二子時間週期之一第二成核溫度。
- 如請求項1之方法,更包含:將該PM初始加熱至高於該第一溫度之一溫度以在成核之前非晶化該PM;以及允許該PM在加熱至該第一溫度之前冷卻至低於該第一溫度之一溫度。
- 如請求項1之方法,更包含:於一第三時間週期從該第二溫度減少至一第三溫度,以將因在該第二溫度過度加熱所造成之該PM的結晶結構中之擾動退火。
- 如請求項1之方法,其中該PM為一相變記憶體(PCM)之一儲存單元。
- 一種用以設定一硫屬材料之電路,其包含:一電源,其用以加熱一相變硫屬材料(PM);以及一控制電路,其用以控制該電源以於一第一時間週期將該PM加熱至一第一溫度以促進該PM之一結晶狀態的成核,及於一第二時間週期將該PM從該第一溫度增加至一第二溫度,該第二溫度用以促進該PM內之晶體成長以將該PM設定為該結晶狀態。
- 如請求項8之電路,其中該控制電路包含被耦合至該PM的一電路來控制通過該PM之一電流量。
- 如請求項8之電路,其中該控制電路包含用以控制被導引至該PM之雷射光的強度之一光源。
- 如請求項8之電路,其中於該第一時間週期來促進成核之該第一溫度包含於一第一子時間週期之一第一成核溫度,以及於一第二子時間週期之一第二成核溫度。
- 如請求項8之電路,更包含該控制電路用以將該PM初始加熱至高於該第一溫度之一溫度以在成核之前非晶化該PM,以及允許該PM在加熱至該第一溫度之前冷卻至低於該第一溫度之一溫度。
- 如請求項8之電路,更包含該控制電路於一第三時間週期將該第二溫度減少至一第三溫度,以將因在該第二溫度過度加熱所造成之該PM的結晶結構中之擾動退火。
- 如請求項8之電路,其中該PM為一相變記憶體(PCM)之 一儲存單元。
- 一種用以執行一相變設定之系統,其包含:包括一相變材料(PM)之一相變動態隨機存取記憶體(PRAM);用以提供電力以加熱該PM之一電源;以及用以寫入該PRAM之一控制器,該控制器包括一控制電路來控制從該電源施加熱至該PM,該控制器用來於一第一時間週期將該PM加熱至一第一溫度以促進該PM之一結晶狀態的成核,及於一第二時間週期將該PM從該第一溫度增加至一第二溫度,該第二溫度用以促進該PM內之晶體成長以將該PM設定為該結晶狀態;以及被耦合以基於從該PRAM被存取之資料來產生一顯示的一觸控螢幕顯示器。
- 如請求項15之系統,其中該控制器要控制通過該PM之一電流量。
- 如請求項15之系統,其中該控制器要控制被導引至該PM之雷射光的強度。
- 如請求項15之系統,其中於該第一時間週期來促進成核之該第一溫度包含於一第一子時間週期之一第一成核溫度,以及於一第二子時間週期之一第二成核溫度。
- 如請求項15之系統,更包含該控制器用以將該PM初始加熱至高於該第一溫度之一溫度以在成核之前非晶化該PM,以及允許該PM在加熱至該第一溫度之前冷卻至低於該第一溫度之一溫度。
- 如請求項15之系統,更包含該控制器於一第三時間週期將該第二溫度減少至一第三溫度,以將因在該第二溫度過度加熱所造成之該PM的結晶結構中之擾動退火。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/672,130 US9583187B2 (en) | 2015-03-28 | 2015-03-28 | Multistage set procedure for phase change memory |
US14/672,130 | 2015-03-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201705569A true TW201705569A (zh) | 2017-02-01 |
TWI632712B TWI632712B (zh) | 2018-08-11 |
Family
ID=56889713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105105917A TWI632712B (zh) | 2015-03-28 | 2016-02-26 | 用於相變記憶體之多階段設定程序 |
Country Status (6)
Country | Link |
---|---|
US (4) | US9583187B2 (zh) |
JP (2) | JP6760629B2 (zh) |
KR (3) | KR20160115705A (zh) |
DE (1) | DE102016103494A1 (zh) |
TW (1) | TWI632712B (zh) |
WO (1) | WO2016160277A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018002714A1 (de) | 2017-04-18 | 2018-10-18 | Gabriele Trinkel | Memristor Effekt System Netzwerk und Verfahren mit funktionalem Werkstoff |
KR20190047451A (ko) * | 2017-10-27 | 2019-05-08 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치를 구비한 반도체 메모리 시스템 및 그 구동 방법 |
US10354729B1 (en) * | 2017-12-28 | 2019-07-16 | Micron Technology, Inc. | Polarity-conditioned memory cell write operations |
KR102634840B1 (ko) * | 2018-08-24 | 2024-02-08 | 에스케이하이닉스 주식회사 | 전자 장치 |
KR102681484B1 (ko) | 2019-10-22 | 2024-07-08 | 삼성전자주식회사 | 메모리 장치 및 이의 동작 방법 |
US11100984B2 (en) | 2020-01-21 | 2021-08-24 | Intel Corporation | Non volatile cross point memory having word line pass transistor with multiple active states |
US11276462B2 (en) * | 2020-06-16 | 2022-03-15 | Intel Corporation | Techniques for a multi-step current profile for a phase change memory |
Family Cites Families (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4658121A (en) * | 1975-08-04 | 1987-04-14 | Raychem Corporation | Self regulating heating device employing positive temperature coefficient of resistance compositions |
JPH0492413A (ja) * | 1990-08-08 | 1992-03-25 | Canon Inc | 結晶薄膜の成長方法 |
SG64308A1 (en) * | 1993-07-26 | 1999-04-27 | Seiko Epson Corp | Thin-film semiconductor device method of fabricating thin-film semiconductor device and display system using the same |
US6734451B2 (en) * | 1993-11-02 | 2004-05-11 | Matsushita Electric Industrial Co., Ltd. | Aggregate of semiconductor micro-needles and method of manufacturing the same, and semiconductor apparatus and method of manufacturing the same |
US6169013B1 (en) * | 1997-03-07 | 2001-01-02 | Sharp Laboratories Of America, Inc. | Method of optimizing crystal grain size in polycrystalline silicon films |
JP3408401B2 (ja) * | 1997-05-30 | 2003-05-19 | シャープ株式会社 | 半導体記憶素子およびその製造方法 |
JP3542502B2 (ja) | 1998-06-24 | 2004-07-14 | 東芝機械株式会社 | 静圧多孔質軸受けの製造方法 |
US6554972B1 (en) * | 1998-06-26 | 2003-04-29 | Kabushiki Kaisha Toshiba | Information recording medium and its manufacturing method |
US8497131B2 (en) * | 1999-10-06 | 2013-07-30 | Becton, Dickinson And Company | Surface enhanced spectroscopy-active composite nanoparticles comprising Raman-active reporter molecules |
US6452891B1 (en) * | 2000-01-26 | 2002-09-17 | Energy Conversion Devices, Inc. | Method for initializing a data storage device |
JP2001313259A (ja) * | 2000-04-28 | 2001-11-09 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体基板の製造方法及び半導体素子 |
JP2003100084A (ja) | 2001-09-27 | 2003-04-04 | Toshiba Corp | 相変化型不揮発性記憶装置 |
WO2004025640A1 (ja) | 2002-09-13 | 2004-03-25 | Matsushita Electric Industrial Co., Ltd. | 情報記録媒体とその製造方法 |
US7186998B2 (en) * | 2003-03-10 | 2007-03-06 | Energy Conversion Devices, Inc. | Multi-terminal device having logic functional |
US6713371B1 (en) * | 2003-03-17 | 2004-03-30 | Matrix Semiconductor, Inc. | Large grain size polysilicon films formed by nuclei-induced solid phase crystallization |
DE102004039977B4 (de) | 2003-08-13 | 2008-09-11 | Samsung Electronics Co., Ltd., Suwon | Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle |
KR100505701B1 (ko) | 2003-08-13 | 2005-08-03 | 삼성전자주식회사 | 상 변화 메모리의 셋(set) 시간을 최소화하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로 |
US7195992B2 (en) * | 2003-10-07 | 2007-03-27 | Sandisk 3D Llc | Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors |
JP2005136214A (ja) * | 2003-10-30 | 2005-05-26 | Nec Corp | 薄膜デバイス基板の製造方法 |
JP4507560B2 (ja) * | 2003-10-30 | 2010-07-21 | 日本電気株式会社 | 薄膜デバイス基板の製造方法 |
US7023724B2 (en) * | 2004-01-10 | 2006-04-04 | Honeywell International Inc. | Pseudo tunnel junction |
CN1942957A (zh) * | 2004-04-15 | 2007-04-04 | 皇家飞利浦电子股份有限公司 | 带有掩模层的光学母盘基片和制造高密度浮雕结构的方法 |
JP3872071B2 (ja) * | 2004-05-19 | 2007-01-24 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
JP2006196687A (ja) * | 2005-01-13 | 2006-07-27 | Tdk Corp | 磁気メモリ |
US7099180B1 (en) | 2005-02-15 | 2006-08-29 | Intel Corporation | Phase change memory bits reset through a series of pulses of increasing amplitude |
US7696503B2 (en) * | 2005-06-17 | 2010-04-13 | Macronix International Co., Ltd. | Multi-level memory cell having phase change element and asymmetrical thermal boundary |
JP4875624B2 (ja) * | 2005-10-17 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
DE102005051973B3 (de) * | 2005-10-31 | 2007-06-28 | Infineon Technologies Ag | Herstellungsverfahren für vertikale Leitbahnstruktur, Speichervorrichtung sowie zugehöriges Herstellungsverfahren |
WO2007057972A1 (ja) * | 2005-11-21 | 2007-05-24 | Renesas Technology Corp. | 半導体装置 |
US7417891B2 (en) | 2005-12-08 | 2008-08-26 | Electronics And Telecommunications Research Institute | Phase change memory device having semiconductor laser unit |
US7457146B2 (en) | 2006-06-19 | 2008-11-25 | Qimonda North America Corp. | Memory cell programmed using a temperature controlled set pulse |
JP4995834B2 (ja) * | 2006-12-07 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US7778064B2 (en) | 2007-11-07 | 2010-08-17 | Ovonyx, Inc. | Accessing a phase change memory |
WO2009115995A1 (en) * | 2008-03-21 | 2009-09-24 | Nxp B.V. | An electronic component comprising a convertible structure |
US7965545B2 (en) | 2008-03-31 | 2011-06-21 | Intel Corporation | Reducing temporal changes in phase change memories |
US8363458B2 (en) * | 2008-06-06 | 2013-01-29 | Ovonyx, Inc. | Memory controller |
US8102700B2 (en) * | 2008-09-30 | 2012-01-24 | Micron Technology, Inc. | Unidirectional spin torque transfer magnetic memory cell structure |
US7961495B2 (en) * | 2008-10-15 | 2011-06-14 | Ovonyx, Inc. | Programmable resistance memory with feedback control |
US7978508B2 (en) | 2009-01-20 | 2011-07-12 | Ovonyx, Inc. | Reduction of drift in phase-change memory via thermally-managed programming |
US20100182827A1 (en) | 2009-01-22 | 2010-07-22 | Sergey Kostylev | High Margin Multilevel Phase-Change Memory via Pulse Width Programming |
US20100226168A1 (en) | 2009-03-04 | 2010-09-09 | Savransky Semyon D | Programming methods for phase-change memory |
US8685291B2 (en) * | 2009-10-13 | 2014-04-01 | Ovonyx, Inc. | Variable resistance materials with superior data retention characteristics |
US8233317B2 (en) * | 2009-11-16 | 2012-07-31 | International Business Machines Corporation | Phase change memory device suitable for high temperature operation |
EP2355105B1 (en) * | 2010-02-02 | 2013-01-09 | Nxp B.V. | Phase change memory programming method and phase change memory |
JP2012033750A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | 半導体装置及びその製造方法 |
US8441836B2 (en) * | 2010-09-17 | 2013-05-14 | Ovonyx, Inc. | Sector array addressing for ECC management |
CN103348411B (zh) * | 2011-02-16 | 2017-04-26 | 国际商业机器公司 | 提供高畴壁速率的铁磁器件 |
WO2012110469A1 (en) * | 2011-02-17 | 2012-08-23 | F. Hoffmann-La Roche Ag | A process for controlled crystallization of an active pharmaceutical ingredient from supercooled liquid state by hot melt extrusion |
SG184696A1 (en) | 2011-03-30 | 2012-10-30 | Agency Science Tech & Res | A method for programming a resistive memory cell, a method and a memory apparatus for programming one or more resistive memory cells in a memory array |
US9260342B2 (en) | 2011-04-20 | 2016-02-16 | Straumann Holding Ag | Process for preparing a glass-ceramic body |
JP5308497B2 (ja) * | 2011-10-05 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2013158210A2 (en) * | 2012-02-17 | 2013-10-24 | Yale University | Heterogeneous material integration through guided lateral growth |
WO2013139888A1 (de) * | 2012-03-21 | 2013-09-26 | Freiberger Compound Materials Gmbh | Verfahren zur herstellung von iii-n-templaten und deren weiterverarbeitung, und iii-n-template |
US9604279B2 (en) * | 2012-04-13 | 2017-03-28 | Apple Inc. | Material containing vessels for melting material |
US20140117302A1 (en) | 2012-11-01 | 2014-05-01 | Micron Technology, Inc. | Phase Change Memory Cells, Methods Of Forming Phase Change Memory Cells, And Methods Of Forming Heater Material For Phase Change Memory Cells |
DK2969093T3 (da) | 2013-03-15 | 2019-10-28 | Denovx Llc | Dirigeret kimdannelse og krystalvækst fra opløsning ved anvendelse af overfladeenergimodificerede amorfe materialer |
US10604712B2 (en) * | 2013-04-15 | 2020-03-31 | Trent University | Phase behaviors and properties of certain triacylglycerols and fatty acid methyl esters |
US9425237B2 (en) * | 2014-03-11 | 2016-08-23 | Crossbar, Inc. | Selector device for two-terminal memory |
US9275730B2 (en) | 2014-04-11 | 2016-03-01 | Micron Technology, Inc. | Apparatuses and methods of reading memory cells based on response to a test pulse |
US9343149B2 (en) | 2014-07-10 | 2016-05-17 | Micron Technology, Inc. | Enhancing nucleation in phase-change memory cells |
US10297300B2 (en) * | 2014-09-21 | 2019-05-21 | Samsung Electronics Co., Ltd. | Method and system for determining temperature using a magnetic junction |
US10043971B2 (en) * | 2014-11-18 | 2018-08-07 | Intel Corporation | Non-volatile register file including memory cells having conductive oxide memory element |
WO2016143568A1 (en) * | 2015-03-10 | 2016-09-15 | Kabushiki Kaisha Toshiba | Memory device and controlling method thereof |
US9672887B2 (en) * | 2015-09-09 | 2017-06-06 | Kabushiki Kaisha Toshiba | Semiconductor memory capable of reading data without accessing memory cell |
US10062845B1 (en) * | 2016-05-13 | 2018-08-28 | Crossbar, Inc. | Flatness of memory cell surfaces |
WO2017208880A1 (ja) * | 2016-06-01 | 2017-12-07 | Tdk株式会社 | スピン流アシスト型磁気抵抗効果装置 |
JP6822657B2 (ja) * | 2016-11-29 | 2021-01-27 | 国立大学法人東北大学 | 抵抗変化型記憶素子のデータ書き込み装置 |
KR102522620B1 (ko) * | 2016-11-29 | 2023-04-19 | 삼성전자주식회사 | 자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법 |
JP2018147532A (ja) * | 2017-03-03 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 半導体記憶装置及び情報処理装置 |
US10229723B1 (en) * | 2017-09-12 | 2019-03-12 | Sandisk Technologies Llc | Spin orbit torque magnetoresistive random access memory containing composite spin hall effect layer including beta phase tungsten |
US20190157549A1 (en) * | 2017-11-17 | 2019-05-23 | Everspin Technologies, Inc. | Magnetoresistive stack/structure and methods therefor |
JP2020047844A (ja) * | 2018-09-20 | 2020-03-26 | Tdk株式会社 | 半導体素子、磁気抵抗効果素子、磁気センサ及びスピントランジスタ |
-
2015
- 2015-03-28 US US14/672,130 patent/US9583187B2/en active Active
-
2016
- 2016-02-25 KR KR1020160022645A patent/KR20160115705A/ko not_active Application Discontinuation
- 2016-02-26 TW TW105105917A patent/TWI632712B/zh active
- 2016-02-26 DE DE102016103494.0A patent/DE102016103494A1/de active Pending
- 2016-03-07 WO PCT/US2016/021164 patent/WO2016160277A1/en active Application Filing
- 2016-03-07 JP JP2017540889A patent/JP6760629B2/ja active Active
-
2017
- 2017-02-24 US US15/442,594 patent/US9892785B2/en active Active
- 2017-09-28 KR KR1020170126546A patent/KR102325307B1/ko active IP Right Grant
-
2018
- 2018-02-12 US US15/894,822 patent/US10446229B2/en active Active
-
2019
- 2019-10-04 US US16/593,530 patent/US10783966B2/en active Active
-
2020
- 2020-07-14 JP JP2020120692A patent/JP7028406B2/ja active Active
-
2021
- 2021-11-05 KR KR1020210151532A patent/KR102367348B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20210135205A (ko) | 2021-11-12 |
JP2018509726A (ja) | 2018-04-05 |
KR102367348B1 (ko) | 2022-02-25 |
US20200035300A1 (en) | 2020-01-30 |
KR20160115705A (ko) | 2016-10-06 |
TWI632712B (zh) | 2018-08-11 |
US20160284404A1 (en) | 2016-09-29 |
US9583187B2 (en) | 2017-02-28 |
KR20170117942A (ko) | 2017-10-24 |
JP2020184403A (ja) | 2020-11-12 |
JP7028406B2 (ja) | 2022-03-02 |
US9892785B2 (en) | 2018-02-13 |
DE102016103494A1 (de) | 2016-09-29 |
US20170169886A1 (en) | 2017-06-15 |
KR102325307B1 (ko) | 2021-11-12 |
US10446229B2 (en) | 2019-10-15 |
WO2016160277A1 (en) | 2016-10-06 |
US20180182456A1 (en) | 2018-06-28 |
US10783966B2 (en) | 2020-09-22 |
JP6760629B2 (ja) | 2020-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7028406B2 (ja) | メモリセル、メモリコントローラ及びシステム | |
JP6965494B2 (ja) | センサデータ検出に基づくインピーダンス補償 | |
TWI721003B (zh) | 記憶體裝置及用於記憶體管理的系統 | |
US9543005B2 (en) | Multistage memory cell read | |
CN110119372B (zh) | 在多列系统中对管芯上终结的选择性控制 | |
US9953694B2 (en) | Memory controller-controlled refresh abort | |
EP3198457A1 (en) | Common die implementation for low power memory devices | |
CN113728385A (zh) | 针对存储器设备的芯片选择信号读取操作的训练 | |
US8953392B2 (en) | Latency control device and semiconductor device including the same | |
EP4191406A1 (en) | Method and apparatus to dynamically disable ethernet ports during system power on | |
CN113808641A (zh) | 用于相变存储器的多步电流曲线的技术 |