KR20160115705A - 상변화 메모리에 대한 멀티스테이지 설정 절차 - Google Patents

상변화 메모리에 대한 멀티스테이지 설정 절차 Download PDF

Info

Publication number
KR20160115705A
KR20160115705A KR1020160022645A KR20160022645A KR20160115705A KR 20160115705 A KR20160115705 A KR 20160115705A KR 1020160022645 A KR1020160022645 A KR 1020160022645A KR 20160022645 A KR20160022645 A KR 20160022645A KR 20160115705 A KR20160115705 A KR 20160115705A
Authority
KR
South Korea
Prior art keywords
temperature
nucleation
time period
memory
phase change
Prior art date
Application number
KR1020160022645A
Other languages
English (en)
Inventor
산제이 랑안
키란 판갈
네빌 엔. 가제라
루 리우
가야스리 라오 수부
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160115705A publication Critical patent/KR20160115705A/ko
Priority to KR1020170126546A priority Critical patent/KR102325307B1/ko

Links

Images

Classifications

    • H01L45/16—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H01L45/12—
    • H01L45/141—
    • H01L45/1608—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화 물질은 멀티스테이지 설정 프로세스를 이용하여 설정될 수 있다. 설정 제어 로직은 상변화 반도체 물질(PM)을 제1 시간 기간 동안 제1 온도로 가열할 수 있다. 제1 온도는 상기 PM의 결정질 상태의 핵생성을 촉진시키도록 구성된다. 제어 로직은 온도를 제2 시간 기간 동안 제2 온도로 증가시킬 수 있다. 제2 온도는 PM 내에서 결정 성장을 촉진시키도록 구성된다. 결정의 핵생성 및 성장은 PM을 결정질 상태로 설정한다. 온도의 멀티스테이지 램프 업(multistage ramping up)은 종래의 접근법들에 비해 설정 프로세스의 효율성을 개선할 수 있다.

Description

상변화 메모리에 대한 멀티스테이지 설정 절차{MULTISTAGE SET PROCEDURE FOR PHASE CHANGE MEMORY}
발명의 실시예들은 일반적으로 상변화 물질들에 관한 것이고, 더 구체적으로는 상변화 물질 상태들을 설정하기 위한 멀티스테이지 설정 절차에 관한 것이다.
저작권 주지/허가
이 특허 문서의 개시내용의 일부분들은 저작권 보호를 받는 자료를 포함할 수 있다. 저작권자는 특허 문서 또는 특허 개시내용이 미국 특허청(Patent and Trademark Office)(PTO) 특허 파일 또는 기록들에 나타남에 따라 누군가에 의한 이들의 재생에 이의가 없으나, 그 외에는 모든 저작권을 보유한다. 저작권 주지는 하기에 기술되는 바와 같은 그리고 첨부 도면들에서의 모든 데이터에, 뿐만 아니라 하기에 기술되는 임의의 소프트웨어에 적용된다: Copyright ⓒ 2015, Intel Corporation, 무단 복제 및 전재 금지.
메모리 자원들은 전자 디바이스들 및 다른 컴퓨팅 환경들에서 셀 수 없이 많은 애플리케이션들을 가진다. 지속되는 더 작은 그리고 더 에너지 효율적인 디바이스들에 대한 유도는 데이터 저장 및 액세스에 대해 전자 전하들을 사용하는 것에 기초하는 종래의 메모리 자원들과의 스케일링 이슈들을 초래하였다. 상변화 물질들(PM)은 물질들에 인가되는 열에 기초하여 둘 이상의 상태들 중 하나를 취하는 특정 화합물들의 특징에 기초한다. PM들은 칼코게나이드 물질들로 이루어지는데, 이는 물질에 대한 열의 인가의 특성들에 따라, 적어도 2개의 상태: 구조화된 결정질 상태 및 비-정렬된 비정질 상태를 보인다. PM들은 이들이 비휘발성이며, 데이터의 저장 및 액세스가 전자 전하 대신 물질 상태의 구조에 기초하는 것으로 인해 잠재적으로 더 작게 스케일링할 수 있다는 점에서 메모리에서의 사용에 대한 잠재적 장점들을 제공한다.
그러나, PM들에 기초한 메모리들에서의 액세스 성능은 이력상으로는 설정된 메모리 기술들의 액세스 성능보다 훨씬 더 열악하다. 최근, 판독 레이턴시는 다른 메모리 기술들에 비해 개선되었지만, 기록 레이턴시는 상당한 지연들을 계속 초래한다. 상변화 메모리(PCM)에서의 기록 레이턴시는 그것의 리셋 또는 비정질 상태로부터 PM을 결정화하거나 설정하는 설정 펄스에 의해 주로 제한된다. 종래의 설정 알고리즘은 램프 다운 접근법(결정질 상태로의 변경을 시도하기 위해 먼저 물질을 비정질 상태로 가열하고 냉각을 제어함), 또는 램프 업 접근법(결정화 촉진을 시도하기 위해 온도에서의 상승을 제어함)에 대해 고정된 램프 레이트를 사용한다. 이러한 접근법들 또는 설정 절차들은 모든 메모리 셀들이 설정 레이턴시/지속기간을 최소화하는 최적의 설정 온도를 경험하는 것을 보장하기 위해 시도한다.
램프 업 접근법 및 램프 다운 접근법 모두는 한정되지 않은 PM을 가지는 셀들에서 적절하게 수행되지만, 완전히 비정질화된 PM을 가지는 셀들에서는 효과적이지 않다. 한정되지 않은 PM은 리셋 상태에서 완전히 비정질화되지 않은 PM을 지칭하며, 따라서 결정 핵들 또는 결정질 영역을 항상 포함한다. 따라서, 설정 프로세스는 이미 존재하는 핵들에 기초하여 비정질 영역(들)을 결정질 상태로 변환시키기 위해 결정 성장만을 가장 중요한 특징으로 한다(dominated). 그러나, PM-기반 메모리들을 더 작은 사이즈, 비용 및 전력 소모로 스케일링하기 위해, 셀 사이즈가 감소해야 한다. 셀이 완전히 비정질화되는 정도가 PM 두께 및/또는 셀의 면적과 상관되는 것을 감안하면, PM-기반 메모리들을 더 작은 기하학적 구조들로 스케일링하는 것은 종래의 설정 절차들에 의해 효율적으로 설정되지 않을 메모리 셀들을 초래한다. 따라서, 종래의 설정 절차들은 결정을 성장시키기 위해 한정된 셀들을 요구하며, 더 작은 기하학적 형상들로 스케일링하는 것은 핵들의 개수 또는 결정 면적의 양을 감소시키는데, 이는 설정 횟수를 증가시킨다. PM은 결정 성장을 촉진시키기에는 불충분한 핵들 또는 충분한 결정질 영역이 존재할 때 결정질 상태로 적절하게 천이하지 않을 것이다. 따라서, 종래의 설정 절차들은 매우 긴 설정 절차들을 초래하여 기록 레이턴시에 부정적인 영향을 주고, 그리고/또는 효율적으로 설정되지 않는 셀들을 초래하여, 더 높은 비트 에러 레이트(BER)를 초래한다.
후속하는 기재는 발명의 실시예들의 구현들의 예로서 주어진 예시들을 가지는 도면들의 논의를 포함한다. 도면들은 제한으로서가 아니라 예로서 이해되어야 한다. 본 명세서에서 사용되는 바와 같이, 하나 이상의 "실시예들"에 대한 참조는 발명의 적어도 하나의 구현에 포함된 특정 특징, 구조, 및/또는 특성을 기술하는 것으로서 이해되어야 한다. 따라서, 본 명세서에 나타나는 "일 실시예에서" 또는 "대안적인 실시예에서"와 같은 구문들은 발명의 다양한 실시예들 및 구현예들을 기술하며, 모두가 반드시 동일한 실시예를 지칭하지는 않는다. 그러나, 이들은 또한 반드시 상호 배타적인 것은 아니다.
도 1은 멀티스테이지 상변화 설정 절차를 적용하는 시스템의 블록도의 실시예이다.
도 2는 전류 기반 열원을 갖는 멀티스테이지 상변화 설정 절차를 적용하는 시스템의 블록도의 실시예이다.
도 3은 광 기반 열원을 갖는 멀티스테이지 상변화 설정 절차를 적용하는 시스템의 블록도의 실시예이다.
도 4는 상변화 물질 핵생성 및 성장 대 온도의 실시예의 다이어그램 표현이다.
도 5는 멀티스테이지 상변화 설정 절차의 실시예의 다이어그램 표현이다.
도 6은 2개의 핵생성 스테이지들을 갖는 멀티스테이지 상변화 설정 절차의실시예의 다이어그램 표현이다.
도 7은 멀티스테이지 상변화 설정 절차를 구현하기 위한 프로세스의 실시예의 흐름도이다.
도 8은 멀티스테이지 상변화 설정 절차가 구현될 수 있는 컴퓨팅 시스템의 실시예의 블록도이다.
도 9는 멀티스테이지 상변화 설정 절차가 구현될 수 있는 모바일 디바이스의 실시예의 블록도이다.
하기에 기재되는 실시예들의 일부 또는 모두를 도시할 수 있는 도면들의 설명을 포함할 뿐만 아니라, 본 명세서에 제시된 독창적 개념들의 다른 잠재적인 실시예들 또는 구현들을 논의하는, 특정 상세들 및 구현들의 기재가 후속한다.
본 명세서에 기술된 바와 같이, 상변화 물질(PM)은 멀티스테이지 설정 절차를 이용하여 설정된다. 설정 제어 로직은 PM을 제1 시간 기간 동안 제1 온도로 가열할 수 있다. 제1 온도는 PM의 결정질 상태의 핵생성을 촉진시키도록 구성된다. 제어 로직은 제2 시간 기간 동안 온도를 제2 온도로 증가시킬 수 있다. 제2 온도는 PM 내에서 결정 성장을 촉진하도록 구성된다. 결정의 핵생성 및 성장은 PM을 결정질 상태로 설정한다. 온도의 멀티스테이지 램프 업(ramping up)은 설정 절차에서 핵생성 및 성장 스테이지들을 분리시킨다. 이러한 멀티스테이지 절차는 종래의 접근법들에 비해 설정 프로세스의 효율성을 개선할 수 있다.
따라서, 결정화 설정 프로세스는 적어도 2개의 상이한 스테이지들: 결정질 핵들을 생성하는 핵생성 스테이지; 및 상기 핵들로부터 결정 성장을 촉진시키는 결정 성장 스테이지를 포함한다. 통상적으로, 통계적 프로세스(stochastic process)로서 훨씬 더 느린 레이트로 발생하는 핵생성은, 통상적으로 더 높은 온도에서 피크들을 갖고 규모 면에서 더 높은 레이트인, 결정 성장에 비해 더 낮은 온도에서 피크를 갖는다. 본 명세서에서 사용되는 바와 같이, 멀티스테이지 설정 절차는 상이한 이산 온도들이 (예를 들어, 전류 및/또는 광의 제어된 인가를 통해) 적용되며, 온도를 변경하기 이전에 시간 기간 동안 일정하게 유지되는 절차를 지칭한다. 따라서, 일 실시예에서, 온도가 시간 기간 동안 일정하게 유지되는 매 시간은 설정 절차의 상이한 스테이지들로서 간주될 수 있다. 온도 또는 열의 PM으로의 멀티스테이지 인가는 상이한 물질 상태 변경들(핵생성 및/또는 결정 성장)이 발생하도록 하는 등온 조건을 제공할 수 있다. 온도를 일정하게 유지함으로써, 상변화의 효율성이 개선될 수 있으며, 이는 시스템의 전체 효율성을 증가시킨다. 따라서 본 명세서에 기술된 설정 절차의 다수의 스테이지들은 일정한 램프-업 또는 램프-다운 설정 절차에 대한 상당한 개선을 제공할 수 있다.
일 실시예에서, 시스템은 가변적인 전류량을 PM에 인가시켜서 물질을 가열함으로써 줄 가열(joule heating)을 통한 온도 차이들을 적용한다. 줄 가열을 위해 사용되는 전류의 특정 값들이 물질에 따라 달라질 수 있다는 점이 이해될 것이다. 본 명세서에 기술된 바와 같이, 설정 절차는, 결정 핵을 생성하는 더 낮은 온도에서의 핵생성 스테이지에 이어 결정 성장을 완료하는 더 높은 온도 스테이지를 포함한다. 전류의 인가를 통한 줄 가열의 견지에서, 설정 절차는, 더 낮은 진폭의 전류 펄스에 걸쳐 결정 핵 생성을 통한 결정화 프로세스의 개시가 실행되고, 이어서 더 높은 진폭의 전류 펄스에 걸쳐 결정화 프로세스의 완료 및 결정 성장의 가속화가 실행될 수 있다.
멀티스테이지 설정 절차는 상이한 스테이지들을 가지며, 여기서, 온도 및/또는 전류가 시간 기간 동안 실질적으로 일정하게 유지되고, 이어서 또 다른 온도 및/또는 전류가 또 다른 시간 기간 동안 실질적으로 일정하게 유지된다. 이러한 멀티스테이지 접근법은 전류 및/또는 온도에 대해 일정한 램프 레이트를 가지는 연속적인 램프 업 또는 램프 다운과 대비된다. 연속적으로 램핑함으로써, 온도 및/또는 전류가 시간 기간 동안 일정하게 유지되는 스테이지가 존재하지 않는다. 핵생성/시드 스테이지에 이어 성장 스테이지를 갖는 멀티스테이지 설정 절차는 연속적인 램핑 설정 절차들에 비해 기록 레이턴시에 있어서 2x 이득보다 더 양호한 이득 또는 BER(비트 에러율)에 있어서 2x 이득보다 더 양호한 이득을 제공하는 것으로 평가된다. 설정 절차를 상이한 스테이지들로 분리함으로써, 설정 절차는 특정 스테이지들이 근본적인 PM 소인(predisposition)(예를 들어, 상이한 PM들의 조성)에 따른 설정들 및 시간들을 이용하여 별도로 핵생성 및 성장을 최적화할 수 있도록 할 수 있다. 종래의 램핑 접근법들은 일반적으로 융통성이 없으며, PM 작용(behavior)을 가정한다. 종래의 설정 알고리즘들에 대한 수정들은 더 오랜 설정 시간들을 초래할 것이며, 수정될 수 있는 것에 대해 매우 제한된다(예를 들어, 일부 경우들에서 램프의 기울기가 수정가능할 수 있다). 본 명세서에 사용되는 바와 같은 "최적화"가 절대적 용어가 아니며, 조건들의 세트가 주어진 경우의 최대 효율성, 또는 특정된 허용오차들 내의 최고의 성능, 또는 반복적 접근법에 기초한 이론적인 최상의 계산의 근사화를 지칭한다는 것이 이해될 것이다. 최적화는 개선이 절대적 의미로 이루어질 수 없음을 의미하지는 않는다.
메모리 디바이스들에 대한 참조는 상이한 메모리 타입들에 적용될 수 있다. 메모리 디바이스들은 일반적으로 휘발성 메모리 기술들을 지칭한다. 휘발성 메모리는 디바이스에 대한 전력이 중단되는 경우 그것의 상태(및 따라서 그것에 저장된 데이터)가 불확정적인 메모리이다. 비휘발성 메모리는 디바이스에 대한 전력이 중단되는 경우라도 그 상태가 확정적인 메모리를 지칭한다. 동적 휘발성 메모리는 상태를 유지하기 위해 디바이스에 저장된 데이터의 리프레시를 요구한다. 동적 휘발성 메모리의 일 예는 DRAM(동적 랜덤 액세스 메모리), 또는 동기식 DRAM(SDRAM)과 같은 일부 변형을 포함한다. 본 명세서에 기술된 메모리 서브시스템은, DDR3(듀얼 데이터 레이트 버전3, 2007년 6월 27일에 JEDEC(Joint Electronic Device Engineering Council)(공동 전자 디바이스 엔지니어링 협회)에 의한 오리지널 릴리즈, 현재는 릴리즈 21), DDR4(DDR 버전 4, JEDEC에 의해 2012년 9월에 공표된 초기 사양), LPDDR3(저전력 DDR 버전3, JESD209-3B, JEDEC에 의해, 2013년 8월), LPDDR4(LOW POWER DOUBLE DATA RATE (LPDDR)(저전력 더블 데이터 레이트) 버전 4, JESD209-4, 2014년 8월 JEDEC에 의해 원래 공표됨), WIO2(와이드 I/O 2 (WideIO2), JESD229-2, 2014년 8월 JEDEC에 의해 원래 공표됨), HBM (HIGH BANDWIDTH MEMORY DRAM(높은 대역폭 메모리 DRAM), JESD235, 2013년 10월 JEDEC에 의해 원래 공표됨), DDR5 (DDR 버전 5, JEDEC에 의해 현재 논의 중), LPDDR5(JEDEC에 의해 현재 논의 중), WIO3 (와이드 I/O 3, JEDEC에 의해 현재 논의 중), HBM2 (HBM 버전 2), JEDEC에 의해 현재 논의 중) 및/또는 등과 같은 다수의 메모리 기술들, 및 이러한 사양들의 파생물들 또는 확장물에 기초한 기술들과 호환가능할 수 있다.
휘발성 메모리에 더하여 또는 휘발성 메모리에 대해 대안적으로, 일 실시예에서, 메모리 디바이스들에 대한 참조는, 디바이스에 대해 전력이 중단되더라도 그것의 상태가 확정적인 비휘발성 메모리를 지칭할 수 있다. 일 실시예에서, 비휘발성 메모리 디바이스는 NAND 또는 NOR 기술들과 같은 블록 어드레스지정가능한 메모리 디바이스이다. 따라서, 메모리 디바이스는 또한, 3차원 교차점 메모리 디바이스, 또는 다른 바이트의 어드레스지정가능한 비휘발성 메모리 디바이스와 같은, 차세대 비휘발성 디바이스들을 포함할 수 있다. 일 실시예에서, 메모리 디바이스는 멀티-임계 레벨 NAND 플래시 메모리, NOR 플래시 메모리, 단일 또는 멀티-레벨 상변화 메모리(PCM) 또는 상변화 랜덤 액세스 메모리(PRAM), 저항성 메모리, 나노와이어 메모리, 강유전성 트랜지스터 랜덤 액세스 메모리(FeTRAM), 멤리스터 기술을 포함하는 자기저항성 랜덤 액세스 메모리(MRAM), 또는 스핀 전달 토크(STT)-MRAM, 또는 위 항목들 중 임의의 것의 조합, 또는 다른 메모리일 수 있거나, 이들을 포함할 수 있다. 일 실시예에서, 상이한 메모리 기술들이 위에서 언급된 상이한 메모리 표준에 적용될 수 있다.
도 1은 멀티스테이지 상변화 설정 절차를 적용하는 시스템의 블록도의 실시예이다. 시스템(100)은 PM(110)이 배치되는 기판(120)을 포함한다. 일 실시예에서, 기판(120)은 반도체 PM 물질이 메모리 셀로서 프로세싱되는 반도체 기판이다. 일 실시예에서, 기판(120)은 칼코게나이드 유리 또는 다른 PM이 저장 매체로서 배치되는 플라스틱 또는 다른 물질이다. PM(110)은 더 밀집된 비트 어레이들 또는 메모리 셀 어레이들에 대해 셀 크기가 축소(scale down)되도록 하는 두께(114)를 가진다.
두께(114)로 인해, PM(110)은 리셋 상태에서 완전히 비정질화된 물질이다. "완전히" 비정질화된 물질에 대한 참조는 기판(120) 상에 증착된 또는 다른 방식으로 프로세싱된 PM 물질의 모든 비트가 리셋 상태에서 비정질임을 반드시 의미하지는 않는다. 오히려, 완전히 비정질화됨은, 영역(112)에 의해 예시된 바와 같이, PM 내의 모든 활성 면적이 비정질화됨을 지칭할 수 있다. 영역(112)은 PM(110)에 모든 상변화 물질을 완전히 포함할 수 있거나 포함하지 않을 수도 있다(코너까지 가지 않은 음영 영역에 의해 예시된 바와 같이). 오히려, 결정 성장에 먼저 시드를 제공(seeding)하지 않아, 결정 성장을 촉진하는 충분한 핵들을 포함하지 않으므로 영역(112)은 완전히 비정질화된다. 시스템(100) 및 본원의 다른 도면들은 반드시 축척에 맞게 그려지지는 않는다.
성장을 촉진하기 위해 요구되는 결정 핵들의 양은 상이한 PM들에 대해 상이할 것이다. 일반적으로, 결정 성장은 핵생성보다 훨씬 더 빨리, 그리고 상당히 더 높은 온도에서 발생한다. PM(110)의 결정화 또는 설정 상태는 잘(highly) 정렬되며, 낮은 저항성 및 높은 반사성을 가진다. PM(110)의 비정질 또는 리셋 상태는 정렬되지 않으며, 결정질 상태에 비해 훨씬 더 높은 저항성과 더 낮은 반사성을 가진다. 따라서 PM(110)의 상태는 물질의 저항성의 결정을 통해 또는 광의 굴절성을 통해 판독될 수 있다. 따라서, PM(110)은 PRAM 또는 PCM 또는 광학 스피닝 디스크 또는 다른 메모리일 수 있다.
열원(130)은 PM(110)을 위한 열의 소스를 나타낸다. 일 실시예에서, PM(110)이 예컨대 PCM 적용을 위해 I/C(집적 회로) 상에 집적될 때, 열원(130)은 전류가 회로에 인가될 때 열을 생성할 메모리 셀 또는 다른 I/C 컴포넌트에 인접한 단자 또는 저항성 엘리먼트를 포함할 수 있다. 일 실시예에서, 열원(130)은 대안적으로, 광학적으로 열을 생성하는 광원(예를 들어, 레이저)일 수 있다. 일부 양상들에서, 특정 회로 애플리케이션들에서, 저항성 엘리먼트는, 더 많은 전류가 도통함에 따라 그것이 더 많은 광 및 더 많을 열을 발생시키는 것을 감안하면 광학 회로일 수 있다. 따라서, 일 실시예에서, 열원(130)은 PM(110)에 인접하여 집적되며, PM(110)에 대해 국부적이다(local). 일 실시예에서, 열원(130)은 PM(110)으로부터 멀리 떨어져 있으며(remote), PM(110)에 대해 가변적인 강도로 전송하기 위해 레이저 또는 다른 전자기파 소스를 포함한다.
설정 제어 로직(140)은 열원(130)의 동작을 제어하는 회로를 나타낸다. 일 실시예에서, 로직(140)은 PM(110)으로서 공통 I/C 상에 집적된다. 일 실시예에서, 로직(140)은 PM(110)과 함께 공통 기판(120) 상에 집적된다. 로직(140)은 상이한 스테이지들에서 열원(130)이 PM(110)을 가열하게 하도록 하는 제어를 적용한다. 로직(140)은 먼저 핵생성을 촉진시키고, 이후 생성된 핵들로부터 결정 성장을 촉진시키도록 열원(130)을 통해 PM(110)의 가열을 제어한다. 일 실시예에서, 로직(140)은 핵생성 및/또는 성장 스테이지들을 하나 이상의 서브-스테이지들로 분리시킨다.
도 2는 전류 기반 열원을 갖는 멀티스테이지 상변화 설정 절차를 적용하는 시스템의 블록도의 실시예이다. 일 실시예에서, 시스템(200)은 도 1의 시스템(100)의 일례이다. 시스템(200)은 프로세서(210)의 동작들에 응답하여 데이터를 저장하고 제공하기 위해 상변화 랜덤 액세스 메모리(PRAM)(220)를 구비하는 메모리 서브시스템의 컴포넌트들을 나타낸다. 시스템(200)은, PRAM(220)에 저장된 데이터에 기초하여 동작들을 실행하거나 또는 PRAM(220)에 저장할 데이터를 생성하는 프로세싱 로직인, 호스트 또는 프로세서(210)로부터의 메모리 액세스 요청들을 수신한다. 프로세서(210)는 호스트 프로세서, 중앙 처리 장치(CPU), 마이크로컨트롤러 또는 마이크로프로세서, 그래픽 프로세서, 주변 프로세서, 애플리케이션 특정 프로세서, 또는 다른 프로세서 - 단일 코어 프로세서이든 멀티코어 프로세서이든 - 일 수 있거나, 이를 포함할 수 있다.
시스템(200)은 PRAM(220)과 인터페이스하고 메모리에 저장된 데이터에 대한 액세스를 관리하는 로직을 나타내는 메모리 제어기(230)를 포함한다. 일 실시예에서, 메모리 제어기(230)는 프로세서(210)의 하드웨어 내에 집적된다. 일 실시예에서, 메모리 제어기(230)는 프로세서(210)와는 별도인, 독립형 하드웨어이다. 메모리 제어기(230)는 프로세서를 포함하는 기판 상의 별도의 회로일 수 있다. 메모리 제어기(230)는 (예를 들어, 시스템 온 어 칩(SoC)(system on a chip)으로서) 프로세서 다이와 공통 기판 상에 집적된 별도의 다이 또는 칩일 수 있다. 일 실시예에서, PRAM(220) 중 적어도 일부는 메모리 제어기(230) 및/또는 프로세서(210)와 함께 SoC 상에 포함될 수 있다.
일 실시예에서, 메모리 제어기(230)는 PRAM(220)과 인터페이스하는 하드웨어를 포함하는 판독/기록 로직(234)을 포함한다. 로직(234)은 메모리 제어기(234)가 프로세서(210)에 의한 명령들의 실행에 의해 생성된 데이터 액세스에 대한 요청들에 서비스를 제공하기 위해 판독 및 기록 커맨드들을 생성할 수 있게 한다. 일 실시예에서, 메모리 제어기(230)는 PRAM(220)에 대한 판독 및 기록 액세스를 위한 공지된 타이밍 파라미터들에 기초하여 PRAM(220)으로의 액세스 커맨드들의 송신을 스케줄링하는 스케줄러(232)를 포함한다. 공지된 타이밍 파라미터들은 시스템(200) 내로 미리 프로그래밍되거나 다른 방식으로 미리 구성되는 파라미터들일 수 있다. 이러한 파라미터들은 PRAM(220)에 저장되고 메모리 제어기(230)에 의해 액세스될 수 있다. 일 실시예에서, 적어도 일부 파라미터들은 동기화 절차들에 의해 결정된다. 타이밍 파라미터들은 PRAM(220)에 대한 기록 레이턴시와 연관된 타이밍을 포함할 수 있다. PRAM(220)의 기록 레이턴시는 본 명세서에 기술된 임의의 실시예에 따라 그것의 메모리 어레이의 비트들의 상태를 비정질에서 결정질로 변경시키기 위해 PRAM(220)의 능력에 의해 결정된다.
PRAM(220)에서의 메모리 자원들 또는 메모리 어레이 또는 캐시라인들은 PM(226)에 의해 표현되며, 이는 메모리 셀들로서 사용되는 상변화 물질을 포함하며, 여기서, 메모리 셀들은 리셋 상태에서 완전히 비정질화된다. PRAM(220)은 PM(226)에 대한 액세스를 제어하는 인터페이스 로직(224)을 포함한다. 인터페이스(224)는 데이터의 특정 행들 또는 열들 또는 비트들을 어드레싱하는 로직을 포함하는, 디코딩 로직을 포함할 수 있다. 일 실시예에서, 인터페이스(224)는 PM(226)의 특정 메모리 셀들에 제공된 전류의 양을 제어하는 로직을 포함한다. 따라서, PM(226)을 기록하는 것에 대한 제어는 인터페이스(224)의 드라이버 및/또는 다른 액세스 로직을 통해 발생할 수 있다. 제어기(222)는 메모리 제어기(230)로부터 수신된 커맨드들을 실행하도록 그것의 내부 동작들을 제어하는, PRAM(220) 상의 온-다이 제어기를 나타낸다. 예를 들어, 제어기(222)는 PRAM(220)에 대한 타이밍, 어드레싱, I/O(입력/출력) 여유조정(margining), 스케줄링 및 에러 정정 중 임의의 것을 제어할 수 있다.
일 실시예에서, 제어기(222)는 별도의 핵생성 및 성장 단계들(phases)을 이용하여 본 명세서에 기술된 임의의 실시예에 따라 PM(226)에 기록하도록 구성된다. 따라서, 제어기(222)는 기록될 셀들을 통해 전류를 제공하는 인터페이스(224)의 동작을 제어하여, 셀들에 기록하는 스테이지들에서 셀들을 가열할 수 있다. 시스템(200)은, PRAM(220)에 전력을 제공하는 전압원 또는 레귤레이터일 수 있는 전원(240)을 포함한다. 제어기(222) 및 인터페이스(224)는, 본 명세서에 기술된 임의의 실시예에 따라 선택된 셀들을 결정질 상태로 두는 것을 포함하여, 전원(240)으로부터 이용가능한 전력을 사용하여 PM(226) 내의 셀들을 가열하여 데이터를 기록한다. 일 실시예에서, 제어기(222) 및 인터페이스(224)는 제어기(222)에 의해 제어되는 제1 시간 기간 동안 PM(226)을 제1 온도로 가열하는 제어 회로로서 간주될 수 있다. 제1 온도 및 제1 시간 기간은 PM(226)의 결정질 상태의 핵생성을 촉진한다. 제어기(222)는 이후, 인터페이스(224)가 더 많은 전류를 도통시키고, 제2 시간 기간 동안 PM(226)의 온도를 제1 온도에서 제2 온도로 증가시키도록 한다. 제2 온도 및 제2 시간 기간은 PM을 결정질 상태로 설정하기 위해 PM(226) 내의 결정 성장을 촉진시킨다. 일 실시예에서, 제어기(222) 및 인터페이스(224)는, 전류를 다른 인터페이스 하드웨어에 통과시키는 것에 더하여, 전류를 PM(226)에 통과시켜 그것을 가열한다.
도 3은 광 기반 열원을 갖는 멀티스테이지 상변화 설정 절차를 적용하는 시스템의 블록도의 실시예이다. 일 실시예에서, 시스템(300)은 도 1의 시스템(100)의 일례이다. 시스템(300)은 프로세서(310)의 동작들에 응답하여 데이터를 저장하고 제공하는 상변화 물질 PM(322)을 구비하는 메모리(320)를 구비하는 메모리 서브시스템의 컴포넌트들을 나타낸다. 시스템(300)은, 시스템(200)의 프로세서(210)에 대해 기술된 것과 같은 임의의 프로세서일 수 있는 호스트 또는 프로세서(310)로부터의 메모리 액세스 요청들을 수신한다. 일 실시예에서, 프로세서(310)는 메모리(320)에 저장된 데이터에 기초하여 동작들을 실행하거나 메모리(320)에 저장할 데이터를 생성할 수 있다.
일 실시예에서, 시스템(300)은 메모리(320)에 대한 기록들을 제어하는 제어 로직(330)을 포함한다. 일 실시예에서, 제어 로직(330)은 메모리 제어기이거나 메모리 제어기의 일부분이다. 일 실시예에서, 제어 로직(330)은 프로세서(310)의 하드웨어 내에, 또는 프로세서(310)와 동일한 기판 상에, 또는 프로세서(310)와 SoC의 일부분으로서 집적된다. 일 실시예에서, 제어 로직(330)은 예를 들어, 메모리(320)가 광학적으로 기록될 때, 레이저(340)를 통해 메모리(320)에 대한 액세스를 제어한다.
일 실시예에서, 시스템(300)은 PM(322)의 셀들 또는 비트들 또는 일부분들을 광학적으로 가열하는 레이저(340)를 포함한다. 레이저(340)는 전원(350)으로부터의 전력을 사용하여 생성된 광의 강도(단위 면적당 에너지)를 제어한다. 레이저(340)의 강도를 제어하는 것에 기초하여, 제어 로직(330)은 별도의 핵생성 및 성장 상태들을 이용하여 본 명세서에 기술된 임의의 실시예에 따라 PM(332)을 기록할 수 있다. 따라서, 제어 로직(330)은, 본 명세서에 기술된 임의의 실시예에 따라 선택된 부분들을 결정질 상태로 두는 것을 포함하여, PM(322)의 선택된 부분들을 조사(irradiate)하는 레이저(340)의 동작을 제어하여 데이터를 메모리(320)에 기록할 수 있다. 일 실시예에서, 제어 로직(330) 및 레이저(340)는 제어 로직(330)에 의해 제어된 제1 시간 기간 동안 PM(322)을 제1 온도로 가열하는 제어 회로로서 간주될 수 있다. 제1 온도 및 제1 시간 기간은 PM(332)의 결정질 상태의 핵생성을 촉진한다. 제어 로직(330)은 이후 레이저(340)가 광의 강도를 증가시켜 제2 시간 기간 동안 PM(332)의 온도를 제1 온도에서 제2 온도로 증가시키도록 한다. 제2 온도 및 제2 시간 기간은 PM(322) 내의 결정 성장을 촉진시켜서 PM을 결정질 상태로 설정한다.
도 4는 상변화 물질 핵생성 및 성장 대 온도의 실시예의 다이어그램 표현이다. 다이어그램들(410 및 430)은 PM 물질의 가열을 다수의 스테이지들로 분리시켜 PM을 결정질 상태로 천이시키기 위한 기반을 제공한다. 다이어그램(410)은 온도(412)에 대해 그려진 확률 밀도(414)를 예시한다. 다이어그램(410)은 2개의 곡선들: 온도 변동에 따른 핵생성의 확률 밀도를 예시하는 곡선(422), 및 온도 변동에 따른 결정 성장의 확률 밀도를 예시하는 곡선(424)을 포함한다.
이전에 언급된 바와 같이, 결정질 상태로 천이시키기 위해 PM들을 가열하는 종래의 접근법들은, 결정 핵들이 PM에 이미 존재하는 것을 가정한다. 따라서, 알고리즘은 결정의 성장에 초점을 두고, 램핑은 결정 성장을 최대화시키는 온도 범위를 적용하려고 한다. 핵생성을 위한 최대의 효율성은 다이어그램(410)에 대해 테스트된 특정 PM에 대해 400 ℃의 범위 내의 어느 곳에서 달성될 것인 반면, 성장을 위한 최대 효율은 PM에 대한 500 ℃ 범위에 더 가까운 어느 곳에서 발생한다는 것이 관측될 것이다. 또한, 400-500 ℃의 범위 내에서 오버랩이 존재한다는 것이 관측되는데, 이는 핵생성 및 성장 모두가 발생하도록 하지만, 훨씬 더 낮은 효율성으로 발생할 것이며, 이는 결정질 상태를 설정하기에 필요한 시간을 연장시킨다. 상이한 물질들이 상이한 온도들 및 온도 범위들을 가질 것임이 이해될 것이다. 예를 들어, 테스트된 또다른 PM은 250 ℃ 범위 내의 어느 곳에서든 핵생성을 달성하는 것으로 예상되며, 300 ℃ 초과의 어느 곳에서든 최대 성장이 발생한다. 따라서, 예는 단지 하나의 예시이며, 제한적이지 않다. 다른 온도 범위들을 가지는 다른 물질들이 본 명세서에 기술된 멀티스테이지 설정 절차의 임의의 실시예에 따라 또한 사용될 수 있다.
다이어그램(420)은 유사한 정보를, 그러나 로그 스케일로 예시한다. 따라서, 일 실시예에서, 다이어그램(430)은, 온도(432)에 대해, 확률 밀도(414)의 로그 값인 log(P)(434)를 예시한다. 곡선(442)은 핵생성이 약 400 ℃의 범위에서 가장 효율적으로 발생함을 예시하며, 곡선(444)은 성장이 약 500 ℃ 범위에서 가장 효율적으로 발생함을 예시한다. 따라서, 결정질 상태로의 설정 수행이 핵생성 및 성장 상태들을 분리함으로써 효율성이 개선된다는 이득이 있을 것이라는 점이 이해될 것이다.
도 5는 멀티스테이지 상 변화 설정 절차의 실시예의 다이어그램 표현이다. 다이어그램(500)은 PM을 결정질 상태로 설정하기 위해 제어 회로에 의해 실행되는 동작들의 효과들을 나타낸다. 다이어그램(500)은 본 명세서에 기술된 임의의 실시예에 따른 설정 절차의 다이어그램일 수 있다. 핵생성 스테이지(510)는 Time1 동안 Temp1까지의 램프 업을 포함한다. 램핑 시간이 Temp1에서 온도를 유지하는 시간과는 별도로 고려될 필요가 있을 수 있다는 것이 이해될 것이다. 예를 들어, 적절한 핵생성은 Time1 동안 온도를 Temp1에서 유지하는 것을 요구할 수 있고, Temp1으로 증가시키는 램핑 시간이 반드시 존재한다. 성장 스테이지(520)는 Time2 동안 Temp2로 램핑하는 것을 포함한다. 다시, Temp2를 유지하는 시간은 Time2이고, 램핑 시간이 별도로 고려될 필요가 있을 것이다.
일 실시예에서, Time1 및 Time2는 상이한 길이들의 시간이다. 통상적으로, 임계 개수의 핵들이 존재하면 성장이 빠르게 발생하려는 경향이 있기 때문에, 핵생성(510)은 성장(520)보다 더 오래 걸릴 것이다. 일 실시예에서, 핵생성 스테이지(510)는 PM 구조에서의 변동들을 고려하기 위해 다수의 핵생성 서브-스테이지들을 포함한다. 일 실시예에서, 다이어그램(500)의 설정 절차는 도시된 것 이외의 스테이지들(도 6에 도시된 것과 유사한)을 포함할 수 있다.
도 6은 2개의 핵생성 스테이지들을 갖는 멀티스테이지 상변화 설정 절차의 실시예의 다이어그램 표현이다. 다이어그램(600)은 도 5의 다이어그램(500)에 따른 설정 절차의 일 예일 수 있다. 다이어그램(600)은 본 명세서에 기술된 임의의 실시예에 따른 설정 절차에 대한 현재 프로파일의 다이어그램일 수 있다. 다이어그램(600)은 메모리 구성에서의 특정 PM 구조에 대해 테스트된 절차를 예시한다. 상이한 메모리 아키텍처들 및/또는 상이한 PM들이 예시된 값들에서의 변동들을 가질 수 있지만, 다이어그램(600)의 기본 곡선은 동일한 것을 적용하는 것으로 예상된다는 것이 이해될 것이다.
다이어그램(600)의 곡선이 이력 설정 알고리즘들에 대비하여 보여질 것인데, 이는, 결정을 용융시키고 이후 이를 냉각(quench)하여 결정이 성장하도록 하거나, 또는 전류 및 온도를 연속적으로 램프 업 시켜서 결정화를 달성하는 펄스를 제공한다. 다이어그램(600)은 4개의 상이한 스테이지들인, 초기화 스테이지(630), 핵생성 스테이지(610), 성장 스테이지(620), 및 최종화 스테이지(640)를 가지는 것으로 이해될 수 있다. 일 실시예에서, 핵생성(610)은 셀마다 최적의 시드 전류 또는 온도에서의 변동을 고려하기 위해 핵생성 스테이지들(612 및 614)로 분할된다.
일 실시예에서, 다이어그램(600)은, 초기에 PM을 용융시킬 수 있는, A에서의 초기 전류 펄스로 시작한다. 일 실시예에서, A에서의 전류 스파이크는 PM을 비정질화시키기 위해 요구되는 최소 전류량으로 최소화되는데, 이는 PM이 더 낮은 온도로 더 빨리 다시 냉각되어 핵생성 스테이지를 시작하도록 한다. 일 실시예에서, 펄스는 대략 0.1 ns 동안 150 uA 미만으로 제한되는데, 여기서 전류가 소모되어 PM을 B에서 냉각할 것이다. 초기 펄스에서 핵생성 시작까지의 시간(즉, 스테이지(630)에 대한 시간)이 30 ns 미만일 것으로 예상된다.
핵생성(612)은 C에서 발생하는데, 이는 최저 셀 온도에서 핵생성을 시작한다. 낮은 핵생성 전류를 가지는 셀들이 더 긴 핵생성 시간을 요구한다는 것이 이해될 것이다. 따라서, 핵생성(612)은 500 ns 정도의 시간을 가질 수 있으며, 이는 대략 100 ns 이상까지 달라질 수 있다. 일 실시예에서, 예상되는 핵생성(612) 전류는 대략 20-30 uA이며, 5 uA의 델타(delta)를 가지는, 10-50 uA 범위 내에 있을 수 있다. 핵생성(614)은, PM의 온도를 증가시키기 위해 D에서 전류를 램핑시킨 이후의, E에서의 제2 핵생성 스테이지이다. D에서의 램핑은 30 ns 미만이 걸릴 것으로 예상된다. 일 실시예에서, 예상된 핵생성(614) 전류는 대략 30-40 uA이며, 5 uA의 델타를 가지는 10-70 uA의 범위 내에 있을 수 있다. 일 실시예에서, 핵생성(614) 시간은 대략 300 ns이며, 이는 대략 70 ns 정도까지 달라질 수 있다. 스테이지(612)는 핵생성을 시작하고, 스테이지(614)는 그것의 핵생성 분포에서 나머지 비트들을 캡쳐하고, 결정 성장을 촉진하기 시작한다.
F에서, 제어 로직은 전류를 램프시켜 온도를 더 높은 온도로 증가시켜서 G에서의 결정 성장을 촉진한다. F에서의 램핑은 30 ns 미만이 걸릴 것으로 예상된다. 일 실시예에서, 성장 스테이지(620)는 대략 40-60 uA의 범위 내에 있으며 대략 50 ns의 시간 동안 유지될 것으로 예상되며, 대략 10 ns까지 달라질 수 있다. 일 실시예에서, 설정 절차는 H에서 전류를 램프 다운시켜서 I에서의 종료 또는 최종화 스테이지(640)로 간다. 일 실시예에서, 스테이지(640)의 예상되는 전류 범위는 대략 20-35 uA이며, 5 uA의 델타를 가지는, 10-50 uA의 범위 내에 있을 수 있다. 일 실시예에서, 현재 성장(620)으로부터 최종화 스테이지(640)의 끝까지의 천이의 전체 시간은 대략 30 ns 이하까지이다. 스테이지(640)는 세트-백(SET-back) 전류에서 유지되는 제어된 램프 다운 또는 스텝 다운을 포함할 수 있다. 메모리 셀의 특정 면적들이 성장(620)의 과정에 걸쳐 방해받고(disturb), 다시 비정질 상태로 용융되는 것이 가능하다는 것이 이해될 것이다. 스테이지(640)는 셀이 결정질 구조의 일부분들에서의 무작위적 과열로 발생할 수 있는 결정 내의 교란들(disturbances)을 어닐링(anneal)하고 "치유"하게 하기 위해 단기간의 더 낮은 온도 제어를 제공할 수 있다.
도 7은 멀티스테이지 상변화 설정 절차를 구현하는 프로세스의 실시예의 흐름도이다. 프로세스(700)는 본 명세서에 기술된 임의의 실시예에 따라 상변화 물질에 대한 설정을 수행하는 동작들의 일 실시예를 예시한다. 설정 절차는 PM을 결정질 또는 비정질 상태로 설정하여, 1 또는 0, 또는 논리 하이 및 논리 로우로 나타낸다. 제어기 또는 제어 로직은 PM의 상태를 설정함으로써 데이터 비트를 기록한다. 제어 로직은 호스트 또는 호스트 프로세서로부터 PM에서의 특정된 저장 장소(location)에 대한 기록 요청을 수신한다(702). PM이 전류 또는 국부적 온도 제어의 다른 형태를 통해 설정되는 저장의 일부 또는 광학 신호에 응답하여 설정된 저장의 일부분일 수 있다는 것이 이해될 것이다.
일 실시예에서, 제어 로직은 PM을 용융시키는 초기 펄스를 제공한다(704). 초기 펄스는 PM을 용융시켜 그것을 비정질 상태가 되도록 할 수 있다. 일 실시예에서, 제어 로직은 PM을 결정질 상태로 설정할지 또는 PM을 비정질 상태로 리셋시킬지를 결정한다(706). PM이 비정질 상태로 리셋되는 경우(708에서 아니오 분기), PM이 이미 비정질이므로 절차가 종료될 수 있다.
PM이 결정질로 설정될 경우(708에서 예 분기), 일 실시예에서, 제어 로직은 제1 핵생성 시간 기간 동안 PM을 제1 핵생성 온도로 가열하도록 제어를 제공한다(710). 일 실시예에서, 절차는 다수의 핵생성 스테이지들을 지원한다. 2개의 핵생성 스테이지들이 프로세스(700)에 예시되어 있지만, 2개 초과의 핵생성 스테이지들을 수행하는 것이 가능할 뿐만 아니라, 단일 핵생성 스테이지만을 수행하는 것도 가능하다. 따라서, 제어 로직이 추가적인 핵생성 스테이지를 수행할 경우(712에서 예 분기), 제어 로직은 제2 핵생성 시간 기간 동안 PM을 제2 핵생성 온도로 가열하는 동작들을 수행할 수 있다(714).
핵생성 스테이지를 완료한 이후, 제어 로직은 성장 시간 기간동안 PM을 성장 온도로 가열할 수 있다(716). 일 실시예에서, 제어 로직은 PM을 어닐링 온도로 냉각하여 설정 절차를 최종화하도록 하는 동작들을 수행한다. 결정화를 최종화한 이후, 절차가 종료할 수 있다.
도 8은 멀티스테이지 상변화 설정 절차가 구현될 수 있는 컴퓨팅 시스템의 실시예의 블록도이다. 시스템(800)은 본 명세서에 기술된 임의의 실시예에 따른 컴퓨팅 디바이스를 나타내며, 랩톱 컴퓨터, 데스크톱 컴퓨터, 서버, 게임 또는 엔터테인먼트 제어 시스템, 스캐너, 복사기, 프린터, 라우팅 또는 스위칭 디바이스, 또는 다른 전자 디바이스일 수 있다. 시스템(800)은 시스템(800)에 대한 프로세싱, 동작 관리, 및 명령들의 실행을 제공하는 프로세서(820)를 포함한다. 프로세서(820)는 임의의 타입의 마이크로프로세서, 중앙 처리 장치(CPU), 프로세싱 코어, 또는 시스템(800)에 대한 프로세싱을 제공하는 다른 프로세싱 하드웨어를 포함할 수 있다. 프로세서(820)는 시스템(800)의 전체 동작을 제어하며, 하나 이상의 프로그래밍가능한 범용 또는 특수-목적 마이크로프로세서, 하나 이상의 디지털 신호 프로세서(DSP), 하나 이상의 프로그래밍가능한 제어기, 하나 이상의 주문형 집적 회로(ASIC)(application specific integrated circuit), 하나 이상의 프로그래밍가능한 논리 디바이스(PLD)(programmable logic device) 등, 또는 이러한 디바이스들의 조합일 수 있거나, 또는 이들을 포함할 수 있다.
메모리 서브시스템(830)은 시스템(800)의 주 메모리를 나타내며, 프로세서(820)에 의해 실행될 코드 또는 루틴을 실행할 시에 사용될 데이터 값들에 대한 임시 저장소를 제공한다. 메모리 서브시스템(830)은 판독-전용 메모리(ROM)(read-only memory), 플래시 메모리, 하나 이상의 다양한 랜덤 액세스 메모리(RAM)(random access memory)와 같은 하나 이상의 메모리 디바이스들, 또는 다른 메모리 디바이스들, 또는 이러한 디바이스들의 조합을 포함할 수 있다. 메모리 서브시스템(830)은 특히, 시스템(800)에서의 명령들의 실행을 위한 소프트웨어 플랫폼을 제공하는 운영 체제(OS)(836)를 저장하고 호스팅한다. 추가로, 다른 명령들(838)은 메모리 서브시스템(830)으로부터 저장 및 실행되어 시스템(800)의 로직 및 프로세싱을 제공한다. OS(836) 및 명령들(838)은 프로세서(820)에 의해 실행된다. 메모리 서브시스템(830)은 메모리 디바이스(832)를 포함하며, 여기서 그것은 데이터, 명령들, 프로그램들, 또는 다른 항목들을 저장한다. 일 실시예에서, 메모리 서브시스템은 명령들을 메모리 디바이스(832)에 생성하고 발행하는 메모리 제어기인, 메모리 제어기(834)를 포함한다. 메모리 제어기(834)가 프로세서(820)의 물리적 부분일 수 있다는 것이 이해될 것이다.
프로세서(820) 및 메모리 서브시스템(830)은 버스/버스 시스템(810)에 커플링된다. 버스(810)는 적절한 브리지들, 어댑터들 및/또는 제어기들에 의해 접속된, 하나 이상의 별도의 물리적 버스들, 통신 라인들/인터페이스들, 및/또는 점-대-점 접속들을 나타내는 추상적 개념(abstraction)이다. 따라서, 버스(810)는, 예를 들어, 시스템 버스, 주변 컴포넌트 상호접속(PCI)(Peripheral Component Interconnect) 버스, 하이퍼전송 또는 산업 표준 아키텍처(ISA)(industry standard architecture) 버스, 소형 컴퓨터 시스템 인터페이스(SCSI)(small computer system interface) 버스, 유니버설 직렬 버스(USB)(universal serial bus), 또는 전기 전자 기술자 협회(IEEE)(Institute of Electrical and Electronics Engineers) 표준 1394 버스(일반적으로 "파이어와이어"라고 지칭됨) 중 하나 이상을 포함할 수 있다. 버스(810)의 버스들은 또한 네트워크 인터페이스(850) 내의 인터페이스들에 대응한다.
시스템(800)은 버스(810)에 커플링된 하나 이상의 입력/출력(I/O) 인터페이스(들)(840), 네트워크 인터페이스(850), 하나 이상의 내부 대용량 저장 디바이스(들)(860), 및 주변 인터페이스(870)를 포함한다. I/O 인터페이스(840)는, 이를 통해 사용자가 시스템(800)과 상호작용하는 하나 이상의 인터페이스 컴포넌트들을 포함할 수 있다(예를 들어, 비디오, 오디오 및/또는 영숫자 인터페이싱). 네트워크 인터페이스(850)는 시스템(800)에 하나 이상의 네트워크들을 통해 원격 디바이스들(예를 들어, 서버들, 다른 컴퓨팅 디바이스들)과 통신하는 능력을 제공한다. 네트워크 인터페이스(850)는 이더넷 어댑터, 무선 상호접속 컴포넌트들, USB(universal serial bus)(유니버설 직렬 버스), 또는 다른 유선 또는 무선 표준-기반 인터페이스 또는 사유(proprietary) 인터페이스를 포함할 수 있다.
저장소(860)는 하나 이상의 자기 디스크, 고체 상태 디스크 또는 광학 기반 디스크와 같은, 비휘발성 방식으로 대용량의 데이터를 저장하는 임의의 종래의 매체일 수 있거나 이를 포함할 수 있다. 저장소(860)는 코드 또는 명령들 및 데이터(862)를 영구 상태로 유지한다(즉, 시스템(800)에 대한 전력의 중단에도 불구하고 값이 보유된다). 저장소(860)는 일반적으로 "메모리"인 것으로 간주될 수 있지만, 메모리(830)는 프로세서(820)에 명령들을 제공하는 실행 또는 동작 메모리이다. 저장소(860)가 비휘발성이지만, 메모리(830)는 휘발성 메모리를 포함할 수 있다(즉, 시스템(800)에 대한 전력이 중단되는 경우 데이터의 값 또는 상태는 불확정적이다).
주변 인터페이스(870)는 위에서 구체적으로 언급되지 않은 임의의 하드웨어 인터페이스를 포함할 수 있다. 주변장치(peripherals)는 일반적으로, 시스템(800)에 종속적으로 접속하는 디바이스들을 지칭한다. 종속적 접속은 시스템(800)이, 동작이 실행되며 사용자가 상호작용하는 소프트웨어 및/또는 하드웨어 플랫폼을 제공하는 접속이다.
일 실시예에서, 메모리 서브시스템(830)은 본 명세서에 기술된 임의의 실시예에 따라 PM-기반 메모리의 결정질 상태를 국부적으로 설정할 수 있는 동일 방식의(lockstep) PM 설정 로직(880)을 포함한다. 메모리(832)의 일부 또는 모두가 PCM일 수 있다. 일 실시예에서, 하나 이상의 PCM 메모리들은 시스템(800)의 하나 이상의 다른 컴포넌트 서브시스템들에 포함된다. PCM들은 핵생성 및 결정 성장을 위한 별도의 스테이지들을 갖는 절차에 따라 설정될 수 있다. 따라서, 로직(880)은 시간 기간 동안 핵생성을 위해 PCM을 제1 온도로 가열하고, 이후 시간 기간 동안 성장을 위해 PCM을 제2 온도로 가열할 수 있다. 로직(880)은 메모리 서브시스템(830)의 일부분인 것으로 도시되어 있다. 그러나, 일 실시예에서, 시스템(800)은 시스템(800)의 하드웨어 플랫폼의 일부분이 아닌 PCM 저장 매체의 상태를 설정하는 컴퓨팅 디바이스이다. 따라서, 로직(880)은 I/O 인터페이스(840) 또는 주변 인터페이스(870)와 같은 상이한 서브시스템의 일부분일 수 있으며, 로직(880)은 외부 매체의 PM을 광학적으로 가열한다.
도 9는 멀티스테이지 상변화 설정 절차가 구현될 수 있는 모바일 디바이스의 실시예의 블록도이다. 디바이스(900)는 컴퓨팅 태블릿, 모바일 폰 또는 스마트폰, 무선-인에이블형 e-리더기, 웨어러블 컴퓨팅 디바이스, 또는 다른 모바일 디바이스와 같은 모바일 컴퓨팅 디바이스를 나타낸다. 특정 컴포넌트들이 일반적으로 도시되어 있지만, 이러한 디바이스의 모든 컴포넌트들이 디바이스(900) 내에 도시되어 있지 않음이 이해될 것이다.
디바이스(900)는, 디바이스(900)의 주요 프로세싱 동작들을 수행하는 프로세서(910)를 포함한다. 프로세서(910)는 마이크로프로세서들, 애플리케이션 프로세서들, 마이크로컨트롤러들, 프로그래밍가능한 논리 디바이스들, 또는 다른 프로세싱 수단과 같은 하나 이상의 물리적 디바이스들을 포함할 수 있다. 프로세서(910)에 의해 수행되는 프로세싱 동작들은, 애플리케이션들 및/또는 디바이스 기능들이 실행되는 운영 플랫폼 또는 운영 체제의 실행을 포함한다. 프로세싱 동작들은 인간 사용자(human user) 또는 다른 디바이스를 통한 I/O(입력/출력)에 관련된 동작들, 전력 관리에 관련된 동작들, 및/또는 디바이스(900)를 또다른 디바이스에 접속시키는 것에 관련된 동작들을 포함한다. 프로세싱 동작들은 또한 오디오 I/O 및/또는 디스플레이 I/O에 관련된 동작들을 포함할 수 있다.
일 실시예에서, 디바이스(900)는 컴퓨팅 디바이스에 오디오 기능들을 제공하는 것과 연관된 하드웨어 컴포넌트(예를 들어, 오디오 하드웨어 및 오디오 회로들) 및 소프트웨어 컴포넌트(예를 들어, 드라이버들, 코덱들)를 나타내는 오디오 서브시스템(920)을 포함한다. 오디오 기능들은 스피커 및/또는 헤드폰 출력, 뿐만 아니라 마이크로폰 입력을 포함할 수 있다. 이러한 기능들에 대한 디바이스들은 디바이스(900)에 통합되거나, 또는 디바이스(900)에 접속될 수 있다. 일 실시예에서, 사용자는 프로세서(910)에 의해 수신되고 프로세싱되는 오디오 커맨드들을 제공함으로써 디바이스(900)와 상호작용한다.
디스플레이 서브시스템(930)은 사용자가 컴퓨팅 디바이스와 상호작용하는 시각적 및/또는 촉각적 디스플레이를 제공하는 하드웨어 컴포넌트(예를 들어, 디스플레이 디바이스들) 및 소프트웨어 컴포넌트(예를 들어, 드라이버들)를 나타낸다. 디스플레이 서브시스템(930)은, 사용자에게 디스플레이를 제공하기 위해 사용되는 특정 스크린 또는 하드웨어 디바이스를 포함하는 디스플레이 인터페이스(932)를 포함한다. 일 실시예에서, 디스플레이 인터페이스(932)는 디스플레이에 관련된 적어도 일부 프로세싱을 수행하기 위해 프로세서(910)와는 별도의 로직을 포함한다. 일 실시예에서, 디스플레이 서브시스템(930)은 사용자에게 출력 및 입력 모두를 제공하는 터치스크린 디바이스를 포함한다. 일 실시예에서, 디스플레이 서브시스템(930)은 사용자에게 출력을 제공하는 고해상도(HD)(high definition) 디스플레이를 포함한다. 고해상도는 대략 100 PPI(pixels per inch)(인치 당 픽셀) 이상의 픽셀 밀도를 가지는 디스플레이를 지칭할 수 있고, 풀 HD(예를 들어, 1080p), 레티나 디스플레이, 4K(초고해상도 또는 UHD) 등과 같은 포맷들을 포함할 수 있다.
I/O 제어기(940)는 사용자와의 상호작용에 관련된 하드웨어 디바이스들 및 소프트웨어 컴포넌트들을 나타낸다. I/O 제어기(940)는 오디오 서브시스템(920) 및/또는 디스플레이 서브시스템(930)의 일부분인 하드웨어를 관리하도록 동작할 수 있다. 추가로, I/O 제어기(940)는 이를 통해 사용자가 시스템과 상호작용할 수 있는 디바이스(900)에 접속하는 추가적인 디바이스들에 대한 접속점을 예시한다. 예를 들어, 디바이스(900)에 부착될 수 있는 디바이스들은 마이크로폰 디바이스들, 스피커 또는 스테레오 시스템들 비디오 시스템들 또는 다른 디스플레이 디바이스, 키보드 또는 키패드 디바이스들, 또는 카드 리더기 또는 다른 디바이스들과 같이 특정 애플리케이션들과 함께 사용하는 다른 I/O 디바이스들을 포함할 수 있다.
위에서 언급된 바와 같이, I/O 제어기(940)는 오디오 서브시스템(920) 및/또는 디스플레이 서브시스템(930)과 상호작용할 수 있다. 예를 들어, 마이크로폰 또는 다른 오디오 디바이스를 통한 입력은 디바이스(900)의 하나 이상의 애플리케이션들 또는 기능들에 대한 입력 또는 커맨드들을 제공할 수 있다. 추가로, 오디오 출력이 디스플레이 출력 대신 또는 디스플레이 출력에 추가하여 제공될 수 있다. 또다른 예에서, 디스플레이 서브시스템이 터치스크린을 포함하는 경우, 디스플레이 디바이스는 또한, I/O 제어기(940)에 의해 적어도 부분적으로 관리될 수 있는 입력 디바이스로서 작용한다. I/O 제어기(940)에 의해 관리되는 I/O 기능들을 제공하는 디바이스(900) 상의 추가 버튼들 또는 스위치들이 또한 존재할 수 있다.
일 실시예에서, I/O 제어기(940)는 가속계, 카메라 광 센서 또는 다른 환경 센서, 자이로스코프, 글로벌 포지셔닝 시스템(GPS)(global positioning system), 또는 디바이스(900)에 포함될 수 있는 다른 하드웨어와 같은 디바이스들을 관리한다. 입력은 직접 상호작용의 일부분일 수 있을 분만 아니라, 시스템에 환경적 입력을 제공하여 그것의 동작(예를 들어, 잡음의 필터링, 밝기 검출에 대한 디스플레이들의 조정, 카메라에 대한 플래시의 인가, 또는 다른 특징들)에 영향을 줄 수 있다. 일 실시예에서, 디바이스(900)는 배터리 전력 사용, 배터리의 충전, 및 전력 절감 동작에 관련된 특징들을 관리하는 전력 관리부(950)를 포함한다.
메모리 서브시스템(960)은 디바이스(900)에 정보를 저장하는 메모리 디바이스(들)(962)를 포함한다. 메모리 서브시스템(960)은 비휘발성(메모리 디바이스에 대한 전력이 중단되는 경우 상태가 변경되지 않음) 및/또는 휘발성(메모리 디바이스에 대한 전력이 중단되는 경우 상태가 불확정적임) 메모리 디바이스들을 포함할 수 있다. 메모리(960)는 애플리케이션 데이터, 사용자 데이터, 음악, 사진, 문서 또는 다른 데이터, 뿐만 아니라 시스템(900)의 애플리케이션들 및 기능들의 실행에 관련된 다른 데이터(장기적 또는 일시적임)를 저장할 수 있다. 일 실시예에서, 메모리 서브시스템(960)은 메모리 제어기(964)를 포함한다(이는 또한 시스템(900)의 제어의 일부분으로 간주될 수 있으며, 잠재적으로 프로세서(910)의 일부분으로 간주될 수 있다). 메모리 제어기(964)는 커맨드들을 생성하여 메모리 디바이스(962)에 발행하는 스케줄러를 포함한다.
접속성(970)은 디바이스(900)가 외부 디바이스들과 통신할 수 있게 하는 하드웨어 디바이스들(예를 들어, 무선 및/또는 유선 커넥터들 및 통신 하드웨어) 및 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함한다. 외부 디바이스는, 다른 컴퓨팅 디바이스들, 무선 액세스 포인트들 또는 기지국들과 같은 별도의 디바이스들, 뿐만 아니라 헤드셋들, 프린터들 또는 다른 디바이스들과 같은 주변장치들일 수 있다.
접속성(970)은 다수의 상이한 타입들의 접속성을 포함할 수 있다. 일반화하기 위해, 디바이스(900)는 셀룰러 접속성(972) 및 무선 접속성(974)을 가지는 것으로 예시된다. 셀룰러 접속성(972)은 무선 캐리어들에 의해 제공되는, 예컨대, GSM(global system for mobile communications) 또는 변형물들 또는 파생물들, CDMA(code division multiple access)(코드 분할 다중 액세스) 또는 변형물들 또는 파생물들, TDM(time division multiplexing)(시분할 멀티플렉싱) 또는 변형물들 또는 파생물들, LTE(long term evolution(롱 텀 에볼루션) - 또한 "4G"로서 지칭됨), 또는 다른 셀룰러 서비스 표준들에 의해 제공되는 셀룰러 네트워크 접속성을 일반적으로 지칭한다. 무선 접속성(974)은 셀룰러가 아닌 무선 접속성을 지칭하며, 개인 영역 네트워크(예컨대, 블루투스), 로컬 영역 네트워크들(예컨대, WiFi), 및/또는 광역 네트워크(예컨대, WiMax), 또는 다른 무선 통신을 포함할 수 있다. 무선 통신은 비-고체 매체를 통한 변조된 전자기 복사의 사용을 통한 데이터의 전달을 지칭한다. 유선 통신은 고체 통신 매체를 통해 발생한다.
주변 접속들(980)은 주변 접속들을 이루는 하드웨어 인터페이스들 및 커넥터들 뿐만 아니라 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함한다. 디바이스(900)가 다른 컴퓨팅 디바이스에 대한("로의")(982) 주변 디바이스일 뿐만 아니라, 그것에 접속된("로부터")(984) 주변 디바이스들을 가질 수 있다는 것이 이해될 것이다. 디바이스(900)는 예컨대, 디바이스(900) 상에서 콘텐츠를 관리(예를 들어, 다운로드 및/또는 업로드, 변동, 동기화)할 목적으로 다른 컴퓨팅 디바이스들에 접속할 "도킹(docking)" 커넥터를 공통적으로 가진다. 추가로, 도킹 커넥터는 디바이스(900)가 콘텐츠 출력을 제어하도록 하는 특정 주변장치들에, 예를 들어, 시청각 시스템 또는 다른 시스템들에 디바이스(900)가 접속하도록 할 수 있다.
사유 도킹 커넥터 또는 다른 사유 접속 하드웨어에 더하여, 디바이스(900)는 공통 또는 표준-기반 커넥터들을 통해 주변 접속들(980)을 만들 수 있다. 공통 타입들은 유니버설 직렬 버스(USB)(Universal Serial Bus) 커넥터(다수의 상이한 하드웨어 인터페이스들 중 임의의 것을 포함할 수 있음), 미니디스플레이포트(MDP)(MiniDisplayPort)를 포함하는 디스플레이포트(DisplayPort), 고해상도 멀티미디어 인터페이스(HDMI)(High Definition Multimedia Interface), 파이어와이어, 또는 다른 타입을 포함할 수 있다.
일 실시예에서, 메모리 서브시스템(960)은 본 명세서에 기술된 임의의 실시예에 따른 PM-기반 메모리의 결정질 상태를 국부적으로 설정할 수 있는 동일 방식의 PM 설정 로직(966)을 포함한다. 메모리(962)의 일부 또는 모두가 PCM일 수 있다. 일 실시예에서, 하나 이상의 PCM 메모리들은 시스템(900)의 하나 이상의 다른 컴포넌트 서브시스템들에 포함된다. PCM들은 핵생성 및 결정 성장에 대한 별도의 스테이지들을 갖는 절차에 따라 설정될 수 있다. 따라서, 로직(966)은 시간 기간 동안 핵생성을 위해 PCM을 제1 온도로 가열하고, 이후, 시간 기간 동안 성장을 위해 PCM을 제2 온도로 가열할 수 있다. 로직(966)은 메모리 서브시스템(930)의 일부분인 것으로서 도시되어 있다. 그러나, 일 실시예에서, 시스템(900)은 시스템(900)의 하드웨어 플랫폼의 일부분이 아닌 PCM 저장 매체의 상태를 설정하는 컴퓨팅 디바이스이다. 따라서, 로직(966)은 I/O 제어기(940) 또는 주변 접속들(980)과 같은 상이한 서브시스템의 일부분의 일부분일 수 있으며, 로직(966)은 외부 매체의 PM을 광학적으로 가열한다.
일 양상에서, 상변화 반도체 물질에서의 방법은: PM의 결정질 상태의 핵생성을 촉진하기 위해 상변화 반도체 물질(PM)을 제1 시간 기간 동안 제1 온도로 가열하는 단계; 및 PM을 제2 시간 기간 동안 제1 온도에서 제2 온도로 증가시키는 단계를 포함하고, 제2 온도는 PM 내에서의 결정 성장을 촉진하여 PM을 결정질 상태로 설정한다.
일 실시예에서, PM을 가열하는 단계는 PM을 통과하는 전류의 양을 제어하는 단계를 포함한다. 일 실시예에서, 가열하는 단계는 PM 상의 레이저 광의 강도를 제어하는 단계를 포함한다. 일 실시예에서, 핵생성을 촉진시키기 위한 제1 시간 기간 동안의 제1 온도는 제1 서브-시간 기간 동안의 제1 핵생성 온도 및 제2 서브-시간 기간 동안의 제2 핵생성 온도를 포함한다. 일 실시예에서, 방법은 핵생성 이전에 PM을 비정질화시키기 위해 PM을 제1 온도보다 더 높은 온도로 초기에 가열하는 단계; 및 제1 온도로 가열하는 단계 이전에 PM을 제1 온도보다 더 낮은 온도로 냉각하도록 하는 단계를 더 포함한다. 일 실시예에서, 방법은 제2 온도에서의 과열에 의해 야기된 PM의 결정질 구조에서의 교란을 어닐링하기 위해 제3 시간 기간 동안 제2 온도에서 제3 온도로 감소시키는 단계를 더 포함한다. 일 실시예에서, PM은 상변화 메모리(PCM)의 저장 셀이다.
일 양상에서, 칼코게나이드 물질을 설정하는 회로는: 상변화 칼코게나이드 물질(PM)을 가열하는 전원; 및 전원을 제어하고, PM의 결정질 상태의 핵생성을 촉진시키기 위해 제1 시간 기간 동안 PM을 제1 온도로 가열하고, 제2 시간 기간 동안 PM을 제1 온도에서 제2 온도로 증가시키는 제어 회로를 포함하고, 제2 온도는 PM 내에서의 결정 성장을 촉진시켜 PM을 결정질 상태로 설정한다.
일 실시예에서, 제어 회로는 PM에 결합되어 PM을 통과하는 전류의 양을 제어하기 위한 회로를 포함한다. 일 실시예에서, 제어 회로는 PM으로 향하는 레이저 광의 강도를 제어하는 광원을 포함한다. 일 실시예에서, 핵생성을 촉진시키기 위한 제1 시간 기간 동안의 제1 온도는 제1 서브-시간 기간 동안의 제1 핵생성 온도 및 제2 서브-시간 기간 동안의 제2 핵생성 온도를 포함한다. 일 실시예에서, 핵생성 이전에 PM을 비정질화시키기 위해 PM을 제1 온도보다 더 높은 온도로 초기에 가열하고, 제1 온도로 가열하기 이전에 PM을 제1 온도보다 더 낮은 온도로 냉각하도록 하는 제어 회로를 더 포함한다. 일 실시예에서, 제2 온도에서 과열에 의해 야기되는 PM의 결정질 구조에서 교란을 어닐링하기 위해 제3 시간 기간 동안 제2 온도에서 제3 온도로 감소시키는 제어 회로를 더 포함한다. 일 실시예에서, PM은 상변화 메모리(PCM)의 저장 셀이다.
일 양상에서, 상변화 설정을 구현하는 시스템은: 상변화 물질(PM)을 포함하는 상변화 동적 랜덤 액세스 메모리(PRAM); PM을 가열하기 위해 전력을 제공하는 전원; 및 PRAM에 기록하는 제어기 - 제어기는 전원으로부터 PM으로의 열의 인가를 제어하는 제어 회로를 포함하고, 제어기는 PM의 결정질 상태의 핵생성을 촉진시키기 위해 PM을 제1 시간 기간 동안 제1 온도로 가열하고, PM을 제2 시간 기간 동안 제1 온도에서 제2 온도로 증가시키며, 제2 온도는 PM 내에서의 결정 성장을 촉진시켜 PM을 결정질 상태로 설정함 - ; 및 PRAM으로부터 액세스된 데이터에 기초하여 디스플레이를 생성하기 위해 커플링된 터치스크린 디스플레이를 포함한다.
일 실시예에서, 제어기는 PM을 통과하는 전류의 양을 제어하기 위한 것이다. 일 실시예에서, 제어기는 PM으로 향하는 레이저 광의 강도를 제어기 위한 것이다. 일 실시예에서, 핵생성을 촉진하기 위한 제1 시간 기간 동안의 제1 온도는 제1 서브-시간 기간 동안의 제1 핵생성 온도, 및 제2 서브-시간 기간 동안의 제2 핵생성 온도를 포함한다. 일 실시예에서, 핵생성 이전에 PM을 비정질화시키기 위해 PM을 제1 온도보다 더 높은 온도로 초기에 가열하고, 제1 온도로 가열하기 이전에 PM을 제1 온도보다 더 낮은 온도로 냉각하도록 하는 제어기를 더 포함한다. 일 실시예에서, 제2 온도에서 과열에 의해 야기되는 PM의 결정질 구조에서의 교란을 어닐링하기 위해 제3 시간 기간 동안 제2 온도에서 제3 온도로 감소시키는 제어기를 더 포함한다.
일 양상에서, 상변화 반도체 물질을 설정하는 장치는: 상변화 반도체 물질(PM)의 결정질 상태의 핵생성을 촉진시키기 위해 PM을 제1 시간 기간 동안 제1 온도로 가열하기 위한 수단; 및 PM을 제2 시간 기간 동안 제1 온도에서 제2 온도로 증가시키기 위한 수단을 포함하고, 제2 온도는 PM 내에서의 결정 성장을 촉진시켜 PM을 결정질 상태로 설정한다. 장치는 위에 설명된 방법의 임의의 실시예에 따른 동작들을 수행하기 위한 수단을 포함할 수 있다.
일 양상에서, 제조 물품은, 실행될 때, 머신으로 하여금, PM의 결정질 상태의 핵생성을 촉진시키기 위해 상변화 반도체 물질(PM)을 제1 시간 기간동안 제1 온도로 가열하는 동작; 및 PM을 제2 시간 기간 동안 제1 온도에서 제2 온도로 증가시키는 동작을 포함하는, 상변화 반도체 물질을 설정하는 동작을 수행하게 하는, 콘텐츠가 저장된 컴퓨터 판독가능한 저장 매체를 포함하며, 제2 온도는 PM 내에서의 결정 성장을 촉진시켜 PM을 결정질 상태로 설정한다. 제조 물품은 위에서 설명된 방법의 임의의 실시예에 따른 동작들을 수행하게 하는 콘텐츠를 포함할 수 있다.
본 명세서에 예시된 바와 같은 흐름도들은 다양한 프로세스 동작들의 시퀀스들의 예들을 제공한다. 흐름도들은 소프트웨어 또는 펌웨어 루틴에 의해 실행될 동작들 뿐만 아니라 물리적 동작들을 나타낼 수 있다. 일 실시예에서, 흐름도는 하드웨어 및/또는 소프트웨어로 구현될 수 있는 유한 상태 머신(FSM)의 상태를 예시할 수 있다. 특정 시퀀스 또는 순서로 도시되어 있지만, 다른 방식으로 특정되지 않는 한, 동작들의 순서는 수정될 수 있다. 따라서, 예시된 실시예들은 예로서만 이해되어야 하며, 프로세스는 상이한 순서로 수행될 수 있고, 일부 동작들은 병렬로 수행될 수 있다. 추가로, 하나 이상의 동작들은 다양한 실시예들에서 생략될 수 있고; 따라서, 모든 동작들이 모든 실시예에서 요구되지는 않는다. 다른 프로세스 흐름들이 가능하다.
다양한 동작들 또는 기능들이 본 명세서에서 기술되는 범위에 대해, 이들은 소프트웨어 코드, 명령들, 구성들 및/또는 데이터로서 기술되거나 정의될 수 있다. 콘텐츠는 직접 실행가능한("객체" 또는 "실행가능(executable)" 형태) 소스 코드, 또는 차이 코드("델타" 또는 "패치(patch)" 코드)일 수 있다. 본 명세서에 기술된 실시예들의 소프트웨어 콘텐츠는 그 상에 콘텐츠가 저장된 제조 물품을 통해, 또는 통신 인터페이스를 통해 데이터를 통신하는 통신 인터페이스의 동작 방법을 통해 전달될 수 있다. 기계 실행가능한 저장 매체는 기계가 기술된 기능들 또는 동작들을 수행하게 할 수 있고, 레코딩가능한/레코딩가능하지 않은 매체(예를 들어, 판독 전용 메모리(ROM)(read only memory), 랜덤 액세스 메모리(RAM)(random access memory), 자기 디스크 저장 매체, 광학 저장 매체, 플래시 메모리 디바이스들 등)과 같이, 기계(예를 들어, 컴퓨팅 디바이스, 전자 시스템 등)에 의해 액세스 가능한 형태로 정보를 저장하는 임의의 메커니즘을 포함한다. 통신 인터페이스는, 메모리 버스 인터페이스, 프로세서 버스 인터페이스, 인터넷 접속, 디스크 제어기 등과 같은, 또다른 디바이스에 통신하는 하드와이어링된 매체, 무선 매체, 광학 매체 등 중 임의의 것에 인터페이스하는 임의의 메커니즘을 포함한다. 통신 인터페이스는 소프트웨어 콘텐츠를 기술하는 데이터 신호를 제공하는 통신 인터페이스를 준비하기 위해 구성 파라미터들을 제공하고 그리고/또는 신호들을 송신함으로써 구성된다. 통신 인터페이스는 통신 인터페이스에 송신된 하나 이상의 커맨드들 또는 신호들을 통해 액세스될 수 있다.
본 명세서에 기술된 다양한 컴포넌트들은 기술된 동작들 또는 기능들을 수행하기 위한 수단일 수 있다. 본 명세서에 기술된 각각의 컴포넌트는 소프트웨어, 하드웨어,또는 이들의 조합을 포함한다. 컴포넌트들은 소프트웨어 모듈들, 하드웨어 모듈들, 특수-목적 하드웨어(예를 들어, 주문형 하드웨어, 주문형 집적 회로(ASIC)(application specific integrated circuit), 디지털 신호 프로세서(DSP) 등), 임베디드 제어기들, 하드와이어링된 회로 등으로서 구현될 수 있다.
본 명세서에 기술된 것 이외에도, 발명의 개시된 실시예들 및 구현예들에 대해 다양한 수정들이 이들의 범위로부터 벗어나지 않고 이루어질 수 있다. 따라서, 본 명세서에서의 예시들 및 예들은 제한적 의미가 아니라 예시적 의미로 해석되어야 한다. 발명의 범위는 후속하는 청구항들만을 참조함으로써 측정되어야 한다.

Claims (20)

  1. 상변화 반도체 물질에서의 방법으로서,
    상변화 반도체 물질(PM)의 결정질 상태의 핵생성을 촉진(promote)시키기 위해 상기 PM을 제1 시간 기간 동안 제1 온도로 가열하는 단계; 및
    상기 PM을 제2 시간 기간 동안 상기 제1 온도에서 제2 온도로 증가시키는 단계
    를 포함하고,
    상기 제2 온도는 상기 PM 내의 결정 성장을 촉진시켜 상기 PM을 상기 결정질 상태로 설정하는 방법.
  2. 제1항에 있어서, 상기 PM을 가열하는 단계는 상기 PM을 통과하는 전류의 양을 제어하는 단계를 포함하는 방법.
  3. 제1항에 있어서, 상기 가열하는 단계는 상기 PM 상의 레이저 광의 강도를 제어하는 단계를 포함하는 방법.
  4. 제1항에 있어서, 상기 제1 시간 기간 동안 핵생성을 촉진시키기 위한 상기 제1 온도는 제1 서브-시간 기간 동안의 제1 핵생성 온도 및 제2 서브-시간 기간 동안의 제2 핵생성 온도를 포함하는 방법.
  5. 제1항에 있어서,
    핵생성 이전에 상기 PM을 비정질화시키기 위해 상기 PM을 상기 제1 온도보다 더 높은 온도로 초기에 가열하는 단계; 및
    상기 제1 온도로 가열하기 이전에 상기 PM을 상기 제1 온도보다 더 낮은 온도로 냉각하도록 하는 단계
    를 더 포함하는 방법.
  6. 제1항에 있어서, 상기 제2 온도에서 과열에 의해 야기되는 상기 PM의 결정질 구조에서의 교란(disturbance)을 어닐링하기 위해 제3 시간 기간 동안 상기 제2 온도에서 제3 온도로 감소시키는 단계를 더 포함하는 방법.
  7. 제1항에 있어서,
    상기 PM은 상변화 메모리(PCM)의 저장 셀인 방법.
  8. 칼코게나이드 물질을 설정하기 위한 회로로서,
    상 변화 칼코게나이드 물질(PM)을 가열하는 전원; 및
    상기 전원을 제어하고, 상기 PM의 결정질 상태의 핵생성을 촉진시키기 위해 상기 PM을 제1 시간 기간 동안 제1 온도로 가열하고, 상기 PM을 제2 시간 기간 동안 상기 제1 온도에서 제2 온도로 증가시키는 제어 회로
    를 포함하고, 상기 제2 온도는 상기 PM 내의 결정 성장을 촉진시켜 상기 PM을 상기 결정질 상태로 설정하는, 회로.
  9. 제8항에 있어서,
    상기 제어 회로는 상기 PM에 결합되어 상기 PM을 통과하는 전류의 양을 제어하기 위한 회로를 포함하는 회로.
  10. 제8항에 있어서,
    상기 제어 회로는 상기 PM으로 향하는 레이저 광의 강도를 제어하는 광원을 포함하는, 회로.
  11. 제8항에 있어서,
    상기 제1 시간 기간 동안 핵생성을 촉진시키기 위한 상기 제1 온도는 제1 서브-시간 기간 동안의 제1 핵생성 온도 및 제2 서브-시간 기간 동안의 제2 핵생성 온도를 포함하는, 회로.
  12. 제8항에 있어서,
    핵생성 이전에 상기 PM을 비정질화시키기 위해 상기 PM을 상기 제1 온도보다 더 높은 온도로 초기에 가열하고, 상기 제1 온도로 가열하기 이전에 상기 PM을 상기 제1 온도보다 더 낮은 온도로 냉각하도록 하는 제어 회로를 더 포함하는 회로.
  13. 제8항에 있어서,
    상기 제2 온도에서 과열에 의해 야기되는 상기 PM의 결정질 구조에서의 교란을 어닐링하기 위해 제3 시간 기간 동안 상기 제2 온도에서 제3 온도로 감소시키는 제어 회로를 더 포함하는 회로.
  14. 제8항에 있어서,
    상기 PM은 상변화 메모리(PCM)의 저장 셀인 회로.
  15. 상변화 설정을 구현하는 시스템으로서,
    상변화 물질(PM)을 포함하는 상-변화 동적 랜덤 액세스 메모리(PRAM);
    상기 PM을 가열하는 전력을 제공하는 전원;
    상기 PRAM에 기입하는 제어기 - 상기 제어기는 상기 전원으로부터 상기 PM으로의 열의 인가를 제어하는 제어 회로를 포함하고, 상기 제어기는 상기 PM의 결정질 상태의 핵생성을 촉진시키기 위해 상기 PM을 제1 시간 기간 동안 제1 온도로 가열하고, 상기 PM을 상기 제2 시간 기간 동안 상기 제1 온도에서 제2 온도로 증가시키고, 상기 제2 온도는 상기 PM 내의 결정 성장을 촉진시켜 상기 PM을 상기 결정질 상태로 설정함 - ; 및
    상기 PRAM으로부터 액세스된 데이터에 기초하여 디스플레이를 생성하도록 결합된 터치스크린 디스플레이
    를 포함하는 시스템.
  16. 제15항에 있어서,
    상기 제어기는 상기 PM을 통과하는 전류의 양을 제어하는 시스템.
  17. 제15항에 있어서,
    상기 제어기는 상기 PM으로 향하는 레이저 광의 강도를 제어하는 시스템.
  18. 제15항에 있어서,
    상기 제1 시간 기간 동안 핵생성을 촉진시키기 위한 상기 제1 온도는 제1 서브-시간 기간 동안의 제1 핵생성 온도 및 제2 서브-시간 기간 동안의 제2 핵생성 온도를 포함하는 시스템.
  19. 제15항에 있어서,
    핵생성 이전에 상기 PM을 비정질화시키기 위해 상기 PM을 상기 제1 온도보다 더 높은 온도로 초기에 가열하고, 상기 제1 온도로 가열하기 이전에 상기 PM을 상기 제1 온도보다 더 낮은 온도로 냉각하도록 하는 제어기를 더 포함하는 시스템.
  20. 제15항에 있어서,
    상기 제2 온도에서 과열에 의해 야기되는 상기 PM의 결정질 구조에서의 교란을 어닐링하기 위해 제3 시간 기간 동안 상기 제2 온도에서 제3 온도로 감소시키는 제어기를 더 포함하는 시스템.
KR1020160022645A 2015-03-28 2016-02-25 상변화 메모리에 대한 멀티스테이지 설정 절차 KR20160115705A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170126546A KR102325307B1 (ko) 2015-03-28 2017-09-28 상변화 메모리에 대한 멀티스테이지 설정 절차

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/672,130 2015-03-28
US14/672,130 US9583187B2 (en) 2015-03-28 2015-03-28 Multistage set procedure for phase change memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170126546A Division KR102325307B1 (ko) 2015-03-28 2017-09-28 상변화 메모리에 대한 멀티스테이지 설정 절차

Publications (1)

Publication Number Publication Date
KR20160115705A true KR20160115705A (ko) 2016-10-06

Family

ID=56889713

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020160022645A KR20160115705A (ko) 2015-03-28 2016-02-25 상변화 메모리에 대한 멀티스테이지 설정 절차
KR1020170126546A KR102325307B1 (ko) 2015-03-28 2017-09-28 상변화 메모리에 대한 멀티스테이지 설정 절차
KR1020210151532A KR102367348B1 (ko) 2015-03-28 2021-11-05 상변화 메모리에 대한 멀티스테이지 설정 절차

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020170126546A KR102325307B1 (ko) 2015-03-28 2017-09-28 상변화 메모리에 대한 멀티스테이지 설정 절차
KR1020210151532A KR102367348B1 (ko) 2015-03-28 2021-11-05 상변화 메모리에 대한 멀티스테이지 설정 절차

Country Status (6)

Country Link
US (4) US9583187B2 (ko)
JP (2) JP6760629B2 (ko)
KR (3) KR20160115705A (ko)
DE (1) DE102016103494A1 (ko)
TW (1) TWI632712B (ko)
WO (1) WO2016160277A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018002714A1 (de) 2017-04-18 2018-10-18 Gabriele Trinkel Memristor Effekt System Netzwerk und Verfahren mit funktionalem Werkstoff
KR20190047451A (ko) * 2017-10-27 2019-05-08 에스케이하이닉스 주식회사 저항 변화 메모리 장치를 구비한 반도체 메모리 시스템 및 그 구동 방법
US10354729B1 (en) * 2017-12-28 2019-07-16 Micron Technology, Inc. Polarity-conditioned memory cell write operations
KR102634840B1 (ko) * 2018-08-24 2024-02-08 에스케이하이닉스 주식회사 전자 장치
KR20210048007A (ko) 2019-10-22 2021-05-03 삼성전자주식회사 메모리 장치 및 이의 동작 방법
US11100984B2 (en) 2020-01-21 2021-08-24 Intel Corporation Non volatile cross point memory having word line pass transistor with multiple active states
US11276462B2 (en) * 2020-06-16 2022-03-15 Intel Corporation Techniques for a multi-step current profile for a phase change memory

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658121A (en) * 1975-08-04 1987-04-14 Raychem Corporation Self regulating heating device employing positive temperature coefficient of resistance compositions
JPH0492413A (ja) * 1990-08-08 1992-03-25 Canon Inc 結晶薄膜の成長方法
EP0663697A4 (en) * 1993-07-26 1997-11-26 Seiko Epson Corp THIN FILM SEMICONDUCTOR DEVICE, ITS MANUFACTURE AND ITS DISPLAY SYSTEM.
US6734451B2 (en) * 1993-11-02 2004-05-11 Matsushita Electric Industrial Co., Ltd. Aggregate of semiconductor micro-needles and method of manufacturing the same, and semiconductor apparatus and method of manufacturing the same
US6169013B1 (en) * 1997-03-07 2001-01-02 Sharp Laboratories Of America, Inc. Method of optimizing crystal grain size in polycrystalline silicon films
JP3408401B2 (ja) * 1997-05-30 2003-05-19 シャープ株式会社 半導体記憶素子およびその製造方法
JP3542502B2 (ja) 1998-06-24 2004-07-14 東芝機械株式会社 静圧多孔質軸受けの製造方法
US6554972B1 (en) * 1998-06-26 2003-04-29 Kabushiki Kaisha Toshiba Information recording medium and its manufacturing method
US8497131B2 (en) * 1999-10-06 2013-07-30 Becton, Dickinson And Company Surface enhanced spectroscopy-active composite nanoparticles comprising Raman-active reporter molecules
US6452891B1 (en) * 2000-01-26 2002-09-17 Energy Conversion Devices, Inc. Method for initializing a data storage device
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2003100084A (ja) 2001-09-27 2003-04-04 Toshiba Corp 相変化型不揮発性記憶装置
CN100341060C (zh) 2002-09-13 2007-10-03 松下电器产业株式会社 信息记录介质及其制造方法
US7186998B2 (en) * 2003-03-10 2007-03-06 Energy Conversion Devices, Inc. Multi-terminal device having logic functional
US6713371B1 (en) * 2003-03-17 2004-03-30 Matrix Semiconductor, Inc. Large grain size polysilicon films formed by nuclei-induced solid phase crystallization
KR100505701B1 (ko) 2003-08-13 2005-08-03 삼성전자주식회사 상 변화 메모리의 셋(ｓｅｔ) 시간을 최소화하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
DE102004039977B4 (de) 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
US7195992B2 (en) * 2003-10-07 2007-03-27 Sandisk 3D Llc Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors
JP2005136214A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
JP4507560B2 (ja) * 2003-10-30 2010-07-21 日本電気株式会社 薄膜デバイス基板の製造方法
US7023724B2 (en) * 2004-01-10 2006-04-04 Honeywell International Inc. Pseudo tunnel junction
EP1738359A1 (en) * 2004-04-15 2007-01-03 Koninklijke Philips Electronics N.V. Optical master substrate with mask layer and method to manufacture high-density relief structure
JP3872071B2 (ja) * 2004-05-19 2007-01-24 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2006196687A (ja) * 2005-01-13 2006-07-27 Tdk Corp 磁気メモリ
US7099180B1 (en) 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US7696503B2 (en) * 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
WO2007046130A1 (ja) * 2005-10-17 2007-04-26 Renesas Technology Corp. 半導体装置
DE102005051973B3 (de) * 2005-10-31 2007-06-28 Infineon Technologies Ag Herstellungsverfahren für vertikale Leitbahnstruktur, Speichervorrichtung sowie zugehöriges Herstellungsverfahren
WO2007057972A1 (ja) * 2005-11-21 2007-05-24 Renesas Technology Corp. 半導体装置
US7417891B2 (en) 2005-12-08 2008-08-26 Electronics And Telecommunications Research Institute Phase change memory device having semiconductor laser unit
US7457146B2 (en) 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse
JP4995834B2 (ja) * 2006-12-07 2012-08-08 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7778064B2 (en) 2007-11-07 2010-08-17 Ovonyx, Inc. Accessing a phase change memory
US20110012082A1 (en) * 2008-03-21 2011-01-20 Nxp B.V. Electronic component comprising a convertible structure
US7965545B2 (en) 2008-03-31 2011-06-21 Intel Corporation Reducing temporal changes in phase change memories
US8363458B2 (en) * 2008-06-06 2013-01-29 Ovonyx, Inc. Memory controller
US8102700B2 (en) * 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US7961495B2 (en) 2008-10-15 2011-06-14 Ovonyx, Inc. Programmable resistance memory with feedback control
US7978508B2 (en) * 2009-01-20 2011-07-12 Ovonyx, Inc. Reduction of drift in phase-change memory via thermally-managed programming
US20100182827A1 (en) 2009-01-22 2010-07-22 Sergey Kostylev High Margin Multilevel Phase-Change Memory via Pulse Width Programming
US20100226168A1 (en) * 2009-03-04 2010-09-09 Savransky Semyon D Programming methods for phase-change memory
US8685291B2 (en) * 2009-10-13 2014-04-01 Ovonyx, Inc. Variable resistance materials with superior data retention characteristics
US8233317B2 (en) * 2009-11-16 2012-07-31 International Business Machines Corporation Phase change memory device suitable for high temperature operation
EP2355105B1 (en) * 2010-02-02 2013-01-09 Nxp B.V. Phase change memory programming method and phase change memory
JP2012033750A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 半導体装置及びその製造方法
US8441836B2 (en) * 2010-09-17 2013-05-14 Ovonyx, Inc. Sector array addressing for ECC management
GB2500832B (en) * 2011-02-16 2015-12-09 Ibm Ferromagnetic device providing high domain wall velocities
CN103391769A (zh) * 2011-02-17 2013-11-13 霍夫曼-拉罗奇有限公司 通过热熔挤出使活性药物成分从过冷液体状态受控结晶的方法
US8611135B2 (en) 2011-03-30 2013-12-17 Agency For Science, Technology And Research Method for programming a resistive memory cell, a method and a memory apparatus for programming one or more resistive memory cells in a memory array
AU2012244543B2 (en) 2011-04-20 2015-10-01 Straumann Holding Ag Process for preparing a glass-ceramic body
JP5308497B2 (ja) * 2011-10-05 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2013158210A2 (en) * 2012-02-17 2013-10-24 Yale University Heterogeneous material integration through guided lateral growth
EP2815004B1 (de) * 2012-03-21 2018-01-10 Freiberger Compound Materials GmbH Verfahren zur herstellung von iii-n-einkristallen, und iii-n-einkristall
WO2013154581A1 (en) * 2012-04-13 2013-10-17 Crucible Intellectual Property Llc Material containing vessels for melting material
US20140117302A1 (en) 2012-11-01 2014-05-01 Micron Technology, Inc. Phase Change Memory Cells, Methods Of Forming Phase Change Memory Cells, And Methods Of Forming Heater Material For Phase Change Memory Cells
JP6414938B2 (ja) 2013-03-15 2018-10-31 デノブクス，エルエルシー 表面エネルギーを改質した非晶質を使用した溶液からの意図された核形成及び結晶成長
US10604712B2 (en) * 2013-04-15 2020-03-31 Trent University Phase behaviors and properties of certain triacylglycerols and fatty acid methyl esters
US9425237B2 (en) * 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9275730B2 (en) 2014-04-11 2016-03-01 Micron Technology, Inc. Apparatuses and methods of reading memory cells based on response to a test pulse
US9343149B2 (en) 2014-07-10 2016-05-17 Micron Technology, Inc. Enhancing nucleation in phase-change memory cells
US10297300B2 (en) * 2014-09-21 2019-05-21 Samsung Electronics Co., Ltd. Method and system for determining temperature using a magnetic junction
US10043971B2 (en) * 2014-11-18 2018-08-07 Intel Corporation Non-volatile register file including memory cells having conductive oxide memory element
WO2016143568A1 (en) * 2015-03-10 2016-09-15 Kabushiki Kaisha Toshiba Memory device and controlling method thereof
US9672887B2 (en) * 2015-09-09 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor memory capable of reading data without accessing memory cell
US10062845B1 (en) * 2016-05-13 2018-08-28 Crossbar, Inc. Flatness of memory cell surfaces
WO2017208880A1 (ja) * 2016-06-01 2017-12-07 Tdk株式会社 スピン流アシスト型磁気抵抗効果装置
JP6822657B2 (ja) * 2016-11-29 2021-01-27 国立大学法人東北大学 抵抗変化型記憶素子のデータ書き込み装置
KR102522620B1 (ko) * 2016-11-29 2023-04-19 삼성전자주식회사 자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법
JP2018147532A (ja) * 2017-03-03 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置及び情報処理装置
US10229723B1 (en) * 2017-09-12 2019-03-12 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing composite spin hall effect layer including beta phase tungsten
US20190157549A1 (en) * 2017-11-17 2019-05-23 Everspin Technologies, Inc. Magnetoresistive stack/structure and methods therefor
JP2020047844A (ja) * 2018-09-20 2020-03-26 Tdk株式会社 半導体素子、磁気抵抗効果素子、磁気センサ及びスピントランジスタ

Also Published As

Publication number Publication date
TW201705569A (zh) 2017-02-01
TWI632712B (zh) 2018-08-11
KR20170117942A (ko) 2017-10-24
JP2020184403A (ja) 2020-11-12
DE102016103494A1 (de) 2016-09-29
KR20210135205A (ko) 2021-11-12
JP6760629B2 (ja) 2020-09-23
KR102325307B1 (ko) 2021-11-12
US20160284404A1 (en) 2016-09-29
US10783966B2 (en) 2020-09-22
US20170169886A1 (en) 2017-06-15
US20200035300A1 (en) 2020-01-30
KR102367348B1 (ko) 2022-02-25
US20180182456A1 (en) 2018-06-28
JP2018509726A (ja) 2018-04-05
US9583187B2 (en) 2017-02-28
JP7028406B2 (ja) 2022-03-02
US9892785B2 (en) 2018-02-13
US10446229B2 (en) 2019-10-15
WO2016160277A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
KR102367348B1 (ko) 상변화 메모리에 대한 멀티스테이지 설정 절차
CN107408099B (zh) 基于检测传感器数据的阻抗补偿
KR101684104B1 (ko) 멀티스테이지 메모리 셀 판독
CN113113063B (zh) 存储器设备、存储器控制器及存储系统
EP3545422B1 (en) Scalable bandwidth non-volatile memory
EP3361478B1 (en) Ramping inhibit voltage during memory programming
CN113728385A (zh) 针对存储器设备的芯片选择信号读取操作的训练

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2017101004686; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20170928

Effective date: 20190731