TW201705381A - 封裝基板及其製法 - Google Patents

Abstract

一種封裝基板之製法，係於一承載件上依序形成一第一線路層、一第一介電層、一內部線路層、一第二介電層與第二線路層，其中，該第一介電層的熱膨脹係數大於該第二介電層的熱膨脹係數，且該第一線路層的佈線面積大於該第二線路層的佈線面積，以於封裝過程中，因第一介電層使用高熱膨脹係數的材質，使封裝基板在熱製程中的降溫階段時，可提供較大的收縮力，進而抵銷封裝基板第一線路層與第二線路層密集度不同所造成的的翹曲現象。復提供一種封裝基板結構。

Description

封裝基板及其製法

本發明係有關一種封裝基板及其製法，尤指一種可減少翹曲的封裝基板結構及其製法。

隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足行動裝置對於輕薄及低成本的市場需求，封裝基板亦逐漸由具有核心的基板演變成無核心基板(Coreless substrate)，以降低封裝基板的厚度，而能達到封裝結構輕薄短小的目的。

如第1圖所示，習知封裝件1係包含一無核心基板11，該無核心基板11中設有線路層，且該無核心基板11的兩側一為置晶側11a，另一相對側為為植球側11b，並於該置晶側設有一晶片12。

惟，習知無核心基板11之厚度極薄，故於封裝過程中，當進行熱製程中的降溫階段時，因無核心基板11於置晶側11a的線路較密而與植球側11b的線路較疏，造成無核心基板因上、下側熱膨脹係數不匹配(CTE Mismatch)而發生如反微笑的翹曲(如第1圖之虛線所示)，進而導致 封裝件1的平面度不佳，以致於後續接置於電路板上時，會發生不沾錫(Non-wetting)之問題，而使電性連接不佳。

再者，翹曲(warpage)的情況亦會造成該半導體晶片12發生碎裂，致使產品良率降低。

又，若增加封裝件1之厚度，雖可減緩翹曲的情況，但如此將不符合輕薄、短小的需求。

因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。

有鑒於上述習知技術之缺失，本發明提供一種封裝基板，係包括：一介電結構，至少包含有第一介電層與第二介電層，且介電結構具有對應第一介電層之一側的第一表面與第二介電層之一側的第二表面，其中，第一介電層之熱膨脹係數大於第二介電層之熱膨脹係數；第一線路層，係設於介電結構之第一表面上；以及第二線路層，係設於介電結構之第二表面上，且第一線路層的佈線面積大於第二線路層的佈線面積。

前述之封裝基板中，該介電結構具有內部線路層。另該第一介電層與第二介電層中設有至少一導電盲孔，使該內部線路層得以電性連接該第一線路層與第二線路層。

前述之封裝基板中，該第一線路層與第二線路層上設有一防焊層。另該介電結構的第一表面為置晶側，該介電結構的第二表面為植球側，其中，位於置晶側之防焊層設有外露出部分該第一線路層之開口，以供接置及電性連接 一晶片，位於植球側之防焊層設有外露出部分該第二線路層之開孔，以供形成植球墊。

本發明復提供一種封裝基板之製法，係包括：於一承載件上形成一第一線路層；形成一第一介電層於該第一線路層上；形成一第二介電層於該第一介電層上；形成一第二線路層於該第二介電層上，其中，該第一介電層的熱膨脹係數大於該第二介電層的熱膨脹係數，且該第一線路層的佈線面積大於該第二線路層的佈線面積。

前述之封裝基板之製法，復包括形成一保護層於該第二線路層上；移除該承載件，以露出該第一線路層；移除該保護層，以露出該第二線路層；以及於該第一線路層與第二線路層上形成一防焊層。

前述之封裝基板之製法，復包括形成至少一內部線路層於第一介電層與第二介電層中，以及形成至少一導電盲孔於第一介電層與第二介電層中，使該內部線路層電性連接第一線路層與第二線路層。

前述之封裝基板之製法，復包括於該第一線路層上之防焊層形成至少一開口，以供作為晶片接置區，以及於該第二線路層上之防焊層形成至少一開孔，以供作為植球墊。

由上可知，相較於習知技術，本發明之封裝基板及其製法，主要藉由第一介電層的熱膨脹係數大於第二介電層的熱膨脹係數，且第一線路層的佈線面積大於第二線路層的佈線面積，於後續封裝過程中，當進行熱製程中的降溫階段時，因第一介電層使用高熱膨脹係數材質，可提供較 大的收縮力，以提供封裝基板一反向的收縮力，以抵銷因第一線路層與第二線路層密集度不同所造成的『反微笑』的翹曲現象。

1‧‧‧封裝件

11‧‧‧無核心基板

11a‧‧‧置晶側

11b‧‧‧植球側

12‧‧‧晶片

2‧‧‧封裝基板

21、31‧‧‧承載件

211、311‧‧‧晶種層

22、32‧‧‧第一線路層

23、33‧‧‧第一介電層

230、330‧‧‧介電結構

230a、330a‧‧‧第一表面

230b、330b‧‧‧第二表面

231、251、331、351‧‧‧導電盲孔

24、34‧‧‧內部線路層

25、35‧‧‧第二介電層

26、36‧‧‧第二線路層

27、37‧‧‧保護層

28、38‧‧‧第一防焊層

28’、38’‧‧‧第二防焊層

280、380‧‧‧開口

280’、380’‧‧‧開孔

第1圖係為習知半導體封裝件之剖視示意圖；第2A至2H圖係為本發明封裝基板之製法第一實施例之剖視示意圖，且第2A’圖係為對應第2A圖之另一實施態樣；以及第3A至3C圖係為本發明封裝基板之製法第二實施例之剖視示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發 明可實施之範疇。

請參閱第2A至2H圖，係為本發明之封裝基板之製法第一實施例之剖視示意圖。

如第2 A圖所示，提供一承載件21，並於該承載件21上形成一第一線路層22。於本實施例中，該承載件21例如為不鏽鋼板等導電或非導電之硬質板，而第一線路層22例如為銅或其他導電材料。

在一些實施例中，如第2A’圖所示，於該承載件21上形成該第一線路層22之前，可先於該承載件21形成一晶種層211，例如銅晶種層(Copper seed layer)，以利後續透過電鍍等方式形成該第一線路層22。

如第2 B圖所示，於該承載件21及該第一線路層22上形成第一介電層23，其中該第一介電層23的熱膨脹係數(Coefficient of Thermal Expansion,CTE)大於10ppm/℃。於本實施例中，該第一介電層23的材質例如為玻璃纖維(Glass fiber)。

如第2C圖所示，於該第一介電層23上形成內部線路層24，並於該第一介電層23中形成導電盲孔231以電性連接該內部線路層24及該第一線路層22。

如第2D圖所示，於該第一介電層23及內部線路層24上形成第二介電層25。於本實施例中，該第二介電層25的材質例如為玻璃纖維。

如第2E圖所示，於第二介電層25上形成第二線路層26，並於該第二介電層25中形成導電盲孔251以電性連接 該內部線路層24及該第二線路層26。

於此，該第一介電層23與該第二介電層25構成一介電結構230，其中，該介電結構230具有對應該第一線路層23之一側的第一表面230a與對應該第二線路層26之一側的第二表面230b，其中，該第一線路層22的佈線面積大於該第二線路層26的佈線面積，且該第一介電層23之熱膨脹係數大於該第二介電層25之熱膨脹係數。於本實施例中，該第一線路層22的佈線面積為該第一線路層22於該第一介電層23所佔的面積約53%；該第二線路層26的佈線面積為該第二線路層26於該第二介電層25所佔的面積約47%，但不以此為限。另，該第一介電層23的熱膨脹係數例如為11ppm/℃，而該第二介電層25的熱膨脹係數例如為3ppm/℃，但不以此為限。

如第2F圖所示，於該第二線路層26及該第二介電層25上形成保護層27。該保護層27係用以於後續製程中保護外露之該第二線路層26。於本實施例中，該保護層27例如為乾膜(Dry film)，但不以此為限。

如第2G圖所示，移除該承載件21，以外露出該第一線路層22，其中該第一線路層22之外露表面係與該第一介電層23之外露表面齊平。

另外，如對應第2A’圖先前在該承載件21上形成有晶種層211時，於移除該承載件21之同時亦移除該晶種層211以露出該第一線路層22。

如第2H圖所示，移除該保護層27以外露出該第二線 路層26。

接著分別於該介電結構230之第一表面230a及第二表面230b上形成覆蓋該第一線路層22及該第二線路層26之第一防焊層28及第二防焊層28’，其中，該第一防焊層28形成有至少一開口280，以外露出部分該第一線路層22，其中該開口280係作為晶片接置區，以供於該開口280中接置並電性連接半導體晶片(未圖示)，另外，該第二防焊層28’亦形成有至少一開孔280’，以外露出部分該第二線路層26，以供作為植設焊球之植球墊。

請參閱第2H圖，本發明復提供一種封裝基板2，係包括：一介電結構230，至少包含有第一介電層23與第二介電層25，且該介電結構230具有對應該第一介電層23之一側的第一表面230a與該第二介電層25之一側的第二表面230b，其中，該第一介電層23之熱膨脹係數大於第二介電層25之熱膨脹係數；一第一線路層22，係設於該介電結構230之第一表面230a上；一第二線路層26，係設於該介電結構230之第二表面230b上，其中該第一線路層22的佈線面積大於第二線路層26的佈線面積。

於本發明之封裝基板2中，復包含有設於該介電結構230中之內部線路層24，此外，該第一介電層23與該第二介電層25中分別設有至少一導電盲孔231、251，使該內部線路層24電性連接該第一線路層22與第二線路層26。

依前所述之封裝基板2中，復包括有設於該第一線路層22與該第二線路層26上之第一防焊層28及第二防焊層 28’。此外，該介電結構230的該第一表面230a為置晶側，該第二表面230b為植球側，且該置晶側之該第一防焊層28設有至少一開口280，以外露出部分該第一線路層22，進而供電性連接半導體晶片，該植球側之該第二防焊層28’設有至少一開孔280’，以供外露出部分該第二線路層26而形成植球墊。

另外，於前述封裝基板及其製法中，該介電結構可不限制於二層介電層及一層內部線路層，亦即該介電結構可設有二層以上之複數介電層及複數內部線路層，其中複數該內部線路層可透過形成於複數該介電層中的導電盲孔而相互電性連接，甚而電性連接至該第一線路層及第二線路層。

此外，於前述封裝基板之製法中主要係於該置晶側(第一線層側)開始進行製程，當然亦可自該植球側(第二線層側)開始進行製程。

請參閱第3A至3C圖，係為本發明之封裝基板之製法第二實施例之剖視示意圖。第二實施例之製法與第一實施例之製法大致相同，主要差異在於第一實施例之製法中係於承載件上先形成具較大佈線面積之第一線路層，再形成具較小佈線面積之第二線路層，而於第二實施例之製法中係於承載件上先形成具較小佈線面積之第二線路層，再形成具較大佈線面積之第一線路層。

如第3A圖所示，提供一承載件31，並於該承載件31上形成一第二線路層36。該承載件31例如為不鏽鋼板等 導電或非導電之硬質板，而該第二線路層36例如為銅或其它導電材料。

在一些實施例中，於該承載件31上形成該第二線路層36之前，可先於該承載件31形成一晶種層311，例如銅晶種層，以利後續透過電鍍等方式形成該第二線路層36。

之後於該承載件31及該第二線路層36上形成第二介電層35，其中該第二介電層35的材質例如為玻璃纖維。

再於該第二介電層35上形成內部線路層34，並於該第二介電層35中形成導電盲孔351以電性連接該內部線路層34與該第二線路層36。

接著於該第二介電層35及內部線路層24上形成第一介電層33。其中，該第一介電層33的熱膨脹係數(CTE)大於該第二介電層35的熱膨脹係數，例如大於10ppm/℃。另該第一介電層33的材質例如為玻璃纖維。

再於第一介電層33上形成第一線路層32，並於該第一介電層33中形成導電盲孔331以電性連接該內部線路層34與該第一線路層32。

於此，該第一介電層33與該第二介電層35構成一介電結構330，其中，該介電結構330具有對應該第一線路層32之一側的第一表面330a與對應該第二線路層36之一側的第二表面330b，其中，該第一線路層32的佈線面積大於該第二線路層36的佈線面積，且該第一介電層33之熱膨脹係數大於該第二介電層35之熱膨脹係數。

於本實施例中，該第一線路層32的佈線面積為該第一 線路層32於該第一介電層33所佔的面積約53%；該第二線路層36的佈線面積為該第二線路層36於該第二介電層35所佔的面積約47%，但不以此為限。另，該第一介電層33的熱膨脹係數例如為11ppm/℃，而該第二介電層35的熱膨脹係數例如為3ppm/℃，但不以此為限。

然後於該第一線路層32及該第一介電層33上形成保護層37。該保護層37係用以於後續製程中保護外露之該第一線路層32。該保護層37例如為乾膜。

如第3B圖所示，移除該承載件31，以外露出該第二線路層36，其中該第二線路層36之外露表面係與該第二介電層35之外露表面齊平。

另外，如對應先前在該承載件31上形成有晶種層311時，於移除該承載件31之同時亦移除該晶種層311以露出第二線路層36。

接著移除該保護層37以外露出該第一線路層32。

如第3C圖所示，分別於該介電結構330之第一表面330a及第二表面330b上形成覆蓋該第一線路層32及該第二線路層36之第一防焊層38及第二防焊層38’，其中，該第一防焊層38形成有至少一開口380，以外露出部分該第一線路層32，以供作為晶片接置區，另外，該第二防焊層38’亦形成有至少一開孔380’，以外露出部分該第二線路層36，以供作為植設焊球之植球墊。

綜上所述，本發明的實施例可達到下列優點或功效。本發明之封裝基板，主要藉由第一介電層23、33的熱膨脹 係數大於第二介電層25、35的熱膨脹係數，且第一線路層22、32的佈線面積大於第二線路層26、36的佈線面積，以於後續封裝過程中，當進行熱製程中的降溫階段時，因基板的第一介電層使用高熱膨脹係數材質，可提供較大的收縮力，以提供封裝基板2一反向的收縮力，以抵銷因第一線路層22、32與第二線路層26、36密集度不同所造成的『反微笑』的翹曲現象。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

22‧‧‧第一線路層

23‧‧‧第一介電層

230‧‧‧介電結構

230a‧‧‧第一表面

230b‧‧‧第二表面

24‧‧‧內部線路層

25‧‧‧第二介電層

26‧‧‧第二線路層

28‧‧‧第一防焊層

28’‧‧‧第二防焊層

280‧‧‧開口

280’‧‧‧開孔

Claims (13)

1. 一種封裝基板，係包括：一介電結構，至少包含有一第一介電層與一第二介電層，且該介電結構具有對應該第一介電層之一側的一第一表面與該第二介電層之一側的一第二表面，其中，該第一介電層之熱膨脹係數大於該第二介電層之熱膨脹係數；一第一線路層，係設於該介電結構之該第一表面上；以及一第二線路層，係設於該介電結構之該第二表面上，且該第一線路層的佈線面積大於該第二線路層的佈線面積。
2. 如申請專利範圍第1項所述之封裝基板，復包含有一設於該介電結構中之內部線路層。
3. 如申請專利範圍第2項所述之封裝基板，其中，各該第一介電層與該第二介電層包括有至少一導電盲孔，以供該內部線路層透過該導電盲孔電性連接該第一線路層與該第二線路層。
4. 如申請專利範圍第1項所述之封裝基板，其中，該第一表面為置晶側，該第二表面為植球側。
5. 如申請專利範圍第1項所述之封裝基板，復包含有分別設於該第一線路層與該第二線路層上之一第一防焊層與一第二防焊層。
6. 如申請專利範圍第5項所述之封裝基板，其中，該第 一防焊層設有至少一開口，以供接置一晶片，該第二防焊層設有至少一開孔，以供作為植球墊。
7. 如申請專利範圍第1項所述之封裝基板，其中，該第一介電層的熱膨脹係數大於10ppm/℃。
8. 一種封裝基板之製法，係包括：於一承載件上形成一第一線路層；於該第一線路層上形成一第一介電層；於該第一介電層上形成一第二介電層，以令該第一介電層及該第二介電層構成一介電結構；以及於該第二介電層上形成一第二線路層，其中當該第一線路層的佈線面積大於該第二線路層的佈線面積時，該第一介電層的熱膨脹係數大於該第二介電層的熱膨脹係數；當該第一線路層的佈線面積小於該第二線路層的佈線面積時，該第一介電層的熱膨脹係數小於該第二介電層的熱膨脹係數。
9. 如申請專利範圍第8項所述之封裝基板之製法，復包括：形成一保護層於該第二線路層上；移除該承載件，以露出該第一線路層；以及移除該保護層，以露出該第二線路層。
10. 如申請專利範圍第9項所述之封裝基板之製法，復包括：分別於該第一線路層與該第二線路層上形成一第一防焊層與一第二防焊層。
11. 如申請專利範圍第10項所述之封裝基板之製法，復包括：於該第一防焊層中形成至少一開口，以供接置一晶片，以及於該第二防焊層中形成至少一開孔，以供作為植球墊。
12. 如申請專利範圍第8項所述之封裝基板之製法，復包括：於該介電結構中形成至少一內部線路層。
13. 如申請專利範圍第12項所述之封裝基板之製法，復包括：於各該第一介電層與該第二介電層中形成至少一導電盲孔，使該內部線路層透過該導電盲孔電性連接該第一線路層與該第二線路層。