TW201701468A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201701468A
TW201701468A TW104119679A TW104119679A TW201701468A TW 201701468 A TW201701468 A TW 201701468A TW 104119679 A TW104119679 A TW 104119679A TW 104119679 A TW104119679 A TW 104119679A TW 201701468 A TW201701468 A TW 201701468A
Authority
TW
Taiwan
Prior art keywords
metal layer
gate
layer
drain
source
Prior art date
Application number
TW104119679A
Other languages
English (en)
Other versions
TWI626742B (zh
Inventor
廖文甲
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Priority to TW104119679A priority Critical patent/TWI626742B/zh
Priority to US14/955,481 priority patent/US9793390B2/en
Publication of TW201701468A publication Critical patent/TW201701468A/zh
Application granted granted Critical
Publication of TWI626742B publication Critical patent/TWI626742B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種半導體裝置包含基板、主動層、源極、汲極、閘極、第一金屬層與第二金屬層。主動層置於基板上。源極與汲極分別電性連接主動層。閘極置於主動層上並置於源極與汲極之間。閘極具有第一延伸部，往汲極延伸。第一金屬層部分置於閘極之第一延伸部與主動層之間，並往汲極延伸，使得另一部分之第一金屬層突出於第一延伸部。第一金屬層與源極電性連接。第二金屬層置於閘極之第一延伸部上方，並往汲極延伸，使得另一部分之第二金屬層突出於第一延伸部。第二金屬層與源極電性連接。

Description

半導體裝置
本發明是有關於一種半導體裝置。
高電子遷移率電晶體(high electron mobility transistor, HEMT)為場效電晶體(field effect transistor, FET)之一類，因其具有高電子遷移率與低電阻，因此被廣泛應用。高電子遷移率電晶體之重要元件為異質結構層，其由二種具不同能隙之材料所組成，以取代傳統場效電晶體之PN界面。一般利用之材料組合為氮化鎵鋁(AlGaN)與氮化鎵(GaN)。因由氮化鎵鋁與氮化鎵組成之異質結構層於氮化鎵側之形成量子井之導電帶，因此氮化鎵鋁與氮化鎵之間的界面即產生二維電子氣(two-dimensional electron gas, 2DEG)。
本發明之一態樣提供一種半導體裝置，包含基板、主動層、源極、汲極、閘極、第一金屬層與第二金屬層。主動層置於基板上。源極與汲極分別電性連接主動層。閘極置於主動層上並置於源極與汲極之間。閘極具有第一延伸部，往汲極延伸。第一金屬層部分置於閘極之第一延伸部與主動層之間，並往汲極延伸，使得另一部分之第一金屬層突出於第一延伸部。第一金屬層與源極電性連接。第二金屬層置於閘極之第一延伸部上方，並往汲極延伸，使得另一部分之第二金屬層突出於第一延伸部。第二金屬層與源極電性連接。
在一或多個實施方式中，第一金屬層與汲極之間的水平距離較第一延伸部與汲極之間的水平距離近。
在一或多個實施方式中，第二金屬層與汲極之間的水平距離較第一延伸部與汲極之間的水平距離近。
在一或多個實施方式中，第二金屬層更延伸至源極上方。
在一或多個實施方式中，半導體裝置更包含貫穿結構，置於第二金屬層與源極之間，並連接第二金屬層與源極。
在一或多個實施方式中，半導體裝置更包含連接元件，置於閘極與汲極之間，並連接第一金屬層與第二金屬層。
在一或多個實施方式中，第二金屬層面向源極之一側位於閘極的上方。
在一或多個實施方式中，半導體裝置更包含第三金屬層，置於第一金屬層與第二金屬層之間，並置於閘極之第一延伸部與汲極之間。第三金屬層電性連接源極。
在一或多個實施方式中，半導體裝置更包含第一介電層與第二介電層。第一介電層置於閘極之第一延伸部與第一金屬層之間。第二介電層置於閘極之第一延伸部與第二金屬層之間，且第三金屬層置於第一介電層與第二介電層之間。
在一或多個實施方式中，半導體裝置更包含連接元件，置於閘極與汲極之間，並連接第一金屬層與第二金屬層。
在一或多個實施方式中，閘極更具有第二延伸部，往源極延伸。
在一或多個實施方式中，半導體裝置更包含P型摻雜層，置於閘極與主動層之間。
上述實施方式之半導體裝置藉由增加閘極與源極之間的電容值，以降低半導體裝置之米勒因子(Miller Factor)。
以下將以圖式揭露本發明的複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖為本發明一實施方式之半導體裝置的剖面圖。半導體裝置包含基板110、主動層120、源極130、汲極140、閘極150、第一金屬層160與第二金屬層170。主動層120置於基板110上。源極130與汲極140分別電性連接主動層120。舉例而言，在第1圖中，至少部分之源極130與汲極140置於主動層120中。閘極150置於主動層120上並置於源極130與汲極140之間。閘極150具有第一延伸部152，往汲極140延伸。第一金屬層160部分置於閘極150之第一延伸部152與主動層120之間，並往汲極140延伸，使得另一部分之第一金屬層160突出於第一延伸部152。第一金屬層160與源極130電性連接。第二金屬層170置於閘極150之第一延伸部152上方，並往汲極140延伸，使得另一部分之第二金屬層170突出於第一延伸部152。第二金屬層170與源極130電性連接。在一些實施方式中，第一金屬層160與第二金屬層170可利用層間貫穿結構或外部電路(未繪示)，例如電線，而與源極130連接，然而本發明不以此為限。
簡言之，本實施方式之半導體裝置藉由增加閘極150與源極130之間的電容值，以降低半導體裝置之米勒因子(Miller Factor)。具體而言，在本實施方式中，部分之第一金屬層160置於第一延伸部152與主動層120之間，亦即第一金屬層160與第一延伸部152部分重疊。因第一金屬層160與源極130電性連接，且第一延伸部152為閘極150之一部分，因此重疊部分之第一金屬層160與第一延伸部152之間便會產生閘極-源極電容(Cgs)。另一方面，部分之第二金屬層170置於第一延伸部152上方，亦即第二金屬層170與第一延伸部152部分重疊。又第二金屬層170亦與源極130電性連接，因此重疊部分之第二金屬層170與第一延伸部152之間便會產生另一閘極-源極電容。如此的設置使得半導體裝置之閘極-源極電容增加，因此半導體裝置之米勒比例(Miller Ratio)(其與閘極-源極電容成反比)便可相對降低。米勒比例越低，則半導體裝置之操作狀態便越佳。
在本實施方式中，第一金屬層160與第二金屬層170皆突出於閘極150之第一延伸部152，換句話說，第一金屬層160與汲極140之間的水平距離d1較第一延伸部152與汲極140之間的水平距離d2近，且第二金屬層170與汲極140之間的水平距離d3亦較第一延伸部152與汲極140之間的水平距離d2近。如此的結構使得第一金屬層160與第二金屬層170可作為閘極150與汲極140之間的電性屏障，以降低閘極150與汲極140之間的電性影響。
在本實施方式中，閘極150更包含第二延伸部154，往源極130延伸。如此一來，閘極150與源極130之間的距離變近，則閘極-源極電容可進一步地增加，因此半導體裝置之米勒比例便可進一步地降低。
在本實施方式中，第二金屬層170面向源極130之一側172位於閘極150的上方。換句話說，第二金屬層170與源極130之間的水平距離d4較閘極150之第二延伸部154與源極130之間的水平距離d5遠。如此一來，第二金屬層170與主動層120之間被閘極150所隔開，可避免第二金屬層170與主動層120之間增加額外的寄生電容，亦可避免第二金屬層170干擾主動層120附近之電場分佈。然而在其他的實施方式中，水平距離d4亦可大於或等於水平距離d5，本發明不以此為限。
在本實施方式中，半導體裝置更包含第一介電層210與第二介電層220。第一介電層210置於主動層120上且覆蓋第一金屬層160。部分之第一介電層210置於閘極150之第一延伸部152與第一金屬層160之間。另外，第二介電層220置於第一介電層210上且覆蓋閘極150。部分之第二介電層220置於第二金屬層170與閘極150之第一延伸部152以及第二延伸部154之間。
在一或多個實施方式中，主動層120包含複數不同的氮基(nitride-based)半導體層，以於異質接合(heterojunction)處產生二維電子氣(2DEG)126，做為導電通道。例如可使用相互疊合的氮化鎵(GaN)層122與氮化鎵鋁(AlGaN)層124，其中氮化鎵鋁層124位於氮化鎵層122上。此種結構下，二維電子氣126可存在於氮化鎵層122與氮化鎵鋁層124之間的界面。因此在半導體裝置處於開啟狀態下，源極130與汲極140之間的導通電流可沿著氮化鎵層122與氮化鎵鋁層124之間的界面而流動。另一方面，基板110的材質例如為矽(silicon)基板或藍寶石(sapphire)基板，本發明不以此為限。在本實施方式中，半導體裝置可更包含緩衝層230，設置於主動層120與基板110之間。另外，半導體裝置可更包含絕緣區240，圍繞於主動層120外側。絕緣區240可用以避免漏電流的產生，並提高崩潰電壓。
在本實施方式中，半導體裝置更包含P型摻雜層180，置於閘極150與主動層120之間。P型摻雜層180可為抑制閘極150下方之主動層120的二維電子氣126之層，因此P型摻雜層180下方之二維電子氣126被截斷，此效果即使在沒有外加電壓時仍存在。因此，本實施方式之半導體裝置為常關型(增強型)裝置。
接著請參照第2圖，其為本發明另一實施方式之半導體裝置的剖面圖。本實施方式與第一實施方式的不同處在於第二金屬層170的結構。在本實施方式中，第二金屬層170更延伸至源極130上方。另外，半導體裝置更包含貫穿結構250，置於第二金屬層170與源極130之間，並連接第二金屬層170與源極130，藉此，第二金屬層170可與源極130電性連接。
具體而言，在本實施方式中，源極130可為一歐姆電極，為了改善其電阻，源極130可與第二金屬層170連接，其中第二金屬層170具有較源極130佳之電導，因此第二金屬層170可改善源極130的電阻值，而外部電路可連接至第二金屬層170。
另外，半導體裝置可更包含連接元件190，置於閘極150與汲極140之間，並連接第一金屬層160與第二金屬層170。藉由連接元件190、第二金屬層170與貫穿結構250，第一金屬層160可與源極130電性連接。如此一來，第一金屬層160、連接元件190與第二金屬層170共同包覆閘極150與汲極140之間的空間，可達到增加閘極-源極電容的效果。
另一方面，半導體裝置可更包含另一金屬層175與貫穿結構255。金屬層175置於第二介電層220上與汲極140上方，而貫穿結構255則置於金屬層175與汲極140之間以連接金屬層175與汲極140。在本實施方式中，汲極140亦可為一歐姆電極，為了改善其電阻，汲極140可與金屬層175連接，其中金屬層175具有較汲極140佳之電導，因此金屬層175可改善汲極140的電阻值，而外部電路可連接至金屬層175。另外，在一些實施方式中，閘極150可不具有第二延伸部154，本發明不以此為限。至於本實施方式的其他細節因與第1圖的實施方式相同，因此便不再贅述。
接著請參照第3圖，其為本發明再一實施方式之半導體裝置的剖面圖。本實施方式與第一實施方式的不同處在於第三金屬層260的存在。在本實施方式中，第三金屬層260置於第一金屬層160與第二金屬層170之間，並置於閘極150之第一延伸部152與汲極140之間。第三金屬層260電性連接源極130。舉例而言，在一些實施方式中，第一金屬層160、第二金屬層170與第三金屬層260皆可藉由，但不限於，外部電路而與源極130電性連接。
具體而言，在本實施方式中，部分之第一介電層210置於閘極150之第一延伸部152與第一金屬層160之間。第二介電層220置於閘極150之第一延伸部152與第二金屬層170之間，而第三金屬層260與第一延伸部152共同置於第一介電層210與第二介電層220之間。換言之，閘極150可與第三金屬層260以同一材料、同一製程所形成，然而本發明不以此為限。
藉由上述之結構，第一金屬層160、第二金屬層170與第三金屬層260共同包覆閘極150與汲極140之間的空間，因此可達到增加閘極-源極電容的效果。另外，在一些實施方式中，閘極150可不具有第二延伸部154，本發明不以此為限。至於本實施方式的其他細節因與第1圖的實施方式相同，因此便不再贅述。
接著請參照第4圖，其為本發明又一實施方式之半導體裝置的剖面圖。本實施方式與第一實施方式的不同處在於連接元件190的存在。在本實施方式中，連接元件190置於閘極150與汲極140之間，並連接第一金屬層160與第二金屬層170。連接元件190可隔離閘極150與汲極140，以降低閘極150與汲極140之間的電性影響。另外，因第一金屬層160、連接元件190與第二金屬層170共同包覆閘極150與汲極140之間的空間，因此可達到增加閘極-源極電容的效果。
在一些實施方式中，第一金屬層160與/或第二金屬層170可利用層間貫穿結構或外部電路(未繪示)，例如電線，而與源極130連接，本發明不以此為限。在一些實施方式中，閘極150可不具有第二延伸部154，本發明不以此為限。至於本實施方式的其他細節因與第1圖的實施方式相同，因此便不再贅述。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧基板
120‧‧‧主動層
122‧‧‧氮化鎵層
124‧‧‧氮化鎵鋁層
126‧‧‧二維電子氣
130‧‧‧源極
140‧‧‧汲極
150‧‧‧閘極
152‧‧‧第一延伸部
154‧‧‧第二延伸部
160‧‧‧第一金屬層
170‧‧‧第二金屬層
172‧‧‧側
175‧‧‧金屬層
180‧‧‧P型摻雜層
190‧‧‧連接元件
210‧‧‧第一介電層
220‧‧‧第二介電層
230‧‧‧緩衝層
240‧‧‧絕緣區
250、255‧‧‧貫穿結構
260‧‧‧第三金屬層
d1、d2、d3、d4、d5‧‧‧水平距離
第1圖為本發明一實施方式之半導體裝置的剖面圖。 第2圖為本發明另一實施方式之半導體裝置的剖面圖。 第3圖為本發明再一實施方式之半導體裝置的剖面圖。 第4圖為本發明又一實施方式之半導體裝置的剖面圖。
110‧‧‧基板
120‧‧‧主動層
122‧‧‧氮化鎵層
124‧‧‧氮化鎵鋁層
126‧‧‧二維電子氣
130‧‧‧源極
140‧‧‧汲極
150‧‧‧閘極
152‧‧‧第一延伸部
154‧‧‧第二延伸部
160‧‧‧第一金屬層
170‧‧‧第二金屬層
172‧‧‧側
180‧‧‧P型摻雜層
210‧‧‧第一介電層
220‧‧‧第二介電層
230‧‧‧緩衝層
240‧‧‧絕緣區
d1、d2、d3、d4、d5‧‧‧水平距離

Claims (12)

  1. 一種半導體裝置，包含： 一基板； 一主動層，置於該基板上； 一源極與一汲極，分別電性連接該主動層； 一閘極，置於該主動層上並置於該源極與該汲極之間，其中該閘極具有一第一延伸部，往該汲極延伸； 一第一金屬層，部分置於該閘極之該第一延伸部與該主動層之間，並往該汲極延伸，使得另一部分之該第一金屬層突出於該第一延伸部，其中該第一金屬層與該源極電性連接；以及 一第二金屬層，置於該閘極之該第一延伸部上方，並往該汲極延伸，使得另一部分之該第二金屬層突出於該第一延伸部，其中該第二金屬層與該源極電性連接。
  2. 如請求項1所述之半導體裝置，其中該第一金屬層與該汲極之間的水平距離較該第一延伸部與該汲極之間的水平距離近。
  3. 如請求項1所述之半導體裝置，其中該第二金屬層與該汲極之間的水平距離較該第一延伸部與該汲極之間的水平距離近。
  4. 如請求項1所述之半導體裝置，其中該第二金屬層更延伸至該源極上方。
  5. 如請求項4所述之半導體裝置，更包含： 一貫穿結構，置於該第二金屬層與該源極之間，並連接該第二金屬層與該源極。
  6. 如請求項5所述之半導體裝置，更包含： 一連接元件，置於該閘極與該汲極之間，並連接該第一金屬層與該第二金屬層。
  7. 如請求項1所述之半導體裝置，其中該第二金屬層面向該源極之一側位於該閘極的上方。
  8. 如請求項7所述之半導體裝置，更包含： 一第三金屬層，置於該第一金屬層與該第二金屬層之間，並置於該閘極之該第一延伸部與該汲極之間，其中該第三金屬層電性連接該源極。
  9. 如請求項8所述之半導體裝置，更包含： 一第一介電層，置於該閘極之該第一延伸部與該第一金屬層之間；以及 一第二介電層，置於該閘極之該第一延伸部與該第二金屬層之間，且該第三金屬層置於該第一介電層與該第二介電層之間。
  10. 如請求項7所述之半導體裝置，更包含： 一連接元件，置於該閘極與該汲極之間，並連接該第一金屬層與該第二金屬層。
  11. 如請求項1所述之半導體裝置，其中該閘極更具有一第二延伸部，往該源極延伸。
  12. 如請求項1所述之半導體裝置，更包含： 一P型摻雜層，置於該閘極與該主動層之間。
TW104119679A 2015-06-18 2015-06-18 半導體裝置 TWI626742B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104119679A TWI626742B (zh) 2015-06-18 2015-06-18 半導體裝置
US14/955,481 US9793390B2 (en) 2015-06-18 2015-12-01 Low miller factor semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104119679A TWI626742B (zh) 2015-06-18 2015-06-18 半導體裝置

Publications (2)

Publication Number Publication Date
TW201701468A true TW201701468A (zh) 2017-01-01
TWI626742B TWI626742B (zh) 2018-06-11

Family

ID=57588395

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104119679A TWI626742B (zh) 2015-06-18 2015-06-18 半導體裝置

Country Status (2)

Country Link
US (1) US9793390B2 (zh)
TW (1) TWI626742B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899484B1 (en) * 2016-12-30 2018-02-20 Texas Instruments Incorporated Transistor with source field plates under gate runner layers
US11682676B2 (en) * 2018-10-31 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and circuits with dual threshold voltage transistors and methods of fabricating the same
CN112242443A (zh) * 2019-07-18 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管及其形成方法
US11923424B2 (en) * 2020-12-31 2024-03-05 Nxp B.V. Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor
CN113782594B (zh) * 2021-11-12 2022-03-15 深圳市时代速信科技有限公司 一种半导体器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
EP1901342A4 (en) 2005-06-10 2009-07-22 Nec Corp FIELD EFFECT TRANSISTOR
TW200715570A (en) 2005-09-07 2007-04-16 Cree Inc Robust transistors with fluorine treatment
KR100782430B1 (ko) 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
US8283699B2 (en) 2006-11-13 2012-10-09 Cree, Inc. GaN based HEMTs with buried field plates
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
US8936976B2 (en) * 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
JP5649347B2 (ja) * 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
US8664718B2 (en) 2011-11-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and methods for forming the same
JP6075003B2 (ja) 2012-10-22 2017-02-08 富士通株式会社 トランジスタの制御回路及び電源装置
KR101736277B1 (ko) * 2012-12-12 2017-05-17 한국전자통신연구원 전계 효과 트랜지스터 및 그 제조 방법
US8928037B2 (en) * 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
JP6251071B2 (ja) * 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
JP6276150B2 (ja) * 2014-09-16 2018-02-07 株式会社東芝 半導体装置
JP2016062982A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US9793390B2 (en) 2017-10-17
US20160372557A1 (en) 2016-12-22
TWI626742B (zh) 2018-06-11

Similar Documents

Publication Publication Date Title
US10950524B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
US10573736B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
JP6240898B2 (ja) 半導体装置
US8928039B2 (en) Semiconductor device including heterojunction field effect transistor and Schottky barrier diode
US9502548B1 (en) Semiconductor device
US9754932B2 (en) Semiconductor device
US10833185B2 (en) Heterojunction semiconductor device having source and drain pads with improved current crowding
US20170345920A1 (en) Field-effect transistor
US20170352753A1 (en) Field-effect transistor
TWI626742B (zh) 半導體裝置
TW201421648A (zh) 半導體裝置
US9190393B1 (en) Low parasitic capacitance semiconductor device package
KR102100928B1 (ko) 고전자 이동도 트랜지스터
WO2019003746A1 (ja) 半導体装置
JP7021038B2 (ja) 半導体装置
TWI624872B (zh) 氮化物半導體元件
CN106373996B (zh) 半导体装置
WO2016151905A1 (ja) 窒化物半導体装置
CN106328703B (zh) 半导体装置
CN106328699B (zh) 半导体装置
TWI653760B (zh) 半導體裝置
WO2023157452A1 (ja) 窒化物半導体装置
CN106981508B (zh) 具有垂直型跨接结构电极的水平式半导体元件