TW201643571A - 模組及可程式邏輯控制器系統 - Google Patents

模組及可程式邏輯控制器系統 Download PDF

Info

Publication number
TW201643571A
TW201643571A TW105102473A TW105102473A TW201643571A TW 201643571 A TW201643571 A TW 201643571A TW 105102473 A TW105102473 A TW 105102473A TW 105102473 A TW105102473 A TW 105102473A TW 201643571 A TW201643571 A TW 201643571A
Authority
TW
Taiwan
Prior art keywords
output
input
input signal
signal
unit
Prior art date
Application number
TW105102473A
Other languages
English (en)
Other versions
TWI585556B (zh
Inventor
奥山卓美
坂本直聡
Original Assignee
三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機股份有限公司 filed Critical 三菱電機股份有限公司
Publication of TW201643571A publication Critical patent/TW201643571A/zh
Application granted granted Critical
Publication of TWI585556B publication Critical patent/TWI585556B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1157—I-O used either as input or as output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13142—Debugging, tracing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13144—GUI graphical user interface, icon, function bloc editor, OI operator interface
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/23—Pc programming
    • G05B2219/23283—Debugging, breakpoint

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

本發明之智慧型功能模組(110)係具備：輸入選擇器(131)，係選擇將實際輸入信號及預先作成之模擬輸入信號之中的哪一者作為輸入信號；輸出選擇器(133)，係選擇是否將輸出信號輸出至第2控制機器；以及演算部(122)，係使已設定複數個泛用電路區塊的組合及使用順序之輸出入控制部(123)，按每個步驟處理輸入信號且將輸出信號傳送至工程工具，或使已設定複數個泛用電路區塊的組合及使用順序之輸出入控制部(123)，以2個步驟以上的設定期間連續處理輸入信號且將各步驟的輸出信號儲存於記錄器部(140)，並將儲存於記錄器部(140)之設定期間份的輸出信號傳送至工程工具。

Description

模組及可程式邏輯控制器系統
本發明係有關於將泛用電路區塊(block)組合而實現功能之模組及使用該模組之可程式邏輯控制器系統之相關技術。
可程式邏輯控制器用之模組的一種之智慧型(intelligent)功能模組係將時脈(clock)、計數器(counter)、比較器、選擇器(selector)、以及邏輯閘(gate)之泛用電路區塊予以組合，而實現脈衝(pulse)計數(count)、頻率測定、計時器(timer)、以及脈衝寬幅調變輸出之輸出入控制所求得之各種功能。
智慧型功能模組係必須具備用以驗證組合泛用電路區塊而實現的功能上是否有錯誤之除錯(debug)功能。
專利文獻1係揭示在能再構成的電路當中，將考量為使用者(user)模擬信號之信號圖案(pattern)與將邏輯元件的截圖(snapshot)依順序(sequential)輸出者作比較，且將邏輯元件的內部狀態作成監視器(monitor)。
專利文獻2係揭示在能再構成的邏輯單元陣列(cell array)當中，在使系統時脈(system clock)及移位暫存器(shift register)的位址(address)產生變化之任意的時點能得知任意的邏輯單元(cell)的輸出。
[先前技術文獻] [專利文獻]
專利文獻1：日本特表2002-544576號公報
專利文獻2：日本特開平8-95818號公報
但，上述專利文獻1所揭示之發明係在泛用電路區塊之各邏輯元件附隨著暫存器、記憶體(memory)、網路(network)電路、以及觸發器(trigger)電路而構成，使得電路規模增大。此外，並未揭示顯示載裝再構成電路之製品的除錯結果。
上述專利文獻2所揭示之發明係在泛用電路區塊之邏輯單元(cell)上需要試驗用電路及控制用輸入端，使得電路規模增大。此外，並未揭示顯示載裝再構成電路之製品的除錯結果之情形。
本發明係有鑑於上述課題而創作，其目的在於取得能抑制電路規模的增大，且能顯示再構成電路的除錯結果之模組。
為了解決上述課題且達成目的，本發明係具備藉由改變複數個泛用電路區塊之組合及使用順序而能進行再構成之輸出入控制部，且由輸出入控制部處理自第1控制機器輸入之實際輸入信號，並將輸出信號輸出至第2控制機器之模組，其特徵在於具備：輸入選擇器，係選擇將實際輸入信號及預先作成之模擬輸入信號之中的哪一者作為輸入信號；輸出選擇器，係選擇是否將輸出信號輸出至第2控制機器；以及演算部，係使已設定複數個泛用電路區塊的組合及使用順序之輸出入控制部於每個步驟(step)處理輸入信號且將輸出信號傳送至外部裝置，或使已設定複數個泛用電路區塊的組合及使用順序之輸出入控制部以連續2個步驟以上的設定期間處理輸入信號且將各步驟的輸出信號儲存於記錄器(logger)部，並將儲存於記錄器部之設定期間份的輸出信號傳送至外部裝置。
本發明之模組係能達成能抑制電路規模的增大，且能顯示再構成電路的除錯結果之功效。
10‧‧‧可程式邏輯控制器
20a‧‧‧第1控制機器
20b‧‧‧第2控制機器
30‧‧‧工程工具
31‧‧‧除錯功能部
32‧‧‧輸入資料產生部
33‧‧‧輸出資料儲存部
34‧‧‧除錯期間指示部
35‧‧‧顯示部
36‧‧‧控制部
40‧‧‧可程式邏輯控制器系統
50‧‧‧電腦
51‧‧‧演算裝置
52、111、121‧‧‧記憶體
53‧‧‧記憶裝置
54‧‧‧輸入裝置
55‧‧‧顯示裝置
56‧‧‧通信裝置
60‧‧‧工程工具程式
80‧‧‧工程工具畫面
81‧‧‧功能表列
82‧‧‧工作視窗
83‧‧‧零件選擇視窗
84‧‧‧硬體邏輯
85、86‧‧‧下拉功能表
87‧‧‧選擇對話框
88‧‧‧期間設定對話框
89‧‧‧模擬輸入信號設定對話框
90‧‧‧詢問畫面
91‧‧‧波形顯示選擇按鈕
92‧‧‧檔案輸出選擇按鈕
93‧‧‧結束按鈕
100‧‧‧CPU模組
110、150、160‧‧‧智慧型功能模組
111a‧‧‧參數
111b‧‧‧梯形程式
112、122‧‧‧演算部
113、114、124‧‧‧通信介面
120‧‧‧通信匯流排
123‧‧‧輸出入控制部
125‧‧‧輸入電路
126‧‧‧輸出電路
130‧‧‧輸入資料部
131‧‧‧輸入選擇器
132‧‧‧電路區塊切換匯流排
133‧‧‧輸出選擇器
1341至134z‧‧‧計數器
1351至135y‧‧‧邏輯閘
1361至136x‧‧‧濾波器
1371至137w‧‧‧時脈部
1381至138v‧‧‧演算器
1391至139u‧‧‧比較器
140‧‧‧記錄器部
161‧‧‧網路通信部
851、861‧‧‧功能表項目
871‧‧‧實際輸入信號選擇按鈕
872‧‧‧模擬輸入信號選擇按鈕
881‧‧‧開始步驟指定欄
882‧‧‧動作種類指定欄
883‧‧‧期間指定欄
891‧‧‧數值輸入欄
892‧‧‧波形顯示欄
893‧‧‧檔案讀取按鈕
911‧‧‧除錯結果顯示畫面
912‧‧‧輸入信號的波形
913‧‧‧導通關斷狀態
914‧‧‧計數值
915‧‧‧輸出信號的波形
1301、1311、1321、1331、13411至1341z、13511至1351y、13611至1361x、13711至1371w、13811至1381v、13911至1391u、1401‧‧‧暫存器
第1圖係顯示本發明之實施形態1的可程式邏輯控制器系統的構成之圖示。
第2圖係顯示實施形態1的可程式邏輯控制器系統之工程工具(engineering tool)的構成之圖示。
第3圖係顯示實施形態1的可程式邏輯控制器系統當 中，執行工程工具程式(program)的電腦(computer)之硬體(hardware)構成之圖示。
第4圖係顯示實施形態1的可程式邏輯控制器系統當中，執行工程工具程式中的電腦之圖示。
第5圖係顯示實施形態1的可程式邏輯控制器系統之可程式邏輯控制器的構成之圖示。
第6圖係顯示實施形態1的可程式邏輯控制器系統之除錯動作的流程之流程圖(flowchart)。
第7圖係顯示實施形態1的可程式邏輯控制器系統之除錯動作的流程之流程圖。
第8圖係顯示實施形態1的可程式邏輯控制器系統之工程工具的顯示部使顯示裝置顯示之工程工具畫面的一例之圖示。
第9圖係顯示實施形態1的可程式邏輯控制器系統當中，包含用以自普通模式(mode)切換成除錯模式的功能表(menu)項目之下拉(pulldown)功能表所顯示之工程工具畫面的一例之圖示。
第10圖係顯示實施形態1的可程式邏輯控制器系統當中，包含用以自除錯模式切換成普通模式的功能表項目之下拉功能表所顯示之工程工具畫面的一例之圖示。
第11圖係顯示使用實施形態1的可程式邏輯控制器系統之實際輸入信號而進行除錯動作、或使用模擬輸入信號而進行除錯動作之選擇對話框(dialog)的一例之圖示。
第12圖係顯示實施形態1的可程式邏輯控制器系統之 期間設定對話框的一例之圖示。
第13圖係顯示實施形態1的可程式邏輯控制器系統之模擬輸入信號設定對話框的一例之圖示。
第14圖係顯示實施形態1的可程式邏輯控制器系統之除錯結果的通知方法之詢問畫面的一例之圖示。
第15圖係顯示實施形態1的可程式邏輯控制器系統之除錯結果顯示畫面的一例之圖示。
第16圖係顯示實施形態1的可程式邏輯控制器系統之智慧型功能模組的變形例之圖示。
第17圖係顯示本發明之實施形態2之智慧型功能模組的構成之圖示。
第18圖係顯示包含具備實施形態2之智慧型功能模組的可程式邏輯控制器之可程式邏輯控制器系統的除錯動作的流程之流程圖。
第19圖係顯示包含具備實施形態2之智慧型功能模組的可程式邏輯控制器之可程式邏輯控制器系統的除錯動作的流程之流程圖。
以下，根據圖式而詳細說明本發明之實施形態的模組及可程式邏輯控制器系統。又，本發明並不限定於本實施形態。
實施形態1.
第1圖係顯示本發明之實施形態1的可程式邏輯控制器系統的構成之圖示。可程式邏輯控制器系統40係具有： 可程式邏輯控制器10，係控制第1控制機器20a及第2控制機器20b；第1控制機器20a及第2控制機器20b，係可程式邏輯控制器10的控制對象；以及工程工具30，係進行可程式邏輯控制器10的設定。
第2圖係顯示實施形態1的可程式邏輯控制器系統之工程工具的構成之圖示。工程工具30係具備對可程式邏輯控制器10進行除錯用的除錯功能部31。除錯功能部31係包含：輸入資料(data)產生部32，係產生用以取代實際信號之模擬輸入信號；輸出資料儲存部33，係儲存自可程式邏輯控制器10接收的資料；除錯期間指示部34，係對可程式邏輯控制器10指示除錯期間；顯示部35，係使後述之顯示裝置顯示除錯畫面；以及控制部36，係總括除錯動作。
工程工具30係藉由電腦執行工程工具程式而構成。第3圖係顯示實施形態1的可程式邏輯控制器系統當中，執行工程工具程式的電腦之硬體構成之圖示。電腦50係具備：演算裝置51，係進行演算處理；記憶體52，係作為供演算裝置51使用之工作區域(work area)；記憶裝置53，係記憶工程工具程式60及資訊；輸入裝置54，係輸入介面(interface)；顯示裝置55，係用以顯示資訊；以及通信裝置56，係用以和可程式邏輯控制器10的進行通信。
第4圖係顯示實施形態1的可程式邏輯控制器系統當中，執行工程工具程式中的電腦之圖示。電腦50係藉由演算裝置51將記憶體52作為工作區域而使用，並 執行工程工具程式60而形成工程工具30。亦即，第2圖所示之輸入資料產生部32、輸出資料儲存部33、除錯期間指示部34、顯示部35、以及控制部36係藉由演算裝置51執行工程工具程式60而實現。此外，亦可聯合複數個演算裝置及複數個記憶體而執行上述功能。
第5圖係顯示實施形態1的可程式邏輯控制器系統之可程式邏輯控制器的構成之圖示。可程式邏輯控制器10係具有：CPU(Central Processing Unit，中央處理模組)模組100，係根據預先設定的參數(parameter)而執行梯形程式(ladder program)之演算處理模組；智慧型功能模組110，係配合參數及梯形程式使動作產生變化而控制第1控制機器20a及第2控制機器20b；以及通信匯流排(bus)120，係連接CPU模組及智慧型功能模組。
CPU模組100係具備：記憶體111，係儲存參數111a及梯形程式111b；演算部112，係執行儲存於記憶體111的梯形程式111b；通信介面113，係用以和工程工具30進行通信；以及通信介面114，係用以進行通過通信匯流排120之通信。
智慧型功能模組110係具有：記憶體121，係記憶表示依何種順序而使後述之複數個泛用電路區塊動作的資訊；演算部122，係使輸出入控制部123進行除錯動作；輸出入控制部123，係具備複數個泛用電路區塊之再構成電路；通信介面124，係用以進行通過通信匯流排120之通信；輸入電路125，係自第1控制機器20a接收實 際輸入信號；以及輸出電路126，係將輸出信號輸出至第2控制機器20b。在實施形態1當中，第1控制機器20a為感測器(sensor)，第2控制機器20b為開關(switch)。又，第1控制機器20a及第2控制機器20b亦可為相同的機器。
輸出入控制部123係具有：輸入資料部130，係記憶除錯動作所使用的模擬輸入信號；輸入選擇器131，係在除錯動作時切換要將輸入電路125設成有效或設成無效，藉此選擇將實際輸入信號或模擬輸入信號之中的哪一者作為輸入信號；電路區塊切換匯流排132，係能變更泛用電路區塊的組合及使用順序；以及輸出選擇器133，係選擇是否將除錯結果之輸出信號傳送至第2控制機器20b。輸出選擇器133係在除錯動作時，將輸出電路126設成無效，且不將除錯結果輸出至第2控制機器20b。
輸出入控制部123所具備之泛用電路區塊係具有：複數個計數器1341至134z，係計算數值；複數個邏輯閘1351至135y，係進行基本的邏輯演算；複數個濾波器(filter)1361至136x，係去除輸入信號的雜訊(noise)；複數個時脈部1371至137w，係將時脈供應於輸出入控制部123內的各泛用電路區塊並使其動作；複數個演算器1381至138v，係進行預先設定的演算處理；以及複數個比較器1391至139u，係進行比較處理。輸出入控制部123係具備儲存各步驟的除錯結果之輸出信號之記錄器部140。又，基本的邏輯演算係邏輯“非”、邏輯“與”、邏輯“或”、邏輯“異或”、邏輯“或非”、以及邏輯“與非”。
輸入資料部130係具有記憶設定之暫存器1301。輸入選擇器131係具有記憶設定之暫存器1311。電路區塊轉換匯流排132係具有記憶設定之暫存器1321。輸出選擇器133係具有記憶設定之暫存器1331。計數器1341至134z係具有記憶設定之暫存器13411至1341z。邏輯閘1351至135y係具有記憶設定之暫存器13511至1351y。濾波器1361至136x係具有記憶設定之暫存器13611至1361x。時脈部1371至137w係具有記憶設定之暫存器13711至1371w。演算器1381至138v係具有記憶設定之暫存器13811至1381v。比較器1391至139u係具有記憶設定之暫存器13911至1391u。記錄器部140係具有記憶設定之暫存器1401。
演算部122係按每個步驟使輸出入控制部123處理輸入信號且將輸出信號傳送至工程工具30、或以2步驟以上之設定期間連續使輸出入控制部123處理輸入信號，且將各步驟的主力信號儲存於記錄器部140，並將儲存於記錄器部140之對應於設定期間(亦即，設定期間份)的輸出信號傳送至工程工具30。此外，演算部122係在除錯動作時，將指示傳送至時脈部1371至137w，且將分頻之時脈輸出至泛用電路區塊。
智慧型功能模組110係具備藉由變更複數個泛用電路區塊的組合及使用順序而能再構成之輸出入控制部123，在複數個泛用電路區塊處理輸入信號且將除錯結果之輸出信號予以輸出。
在不執行除錯的普通模式當中，演算部112 係根據儲存於記憶體111的參數111a而執行梯形程式111b，且通過通信匯流排120將指示傳送至演算部122。演算部122係根據來自演算部112的指示而決定泛用電路區塊的組合及使用順序，且使設定記憶於暫存器1301、1311、1321、1331、暫存器13411至1341z、13511至1351y、13611至1361x、13711至1371w、13811至1381v、13911至1391u。此時，輸入選擇器131之暫存器1311係記憶將輸入電路125設成有效之設定。此外，輸出選擇器133之暫存器1331係記憶將輸出電路126設成有效之設定。此外，在輸出入控制部123處理自第1控制機器20a輸入之實際輸入信號，且將輸出信號自輸出電路126輸出至第2控制機器20b。
說明有關於實施形態1的可程式邏輯控制器系統之工程工具之除錯動作時的動作。第6圖及第7圖係顯示實施形態1的可程式邏輯控制器系統之除錯動作的流程之流程圖。第8圖係顯示實施形態1的可程式邏輯控制器系統之工程工具的顯示部使顯示裝置顯示之工程工具畫面的一例之圖示。工程工具畫面80係具有：功能表列(menu bar)81，係顯示功能表；工作視窗(work window)82，係顯示除錯對象的硬體邏輯(hardware logic)84；以及零件選擇視窗83，係顯示構成硬體邏輯84的零件。列舉構成硬體邏輯84的零件之具體例時，則為並行編碼器(parallel encoder)區塊、多功能計數器區塊、邏輯演算區塊、以及功能區塊。
在步驟S101當中，工程工具30的控制部36係接受將硬體邏輯84記述於工程工具畫面80的工作視窗82之操作。硬體邏輯84的記述係使用者在零件選擇視窗83選擇零件，且藉由輸入裝置54執行配置於工作視窗82上之操作而進行。
在步驟S102當中，控制部36係接受轉換成除錯模式的操作。當對輸入裝置54進行在工程工具畫面80上選擇功能表列81內的「除錯」之操作時，則顯示部35係將用以切換普通模式及除錯模式之下拉功能表顯示於工程工具畫面80內。若為普通模式中，則顯示部35係將用以轉移成除錯模式之包含功能表項目之下拉功能表顯示於工程工具畫面80內。第9圖係顯示實施形態1的可程式邏輯控制器系統當中，顯示有用以自普通模式切換成除錯模式的包含功能表項目之下拉功能表之工程工具畫面的一例之圖示。控制部36係接受選擇下拉功能表85內之模式切換功能表項目851的操作。
又，若為除錯模式中，則顯示部35係將用以轉移成普通模式之包含功能表項目之下拉功能表顯示於工程工具畫面80內。第10圖係表示實施形態1的可程式邏輯控制器系統當中，包含用以自除錯模式切換成普通模式的功能表項目之下拉功能表所顯示之工程工具畫面的一例之圖示。顯示於工程工具畫面80內之下拉功能表86係包含用以自除錯模式轉換成普通模式的功能表項目861。
在對輸入裝置54進行選擇用以轉移至除錯 模式的功能表項目之操作時，在步驟S103當中，控制部36係接受選擇除錯動作所使用之信號的種類之操作。具體而言，顯示部35係使工程工具畫面80顯示是使用實際輸入信號進行除錯動作、或使用模擬輸入信號進行除錯動作之選擇對話。第11圖係顯示在實施形態1的可程式邏輯控制器系統中，是使用實際輸入信號進行除錯動作、或使用模擬輸入信號進行除錯動作之選擇對話框的一例之圖示。選擇對話框87係具備實際輸入信號選擇按鈕(button)871及模擬輸入信號選擇按鈕872。控制部36係在按下實際輸入信號選擇按鈕871時，則判斷為進行選擇使用實際輸入信號進行除錯動作之操作。此外，控制部36係在按下模擬輸入信號選擇按鈕872時，則判斷為進行選擇使用模擬輸入信號進行除錯動作之操作。
在對輸入裝置54進行選擇使用實際輸入信號進行除錯動作之操作時，在步驟S104為形成是(Yes)。在步驟S105當中，控制部36係將使用實際輸入信號進行有關於記述於工作視窗82的硬體邏輯84之除錯動作通知可程式邏輯控制器10。智慧型功能模組110的演算部122係參考記憶於記憶體121的資訊，決定用以實現硬體邏輯84之處理的泛用電路區塊的組合及使用順序，且將設定記憶於暫存器1301、1311、1321、1331、暫存器13411至1341z、13511至1351y、13611至1361x、13711至1371w、13811至1381v、13911至1391u。此時，輸入選擇器131之暫存器1311係記憶將輸入電路125設成有效之設定。此外，輸出選擇 器133之暫存器1331係記憶將輸出電路126設成無效之設定。
在步驟S106當中，除錯期間指示部34係接受除錯期間的設定。具體而言，除錯期間指示部34係使工程工具畫面80上顯示進行開始除錯的時脈指定、要按每個步驟執行除錯動作或以固定期間進行除錯動作之選擇、以及除錯期間的設定之期間設定對話框。第12圖係顯示實施形態1的可程式邏輯控制器系統之期間設定對話框的一例之圖示。期間設定對話框88係具有：開始步驟指定欄881，係指定開始除錯的步驟；動作種類指定欄882，係選擇要按每個步驟進行除錯動作、或以設定之期間連續進行除錯；以及期間指定欄883，係指定進行除錯之期間。期間設定對話框88係除錯期間指示部34之圖形化(grapgical)使用者介面。因此，能在圖形化使用者介面環境下進行要按每個步驟進行除錯動作、或以設定期間連續進行除錯之選擇。動作種類指定欄882係形成僅能選擇按每個步驟進行除錯動作、或以設定之期間連續進行除錯的一方之單選(radio)按鈕。除錯期間指示部34係接受對於期間設定對話框88的輸入操作。
此外，在對輸入裝置54進行選擇使用模擬輸入信號進行除錯動作之操作時，在步驟S104為形成否(No)。在步驟S107中，控制部36係將使用模擬輸入信號進行有關於記述於工作視窗82的硬體邏輯84之除錯動作通知可程式邏輯控制器10。智慧型功能模組110的演算部 122係參考記憶於記憶體121的資訊，決定用以實現硬體邏輯84之處理的泛用電路區塊的組合及使用順序，且將設定記憶於暫存器1301、1311、1321、1331、13411至1341z、13511至1351y、13611至1361x、13711至1371w、13811至1381v、以及13911至1391u。此時，輸入選擇器131之暫存器1311係記憶將來自輸入電路125的信號設成無效，並將來自輸入資料部130的信號設成有效之設定。此外，輸出選擇器133之暫存器1331係記憶將輸出電路126設成無效之設定。
在步驟S108當中，除錯期間指示部34係和步驟S106同樣的，接受除錯期間的設定。步驟S108之後，在步驟S109當中，輸入資料產生部32係接受作成模擬輸入信號之處理。具體而言，輸入資料產生部32係將模擬輸入信號的設定對話框顯示於工程工具畫面80上。第13圖係表示實施形態1的可程式邏輯控制器系統之模擬輸入信號設定對話框的一例之圖示。模擬輸入信號設定對話框89係具備有：數值輸入欄891，係用以按每個步驟輸入0或1之值；以及波形顯示欄892，係顯示將輸入於數值輸入欄891之數值予以轉換的波形。模擬輸入信號係藉由按每個步驟以0或1之值而在數值輸入欄891中指定為低位準(low level)或高位準(ligh level)而作成。模擬輸入信號係僅作成有相當於除錯所使用之通道(channel)之數量。模擬輸入信號設定對話框89係輸入資料產生部32之圖形化使用者介面。因此，能在圖形化使用者介面環境下進行模擬輸入信 號之作成。
又，模擬輸入信號設定對話框89係具備檔案(file)讀取按鈕893。按下檔案讀取按鈕893時，自記憶裝置53讀取逗點(comma)劃分文書(text)形式之0或1的羅列，藉此而按每個步驟將0或1之值輸入於數值輸入欄891。
輸入資料產生部32係將以0或1指定各步驟的位準之模擬輸入信號轉換成波形而顯示於波形顯示欄892。藉由顯示模擬輸入信號的波形於波形顯示欄892，而在模擬輸入信號的按每個步驟之高位準或低位準的指定有誤時，即能在視覺上作辨識，且能減低模擬輸入信號的設定錯誤。
又，步驟S108及步驟S109亦可依相反的順序而執行。亦即，亦可在接受作成模擬輸入信號之處理之後，再接受除錯期間的設定。
在步驟S110當中，控制部36係將設定期間份之模擬輸入信號的資料傳送至可程式邏輯控制器10。智慧型功能模組110之演算部122係將模擬輸入信號的資料儲存於輸入資料部130。
當步驟S106及步驟S110的處理結束時，在步驟S111當中，控制部36係確認是連續進行達設定之期間的除錯之設定、或是按每個步驟進行除錯之設定。在連續進行達設定之期間的除錯之情形時，在步驟S111為形成否，在步驟S112當中，控制部36係通過通信介面而對演 算部122指示達設定期間的除錯之執行。該情形時，記錄器部140之暫存器1401係記憶將記錄器部140設成有效之設定。
在步驟S113當中，演算部122係執行達設定期間的除錯，且按每個步驟將除錯結果儲存於記錄器部140。具體而言，演算部122係將達設定期間的時脈自時脈部1371至137w供應於另外的泛用電路區塊，使其以設定之期間連續動作。
結束達設定期間的除錯之後，在步驟S114當中，演算部122係讀取記錄器部140的資料而傳送至工程工具30，且儲存於輸出資料儲存部33。
另一方面，在按每個步驟進行除錯之設定之情形時，在步驟S111為形成是，在步驟S115當中，控制部36係通過通信介面而對演算部122指示1步驟份的除錯之執行。該情形時，記錄器部140之暫存器1401係記憶將記錄器部140設成無效之設定。
如此，演算部122係使設定複數個泛用電路區塊的組合及使用順序之輸出入控制部123，按每個步驟或以連續2步驟以上的設定期間處理輸入信號。
在步驟S116當中，演算部122係執行1步驟份的除錯。具體而言，演算部122係將1時脈自時脈部1371至137w供應於另外的泛用電路區塊而使其動作。此外，在步驟S117當中，演算部122係將除錯結果自通信介面而傳送至工程工具30，且儲存於輸出資料儲存部33。
步驟S117之後，控制部36係判斷除錯動作是否已進行到步驟S106或S108所設定的步驟。亦即，演算部122係判斷是否到達指定步驟。若除錯動作已進行到步驟S106或S108所設定的步驟，則在步驟S118成為是，且進入步驟S119。若除錯動作未進行到步驟S106或S108所設定的步驟，則在步驟S118成為否，且進入步驟S115。
在步驟S114之後或在步驟S118成為是之後，在步驟S119中，控制部36係詢問使用者除錯結果之通知方法。具體而言，顯示部35係使顯示裝置55顯示除錯結果是要以波形顯示或以逗點劃分文書形式輸出檔案之詢問畫面。第14圖係顯示實施形態1的可程式邏輯控制器系統之除錯結果的通知方法之詢問畫面的一例之圖示。除錯結果的通知方法之詢問畫面90係具備波形顯示選擇按鈕91、檔案輸出選擇按鈕92、以及結束按鈕93。
對輸入裝置54進行將波形顯示選擇按鈕91按下之操作時，在步驟S119係成為「波形顯示」。在步驟S120當中，顯示部35係將除錯結果顯示於工程工具畫面80上。第15圖係顯示實施形態1的可程式邏輯控制器系統之除錯結果顯示畫面的一例之圖示。除錯結果顯示畫面911係顯示指定之步驟數份的輸入信號的波形912、輸出入控制部123的輸出入之導通關斷(on-off)狀態913、輸出入控制部123的計數值914、以及輸出信號的波形915。
進行將檔案輸出選擇按鈕92按下之操作時，在步驟S119係成為「檔案輸出」。在步驟S121中，控 制部36係將除錯結果記憶於記憶裝置53。
進行將結束按鈕93按下之操作時，在步驟S119係成成為「無」，且結束除錯處理。
又，在上述的說明當中，係藉由操作工程工具30而作成模擬輸入信號，但模擬輸入信號亦可藉由對於智慧型功能模組110的操作而作成並儲存於輸入資料部130。
此外，在上述的說明當中，智慧型功能模組110係透過CPU模組100而連接於工程工具30，經由CPU模組100而將除錯結果傳送至工程工具30，但，智慧型功能模組110亦可經由網路而連接於工程工具30，並經由網路而將除錯結果傳送至工程工具30。
第16圖係顯示實施形態1的可程式邏輯控制器系統之智慧型功能模組的變形例之圖示。和智慧型功能模組110不同點在於，智慧型功能模組160具有網路通信部161。網路通信部161係通過網路而和工程工具30通信之通信介面。智慧型功能模組160係能利用網路通信部161，通過網路而將除錯結果傳送至工程工具30。
又，智慧型功能模組110相較於變形例的智慧型功能模組160，由於不需要網路通信部161，故能抑制電路規模的增大之功效係智慧型功能模組110為更大。
實施形態1的可程式邏輯控制器系統40之智慧型功能模組110，其為了實現除錯功能而設置於輸出入控制部123的構成要素為輸入資料部130、輸入選擇器 131、輸出選擇器133、以及記錄器部140，無須按每個電路區塊追加構成要素。因此，能抑制電路規模的增大。此外，演算部122係按每個步驟執行除錯動作時，將除錯結果傳送至工程工具30，以設定期間連續執行除錯動作時，係按每個步驟將除錯結果儲存於記錄器部140。演算部122係在達設定期間的除錯動作結束之後，將儲存於記錄器部140的設定期間份的除錯結果傳送至工程工具30。因此，智慧型功能模組110的除錯結果係能顯示於工程工具30的除錯結果顯示畫面911。
此外，實施形態1的可程式邏輯控制器系統40係在設定期間連續而執行除錯動作時，控制部36並不需要對演算部122逐一指示除錯執行，故能減低演算裝置51的負荷。
此外，為了在執行除錯動作時，根據演算部122的指示，自時脈部1371至137w供應分頻之時脈而使另外的泛用電路區塊動作，普通模式係以演算部122的動作週期使較演算部122更高速動作之輸出入控制部123的泛用電路區塊動作並執行除錯動作，且能確認除錯結果。
實施形態1的可程式邏輯控制器系統40係以硬體構裝複數的泛用電路區塊於輸出入控制部123，且配合智慧型功能模組110的暫存器設定而變更各泛用電路區塊的動作模式。而且，各泛用電路區塊係能選擇組合。因此，使用進行多種的輸出入控制之可程式邏輯控制器10的智慧型功能模組110，即能實現驗證各泛用電路區塊的 動作及組合泛用電路區塊的動作之除錯功能。
實施形態2.
第17圖係顯是示本發明之實施形態2之智慧型功能模組的構成之圖示。實施形態2之智慧型功能模組150係從實施形態1的智慧型功能模組110省略記錄器部140之構成，除了未具備記錄器部140之外，均和實施形態1的智慧型功能模組110相同。
第18圖及第19圖係顯是示包含具備實施形態2之智慧型功能模組的可程式邏輯控制器之可程式邏輯控制器系統的除錯動作的流程之流程圖。和實施形態1的可程式邏輯控制器系統40的除錯動作相比較時，不同點在於步驟S106及S108變更為步驟S106’及S108’、以及沒有步驟S111至S114。此等不同點以外，均和實施形態1的可程式邏輯控制器系統40的除錯動作相同。
在步驟S106’及S108’當中，除錯期間指示部34係接受除錯期間的設定。具體而言，除錯期間指示部34係使進行開始除錯之時脈指定及除錯期間的設定之期間設定對話框顯示於工程工具畫面上。亦即，和實施形態1的可程式邏輯控制器系統40之除錯動作不相同點在於，在步驟S106’及S108’當中並不進行是否為按每個步驟進行除錯動作、或為以設定之期間連續進行除錯動作之選擇。
在以下之處理當中，並不進行相當於實施形態1的可程式邏輯控制器系統40之除錯動作的步驟S111至S114之處理。因此，在步驟S106’及S108’當中即 使不進行是否為按每個步驟進行除錯動作、或以設定之期間連續進行除錯動作之選擇，除錯動作亦按每個步驟執行。
實施形態2之智慧型功能模組150雖限定為按每個步驟執行除錯動作，但不需要記錄器部140，故能簡化構成而降低成本(cost)。
又，在實施形態2當中，亦可和實施形態1的變形例同樣的，設置通過網路而和工程工具30通信用之通信介面的網路通信部。
以上之實施形態所示之構成係顯示本發明的內容之一例，亦可和其他公知的技術組合，在不脫離本發明之要旨的範圍內，亦可省略、變更構成的一部分。
10‧‧‧可程式邏輯控制器
20a‧‧‧第1控制機器
20b‧‧‧第2控制機器
111、121‧‧‧記憶體
100‧‧‧CPU模組
110‧‧‧智慧型功能模組
111a‧‧‧參數
111b‧‧‧梯形程式
112、122‧‧‧演算部
113、114、124‧‧‧通信介面
120‧‧‧通信匯流排
123‧‧‧輸出入控制部
125‧‧‧輸入電路
126‧‧‧輸出電路
130‧‧‧輸入資料部
131‧‧‧輸入選擇器
132‧‧‧電路區塊轉換匯流排
133‧‧‧輸出選擇器
1341、134z‧‧‧計數器
1351、135y‧‧‧邏輯閘極
1361、136x‧‧‧濾波器
1371、137w‧‧‧時脈部
1381、138v‧‧‧演算器
1391、139u‧‧‧比較器
140‧‧‧記錄器部
1301、1311、1321、1331、13411、1341z、13511、1351y、13611、1361x、13711、1371w、13811、1381v、13911、1391u、1401‧‧‧暫存器

Claims (6)

  1. 一種模組，係具備藉由改變複數個泛用電路區塊之組合及使用順序而能進行再構成之輸出入控制部，且由前述輸出入控制部處理自第1控制機器輸入之實際輸入信號，並將輸出信號輸出至第2控制機器，該模組係包括：輸入選擇器，係選擇將前述實際輸入信號及預先作成之模擬輸入信號之中的哪一者作為輸入信號；輸出選擇器，係選擇是否將前述輸出信號輸出至前述第2控制機器；以及演算部，係使已設定前述複數個泛用電路區塊的組合及使用順序之前述輸出入控制部，按每個步驟處理前述輸入信號且將前述輸出信號傳送至外部裝置，或使已設定前述複數個泛用電路區塊的組合及使用順序之前述輸出入控制部，以2個步驟以上的設定期間連續處理前述輸入信號且將各步驟的前述輸出信號儲存於記錄器部，並將儲存於前述記錄器部之前述設定期間份的輸出信號傳送至前述外部裝置。
  2. 一種模組，係具備藉由改變複數個泛用電路區塊之組合及使用順序而能進行再構成之輸出入控制部，且由前述輸出入控制部處理自第1控制機器輸入之實際輸入信號，並將輸出信號輸出至第2控制機器，該模組係包括：輸入選擇器，係選擇將前述實際輸入信號及預先 作成之模擬輸入信號之中的哪一者作為輸入信號；輸出選擇器，係選擇是否將前述輸出信號輸出至前述第2控制機器；以及演算部，係使已設定前述複數個泛用電路區塊的組合及使用順序之前述輸出入控制部，按每個步驟處理前述輸入信號，且將前述輸出信號傳送至外部裝置。
  3. 如申請專利範圍第1項或第2項所述之模組，其係透過演算處理模組而連接於前述外部裝置，且經由前述演算處理模組而將前述輸出信號傳送至前述外部裝置。
  4. 如申請專利範圍第1項或第2項所述之模組，其係透過網路而連接於前述外部裝置，且經由前述網路而將前述輸出信號傳送至前述外部裝置。
  5. 一種可程式邏輯控制器系統，係包含具備智慧型功能模組的可程式邏輯控制器、以及具備前述可程式邏輯控制器的除錯功能之工程工具，該智慧型切能模組係具備藉由改變複數個泛用電路區塊之組合及使用順序而能進行再構成之輸出入控制部，且由前述輸出入控制部處理自第1控制機器輸入之實際輸入信號，並將輸出信號輸出至第2控制機器，其中：前述智慧型功能模組係具備：輸入選擇器，係選擇將前述實際輸入信號及預先作成之模擬輸入信號之中的哪一者作為輸入信號；輸出選擇器，係選擇是否將前述輸出信號輸出至 前述第2控制機器；以及演算部，係使已設定前述複數個泛用電路區塊的組合及使用順序之前述輸出入控制部，按每個步驟處理前述輸入信號且將前述輸出信號傳送至前述工程工具，或使已設定前述複數個泛用電路區塊的組合及使用順序之前述輸出入控制部，以2個步驟以上的設定期間連續處理前述輸入信號且將各步驟的前述輸出信號儲存於前述記錄器部，並將儲存於前述記錄器部之前述設定期間份的輸出信號傳送至前述工程工具，前述工程工具係具備：輸入資料產生部，係產生前述模擬輸入信號而傳送至前述智慧型功能模組；除錯期間指示部，係對前述演算部指示是要使前述輸出入控制部按每個步驟處理前述輸入信號、還是要在前述設定期間連續地處理前述輸入信號；輸出資料儲存部，係儲存自前述智慧型功能模組接收之前述輸出信號；以及顯示部，係顯示儲存於前述輸出資料儲存部之輸出信號的波形。
  6. 如申請專利範圍第5項所述之可程式邏輯控制器系統，其中，前述輸入資料產生部係具有圖形化使用者介面，係用以作成前述模擬輸入信號，前述除錯期間指示部係具有圖形化使用者介面， 係用以對前述演算部指示是要使前述複數個泛用電路區塊按每個步驟處理前述輸入信號、還是要在前述設定期間連續地處理前述輸入信號。
TW105102473A 2015-01-28 2016-01-27 智慧型功能模組及可程式邏輯控制器系統 TWI585556B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/052398 WO2016121038A1 (ja) 2015-01-28 2015-01-28 インテリジェント機能ユニット及びプログラマブルロジックコントローラシステム

Publications (2)

Publication Number Publication Date
TW201643571A true TW201643571A (zh) 2016-12-16
TWI585556B TWI585556B (zh) 2017-06-01

Family

ID=56421675

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105102473A TWI585556B (zh) 2015-01-28 2016-01-27 智慧型功能模組及可程式邏輯控制器系統

Country Status (7)

Country Link
US (1) US10303149B2 (zh)
JP (1) JP5955482B1 (zh)
KR (1) KR102056350B1 (zh)
CN (1) CN106233212B (zh)
DE (1) DE112015006067T5 (zh)
TW (1) TWI585556B (zh)
WO (1) WO2016121038A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016038645A1 (ja) * 2014-09-11 2016-03-17 三菱電機株式会社 入出力制御装置、入出力制御方法、及びプログラム
JP6828700B2 (ja) 2018-01-19 2021-02-10 株式会社安川電機 電力変換システム、プログラミング支援装置、プログラミング支援方法、プログラム、及び記憶媒体
US11061839B2 (en) 2018-02-07 2021-07-13 Mitsubishi Electric Corporation Input/output control unit, programmable logic controller, and inspection system
WO2020089977A1 (ja) * 2018-10-29 2020-05-07 三菱電機株式会社 プログラマブルロジックコントローラ、プログラマブルロジックコントローラシステムおよびデータ解析方法
JP6625278B1 (ja) 2018-11-22 2019-12-25 三菱電機株式会社 入出力制御ユニット、ｐｌｃ及びデータ制御方法
CN109375576B (zh) * 2018-12-05 2021-07-20 广州奇芯机器人技术有限公司 一种plc程序信号在线分析和诊断方法
WO2020178983A1 (ja) * 2019-03-05 2020-09-10 三菱電機株式会社 プログラム作成支援装置、プログラム作成支援方法およびプログラム作成支援プログラム
DE102019135713A1 (de) * 2019-12-23 2021-06-24 Phoenix Contact Gmbh & Co. Kg I/O-Modul, Betriebsverfahren und Steuerungsanordnung

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485590A (en) 1990-01-08 1996-01-16 Allen-Bradley Company, Inc. Programmable controller communication interface module which is configurable by a removable memory cartridge
US5452437A (en) * 1991-11-18 1995-09-19 Motorola, Inc. Methods of debugging multiprocessor system
JP3430231B2 (ja) 1994-09-21 2003-07-28 富士通株式会社 論理セル及びこれを用いた半導体集積回路
JP3186483B2 (ja) * 1994-12-28 2001-07-11 日産自動車株式会社 データ記録装置
US5754823A (en) * 1995-02-23 1998-05-19 Datalogic, Inc. Configurable I/O system using logic state arrays
US5777489A (en) 1995-10-13 1998-07-07 Mentor Graphics Corporation Field programmable gate array with integrated debugging facilities
US6265894B1 (en) 1995-10-13 2001-07-24 Frederic Reblewski Reconfigurable integrated circuit with integrated debugging facilities for use in an emulation system
JPH09146616A (ja) * 1995-11-17 1997-06-06 Toshiba Corp ワンチップサーボコントローラ
JP2000105781A (ja) * 1998-09-29 2000-04-11 Nec Corp 論理シミュレータおよび論理シミュレートシステム
US6892265B2 (en) 2001-02-14 2005-05-10 Berkley Process Control, Inc. Configurable connectorized I/O system
US8862452B2 (en) 2001-02-14 2014-10-14 Xio, Inc. Control system simulator and simplified interconnection control system
US9013854B2 (en) 2001-02-14 2015-04-21 Xio, Inc. Configurable solenoid actuation method and apparatus
US7822896B1 (en) 2001-02-14 2010-10-26 Berkeley Process Control, Inc. Electronically configurable connector module
US7216191B2 (en) * 2001-02-14 2007-05-08 Berkeley Process Control, Inc. System for programmed control of signal input and output to and from cable conductors
US7200448B2 (en) * 2001-11-27 2007-04-03 Rockwell Automation Technologies, Inc. System and method for function block execution order generation
US7486109B2 (en) 2003-03-31 2009-02-03 Kitakyushu Foundation For The Advancement Of Industry, Science And Technology Programmable logic device
JP2005127765A (ja) * 2003-10-22 2005-05-19 Toshiba Corp 半導体試験モジュールおよび半導体装置の試験方法。
JP2005275938A (ja) 2004-03-25 2005-10-06 Toshiba Corp コントローラシステムおよびメカトロニクス機器用コントローラ
JP2006294005A (ja) * 2005-03-14 2006-10-26 Omron Corp プログラマブル・コントローラ
JP2007058813A (ja) 2005-08-26 2007-03-08 Fujitsu Ltd 検証装置及び検証方法
CN1804742A (zh) * 2005-12-09 2006-07-19 东南大学 基于嵌入式加数字信号处理的电力电子数字控制平台
JP2007249323A (ja) * 2006-03-14 2007-09-27 Matsushita Electric Ind Co Ltd マイクロコンピュータ
WO2007106085A1 (en) * 2006-03-14 2007-09-20 Rockwell Automation Technologies, Inc. Configurable human-machine interface configuration method and system using a remote interface
US8892218B2 (en) * 2010-02-12 2014-11-18 Rockwell Automation Technologies, Inc. Multiple boolean inputs and outputs for device function blocks
US8930880B2 (en) * 2010-09-29 2015-01-06 Rockwell Automation Technologies, Inc. Development of functional modules using a module bus
US8756041B2 (en) * 2011-03-07 2014-06-17 Rockwell Automation Technologies, Inc. Industrial simulation using redirected I/O module configurations
US20120290107A1 (en) * 2011-05-12 2012-11-15 John Carlson Apparatus and method for displaying state data of an industrial plant
US8839193B1 (en) * 2011-06-06 2014-09-16 The Mathworks, Inc. Control surfaces for a technical computing environment
JP5599535B2 (ja) * 2012-03-26 2014-10-01 三菱電機株式会社 シーケンスプログラムデバッグ支援装置
CN104428782B (zh) * 2012-07-26 2017-06-13 三菱电机株式会社 可编程逻辑控制器
JP6033394B2 (ja) * 2013-02-22 2016-11-30 発紘電機株式会社 プログラマブル表示器、そのプログラム
DE112013006688T5 (de) * 2013-03-07 2015-10-29 Mitsubishi Electric Corporation Kontaktplanprogramm-Anzeigeprogramm und Kontaktplanprogramm-Anzeigevorrichtung
TWI493302B (zh) * 2013-05-08 2015-07-21 Dong Han Mo Intelligent multi-purpose programmable instrumentation
WO2014181466A1 (ja) * 2013-05-10 2014-11-13 三菱電機株式会社 プログラマブル表示器
CN105408823B (zh) * 2014-05-08 2017-07-18 三菱电机株式会社 工程设计工具、程序编辑装置以及程序编辑系统
CN204086920U (zh) * 2014-09-26 2015-01-07 上海步科自动化股份有限公司 一种可编程逻辑控制器

Also Published As

Publication number Publication date
CN106233212B (zh) 2019-03-08
DE112015006067T5 (de) 2017-10-12
US10303149B2 (en) 2019-05-28
JP5955482B1 (ja) 2016-07-20
JPWO2016121038A1 (ja) 2017-04-27
TWI585556B (zh) 2017-06-01
KR20170098920A (ko) 2017-08-30
US20180329388A1 (en) 2018-11-15
CN106233212A (zh) 2016-12-14
KR102056350B1 (ko) 2019-12-16
WO2016121038A1 (ja) 2016-08-04

Similar Documents

Publication Publication Date Title
TWI585556B (zh) 智慧型功能模組及可程式邏輯控制器系統
US9921560B2 (en) Control device, control system, tool device, and collection instruction program
TWI564685B (zh) 工程工具、程式編輯裝置及程式編輯系統
US9557897B2 (en) Apparatus and method for inputting cutting shape using interactive program in computer numerical control machine tool
US20140282241A1 (en) Handheld Measurement System With Selectable Options
JP2005056196A (ja) プログラマブルコントローラ
JP2015176191A (ja) コントローラ
JP4659774B2 (ja) 電気機器
CN104636289A (zh) 半导体装置
EP3952218A1 (en) Network management device, management method, management program, and recording medium
JP6625278B1 (ja) 入出力制御ユニット、ｐｌｃ及びデータ制御方法
JP6423971B2 (ja) 機能ユニット及び制御装置
KR101733817B1 (ko) 입출력단자를 선택하는 plc 시스템
JP2016053806A (ja) 周辺機器を安全に制御する機能を有する工作機械
US9348619B1 (en) Interactive datasheet system
CN111262558A (zh) 一种快速无毛刺时钟切换电路实现方法及系统
EP2953253A1 (en) Inverter control device and peripheral device thereof
JP7435509B2 (ja) 表示システム
JP7241989B1 (ja) プログラム作成装置、プログラム作成方法及びプログラム
KR20130046204A (ko) 머신코드 생성 방식을 이용한 원격감시제어장치의 설비 제어방법 및 그 원격감시제어장치
JP6939652B2 (ja) デジタルフィルタ設定装置、デジタルフィルタ設定装置の制御方法、および制御プログラム
JP6773732B2 (ja) トレース装置
KR20170089158A (ko) 회로를 측정하기 위한 전자 장치 및 그의 동작 방법
CN102841673A (zh) 一种cpu频率自动稳定切换电路
KR20190101542A (ko) Ｐｌｃ장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees