TW201631655A - Ｃｕ配線之形成方法及半導體裝置之製造方法 - Google Patents

Ｃｕ配線之形成方法及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201631655A
TW201631655A TW104139827A TW104139827A TW201631655A TW 201631655 A TW201631655 A TW 201631655A TW 104139827 A TW104139827 A TW 104139827A TW 104139827 A TW104139827 A TW 104139827A TW 201631655 A TW201631655 A TW 201631655A
Authority
TW
Taiwan
Prior art keywords
film
alloy
trench
forming
wiring
Prior art date
Application number
TW104139827A
Other languages
English (en)
Inventor
Hiroaki Kawasaki
Peng Chang
Hiroyuki Nagai
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201631655A publication Critical patent/TW201631655A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

對具有於表面形成有圖案之凹部的層間絕緣膜之基板，將Cu或Cu合金填埋於凹部而形成Cu配線的Cu配線之形成方法係具有：於層間絕緣膜表面整面形成阻隔膜；接著，於阻隔膜表面除凹部以外的部分形成由濕潤Cu或Cu合金之金屬材料所構成的被濕潤層；接著，於表面整體形成由Cu或Cu合金所構成之Cu系膜；以及接著，加熱形成有Cu系膜後之基板，而讓凹部以外之表面的Cu或Cu合金流動至凹部內，以填埋Cu或Cu合金。

Description

Cu配線之形成方法及半導體裝置之製造方法
本發明係關於一種將Cu或Cu合金填埋於基板所形成之凹部，以形成Cu配線的Cu配線之形成方法及半導體裝置之製造方法。
在半導體元件之製造中，係對半導體晶圓重複成膜處理及蝕刻處理等的各種處理，以製造所欲元件，但近年來，對應於半導體元件之高速化，配線圖案之微細化、高集積化的要求，便被要求有配線之低阻抗化(提升導電性)以及電子遷移耐受性之提升。
對應於此般要點，便在配線材料使用導電性較鋁(Al)或鎢(W)要高(阻抗較低)，且電子遷移耐受性優異之銅(Cu)。
Cu配線之形成方法係提議有一種技術，係於形成於半導體晶圓之具有溝槽或孔洞般的凹部之層間絕緣膜整體，以物理蒸鍍法(PVD)之電漿濺鍍來形成由鉭金屬(Ta)、鈦(Ti)、氮化鉭(TaN)、氮化鈦(TiN)等所構成之阻隔膜，而於阻隔膜上同樣地以電漿濺鍍來形成Cu晶種膜，進一步地於其上施予鍍銅，以將溝槽或孔洞完全地填埋，而藉由CMP(Chemical Mechanical Polishing)處理來將晶圓表面多餘之銅薄膜及阻隔膜研磨處理而加以去除。(例如專利文獻1)。
然而，半導體元件之設計準則會日益微細化，由於Cu係相對於阻隔膜而濕潤性較差，且PVD本質上階段覆蓋較低，故上述專利文獻1所揭露之技術會難以在溝槽或孔洞內形成健全的Cu晶種層，而使得Cu晶種層會縮小溝槽或孔洞之入口。然後，在此狀態下施予鍍銅而將Cu填埋於溝槽或孔洞內時，便會在所填埋之Cu膜產生空隙。
從此觀點看來，便提議一種技術，係於形成有溝槽或孔洞般之凹部的層間絕緣膜整體形成有由Ta或TaN等所構成之阻隔膜，而於其上以化學蒸 鍍法(CVD)來形成與Cu之濕潤性良好的Ru等所構成之被濕潤層後，以PVD來成膜出Cu膜，之後，藉由加熱半導體晶圓，來讓表面之Cu流入凹部內，以填埋Cu(例如專利文獻2)。又，此技術亦可適用於使用Cu合金膜來取代Cu膜而將Cu合金填埋於凹部內的情況。
【先前技術文獻】
【專利文獻】
專利文獻1：日本特開2006-148075號公報
專利文獻2：日本特開2009-105289號公報
然而，在上述般，於溝槽或孔洞般之凹部內形成有由Ta或TaN等所構成之阻隔膜，進一步地於形成有由Ru膜等所構成之濕潤層後，將Cu或Cu合金填埋於凹部內時，佔據凹部內之Cu或Cu合金以外部分的體積便會增加，而該部分會使得配線阻抗變大。
從而，本發明所欲解決之課題係提供一種可於微細之凹部以高佔有率且良好填埋性來填埋Cu或Cu合金，而可得到低阻抗之Cu配線的Cu配線之形成方法及半導體裝置之製造方法。
亦即，根據本發明之第1觀點，係提供一種Cu配線之形成方法，係對具有於表面形成有既定圖案之膜的基板，將Cu或Cu合金填埋於該凹部，以形成Cu配線的Cu配線之形成方法，具有：於該膜表面整面形成阻隔膜；接著，於該阻隔膜表面除該凹部以外的部分形成由濕潤Cu或Cu合金之金屬材料所構成的被濕潤層；接著，於表面整體形成由Cu或Cu合金所構成之Cu系膜；以及接著，加熱形成有該Cu系膜後之基板，而讓該凹部以外之表面的Cu或Cu合金流動至該凹部內，以填埋Cu或Cu合金。
本發明之第一觀點中，較佳地該被濕潤層係不形成或稍微形成於該凹部側壁。又，較佳地該被濕潤層係形成為在該凹部側壁之平均膜厚為1nm以下，且較佳地形成為在該阻隔膜表面除該凹部以外的部分之膜厚為1~5nm。進一步地，該被濕潤層係可藉由PVD或CVD來加以形成。進一步地，該被濕潤層較佳地係以Ru或Co來加以構成。
根據本發明之第2觀點，係提供一種半導體裝置之製造方法，係對具有於表面以既定圖案來形成有溝槽，且形成有連接該溝槽底部與下層配線之間的孔洞之層間絕緣膜之基板，將Cu或Cu合金填埋至該溝槽及該孔洞，以形成Cu配線的半導體裝置之製造方法，具有：於該層間絕緣膜表面整面形成阻隔膜；接著，於該阻隔膜表面除該溝槽以外的部分及該溝槽底部除該孔洞以外的部分形成由濕潤Cu或Cu合金之金屬材料所構成的被濕潤層；接著，於表面整體形成由Cu或Cu合金所構成之Cu系膜；接著，加熱形成有該Cu系膜後之基板，而讓該溝槽底部之Cu或Cu合金流動至該孔洞內，且讓該溝槽以外之表面的Cu或Cu合金流動至該溝槽內，以將Cu或Cu合金填埋於該孔洞及該溝槽；以及接著，研磨整面，來去除該溝槽以外之表面的該Cu系膜、該被濕潤層以及該阻隔膜，以形成Cu配線。
該第2觀點中，較佳地該被濕潤層係不形成或稍微形成於該溝槽及該孔洞側壁。又，較佳地該被濕潤層係形成為在該溝槽及該孔洞之側壁的平均膜厚為1nm以下，且較佳地形成為在該阻隔膜表面除該溝槽以外的部分之膜厚為1~5nm。進一步地，該被濕潤層係可藉由PVD或CVD來加以形成。進一步地，該被濕潤層較佳地係以Ru或Co來加以構成。
又，亦可在將Cu或Cu合金填埋於該孔洞及該溝槽後，而於研磨整面前，於該Cu系膜上形成有由Cu或Cu合金所構成之層積層。
上述第1觀點及第2觀點中，較佳地填埋該Cu或Cu合金時之基板加熱溫度係200~400℃。又，較佳地該Cu系膜係藉由PVD來加以形成。
根據本發明，藉由將濕潤Cu或Cu合金之被濕潤層形成於凹部以外之表面，便可確保利用基板加熱之Cu或Cu合金的流動性，而使得朝微細的凹部之填埋性變得良好，由於凹部側壁不需要被濕潤層，故可使得凹部內之Cu或Cu合金的佔有率變高而得到低阻抗之Cu配線。
101、201‧‧‧下部構造
102、202‧‧‧層間絕緣膜
103‧‧‧溝槽
104、205‧‧‧阻隔膜
105、206‧‧‧內襯膜(被濕潤層)
106、207‧‧‧Cu系膜
107、208‧‧‧層積層
108、209‧‧‧Cu配線
110、210‧‧‧場部
211‧‧‧下層配線
W‧‧‧半導體晶圓(被處理基板)
圖1係用以說明專利文獻1之Cu填埋狀態的工序剖面圖。
圖2係用以說明專利文獻2之Cu填埋狀態的工序剖面圖。
圖3A係在形成有作為阻隔膜之Mn膜、作為被濕潤層之Ru膜後藉由PVD來形成Cu膜時之TEM照片。
圖3B係在形成Cu膜後進行迴流處理時之TEM照片。
圖4A係顯示不存在有被濕潤層而藉由PVD來形成Cu膜時之狀態的剖面圖。
圖4B係顯示在形成有Cu膜後，進行迴流處理時之Cu動態的圖式。
圖5A係在形成有作為阻隔膜後不形成Ru膜而藉由PVD來形成Cu膜時之TEM照片。
圖5B係在形成有Cu膜後進行迴流處理時之TEM照片。
圖6A係顯示在場部不形成有被濕潤層而僅形成於溝槽側壁及底部的狀態下，藉由PVD來形成Cu膜時之狀態的剖面圖。
圖6B係顯示在形成有Cu膜後，進行迴流處理時之Cu動態的圖式。
圖7係在含有溝槽之整面形成Mn阻隔膜，而於其上形成Ru膜後，Ru膜僅形成於溝槽側壁及底部的狀態下，於其上藉由PVD來形成Cu膜，而之後進行迴流處理時之TEM照片。
圖8係用以說明本發明第1實施形態之工序的流程圖。
圖9係用以說明本發明第1實施形態之工序的工序剖面圖。
圖10係顯示於溝槽之凸肩部分形成內襯膜的範例之剖面圖。
圖11係用以說明本發明第2實施形態之工序的流程圖。
圖12係用以說明本發明第2實施形態之工序的工序剖面圖。
以下，便參照添附圖式就本發明實施形態來具體地說明。
[本發明之經緯]
首先，就本發明之經緯來加以說明。
上述專利文獻1中，如圖1所示，係於具有半導體晶圓(以下僅記為晶圓)之微細溝槽(凹部)10之層間絕緣膜(Low-k膜)11上形成阻隔膜12(圖1(a))，之後，藉由PVD來形成Cu晶種層13(圖1(b))，接著，以鍍銅14來填埋於溝槽10內(圖1(c))，之後，藉由CMP來研磨處理，以形成Cu配線15(圖1(d))。此時，由於Cu係相對於阻隔膜而濕潤性較差，且PVD本質上階段覆蓋較低，故利用PVD之Cu晶種層13會讓溝槽10之入口縮小，而使得 之後鍍銅14的填埋性惡化而產生空隙16，使得Cu配線15內成為殘留著空隙16的狀態。
另一方面，上述專利文獻2中，如圖2所示，係同樣地於具有微細溝槽10之層間絕緣膜(Low-k膜)11的整面形成阻隔膜12後(圖2(a))，藉由CVD來於阻隔膜12上形成以濕潤Cu之金屬材料所構成的被濕潤層(內襯膜)17(圖2(b))，而於其上以PVD來成膜出Cu膜18(圖2(c))，之後，藉由加熱晶圓，來讓表面除溝槽10以外的部分之場部19的Cu迴流(迴流處理)，以將Cu填埋於溝槽10內(圖2(d))。之後，同樣地，藉由CMP來研磨處理而形成Cu配線15(圖2(e))。此時，由於被濕潤層(內襯膜)17係相對於Cu而濕潤性較佳，故藉由迴流處理時之加熱，場部19及溝槽側壁之Cu便會朝溝槽10之底部流去，而從溝槽10之底部填埋Cu。藉此，便可於溝槽10內形成無空隙等缺陷之健全的Cu配線。圖3A係在形成作為阻隔膜之Mn膜、作為被濕潤層(內襯膜)之Ru膜後，藉由PVD來形成Cu膜時之TEM照面，圖3B係在之後進行迴流處理(以400℃進行600秒退火)時之TEM照面。從該等TEM照片看來，得知表面(場部)及溝槽側壁之Cu會朝溝槽底部流去，而從溝槽底部填埋Cu。
然而，該情況，被濕潤層(內襯膜)17不僅於場部19，亦會形成於溝槽10之側壁，此部分會使得佔據溝槽10內之Cu以外的部分之體積比率變大，而使得配線阻抗變大。
於是，便調查了在不存在有被濕潤層而藉由PVD來形成Cu膜後，進行迴流處理時之Cu動態。
其結果，便可得到如圖4A、圖4B所示般的結果。亦即，從含有圖4A所示般之溝槽10的整面所形成之阻隔膜12上不形成被濕潤層而直接以PVD來成膜出Cu膜18後的狀態，來進行迴流處理時，如圖4B所示，上面之Cu的流動會變差，Cu會因迴流處理時之熱而凝聚，並讓Cu堵塞在溝槽10之入口，而阻止Cu流進溝槽10內。然而，一旦從場部19流入至溝槽10內的Cu或形成於溝槽10側壁的Cu膜流到溝槽10之底部，雖然只有一點，但Cu膜18會被填埋於溝槽10之底部。
圖5A係在形成作為阻隔膜之Mn膜後，不形成被濕潤層而藉由PVD來形成Cu膜時之TEM照片，圖5B係之後進行迴流處理(以400℃進行600 秒退火)時之TEM照片。從該等TEM照片看來，得知藉由迴流處理而在溝槽之頂部中Cu會凝聚而阻塞溝槽，而阻止表面(場部)之Cu朝溝槽流入，但溝槽側壁之Cu等會藉由迴流處理來朝溝槽底部流去。
另一方面，如圖6A所示，在場部19不形成有被濕潤層(內襯膜)17而僅形成於溝槽10之側壁及底部的狀態下，於藉由PVD來形成Cu膜18的情況，係藉由之後進行迴流處理，依然會如圖6B所示般，產生溝槽10之頂部中Cu會凝聚而阻塞溝槽入口的不良狀況。
圖7係在僅於具有微細溝槽之Low-k膜表面形成有TiN膜之晶圓形成Mn膜及作為被濕潤層之Ru膜，而成為Mn膜及Ru膜會僅形成於溝槽側壁及底部的狀態後，藉由PVD來形成Cu膜，之後進行迴流處理時之TEM照片。如此圖所示，得知即便被濕潤層(內襯膜)形成於溝槽側壁，仍大多會產生因Cu會凝聚而使得填埋變得不良之狀況。
由以上結果看來，便明白了下述(i)、(ii)。
i)在藉由PVD來形成Cu後，進行迴流處理時之填埋不良的原因係因迴流(退火)處理時之熱而使得Cu會凝聚在阻隔膜表面除溝槽以外的部分之場部而阻害流動性。
ii)因此，從場部暫時流入至溝槽內之Cu或形成於溝槽內側壁的Cu膜係不論溝槽側壁之被濕潤層(內襯膜)存在與否，亦即不論相對於Cu之濕潤性，都會因迴流處理而朝向溝槽底部流動。
由該等情事看來，為了得到良好的Cu填埋性，只要於溝槽以外之表面(場部)形成有被濕潤層(內襯膜)即可。
本發明係基於上述見解而加以完成者。
<第1實施形態>
接著，參照圖8之流程圖及圖9之工序剖面圖，就本發明第1實施形態來加以說明。本實施形態係將Cu或Cu合金填埋於凹部之溝槽，以形成Cu配線。
首先，準備於下部構造101(省略細節)上形成有由SiO2膜、低介電率(Low-k)膜(SiCO、SiCOH)等所構成之層間絕緣膜102，並於層間絕緣膜102以既定圖案來形成有作為凹部之溝槽103的晶圓W(步驟1，圖9(a))。較佳 地，此般晶圓W係藉由Degas程序或Pre-Clean程序來去除絕緣膜表面之水分或蝕刻/灰化時的殘渣。
接著，於含有溝槽103之表面的整面形成抑制Cu或Cu合金擴散之阻隔膜104(步驟2，圖9(b))。
阻隔膜104係使用相對於Cu或Cu合金而具有較高之阻隔性，且低阻抗者，只要具有此般特性的話，便不管是甚麼材料，但Mn膜、Ti膜、TiN膜、Ta膜、TaN膜以及Ta/TaN的雙層膜會較適合。又，亦可使用TaCN膜、W膜、WN膜、WCN膜、Zr膜、ZrN膜、V膜、VN膜、Nb膜、NbN膜等。阻隔膜係可藉由離子化PVD(Ionized Physical Vapor Deposition，iPVD)，例如電漿濺鍍來加以成膜。又，亦可以通常之濺鍍、離子滲鍍等其他的PVD來加以成膜，亦可以CVD或ALD(Atomic Layer Deposition)來加以成膜。CVD或ALD亦可使用電漿。
從讓Cu配線更加低阻抗化的觀點看來，較佳地阻隔膜係形成為越薄越好，較佳地係1~10nm。由於Mn膜會與層間絕緣膜102中之Si反應而矽酸鹽化，而可將阻隔膜104作為自整合阻隔膜來形成於層間絕緣膜102側，故可讓Cu配線中之Cu體積增加，而提高Cu配線之低阻抗化的效果。因此，上述膜中係Mn膜會更佳。
Mn膜係可以CVD或ALD來加以成膜。利用CVD及ALD來成膜出Mn膜的成膜方法係可使用日本特開2014-135465號公報所記載者。
接著，於阻隔膜104上形成相對於Cu或Cu合金而確保濕潤性用的被濕潤層之內襯膜105(步驟3，圖9(c))。內襯膜105係可適當地使用相對於Cu而濕潤性特別良好的Ru膜或Co膜。
由於被濕潤層之內襯膜105係相對於Cu或Cu合金而具有良好的濕潤性，故可在進行接著的Cu系膜之成膜及迴流處理時，確保Cu或Cu合金之良好的移動性。此時，係如上述般，為了確保Cu或Cu合金之良好的填埋性，便只要確保晶圓表面除溝槽以外的部分之場部110的Cu或Cu合金的流動性的話即可，內襯膜105會成膜於場部110。從確保Cu或Cu合金的流動性的觀點看來，並不需要溝槽側壁之內襯膜。不如說，為了Cu配線之低阻抗化，較佳地係不於溝槽側壁形成有內襯膜105，即便在有形成的情 況，較佳地係形成一點點。此情況，溝槽側壁之內襯膜105亦可為不連續，具體而言，較佳地平均膜厚為1nm以下。
另一方面，由於晶圓W中之場部110的內襯膜105會在之後以CMP來被加以去除，故即便過厚，仍不會影響Cu配線之阻抗，而較佳地係以可連續地形成於場部110整體的厚度來加以形成，具體而言，較佳地係1nm以上。另一方面，由於場部110之內襯膜105過厚也只是浪費，故較佳地係5nm以下。從而，場部110之內襯膜105的厚度較佳地係1~5nm。更佳地係2~5nm。另外，由於溝槽103之底部的內襯105對Cu配線之阻抗的影響較小，故只要與場部相同程度的膜厚即可。
由上述，內襯膜105需要在場部110之膜厚為較溝槽側壁之膜厚要大的高異向性狀態下來加以成膜，且較佳地溝槽側壁之平均膜厚TS相對於場部110之平均膜厚TF的比(TS/TF)為0.25以下。為了進行此般高異向性膜的形成，較佳地係使用階段覆蓋較低之成膜方法，而可適當地使用本質上階段覆蓋較低之PVD。藉由選擇PVD之條件便可成為幾乎未成膜於溝槽側壁的狀態。又，亦可使用CVD來作為成膜方法。雖CVD係本質上為正型的成膜方法，但藉由調整條件，便可讓TS/TF變低，而可使得TS/TF滿足0.25以下。
接著，藉由PVD來形成由Cu或Cu合金所構成之Cu系膜106(步驟4，圖9(d))。較佳地，PVD係iPVD，例如電漿濺鍍。在以iPVD來成膜出Cu系膜時，係藉由將晶圓配置於腔室內，而在腔室內生成Ar氣體電漿，並將由Cu或Cu合金所構成之靶材濺鍍，而將高頻偏壓施加至晶圓W，來控制Cu離子之成膜作用與Ar離子之蝕刻作用。因此，會較通常之CVD容易成膜出Cu系膜於微細凹部。由於會藉由此工序後之迴流處理來讓溝槽以外之表面(場部)的Cu或Cu合金流入溝槽103內，故溝槽103內之膜厚只要有一點點即可。又，場部的Cu系膜之膜厚只要根據溝槽103之寬度及高度來適當調整即可，較佳地係5~50nm。Cu合金係可舉例有Cu-Al、Cu-Mn來作為代表。又，其他Cu合金係可使用Cu-Mg、Cu-Ag、Cu-Sn、Cu-Pb、Cu-Zn、Cu-Pt、Cu-Au、Cu-Ni、Cu-Co、Cu-Ti等。
在Cu系膜106形成後，便加熱晶圓W而進行讓場部之Cu流動至溝槽103內之迴流處理(步驟5，圖9(e))。藉由此迴流處理，來將Cu或Cu合金 填埋於溝槽103內。在僅進行1次步驟4之Cu系膜的形成及步驟5之迴流處理，而溝槽之填埋仍不夠充分的情況，亦可複數次重複步驟4與步驟5。較佳地，迴流處理之加熱溫度係200~400℃之範圍。低於200℃時會使得Cu或Cu合金難以流動，而高於400℃時則是會使得Cu或Cu合金容易凝聚，且有對由基底之Low-k膜等所構成之層間絕緣膜102造成不良影響之虞。此迴流處理係例如，藉由將晶圓載置於腔室內之載置台，而將非活性氣體，例如Ar氣體、N2氣體或H2氣體導入至腔室內並排氣，以將腔室內維持為既定真空氛圍，藉由埋設於載置台之阻抗加熱器而加熱晶圓來加以進行。
如此般，在藉由迴流處理來將Cu或Cu合金填埋至溝槽103內後，便可依需要來於之後具備平坦化處理，而在Cu系膜106上形成由Cu或Cu合金所構成之層積層107(步驟6，圖9(f))。層積層107係可藉由接續於Cu系膜106而以iPVD等PVD來成膜出Cu膜來加以形成，亦可藉由施予鍍銅來加以形成。
之後，藉由CMP(Chemical Mechanical Polishing)來去除晶圓W表面之層積層107、Cu系膜106、內襯膜105以及阻隔膜104而平坦化(步驟7，圖9(g))。藉此來形成Cu配線108。
如上述，根據本實施形態，藉由將濕潤Cu或Cu合金之被濕潤層的內襯膜105形成於溝槽103以外的場部110，便可確保利用迴流處理時之晶圓加熱的Cu流動性，而使得朝微細溝槽103之Cu或Cu合金的填埋性變得良好，由於溝槽103之側壁不需要內襯膜105，故可提高溝槽103內之Cu佔有率而得到低阻抗之Cu配線。
另外，如圖10所示，雖溝槽103之入口部分通常會形成有倒角之凸肩部分103a，但為了實現良好的填埋性，較佳地係於凸肩部分103a亦形成有與場部相同程度之內襯膜105。又，上述範例雖已就將Cu或Cu合金填埋於溝槽的情況來加以表示，但本實施形態亦可適用於將Cu或Cu合金填埋於孔洞等孔的情況。
<第2實施形態>
接著，便參照圖11之流程圖及圖12之工序剖面圖，就本發明第2實施形態來加以說明。本實施形態係顯示將本發明適用在藉由雙鑲崁法(Dual Damascene)來形成Cu配線時的範例。
首先，準備於含有下層配線211之下部構造201(省略細節)上形成有由SiO2膜、低介電率(Low-k)膜(SiCO、SiCOH)等所構成之層間絕緣膜202，並於層間絕緣膜202以既定圖案來形成有作為凹部之溝槽203及孔洞204的晶圓W(步驟11，圖12(a))。孔洞204係從溝槽203底部形成至下層配線211。較佳地，此般晶圓W係藉由Degas程序或Pre-Clean程序來去除絕緣膜表面之水分或蝕刻/灰化時的殘渣。
接著，於含有溝槽203及孔洞204之表面的整面形成抑制Cu或Cu合金擴散之阻隔膜205(步驟12，圖12(b))。阻隔膜205與第1形態之阻隔膜104同樣，係使用相對於Cu或Cu合金而具有較高之阻隔性，且低阻抗者，只要具有此般特性的話，便不管是甚麼材料，而可使用第1實施形態所例示的材料。又，膜厚及成膜方法亦與第1實施形態相同。
接著，於阻隔膜205上形成相對於Cu或Cu合金而確保濕潤性用的被濕潤層之內襯膜206(步驟13，圖12(c))。內襯膜206係與第1實施形態同樣，可適當地使用相對於Cu或Cu合金而濕潤性特別良好的Ru膜或Co膜。又，內襯膜206係與第1實施形態之內襯膜105同樣，成膜於場部210，而不形成於溝槽及孔洞側壁，即便在有形成的情況，較佳地係形成一點點。此情況，溝槽及孔洞側面之內襯膜206亦可為不連續，具體而言，較佳地，溝槽及孔洞之平均膜厚為1nm以下。
另一方面，由於晶圓W中之場部210的內襯膜105會與第1實施形態之內襯膜105同樣，較佳地係以可連續地形成於場部210整體的厚度來加以形成，具體而言，較佳地係1nm以上。又，由於場部210之內襯膜206過厚也只是浪費，故較佳地係5nm以下。從而，場部210之內襯膜206的厚度較佳地係1~5nm。更佳地係2~5nm。又，由於溝槽203之底部的內襯206係用於孔洞204之填埋，故需要有某種程度之膜厚，較佳地係與場部210為相同程度的膜厚。
內襯膜206係與第1實施形態之內襯膜105同樣，需要在場部210之膜厚為較溝槽及孔洞側壁之膜厚要大的高異向性狀態下來加以成膜，且較佳地，溝槽及孔洞的側壁之平均膜厚TS相對於場部210之平均膜厚TF的比TS/TF為0.25以下。為了進行此般高異向性膜的形成，較佳地係使用階段覆 蓋較低之成膜方法，而與第1實施形態同樣，可適當地使用本質上階段覆蓋較低之PVD。藉由選擇PVD之條件，便可成為幾乎未成膜於溝槽及孔洞之側壁的狀態。又，亦可與第1實施形態同樣，藉由調整條件來使用CVD。
接著，藉由PVD來形成由Cu或Cu合金所構成之Cu系膜207(步驟14，圖12(d))。與第1實施形態同樣地，PVD較佳地係iPVD，例如電漿濺鍍。Cu合金與第1實施形態同樣，係可舉例有Cu-Al、Cu-Mn來作為代表。又，其他Cu合金係可使用Cu-Mg、Cu-Ag、Cu-Sn、Cu-Pb、Cu-Zn、Cu-Pt、Cu-Au、Cu-Ni、Cu-Co、Cu-Ti等。
在Cu系膜207形成後，便加熱晶圓W而進行讓溝槽底部之Cu或Cu合金流動至孔洞204內，且讓場部210之Cu或Cu合金流動至溝槽203內之迴流處理(步驟15，圖12(e))。藉由此迴流處理，來將Cu填埋於孔洞204及溝槽203內。此時，便會從底部之孔洞204依序以由下而上(Bottom up)的方式來填埋Cu或Cu合金。在僅進行1次步驟14之Cu系膜的形成及步驟15之迴流處理，而溝槽之填埋仍不夠充分的情況，亦可複數次重複步驟14與步驟15。此迴流處理之溫度係與第1實施形態相同。
如此般，在藉由迴流處理來將Cu或Cu合金填埋至溝槽203及孔洞204內後，便可依需要來於之後具備平坦化處理，而在Cu系膜207上成膜出由Cu或Cu合金所構成之層積層208(步驟16，圖12(f))。層積層208係可藉由接續Cu系膜207而以iPVD等PVD來成膜出Cu系膜來加以形成，亦可藉由施予鍍銅來加以形成。
之後，藉由CMP(Chemical Mechanical Polishing)來去除晶圓W表面之層積層208、Cu系膜207、內襯膜206以及阻隔膜205而平坦化(步驟17，圖12(g))。藉此來形成Cu配線209。
如上述，根據本實施形態，藉由將濕潤Cu或Cu合金之被濕潤層的內襯膜206形成於晶圓W之場部210及溝槽203之底部，便可確保Cu流動性，而使得朝微細溝槽203及孔洞204之Cu或Cu合金的填埋性變得良好，由於溝槽203及孔洞204之側壁不需要內襯膜206，故可提高溝槽203及孔洞204內之Cu或Cu合金的佔有率而得到低阻抗之Cu配線。
<其他適用>
以上，雖已就本發明實施形態來加以說明，但本發明並不限於上述實施形態而可進行各種改變。雖上述實施形態係舉將半導體晶圓作為被處理基板之範例來加以說明，但半導體晶圓並不限於典型的矽晶圓，亦含有GaAs、SiC、GaN等的化合物半導體。又，被處理基板並不限於半導體晶圓，液晶顯示裝置等的FPD(平面顯示器)所使用之玻璃基板或陶瓷基板等亦當然適用本發明。
101‧‧‧下部構造
102‧‧‧層間絕緣膜
103‧‧‧溝槽
104‧‧‧阻隔膜
105‧‧‧內襯膜(被濕潤層)
106‧‧‧Cu系膜
107‧‧‧層積層
108‧‧‧Cu配線
110‧‧‧場部
W‧‧‧半導體晶圓(被處理基板)

Claims (17)

  1. 一種Cu配線之形成方法，係對具有於表面形成有既定圖案之膜的基板，將Cu或Cu合金填埋於該凹部，以形成Cu配線的Cu配線之形成方法，具有：於該膜表面整面形成阻隔膜；接著，於該阻隔膜表面除該凹部以外的部分形成由濕潤Cu或Cu合金之金屬材料所構成的被濕潤層；接著，於表面整體形成由Cu或Cu合金所構成之Cu系膜；以及接著，加熱形成有該Cu系膜後之基板，而讓該凹部以外之表面的Cu或Cu合金流動至該凹部內，以填埋Cu或Cu合金。
  2. 如申請專利範圍第1項之Cu配線之形成方法，其中該被濕潤層係不形成或稍微形成於該凹部側壁。
  3. 如申請專利範圍第2項之Cu配線之形成方法，其中該被濕潤層係形成為在該凹部側壁之平均膜厚為1nm以下。
  4. 如申請專利範圍第2項之Cu配線之形成方法，其中該被濕潤層係形成為在該阻隔膜表面除該凹部以外的部分之膜厚為1~5nm。
  5. 如申請專利範圍第1項之Cu配線之形成方法，其中該被濕潤層係藉由PVD或CVD來加以形成。
  6. 如申請專利範圍第1項之Cu配線之形成方法，其中該被濕潤層係以Ru或Co來加以構成。
  7. 如申請專利範圍第1項之Cu配線之形成方法，其中填埋該Cu或Cu合金時之基板加熱溫度係200~400℃。
  8. 如申請專利範圍第1項之Cu配線之形成方法，其中該Cu系膜係藉由PVD來加以形成。
  9. 一種半導體裝置之製造方法，係對具有於表面以既定圖案來形成有溝槽，且形成有連接該溝槽底部與下層配線之間的孔洞之層間絕緣膜之基板，將Cu或Cu合金填埋至該溝槽及該孔洞，以形成Cu配線的半導體裝置之製造方法，具有：於該層間絕緣膜表面整面形成阻隔膜；接著，於該阻隔膜表面除該溝槽以外的部分及該溝槽底部除該孔洞以 外的部分形成由濕潤Cu或Cu合金之金屬材料所構成的被濕潤層；接著，於表面整體形成由Cu或Cu合金所構成之Cu系膜；接著，加熱形成有該Cu系膜後之基板，而讓該溝槽底部之Cu或Cu合金流動至該孔洞內，且讓該溝槽以外之表面的Cu或Cu合金流動至該溝槽內，以將Cu或Cu合金填埋於該孔洞及該溝槽；以及接著，研磨整面，來去除該溝槽以外之表面的該Cu系膜、該被濕潤層以及該阻隔膜，以形成Cu配線。
  10. 如申請專利範圍第9項之半導體裝置之製造方法，其中該被濕潤層係不形成或稍微形成於該溝槽及該孔洞之側壁。
  11. 如申請專利範圍第10項之半導體裝置之製造方法，其中該被濕潤層係形成為在該溝槽及該孔洞之側壁的平均膜厚為1nm以下。
  12. 如申請專利範圍第10項之半導體裝置之製造方法，其中該被濕潤層係形成為在該阻隔膜表面除該溝槽以外的部分之膜厚為1~5nm。
  13. 如申請專利範圍第10項之半導體裝置之製造方法，其中該被濕潤層係藉由PVD或CVD來加以形成。
  14. 如申請專利範圍第9項之半導體裝置之製造方法，其中該被濕潤層係以Ru或Co來加以構成。
  15. 如申請專利範圍第9項之半導體裝置之製造方法，其中填埋該Cu或Cu合金時之基板加熱溫度係200~400℃。
  16. 如申請專利範圍第9項之半導體裝置之製造方法，其中該Cu系膜係藉由PVD來加以形成。
  17. 如申請專利範圍第9項之半導體裝置之製造方法，其係進一步地具有：在將Cu或Cu合金填埋於該孔洞及該溝槽後，而於研磨整面前，於該Cu系膜上形成有由Cu或Cu合金所構成之層積層。
TW104139827A 2014-12-02 2015-11-30 Ｃｕ配線之形成方法及半導體裝置之製造方法 TW201631655A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014244007A JP2016111047A (ja) 2014-12-02 2014-12-02 Ｃｕ配線の形成方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201631655A true TW201631655A (zh) 2016-09-01

Family

ID=56091397

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139827A TW201631655A (zh) 2014-12-02 2015-11-30 Ｃｕ配線之形成方法及半導體裝置之製造方法

Country Status (3)

Country Link
JP (1) JP2016111047A (zh)
TW (1) TW201631655A (zh)
WO (1) WO2016088440A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6723128B2 (ja) * 2016-09-27 2020-07-15 東京エレクトロン株式会社 ニッケル配線の製造方法
WO2020060837A1 (en) 2018-09-20 2020-03-26 Applied Materials, Inc. Systems and methods for improving within die co-planarity uniformity
US10903117B2 (en) 2019-03-04 2021-01-26 International Business Machines Corporation Fabricating vias with lower resistance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105289A (ja) * 2007-10-24 2009-05-14 Tokyo Electron Ltd Ｃｕ配線の形成方法
JP2010165760A (ja) * 2009-01-14 2010-07-29 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP5392215B2 (ja) * 2010-09-28 2014-01-22 東京エレクトロン株式会社 成膜方法及び成膜装置

Also Published As

Publication number Publication date
JP2016111047A (ja) 2016-06-20
WO2016088440A1 (ja) 2016-06-09

Similar Documents

Publication Publication Date Title
US10727121B2 (en) Thin film interconnects with large grains
US7718524B2 (en) Method of manufacturing semiconductor device
TWI621161B (zh) 用於內連線的釕金屬特徵部填補
US7790617B2 (en) Formation of metal silicide layer over copper interconnect for reliability enhancement
KR100326569B1 (ko) 반도체장치및그제조방법
US9966304B2 (en) Method for forming interconnect structure
US7704886B2 (en) Multi-step Cu seed layer formation for improving sidewall coverage
JP2009519587A (ja) 細孔シーリングライナーのデュアルダマシン方法及びデバイスへの統合
KR101581050B1 (ko) 무정형 탄탈륨 이리듐 확산 장벽을 갖는 구리 인터커넥트 구조
JP2009105289A (ja) Ｃｕ配線の形成方法
JP2011216867A (ja) 薄膜の形成方法
JP4169950B2 (ja) 半導体装置の製造方法
TW201631655A (zh) Ｃｕ配線之形成方法及半導體裝置之製造方法
KR20200045563A (ko) 코발트로 기판 피처들을 충전하기 위한 방법들 및 장치
JP4949551B2 (ja) 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層
US20050277292A1 (en) Method for fabricating low resistivity barrier for copper interconnect
KR20000012027A (ko) 반도체장치의제조방법
US7037837B2 (en) Method of fabricating robust nucleation/seed layers for subsequent deposition/fill of metallization layers
JP2006080234A (ja) 半導体装置およびその製造方法
JP2005038999A (ja) 半導体装置の製造方法
JP2001053151A (ja) 半導体集積回路装置およびその製造方法
JP7449790B2 (ja) 金属配線の形成方法及び金属配線の構造体
KR100906307B1 (ko) 반도체 소자의 제조 방법
JP2018117065A (ja) 金属膜の埋め込み方法
KR20070031237A (ko) 반도체 장치를 제조하는 방법