TW201624714A - 薄膜電晶體及其製作方法 - Google Patents

薄膜電晶體及其製作方法 Download PDF

Info

Publication number
TW201624714A
TW201624714A TW103146383A TW103146383A TW201624714A TW 201624714 A TW201624714 A TW 201624714A TW 103146383 A TW103146383 A TW 103146383A TW 103146383 A TW103146383 A TW 103146383A TW 201624714 A TW201624714 A TW 201624714A
Authority
TW
Taiwan
Prior art keywords
photoresist pattern
layer
channel layer
thin film
film transistor
Prior art date
Application number
TW103146383A
Other languages
English (en)
Other versions
TWI559549B (zh
Inventor
方國龍
高逸群
施博理
李誌隆
林欣樺
Original Assignee
業鑫科技顧問股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 業鑫科技顧問股份有限公司 filed Critical 業鑫科技顧問股份有限公司
Priority to TW103146383A priority Critical patent/TWI559549B/zh
Priority to US14/591,189 priority patent/US9379251B1/en
Priority to US15/162,561 priority patent/US10062791B2/en
Publication of TW201624714A publication Critical patent/TW201624714A/zh
Application granted granted Critical
Publication of TWI559549B publication Critical patent/TWI559549B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種薄膜電晶體。所述薄膜電晶體包括閘極、閘極絕緣層、通道層、源極以及汲極。所述閘極絕緣層覆蓋所述閘極。所述通道層設置於所述閘極絕緣層上與所述閘極相對應的位置。所述源極與汲極形成在所述閘極絕緣層與所述通道層上且分別覆蓋所述通道層的兩端。所述通道層包括第二導電率區域與二第一導電率區域。所述二第一導電率區域未被所述源極或汲極覆蓋並分別位於所述通道層鄰近所述源極與汲極的位置。所述第二導電率區域位於所述第一導電率區域的兩側。所述第一導電率區域的導電率低於所述第二導電率區域的導電率。

Description

薄膜電晶體及其製作方法
本發明涉及一種薄膜電晶體及其製作方法。
在製作金屬氧化物薄膜電晶體時，由於由金屬氧化物所形成的通道層在蝕刻形成源極及汲極時容易被損壞，通常需要在該通道上額外設置一蝕刻阻擋層以保護通道層。然而，該蝕刻阻擋層不僅增加了薄膜電晶體的整體厚度，而且會因為需要添加額外的製程而增加了生產成本。
此外，目前隨著顯示面板分辨率越來越高，單個薄膜電晶體的尺寸越來越小，即使在不很高的電壓下，也可產生很強的電場，從而易導致出現熱載流子，產生熱載流子效應。然而，熱載流子效應對電子元器件有很大的害處，極易導致薄膜電晶體失效。
鑑於此，有必要提供一種薄膜電晶體。所述薄膜電晶體包括閘極、閘極絕緣層、通道層、源極以及汲極。所述閘極絕緣層覆蓋所述閘極。所述通道層設置於所述閘極絕緣層上與所述閘極相對應的位置。所述源極與汲極形成在所述閘極絕緣層與所述通道層上且分別覆蓋所述通道層的兩端。所述通道層包括第二導電率區域與二第一導電率區域。所述二第一導電率區域未被所述源極或汲極覆蓋並分別位於所述通道層鄰近所述源極與汲極的位置。所述第二導電率區域位於所述第一導電率區域的兩側。所述第一導電率區域的導電率低於所述第二導電率區域的導電率。
還有必要提供一種薄膜電晶體的製作方法，該方法包括：
提供基板，並在該基板上形成閘極；
在所述基板上形成覆蓋所述閘極的閘極絕緣層，並在所述閘極絕緣層上依次形成半導體層與第一光阻層；
圖案化該第一光阻層以形成正對所述閘極的第一光阻圖案；
蝕刻未被所述第一光阻圖案覆蓋的半導體層以形成通道層；
去除該第一光阻圖案兩側的部分以露出部分通道層；
在所述基板上形成覆蓋所述閘極絕緣層、通道層以及第一光阻圖案的金屬層，並在所述金屬層上形成第二光阻層；
圖案化該第二光阻層以形成第二光阻圖案，所述第二光阻圖案在所述閘極絕緣層及通道層上的正投影的位置與所述第一光阻圖案相隔一預定的距離；
蝕刻未被所述第二光阻圖案覆蓋的金屬層以形成源極與汲極，並露出未被所述源極、汲極以及第一光阻圖案覆蓋的部分通道層；
對未被所述源極、汲極以及第一光阻圖案覆蓋的部分通道層進行降低導電率的處理以形成第一導電率區域；以及
去除所述第一光阻圖案與第二光阻圖案。
相較於習知技術，本發明所提供的薄膜電晶體及其製作方法，能夠形成沒有蝕刻阻擋層的薄膜電晶體，降低薄膜電晶體的厚度，同時形成第一導電率區域以抑制熱載流子效應，提高薄膜電晶體的穩定性，從而形成理想的薄膜電晶體。
圖1係本發明薄膜電晶體的示意圖。
圖2係圖1中薄膜電晶體的製作方法的流程圖。
圖3至圖14係圖2中各步驟流程的剖視圖。
下面結合附圖將對本發明實施方式作進一步的詳細說明。
請參閱圖1，圖1為本發明薄膜電晶體100的示意圖。所述薄膜電晶體100包括基板110、閘極120、閘極絕緣層130、通道層142、源極162以及汲極164。在本實施方式中，所述基板110為玻璃基板。所述閘極120設置於所述基板110上。所述閘極絕緣層130設置於所述基板110上並覆蓋所述閘極120。所述通道層142設置於所述閘極絕緣層130上與所述閘極120相對應的位置。所述源極162與汲極164形成在所述閘極絕緣層130與所述通道層142上且分別覆蓋所述通道層142的兩端。
所述通道層142包括二第一導電率區域142a與第二導電率區域142b。所述二第一導電率區域142a未被所述源極162或汲極164覆蓋並分別位於所述通道層142鄰近所述源極162與汲極164的位置。所述第二導電率區域142b位於所述通道層142被所述源極162與汲極164覆蓋的位置以及所述二低導電區域142a之間。
所述第一導電率區域142a的導電率低於所述第二導電率區域142b的導電率。所述二第一導電率區域142a的導電率相同。具體地，在一實施方式中，所述第一導電率區域142a的載流子濃度低於所述通道層142其它區域的載流子濃度。在另一實施方式中，所述第一導電率區域142a的電阻高於所述通道層142其它區域的電阻。在再一實施方式中，所述第一導電率區域142a的電子遷移率低於所述通道層142其它區域的電子遷移率。
由此，經過該第一導電率區域142a的電子速度會降低，熱載流子效應被抑制，從而提高所述薄膜電晶體100的穩定性。在本實施方式中，所述二第一導電率區域142a的寬度均為所述通道層142的寬度的十分之一，以使得在保證抑制熱載流子效應的同時不會對所述薄膜電晶體100的導電率有影響。
請參閱圖2，圖2為薄膜電晶體100製作方法的流程圖。該方法包括如下步驟：
步驟S201，請參閱圖3，提供基板110，並在該基板110上形成閘極120。具體地，先在該基板110上形成一金屬層，然後利用光蝕刻工藝將該金屬層圖案化為所述閘極120。
所述基板110的材質可以選自玻璃、石英、有機聚合物或其它可適用的透明材料。所述閘極120的材質為金屬或其它導電材料，例如合金、金屬氧化物、金屬氮化物或金屬氮氧化物等。
步驟S202，請參閱圖4，在所述基板110上形成覆蓋所述閘極120的閘極絕緣層130，並在所述閘極絕緣層130上依次形成半導體層140及第一光阻層150。所述閘極絕緣層130的材質可以選自無機材料（例如氧化矽、氮化矽以及氮氧化矽等）、有機材料或其它可適用的材料及其組合。所述閘極絕緣層130形成的方法包括等離子體化學氣相沉積工藝。所述半導體層140的材料可以選自非晶矽、多晶矽或氧化半導體等適用於薄膜電晶體中通道之材料。所述第一光阻層150為正光阻，其被光線照射到的部分能夠溶於光阻顯影液，而未被光線照射的部分則不會溶於光阻顯影液。在其它實施方式中，所述第一光阻層150也可以使用特性相反的負光阻。
步驟S203，圖案化該第一光阻層150以形成第一光阻圖案152。其中，該第一光阻圖案152的位置正對所述閘極120。步驟S204，蝕刻未被該第一光阻圖案152覆蓋的半導體層140以形成通道層142。步驟S205，去除該第一光阻圖案152兩側的部分以露出部分通道層142。
下面會詳述上述形成第一光阻圖案152與通道層142的兩種實施方式。其中，圖5示出了第一實施方式中形成第一光阻圖案152的方法，圖6示出了第一實施方式中形成通道層142的方法。圖7示出了第二實施方式中形成第一光阻圖案152的方法，圖8示出了第二實施方式中形成通道層142的方法。
具體地，請參閱圖5，在所述第一實施方式中，該圖案化的第一光阻圖案152是利用一位置正對所述閘極120的掩膜310對該第一光阻層150進行曝光顯影的方法所形成的。其中，所述掩膜310具有均勻的透光率，因此，在曝光顯影後，所述第一光阻圖案152具有均勻的厚度。接著，請參閱圖6，去除該第一光阻圖案152兩側的部分以暴露出部分通道層142。之後，請參閱圖9，藉由O2 或O3 的等離子體對該第一光阻圖案152進行灰化處理，將該第一光阻圖案152從厚度與寬度上整體減小，從而該第一光阻圖案152兩側的部分被去除以露出部分通道層142。
請參閱圖7，在所述第二實施方式中，該圖案化的第一光阻圖案152是利用一位置正對所述閘極120的灰階掩膜320對該第一光阻層150進行曝光顯影的所方法形成厚度不同的階梯狀第一光阻圖案152。所述灰階掩膜320中間位置的透光率比兩側低，因此，在曝光顯影後，所述第一光阻圖案152呈中間厚兩側薄的階梯狀圖案。接著，請參閱圖8，去除該第一光阻圖案152兩側的部分以暴露出部分通道層142。之後，請參閱圖9，藉由O2 或O3 的等離子體對該第一光阻圖案152進行灰化處理，對該第一光阻圖案152的厚度進行整體減薄，該第一光阻圖案152兩側較薄的部分先被去除，而中間較厚的部分被保留，從而通道層142的兩側被露出。
步驟S206，請參閱圖10，在所述基板110上形成覆蓋該閘極絕緣層130、通道層142以及第一光阻圖案150的金屬層160，並在所述金屬層160上形成第二光阻層170。所述金屬層160的材質為金屬或其它導電材料，例如合金、金屬氧化物、金屬氮化物或金屬氮氧化物等。在本實施方式中，所述第二光阻層170為正光阻，其被光線照射到的部分能夠溶於光阻顯影液，而未被光線照射的部分則不會溶於光阻顯影液。在其它實施方式中，所述第二光阻層170也可以使用特性相反的負光阻。由於該第一光阻圖案152兩側漏出了部分通道層142，使得所述金屬層160與所述通道層142相接觸。
步驟S207，請參閱圖11，圖案化該第二光阻層170以形成第二光阻圖案172。其中，該第二光阻圖案172在所述閘極絕緣層130及通道層142上的正投影的位置與該第一光阻圖案152相隔一預定的距離。在本實施方式中，所述預定的距離為所述通道層142長度的十分之一。該圖案化的第二光阻圖案172是利用掩膜對該第二光阻層170進行曝光顯影的方法所形成的。
步驟S208，請參閱圖12，蝕刻未被該第二光阻圖案172覆蓋的金屬層160以形成源極162與汲極164，並露出未被所述源極162、汲極164以及第一光阻圖案152覆蓋的部分通道層142。此時，由於該第一光阻圖案152覆蓋在該通道層142上，能夠保護該通道層142中間不被破壞，起到了傳統製程中的蝕刻阻擋層的作用。
步驟S209，請參閱圖13，對未被所述源極162、汲極164以及第一光阻圖案152覆蓋的部分通道層142進行降低導電率的處理以形成第一導電率區域142a。具體地，可藉由等離子體注入、離子注入或載流子注入等方式處理所述第一導電率區域142a，使該區域的載流子濃度降低、電阻增加或電子遷移率降低，以降低其導電率，由此來抑制熱載流子效應，從而提高所述薄膜電晶體100的穩定性。
步驟S210，請參閱圖14，去除該第一光阻圖案150與第二光阻圖案170。至此，該薄膜電晶體基板100製作完成。
綜上所述，本創作符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本創作之較佳實施例，本創作之範圍並不以上述實施例為限，舉凡熟習本案技藝之人士爰依本創作之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100‧‧‧薄膜電晶體
110‧‧‧基板
120‧‧‧閘極
130‧‧‧閘極絕緣層
140‧‧‧半導體層
142‧‧‧通道
150‧‧‧第一光阻層
152‧‧‧第一光阻圖案
160‧‧‧金屬層
162‧‧‧源極
164‧‧‧汲極
170‧‧‧第二光阻層
172‧‧‧第二光阻圖案
142a‧‧‧第一導電率區域
142b‧‧‧第二導電率區域
310‧‧‧掩膜
320‧‧‧灰階掩膜
S201~S210‧‧‧步驟
無
110‧‧‧基板
120‧‧‧閘極
130‧‧‧閘極絕緣層
142‧‧‧通道層
162‧‧‧源極
164‧‧‧汲極
142a‧‧‧第一導電率區域

Claims (11)

  1. 一種薄膜電晶體，所述薄膜電晶體包括閘極、閘極絕緣層、通道層、源極以及汲極，所述閘極絕緣層覆蓋所述閘極，所述通道層設置於所述閘極絕緣層上與所述閘極相對應的位置，所述源極與汲極形成在所述閘極絕緣層與所述通道層上且分別覆蓋所述通道層的兩端，其中，所述通道層包括第二導電率區域與二第一導電率區域，所述二第一導電率區域未被所述源極或汲極覆蓋並分別位於所述通道層鄰近所述源極與汲極的位置，所述第二導電率區域位於所述通道層被所述源極與汲極覆蓋的位置以及所述二低導電區域之間，所述第一導電率區域的導電率低於所述第二導電率區域的導電率。
  2. 如請求項1所述的薄膜電晶體，其中，所述二第一導電率區域的寬度分別為所述通道層的寬度的十分之一。
  3. 如請求項1所述的薄膜電晶體，其中，所述第一導電率區域的載流子濃度低於所述通道層其它區域的載流子濃度。
  4. 如請求項1所述的薄膜電晶體，其中，所述第一導電率區域的電阻高於所述通道層其它區域的電阻。
  5. 如請求項1所述的薄膜電晶體，其中，所述第一導電率區域的電子遷移率低於所述通道層其它區域的電子遷移率。
  6. 一種薄膜電晶體的製作方法，該方法包括：
    提供基板，並在該基板上形成閘極；
    在所述基板上形成覆蓋所述閘極的閘極絕緣層，並在所述閘極絕緣層上依次形成半導體層與第一光阻層；
    圖案化該第一光阻層以形成正對所述閘極的第一光阻圖案；
    蝕刻未被所述第一光阻圖案覆蓋的半導體層以形成通道層；
    去除該第一光阻圖案兩側的部分以露出部分通道層；
    在所述基板上形成覆蓋所述閘極絕緣層、通道層以及第一光阻圖案的金屬層，並在所述金屬層上形成第二光阻層；
    圖案化該第二光阻層以形成第二光阻圖案，所述第二光阻圖案在所述閘極絕緣層及通道層上的正投影的位置與所述第一光阻圖案相隔一預定的距離；
    蝕刻未被所述第二光阻圖案覆蓋的金屬層以形成源極與汲極，並露出未被所述源極、汲極以及第一光阻圖案覆蓋的部分通道層；
    對未被所述源極、汲極以及第一光阻圖案覆蓋的部分通道層進行降低導電率的處理以形成第一導電率區域；以及
    去除所述第一光阻圖案與第二光阻圖案。
  7. 如請求項6所述的薄膜電晶體的製作方法，其中，該圖案化的第一光阻圖案是利用一位置正對所述閘極的掩膜對該第一光阻層進行曝光顯影的方法所形成的，所述掩膜具有均勻的透光率，在曝光顯影後，所述第一光阻圖案具有均勻的厚度。
  8. 如請求項7所述的薄膜電晶體的製作方法，其中，藉由O2 或O3 的等離子體對該第一光阻圖案進行灰化處理，將該第一光阻圖案從厚度與寬度上整體減小，從而該第一光阻圖案兩側的部分被去除以露出部分通道層。
  9. 如請求項6所述的薄膜電晶體的製作方法，其中，該圖案化的第一光阻圖案是利用一位置正對所述閘極的灰階掩膜對該第一光阻層進行曝光顯影的所方法形成厚度不同的階梯狀第一光阻圖案，所述灰階掩膜中間位置的透光率比兩側低，在曝光顯影後，所述第一光阻圖案呈中間厚兩側薄的階梯狀圖案。
  10. 如請求項9所述的薄膜電晶體的製作方法，其中，藉由O2 或O3 的等離子體對該第一光阻圖案進行灰化處理，對該第一光阻圖案的厚度進行整體減薄，該第一光阻圖案兩側較薄的部分先被去除，而中間較厚的部分被保留，從而通道層的兩側被露出。
  11. 如請求項6所述的薄膜電晶體的製作方法，其中，藉由等離子體注入、離子注入或載流子注入的方式處理所述第一導電率區域，使該第一導電率區域的載流子濃度降低、電阻增加或電子遷移率降低，以降低所述第一導電率區域的導電率。
TW103146383A 2014-12-30 2014-12-30 薄膜電晶體及其製作方法 TWI559549B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103146383A TWI559549B (zh) 2014-12-30 2014-12-30 薄膜電晶體及其製作方法
US14/591,189 US9379251B1 (en) 2014-12-30 2015-01-07 Self-aligned metal oxide thin film transistor and method of making same
US15/162,561 US10062791B2 (en) 2014-12-30 2016-05-23 Self-aligned metal oxide thin film transistor and method of making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103146383A TWI559549B (zh) 2014-12-30 2014-12-30 薄膜電晶體及其製作方法

Publications (2)

Publication Number Publication Date
TW201624714A true TW201624714A (zh) 2016-07-01
TWI559549B TWI559549B (zh) 2016-11-21

Family

ID=56136488

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103146383A TWI559549B (zh) 2014-12-30 2014-12-30 薄膜電晶體及其製作方法

Country Status (2)

Country Link
US (2) US9379251B1 (zh)
TW (1) TWI559549B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549063B (zh) * 2016-11-04 2019-07-05 上海禾馥电子有限公司 一种氧化物薄膜晶体管
CN107424936B (zh) * 2017-05-08 2020-03-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
US20240248353A1 (en) * 2021-12-17 2024-07-25 Infovision Optoelectronics (Kunshan) Co., Ltd. Array substrate and manufacturing method therefor, and display panel

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141821B1 (en) * 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
KR100584715B1 (ko) * 2004-04-06 2006-05-29 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
CN100386885C (zh) 2004-07-22 2008-05-07 友达光电股份有限公司 低温多晶硅薄膜晶体管及其制造方法
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
EP1938608A1 (en) 2005-08-26 2008-07-02 The DIRECTV Group, Inc. Administrative tool for video programming
TWI269935B (en) * 2005-12-30 2007-01-01 Quanta Display Inc Mask and fabrication method thereof and application thereof
KR101408962B1 (ko) * 2008-07-01 2014-06-17 삼성디스플레이 주식회사 트랜지스터의 제조방법 및 이를 이용한 유기전계발광표시장치의 제조방법
WO2011004624A1 (ja) * 2009-07-09 2011-01-13 シャープ株式会社 薄膜トランジスタの製造方法
JP5600255B2 (ja) * 2010-01-12 2014-10-01 株式会社ジャパンディスプレイ 表示装置、スイッチング回路および電界効果トランジスタ
KR102081035B1 (ko) 2010-02-19 2020-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US9178076B2 (en) * 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
WO2014192282A1 (ja) * 2013-05-29 2014-12-04 和光純薬工業株式会社 有機薄膜トランジスタ
CN103545378B (zh) 2013-11-05 2016-09-07 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置

Also Published As

Publication number Publication date
US20160190326A1 (en) 2016-06-30
US10062791B2 (en) 2018-08-28
US20160268444A1 (en) 2016-09-15
TWI559549B (zh) 2016-11-21
US9379251B1 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
WO2017215138A1 (zh) 共平面型双栅电极氧化物薄膜晶体管及其制备方法
US8981377B2 (en) Semiconductor device and method of making the same
WO2017008347A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
TWI559549B (zh) 薄膜電晶體及其製作方法
TW201603145A (zh) 半導體裝置、其製造方法以及製造裝置
WO2017016152A1 (zh) 阵列基板及其制造方法、显示装置
WO2016008197A1 (zh) 阵列基板及其制造方法
CN107438903B (zh) 薄膜晶体管制造方法
WO2016029551A1 (zh) 制作薄膜晶体管的方法及薄膜晶体管
TWI573226B (zh) 薄膜電晶體基板及其製作方法
JP5558222B2 (ja) 薄膜トランジスタ基板の製造方法
US9923099B2 (en) TFT with oxide layer on IGZO semiconductor active layer
CN104681626A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
TW201622011A (zh) 一種垂直型電晶體及其製作方法
CN105810743B (zh) 薄膜晶体管及其制作方法
KR102228288B1 (ko) 탑 게이트 박막 트랜지스터의 제조 방법
JP6829775B2 (ja) 薄膜トランジスタ及びその製造方法、表示パネル
TWI578540B (zh) 薄膜電晶體及其製作方法
TWI459447B (zh) 顯示面板及其製作方法
TWI599050B (zh) 薄膜電晶體及其製作方法
TWI569456B (zh) 薄膜電晶體及其製造方法
TWI513004B (zh) 薄膜電晶體及其製造方法
TW201814795A (zh) 薄膜電晶體及其製造方法
TWI550725B (zh) 薄膜電晶體基板製作方法
TWI502748B (zh) 薄膜電晶體基板的製造方法