TW201621862A - 半導體裝置，電子構件及電子裝置 - Google Patents

半導體裝置，電子構件及電子裝置 Download PDF

Info

Publication number
TW201621862A
TW201621862A TW104128871A TW104128871A TW201621862A TW 201621862 A TW201621862 A TW 201621862A TW 104128871 A TW104128871 A TW 104128871A TW 104128871 A TW104128871 A TW 104128871A TW 201621862 A TW201621862 A TW 201621862A
Authority
TW
Taiwan
Prior art keywords
transistor
source
drain
electrically connected
transistors
Prior art date
Application number
TW104128871A
Other languages
English (en)
Other versions
TWI695357B (zh
Inventor
高橋圭
佐藤圭太
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201621862A publication Critical patent/TW201621862A/zh
Application granted granted Critical
Publication of TWI695357B publication Critical patent/TWI695357B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本發明提供一種小型驅動器IC。在將k位元的數位信號轉換為類比信號的路徑電晶體邏輯電路中，將被施加第一位元信號的電晶體在通道寬度方向上配置為一列。另外，使被施加第二至第k位元的信號的電晶體的通道寬度比被施加第一位元信號的電晶體的通道寬度變大(例如，較佳為大於2倍且小於8倍)。另外，較佳為儘量以使具有相同的導電型的電晶體鄰接的方式配置電晶體。

Description

半導體裝置、電子構件及電子裝置
本發明的一個實施方式係關於一種半導體裝置、電子構件及電子裝置。
本發明的一個實施方式係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。另外，本發明的一個實施方式係關於一種顯示裝置、發光裝置、蓄電裝置、記憶體裝置、其驅動方法或其製造方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。顯示裝置、電光裝置、半導體電路以及電子裝置有時包括半導體裝置。
顯示裝置的驅動電路為了實現顯示部的多灰階化及高清晰化而被要求高性能化。因此，作為顯示裝置的驅動電路，尤其作為源極驅動器，採用了IC(Integrated Circuit：積體電路，以下還稱為驅動器IC)(例如，參照專利文獻1)。
近年來，被要求提供一種用於智慧手機、平板終端等可攜式終端的小型顯示裝置。另外，近年來，作為數位視訊的規格提出了具有7680×4320(水平像素數×垂直像素數)的像素數的8K UHD(8K Ultra High Definition Television：8K超高清電視)等，對顯示裝置有高清晰化的要求。
[專利文獻1]日本專利申請公開第2007-286525號公報
隨著顯示裝置的小型化及高清晰化的進展，安裝於該顯示裝置的驅動器IC被要求著小型化及高速工作。
本發明的一個實施方式的目的之一是提供一種小型驅動器IC。本發明的一個實施方式的目的之一是提供一種能夠高速工作的驅動器IC。本發明的一個實施方式的目的之一是提供一種新穎的驅動器IC。本發明的一個實施方式的目的之一是提供一種小型半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠高速工作的半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。
注意，多個目的的記載不妨礙彼此的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。上述列舉的目的以外的目的是從說明書、圖式、申請專利範圍等的記載自然得知的，而有可能成為本發明的一個實施方式的目的。
本發明的一個實施方式是一種半導體裝置，包括：第一至第七電晶體；以及第一至第五佈線，其中，第一電晶體的閘極電連接於第一佈線，第一電晶體的源極和汲極中的一個被施加第一電壓，第一電晶體的源極和汲極中的另一個電連接於第五電晶體的源極和汲極中的一個，第二電晶體的閘極電連接於第二佈線，第二電晶體的源極和汲極中的一個被施加第二電壓，第二電晶體的源極和汲極中的另一個電連接於第五電晶體的源極和汲極中的一個，第三電晶體的閘極電連接於第一佈線，第三電晶體的源極和汲極中的一個被施加第三電壓，第三電晶體的源極和汲極中的另一個電連接於第六電晶體的源極和汲極中的一個，第四電晶體的閘極電連接於第二佈線，第四電晶體的源極和汲極中的一個被施加第四電壓，第四電晶體的源極和汲極中的另一個電連接於第六電晶體的源極和汲極中的一個，第五電晶體的閘極電連接於第三佈線，第五電晶體的源極和汲極中的另一個電連接於第七電晶體的源極和汲極中的一個，第六電晶體的閘極電連接於第四佈線，第六電晶體的源極和汲極中的另一個電連接於第七電晶體的源極和汲極中的一個，第七電晶體的閘極電連接於第五佈線，第一佈線被施加第一信號，第二佈線被施加第一信號的反轉信號，第三佈線被施加第二信號，第四佈線被施加第二信號的反轉信號，第五佈線被施加第三信號，並且，第一至第四電晶體的各通道寬度較佳為比第五至第七電晶體的各通道寬度小。
在上述方式中，較佳的是，第一至第四電晶體都配置為一列。
在上述方式中，較佳的是，第一至第七電晶體具有相同的導電型。
在上述方式中，較佳的是，第五至第七電晶體的通道寬度大於第一至第四電晶體的通道寬度的2倍且小於8倍。
在上述方式中，根據第一至第三信號選擇第一至第四電壓中的任一個，而將其輸出到第七電晶體的源極和汲極中的另一個。
本發明的一個實施方式是一種電子構件，包括：上述方式所記載的半導體裝置；以及電連接於半導體裝置的凸點端子。
本發明的一個實施方式是一種電子裝置，包括：上述方式所記載的電子構件；以及顯示裝置。
注意，在本說明書中，本實施方式所示的結構、方法等可以與本說明書中的其他實施方式所示的結構、方法等適當地組合而實施。
此外，在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區或汲極電極)與源極(源極端子、源極區或源極電極)之間具有通道區，並且電流能夠流過汲極、通道區以及源極。
在此，因為源極和汲極根據電晶體的結構或工作條件等而更換，因此難以確定哪個是源極哪個是汲極。因此，有時不將用作源極的部分或用作汲極的部分稱為源極或汲極，而將源極和汲極中的一個稱為第一電極，並將源極和汲極中的另一個稱為第二電極。
注意，本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混淆而附加的，而不是為了在數目上進行限定而附的。
注意，在本說明書中，為了方便起見，使用“上”“下”等表示配置的詞句以參照圖式說明構成要素的位置關係。另外，構成要素的位置關係根據描述各構成要素的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，根據情況可以適當地換詞句。
注意，圖式中的方塊圖的各電路方塊的位置關係是為了便於說明而特定的，即便方塊圖示出了不同的電路方塊實現不同的功能的情況，也可能实际上有一個電路方塊實現不同的功能的情況。此外，圖式中的各電路方塊的功能是為了便於說明而特定的，即便示出的是一個電路方塊進行處理的情況，也可能实际上有由多個電路方塊進行該處理的情況。
注意，“膜”和“層”根據情形或狀況可以相互調換。例如，有時可以將“導電層”更換為“導電膜”。此外，有時可以將“絕緣膜”更換為“絕緣層”。
例如，在本說明書等中，當明確地記載為“X與Y連接”時，在本說明書等中公開了如下三種情況：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。因此，不侷限於圖式或文章中所示的連接關係等指定的連接關係，圖式或文章所示的連接關係以外的連接關係也記載於圖式或文章中。
在此，X和Y都是物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。
作為X與Y直接連接的情況的一個例子，可以舉出：在X與Y之間沒有連接能夠電連接X與Y的元件(例如，開關、電晶體、電容器、電感器、電阻元件、二極體、顯示元件、發光元件、負載等)的情況；以及X與Y沒有藉由能夠電連接X與Y的元件(例如，開關、電晶體、電容器、電感器、電阻元件、二極體、顯示元件、發光元件、負載等)而連接的情況。
作為X與Y電連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如，開關、電晶體、電容器、電感器、電阻元件、二極體、顯示元件、發光元件、負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制為是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。另外，X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的一個例子，例如可以在X與Y之間 連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
此外，當明確地記載為“X與Y電連接”時，在本說明書等中公開了如下三種情況：X與Y電連接(換言之，以中間夾有其他元件或其他電路的方式連接X與Y)的情況；X與Y在功能上連接(換言之，以中間夾有其他電路的方式在功能上連接X與Y)的情況；以及X與Y直接連接(換言之，以中間不夾有其他元件或其他電路的方式連接X與Y)的情況。換言之，當明確記載有“電連接”時，在本說明書等中公開了與只明確記載為“連接”的情況相同的內容。
注意，例如，可以以後面的表達方式來表示如下情況：電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況；以及電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一 部分與Y直接連接的情況。
例如，可以將上述情況表示為“X、Y、電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)相互電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表示為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表示為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這些例子相同的表達方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。
另外，作為其他表達方法，例如可以表示為“電晶體的源極(或第一端子等)至少藉由第一連接路徑與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑是電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑，Z1在所述第一連接路徑上，電晶體的汲極(或第二端子等)至少藉由第三連接路徑與Y電連接，所述第三連接路徑不具有所述第二連接路徑，Z2在所述第三連接路徑上”。或者，也可以表示為“電晶體的源極(或第一端子等)至少在第一連接路徑上藉由Z1與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑具有藉由電晶體的連接路徑，電晶體的汲極(或第二端子等)至少在第三連接路徑上藉由Z2與Y電連接，所述第三連接路徑不具有所述第二連 接路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少在第一電路徑上藉由Z1與X電連接，所述第一電路徑不具有第二電路徑，所述第二電路徑是從電晶體的源極(或第一端子等)到電晶體的汲極(或第二端子等)的電路徑，電晶體的汲極(或第二端子等)至少在第三電路徑上藉由Z2與Y電連接，所述第三電路徑不具有第四電路徑，所述第四電路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電路徑”。藉由使用與這些例子同樣的表達方法規定電路結構中的連接路徑，可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來決定技術範圍。
注意，這種表達方法只是一個例子而已，不侷限於上述表達方法。在此，X、Y、Z1及Z2都是物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。
另外，即便獨立的構成要素在電路圖上相互電連接，有時一個構成要素也兼具有多個構成要素的功能。例如，當佈線的一部分兼作電極時，一個導電膜兼具有佈線和電極的兩個構成要素的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼具有多個構成要素的功能的情況。
藉由本發明的一個實施方式，能夠提供一種小型驅動器IC。藉由本發明的一個實施方式，能夠提供一種能夠高速工作的驅動器IC。藉由本發明的一個實施方式，能夠提供一種新穎的驅動器IC。藉由本發明的一個實施方式，能夠提供一種小型半導體裝置。藉由本發明的一個實施方式，能夠 提供一種能夠高速工作的半導體裝置。藉由本發明的一個實施方式，能夠提供一種新穎的半導體裝置。
注意，這些效果的記載並不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，這些效果以外的效果從說明書、圖式、申請專利範圍等的記載中是顯而易見的，並且可以從所述記載中衍生。
CO‧‧‧接觸孔
DL1‧‧‧佈線
DL2‧‧‧佈線
GE‧‧‧閘極
GL‧‧‧閘極線
ML‧‧‧佈線
N1‧‧‧電晶體
N2‧‧‧電晶體
P1‧‧‧電晶體
P2‧‧‧電晶體
SL‧‧‧源極線
SEM‧‧‧半導體
V1‧‧‧高電源電位
VDD‧‧‧高電源電位
VSS‧‧‧低電源電位
10‧‧‧PTL
11‧‧‧電晶體
12‧‧‧電晶體
13‧‧‧電晶體
14‧‧‧電晶體
15‧‧‧電晶體
16‧‧‧電晶體
17‧‧‧電晶體
18‧‧‧電晶體
21‧‧‧電晶體
22‧‧‧電晶體
23‧‧‧電晶體
24‧‧‧電晶體
25‧‧‧電晶體
26‧‧‧電晶體
27‧‧‧電晶體
28‧‧‧電晶體
30‧‧‧PTL
100‧‧‧源極驅動器
101‧‧‧閘極驅動器
102‧‧‧顯示部
103‧‧‧像素
103a‧‧‧像素電路
103b‧‧‧像素電路
103c‧‧‧像素電路
104‧‧‧校正電路
201‧‧‧基板
202‧‧‧通道
203a‧‧‧雜質區
203b‧‧‧雜質區
204a‧‧‧雜質區
204b‧‧‧雜質區
205‧‧‧元件隔離層
207‧‧‧側壁絕緣層
208‧‧‧絕緣膜
211‧‧‧基板
212‧‧‧通道
213a‧‧‧雜質區
213b‧‧‧雜質區
214a‧‧‧雜質區
214b‧‧‧雜質區
215‧‧‧元件隔離層
217‧‧‧側壁絕緣層
218‧‧‧絕緣膜
221‧‧‧半導體
222‧‧‧半導體
223‧‧‧半導體
550‧‧‧電晶體
552‧‧‧電晶體
554‧‧‧電晶體
560‧‧‧電容元件
562‧‧‧電容元件
570‧‧‧液晶元件
572‧‧‧發光元件
664‧‧‧發光元件
665‧‧‧電晶體
666‧‧‧電晶體
667‧‧‧電晶體
668‧‧‧電容元件
700‧‧‧電子構件
701‧‧‧半導體裝置
702‧‧‧插入物
703‧‧‧封裝
704‧‧‧環氧樹脂
705‧‧‧線
706‧‧‧凸點端子
711‧‧‧顯示部
712A‧‧‧閘極驅動器
712B‧‧‧閘極驅動器
713‧‧‧基板
714‧‧‧源極驅動器
715‧‧‧FPC
716‧‧‧外部電路基板
901‧‧‧外殼
902‧‧‧外殼
903a‧‧‧顯示部
903b‧‧‧顯示部
904‧‧‧選擇按鈕
905‧‧‧鍵盤
910‧‧‧電子書閱讀器
911‧‧‧外殼
912‧‧‧外殼
913‧‧‧顯示部
914‧‧‧顯示部
915‧‧‧軸部
916‧‧‧電源
917‧‧‧操作鍵
918‧‧‧揚聲器
920‧‧‧電視機
921‧‧‧外殼
922‧‧‧顯示部
923‧‧‧支架
924‧‧‧遙控器
930‧‧‧主體
931‧‧‧顯示部
932‧‧‧揚聲器
933‧‧‧麥克風
934‧‧‧操作按鈕
941‧‧‧主體
942‧‧‧顯示部
943‧‧‧操作開關
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光單元
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷電路板
8011‧‧‧電池
在圖式中：圖1是說明本發明的一個實施方式的電路圖；圖2是說明本發明的一個實施方式的電路圖；圖3是說明本發明的一個實施方式的電路圖；圖4A和圖4B是說明本發明的一個實施方式的電路圖及俯視圖；圖5A和圖5B是說明本發明的一個實施方式的電晶體的剖面圖；圖6是說明本發明的一個實施方式的俯視圖；圖7A和圖7B是說明本發明的一個實施方式的電路圖及俯視圖；圖8A和圖8B是說明本發明的一個實施方式的電晶體的剖面圖；圖9是說明本發明的一個實施方式的俯視圖；圖10是說明本發明的一個實施方式的電路圖；圖11是示出顯示裝置的結構實例的電路方塊圖；圖12A和圖12B是示出像素的結構實例的電路圖；圖13是示出顯示裝置的結構實例的電路方塊圖； 圖14是示出像素的結構實例的電路圖；圖15A和圖15B是示出電子構件的製程的流程圖及剖面示意圖；圖16A和圖16B是示出使用電子構件的顯示面板的圖；圖17是示出使用顯示面板的顯示模組的圖；圖18A至圖18E是示出使用電子構件的電子裝置的圖。
本發明的選擇圖為圖4A和圖4B。
下面，參照圖式對實施方式進行說明。注意，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定於下面的實施方式所記載的內容中。
另外，在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，而不侷限於圖式所示的形狀或數值等。例如，可以包括因雜訊或定時偏差等所引起的信號、電壓或電流的不均勻等。
實施方式1
在本實施方式中，說明本發明的一個實施方式的路徑電晶體邏輯(pass transistor logic)(以下稱為PTL)。
〈〈PTL的結構實例1〉〉
PTL是具有將被輸入的數位信號轉換為類比信號的功能的電路。輸入到PTL的資料信號是數位信號，將該數位的資料信號轉換為類比信號。PTL有時被稱為D/A(數位/類比)轉換電路或簡單地被稱為電路。注意，PTL可以應用於驅動器IC。圖1示出PTL的一個例子的PTL10的電路結構。
PTL10包括電晶體P1[0]至P1[k-1]、電晶體P2[0]至P2[k-2]、電晶體N1[0]至N1[k-1]以及電晶體N2[0]至N2[k-2]。注意，k表示2以上的自然數。
電晶體P1[0]至P1[k-1]及電晶體P2[0]至P2[k-2]較佳為p通道型電晶體。另外，電晶體N1[0]至N1[k-1]及電晶體N2[0]至N2[k-2]較佳為n通道型電晶體。
PTL10被輸入信號DECPB[0]至DECPB[k-1]以及信號DECP[0]至DECP[k-2]。這些信號是上述的數位信號並是從後述的位準轉換器被施加的。
信號DECP[0]是信號DECPB[0]的反轉信號，同樣地，信號DECP[k-2]是信號DECPB[k-2]的反轉信號。
注意，在本說明書中，有時將信號DECPB[0]及信號DECP[0]稱為第一位元信號，將信號DECPB[k-2]及信號DECP[k-2]稱為第k-1位元信號，並將信號DECPB[k-1]稱為第k位元信號。
信號DECPB[0]被施加到電晶體P1[0]及電晶體N1[0]的閘極。
信號DECP[0]被施加到電晶體P2[0]及電晶體N2[0]的閘極。
信號DECPB[k-2]被施加到電晶體P1[k-2]及電晶體N1[k-2]的閘極。
信號DECP[k-2]被施加到電晶體P2[k-2]及電晶體N2[k-2]的閘極。
信號DECPB[k-1]被施加到電晶體P1[k-1]及電晶體N1[k-1]的閘極。
電壓V[0]至V[j-1](j為2以上的偶數)經過電晶體P1[0]、電晶體P2[0]、電晶體N1[0]及電晶體N2[0]被施加到PTL10。這些電壓由圖2所示的電壓產生電路V-gene生成。
圖2所示的電壓產生電路V-gene包括串聯連接到供應電壓V1/VSS的佈線之間的電阻元件R[0]至R[j-2]。電壓V[0]至V[j-1]是在電阻元件R[0]至R[j-2]中對電壓V1/VSS進行分壓而得到的電壓。注意，電壓V1/VSS是指上升到高電源電位V1及下降到低電源電位VSS的電壓。低電源電位VSS可以為接地電位GND。
如圖2所示，至於電壓V[0]至V[j-1]，中括弧[]內的數字越小，電壓越低，而中括弧內的數字越大，電壓越高。
圖1所示的PTL10具有根據被輸入的信號DECPB[0]至DECPB[k-1]及信號DECP[0]至DECP[k-2]從電壓V[0]至V[j-1]中選擇一個電壓而將其作為類比信號從輸出端子PTL_OUT輸出的功能。
例如，圖3示出PTL10被輸入8位元的資料信號(k=8)而輸出256灰階的類比信號(j=256)的情況。此時，PTL10被施加信號DECPB[0]至DECPB[7]及信號DECP[0]至DECP[6]。
在圖3中，例如，當被施加Low位準(以下稱為L位準)的電位作為信號DECPB[0]至DECPB[7]，並被施加High位準(以下稱為H位準)的電位作為信號DECP[0]至DECP[6]時，電壓V[255]輸出到輸出端子PTL_OUT。
在圖3中，例如，當H位準的電位施加到信號DECPB[0]至DECPB[7]，而L位準的電位施加到信號DECP[0]至DECP[6]時，電壓V[0]輸出到輸出端子PTL_OUT。
在圖1的電路圖中，被施加低電壓的電壓V[0]至V[j/2-1]的下一半的電路較佳為由n通道型電晶體(電晶體N1[0]至N1[k-1]及電晶體N2[0]至N2[k-2])構成。另外，被施加高電壓的電壓V[j/2]至V[j-1]的上一半的電路較佳為由p通道型電晶體(電晶體P1[0]至P1[k-1]及電晶體P2[0]至P2[k-1])構成。下面，將說明其理由。
首先，考慮到p通道型電晶體的特徵。當L位準的電位施加到閘極時，p通道型電晶體成為導通狀態，但在施加到源極的電位(電壓V[0]至V[j-1] 中的一個)較低的情況下，閘極與源極之間的電位差(Vgs)變小。其結果，電晶體處於導通狀態時的電阻(以下稱為通態電阻)變大，而電路工作會變慢。因此，如圖1所示，高電壓一側的電路較佳為由p通道型電晶體構成。
接著，考慮到n通道型電晶體的特徵。當H位準的電位施加到閘極時，n通道型電晶體成為導通狀態，而源極電位接近於施加到汲極的電位(電壓V[0]至V[j-1]中的一個)。此時，在施加到汲極的電位較高的情況下，在汲極和源極具有相同的電位之前，Vgs會變為小於電晶體的臨界電壓(Vth)，而電晶體會成為關閉狀態。其結果，電晶體輸出下降相當於Vth的量的電壓。因此，如圖1所示，低電壓一側的電路較佳為由n通道型電晶體構成。
〈電晶體的配置例子1〉
接著，參照圖4A和圖4B明確地說明PTL10中的電晶體的配置例子。
圖4A是從圖1的PTL10的電路圖中抽出一部分而附加了電晶體11至18的符號的圖。
圖4B示出對應於圖4A的電路圖的俯視圖的一個例子。注意，在圖4B的俯視圖中，為了明確起見，有時放大、縮小或省略一部分的構成要素。
注意，雖然圖4A和圖4B示出圖1的電路圖中的由p通道型電晶體構成的高電壓一側的電路的一部分，但是以下說明還可以適用於圖4A和圖4B為由n通道型電晶體構成的低電壓一側的電路的情況。
在圖4B的俯視圖中，電晶體11至18分別包括半導體SEM、閘極GE及接觸孔CO。在半導體SEM中，與閘極GE重疊的區域具有作為通道的功能。在半導體SEM中，沒有與閘極GE重疊的區域具有作為源極以及汲極的功能。較佳的是，藉由添加雜質，降低該源極以及汲極的電阻。
注意，在PTL10中，以實現圖4A所示的電路的方式在半導體SEM及閘極GE的上方還形成有佈線等，但是在圖4B中為了明確起見省略該佈線等。另外，只在部分電晶體上附加閘極GE、半導體SEM及接觸孔CO的符號，在其他電晶體中使用相同的陰影圖案來代替符號。
在圖4A和圖4B中，電晶體11的閘極藉由接觸孔CO電連接於佈線DL1[0]並接收信號DECPB[0]。電晶體11的源極和汲極中的一個被施加電壓V[j-1]，電晶體11的源極和汲極中的另一個電連接於電晶體15的源極和汲極中的一個。
在圖4A和圖4B中，電晶體12的閘極藉由接觸孔CO電連接於佈線DL2[0]並接收信號DECP[0]。電晶體12的源極和汲極中的一個被施加電壓V[j-2]，電晶體12的源極和汲極中的另一個電連接於電晶體15的源極和汲極中的一個。
在圖4A和圖4B中，電晶體13的閘極藉由接觸孔CO電連接於佈線DL1[0]並接收信號DECPB[0]。電晶體13的源極和汲極中的一個被施加電壓V[j-3]，電晶體13的源極和汲極中的另一個電連接於電晶體16的源極和汲 極中的一個。
在圖4A和圖4B中，電晶體14的閘極藉由接觸孔CO電連接於佈線DL2[0]並接收信號DECP[0]。電晶體14的源極和汲極中的一個被施加電壓V[j-4]，電晶體14的源極和汲極中的另一個電連接於電晶體16的源極和汲極中的一個。
在圖4A和圖4B中，電晶體15的閘極藉由接觸孔CO電連接於佈線DL1[1]並接收信號DECPB[1]。電晶體15的源極和汲極中的另一個電連接於電晶體17的源極和汲極中的一個。
在圖4A和圖4B中，電晶體16的閘極藉由接觸孔CO電連接於佈線DL2[1]並接收信號DECP[1]。電晶體16的源極和汲極中的另一個電連接於電晶體17的源極和汲極中的一個。
在圖4A和圖4B中，電晶體17的閘極藉由接觸孔CO電連接於佈線DL1[2]並接收信號DECPB[2]。電晶體17的源極和汲極中的另一個與電晶體18的源極和汲極中的一個以滿足圖4A的連接關係的方式藉由設置於上方的佈線(未圖示)相互電連接。
在圖4A和圖4B中，電晶體18的閘極藉由接觸孔CO電連接於佈線DL1[3]並接收信號DECPB[3]。
如圖4B所示，電晶體11至14較佳為在通道寬度方向上配置為一列。 亦即，在圖1的PTL10中，電晶體P1[0]、P2[0]、N1[0]、N2[0]較佳為在通道寬度方向上配置為一列。藉由如此配置電晶體，可以使電晶體微型化，而在通道寬度方向上將該微型化了的電晶體配置於更小的區域中。
注意，在圖4B中，將以點劃線Y1-Y2表示的方向為通道寬度方向，將以點劃線X1-X2表示的方向為通道長度方向。
在此，在圖4B中，將電晶體11至14的通道寬度為W0，將電晶體15、16的通道寬度為W1，將電晶體17的通道寬度為W2，並將電晶體18的通道寬度為W3。
另外，在圖1中，將電晶體P1[0]、P2[0]、N1[0]、N2[0]的通道寬度為W0，將電晶體P1[1]、P2[1]、N1[1]、N2[1]的通道寬度為W1，將電晶體P1[k-2]、P2[k-2]、N1[k-2]、N2[k-2]的通道寬度為Wk_2，並將電晶體P1[k-1]、N1[k-1]的通道寬度為Wk_1。
如圖4B所示，通道寬度W0較佳為小於通道寬度W1至W3。同樣地，在圖1中，通道寬度W0較佳為小於通道寬度W1至Wk_1。
注意，通道寬度例如是指半導體SEM(或在電晶體處於開啟狀態時，半導體SEM中的電流流過的部分)與閘極GE重疊的區域或者形成通道的區域中的源極和汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。亦即，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的 任一個值、最大值、最小值或平均值。
注意，通道長度例如是指電晶體11至18的俯視圖中的半導體SEM(或在電晶體處於開啟狀態時，半導體SEM中的電流流過的部分)與閘極GE重疊的區域或者形成通道的區域中的源極與汲極之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。亦即，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，如圖4B所示，在以相互鄰接的方式配置導電型(n型或p型)相同的電晶體時，鄰接的電晶體之間有時能夠共同使用一個源極以及一個汲極，從而能夠減少電晶體的佔有面積，所以是較佳的。
例如，當將PTL10應用於驅動器IC時，隨著顯示裝置的高清晰化的進展，被施加信號DECPB[0]至信號DECPB[k-1]的佈線之間的間隔變窄，由此被施加電壓V[0]至V[j-1]的佈線之間的間隔(圖4B所示的距離h)也隨之變窄。其結果，電晶體被要求微型化。此時，藉由如圖4B所示那樣配置電晶體，能夠滿足上述要求並能夠實現顯示裝置的高清晰化。
另外，藉由使電晶體15至18的通道寬度變大，能夠減少這些電晶體的通態電阻，從而能夠提高電路的工作速度。
在採用圖1的電路時，PTL10整體的通態電阻Rtotal可以由以下公式1表示。
另外，此時的PTL10整體的功耗Ptotal可以由以下公式2表示。
由公式1可知，構成PTL10的電晶體的通道寬度越大，通態電阻Rtotal越小。當通態電阻Rtotal變小時，能夠提高電路的工作速度，所以是較佳的。
另一方面，由公式2可知，構成PTL10的電晶體的通道寬度越大，功耗Ptotal越增大。因此，需要以使通態電阻Rtotal以及功耗Ptotal都變小的方式決定電晶體的通道寬度。
例如，通道寬度W1至Wk_1較佳為大於通道寬度W0的1倍且小於10倍，更佳為大於2倍且小於8倍，更較佳為大於3倍且小於5倍。
例如，在將W0=1μm，W1至Wk_1=3.3μm代入公式1中而計算具有某一CMOS技術的圖3所示的PTL10的通態電阻Rtotal時，Rtotal為107kΩ。
接著，參照圖5A和圖5B說明構成PTL10的電晶體的形狀的一個例子。
圖5A示出圖4B中的電晶體18的點劃線X1-X2方向的剖面圖，圖5B同樣地示出電晶體18的點劃線Y1-Y2方向的剖面圖。注意，雖然圖4A示出電晶體18作為p通道型電晶體，但是圖5A和圖5B不侷限於此，也可以將電晶體18作為n通道型電晶體。
電晶體18包括基板201、通道202、雜質區203a、雜質區203b、雜質區204a、雜質區204b、元件隔離層205、側壁絕緣層207、絕緣膜208以及閘極GE。
作為基板201，可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺為材料的化合物半導體基板、SOI(Silicon on Insulator：絕緣層上覆矽)基板等。另外，當作為基板201使用p型單晶矽基板時，可以對基板201的一部分添加賦予n型的雜質元素來形成n型井(well)，並且在形成有n型井的區域形成p型電晶體。作為賦予n型的雜質元素，可以使用磷(P)、砷(As)等。作為賦予p型的雜質元素，可以使用硼(B)等。
另外，基板201也可以是在絕緣基板上設置有半導體膜的基板。作為該絕緣基板，例如可以舉出玻璃基板、石英基板、塑膠基板、撓性基板、貼合薄膜、包含纖維狀的材料的紙或者基材薄膜等。作為玻璃基板的一個例子，有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。作為撓性基板的一個例子，有以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯 (PEN)、聚醚碸(PES)為代表的塑膠或丙烯酸樹脂等的具有撓性的合成樹脂等。作為貼合薄膜的一個例子，有聚丙烯、聚酯、聚氟化乙烯、聚氯乙烯等。作為基材薄膜的一個例子，有聚酯、聚醯胺、聚醯亞胺、芳族聚醯胺、環氧樹脂、無機蒸鍍薄膜、紙類等。
另外，基板201也可以是在金屬基板上設置有半導體膜的基板。作為該金屬基板，可以舉出不鏽鋼基板、具有不鏽鋼箔的基板、鎢基板、具有鎢箔的基板等。
此外，也可以使用某個基板形成半導體元件，然後將半導體元件轉置於其他基板。作為被轉置半導體元件的基板的一個例子，不僅可以使用上述基板，還可以使用紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡膠基板等。藉由採用這些基板，可以實現形成特性良好的電晶體、形成功耗小的電晶體、製造不容易損壞的裝置、給予耐熱性、輕量化或薄型化。
電晶體18藉由元件隔離層205與形成在基板201的其他電晶體分開。作為元件隔離層205，可以使用包含選自氧化鋁、氧氮化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等中的一種以上的絕緣體。
元件隔離層205可以利用LOCOS(LOCal Oxidation of Silicon：矽局部氧 化)形成。另外，元件隔離層205也可以利用STI(Shallow Trench Isolation：淺溝槽隔離)形成。
雜質區203a、203b是由於雜質的添加被低電阻化的區域，並具有作為源極以及汲極的功能。
此外，也可以在側壁絕緣層207下設置用作LDD(Lightly Doped Drain：輕摻雜汲極極)區域或者擴展區域(extension region)的雜質區204a、204b。尤其是，當電晶體18為n通道電晶體時，為了抑制熱載子所導致的劣化，較佳為設置LDD區域或者擴展區域。
另外，作為電晶體18可以使用具有矽化物(自行對準矽化物(salicide))的電晶體或不具有側壁絕緣層207的電晶體。當使用具有矽化物(自行對準矽化物)的結構時，可以使源極及汲極的電阻更低，並可以實現半導體裝置的高速化。此外，由於能夠以低電壓工作，所以可以降低半導體裝置的功耗。
絕緣膜208具有作為閘極絕緣膜的功能。作為絕緣膜208，可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭中的一種以上的絕緣膜。另外，絕緣膜208可以是上述材料的疊層。絕緣膜208也可以包含鑭(La)、氮、鋯(Zr)等作為雜質。
尤其是，絕緣膜208較佳為包含氧、氮、矽或鉿等。更明確而言，絕 緣膜208較佳為包含氧化鉿和氧化矽或者氧氮化矽。
閘極GE可以使用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等中的元素或以上述元素為主要成分的合金材料或化合物材料(例如為氮化鉭)形成。或者，也可以使用以摻雜磷或硼等雜質元素的多晶矽為代表的半導體材料形成閘極GE。
圖6是使圖4B所示的電晶體17的通道寬度比電晶體15及電晶體16的通道寬度變大且使電晶體18的通道寬度比電晶體17的通道寬度變大時的俯視圖。
如圖6所示，電晶體的通道寬度從左列向右列遞增。藉由如比配置電晶體，使PTL10整體的通態電阻變小，從而能夠提高電路的工作速度。
構成PTL10的電晶體可以採用上述以外的配置例子。
例如，在圖4B所示的俯視圖中，可以使電晶體15、16的通道寬度與電晶體11至14的通道寬度相同。
例如，在圖6所示的俯視圖中，可以使電晶體15、16的通道寬度與電晶體11至14的通道寬度相同。
〈電晶體的配置例子2〉
上述實施方式是將平面型電晶體用作電晶體的情況的一個例子，而下 面對將FIN型電晶體用作電晶體的情況進行說明。
圖7A是從圖1的PTL10的電路圖中抽出一部分而在電晶體P1[0]至P1[3]及電晶體P2[0]至P2[1]上附加了電晶體21至28的符號的圖。
圖7B示出對應於圖7A的電路圖的俯視圖。注意，在圖7B的俯視圖中，為了明確起見，有時放大、縮小或省略一部分的構成要素。
注意，雖然圖7A和圖7B示出圖1的電路圖中的由p通道型電晶體構成的高電壓一側的電路的一部分，但是還可以將以下說明適用於圖7A和圖7B所示的電路為由n通道型電晶體構成的低電壓一側的電路的情況。
在圖7B的俯視圖中，電晶體21至28分別包括半導體SEM、閘極GE及接觸孔CO。在半導體SEM中，與閘極GE重疊的區域具有作為通道的功能。在半導體SEM中，沒有與閘極GE重疊的區域具有作為源極以及汲極的功能。較佳的是，藉由添加雜質，降低該源極以及汲極的電阻。
注意，在PTL10中，以實現圖7A所示的電路的方式在半導體SEM及閘極GE的上方還形成有佈線等，但是在圖7B中為了明確起見省略該佈線等。另外，只在部分電晶體上附加閘極GE、半導體SEM及接觸孔CO的符號，在其他電晶體中使用相同的陰影圖案來代替符號。
在圖7A和圖7B中，電晶體21的閘極藉由接觸孔CO電連接於佈線DL1[0]並接收信號DECPB[0]。電晶體21的源極和汲極中的一個被施加電壓 V[j-1]，電晶體21的源極和汲極中的另一個電連接於電晶體25的源極和汲極中的一個。
在圖7A和圖7B中，電晶體22的閘極藉由接觸孔CO電連接於佈線DL2[0]並接收信號DECP[0]。電晶體22的源極和汲極中的一個被施加電壓V[j-2]，電晶體22的源極和汲極中的另一個電連接於電晶體25的源極和汲極中的一個。
在圖7A和圖7B中，電晶體23的閘極藉由接觸孔CO電連接於佈線DL1[0]並接收信號DECPB[0]。電晶體23的源極和汲極中的一個被施加電壓V[j-3]，電晶體23的源極和汲極中的另一個電連接於電晶體26的源極和汲極中的一個。
在圖7A和圖7B中，電晶體24的閘極藉由接觸孔CO電連接於佈線DL2[0]並接收信號DECP[0]。電晶體24的源極和汲極中的一個被施加電壓V[j-4]，電晶體24的源極和汲極中的另一個電連接於電晶體26的源極和汲極中的一個。
在圖7A和圖7B中，電晶體25的閘極藉由接觸孔CO電連接於佈線DL1[1]並接收信號DECPB[1]。電晶體25的源極和汲極中的另一個電連接於電晶體27的源極和汲極中的一個。
在圖7A和圖7B中，電晶體26的閘極藉由接觸孔CO電連接於佈線DL2[1]並接收信號DECP[1]。電晶體26的源極和汲極中的另一個電連接於 電晶體27的源極和汲極中的一個。
在圖7A和圖7B中，電晶體27的閘極藉由接觸孔CO電連接於佈線DL1[2]並接收信號DECPB[2]。電晶體27的源極和汲極中的另一個藉由設置於上方的佈線(未圖式)電連接於電晶體28的源極和汲極中的一個。
在圖7A和圖7B中，電晶體28的閘極藉由接觸孔CO電連接於佈線DL1[3]並接收信號DECPB[3]。
接著，參照圖8A和圖8B說明構成圖7A和圖7B的PTL10的電晶體的形狀。
圖8A示出圖7B中的電晶體28的點劃線X1-X2方向的剖面圖，圖8B同樣地示出電晶體28的點劃線Y1-Y2方向的剖面圖。注意，雖然圖7A示出電晶體28作為p通道型電晶體，但是圖8A和圖8B不侷限於此，也可以將電晶體28作為n通道型電晶體。
電晶體28包括基板211、通道212、雜質區213a、雜質區213b、雜質區214a、雜質區214b、元件隔離層215、側壁絕緣層217、絕緣膜218以及閘極GE。
另外，電晶體28包括具有凸狀的半導體221、222及223(參照圖7B及圖8B)。沿著半導體221至223的側面及頂面設置有絕緣膜218及閘極GE。這種電晶體還被稱為FIN型電晶體。此外，也可以以接觸於凸部的上 部的方式設置用作用於形成凸部的遮罩的絕緣膜。另外，雖然在此示出了對基板211的一部分進行加工而形成凸部的情況，但也可以對SOI基板進行加工而形成具有凸狀的半導體層。
關於基板211的詳細內容，可以參照圖5A和圖5B所示的基板201的記載。
關於雜質區213a、213b的詳細內容，可以參照圖5A和圖5B所示的雜質區203a、203b的記載。
關於雜質區214a、214b的詳細內容，可以參照圖5A和圖5B所示的雜質區204a、204b的記載。
關於元件隔離層215的詳細內容，可以參照圖5A和圖5B所示的元件隔離層205的記載。
關於絕緣膜218的詳細內容，可以參照圖5A和圖5B所示的絕緣膜208的記載。
關於側壁絕緣層217的詳細內容，可以參照圖5A和圖5B所示的側壁絕緣層207的記載。
在圖8A和圖8B所示的FIN型電晶體中，半導體221至223的側面被閘極GE包圍。藉由採用上述結構，能夠高效地對半導體221至223施加閘 極電場，從而能夠防止DIBL(Drain Induced Barrier Lowering：汲極感應能障降低)等短通道效果。另外，因為在半導體221至223的側面也形成通道，所以能夠提高電晶體處於導通狀態時的電流(通態電流(on-state current))。FIN型電晶體是適合微型化的結構。
如圖7B所示，電晶體21至24較佳為在通道寬度方向上配置為一列。亦即，在圖1的PTL10中，電晶體P1[0]、P2[0]、N1[0]、N2[0]較佳為在通道寬度方向上配置為一列。藉由如此配置電晶體，可以使電晶體微型化，而在通道寬度方向上將該微型化了的電晶體配置於更小的區域。
注意，在圖7B中，將以點劃線Y1-Y2表示的方向為通道寬度方向，將以點劃線X1-X2表示的方向為通道長度方向。
在圖7B的俯視圖中，電晶體21至27包括一個或多個的具有凸狀的半導體SEM。例如，電晶體21至24包括一個半導體SEM，而電晶體25至28包括三個半導體SEM。
在此，在圖7B中，將電晶體21至24的半導體SEM的數量為NM0，將電晶體25、26的半導體SEM的數量為NM1，將電晶體27的半導體SEM的數量為NM2，並將電晶體28的半導體SEM的數量為NM3。
另外，在圖1中，將電晶體P1[0]、P2[0]、N1[0]、N2[0]的半導體SEM的數量為NM0，將電晶體P1[1]、P2[1]、N1[1]、N2[1]的半導體SEM的數量為NM1，將電晶體P1[k-2]、P2[k-2]、N1[k-2]、N2[k-2]的半導體SEM的數量為NMk_2， 並將電晶體P1[k-1]、N1[k-1]的半導體SEM的數量為NMk_1。
如圖7B所示，數量NM0較佳為小於數量NM1至NM3。同樣地，在圖1中，數量NM0較佳為小於數量NM1至NMk_1。
另外，如圖7B所示，在以相互鄰接的方式配置導電型(n型或p型)相同的電晶體時，鄰接的電晶體之間有時能夠共同使用一個源極以及一個汲極，從而能夠減少電晶體的佔有面積，所以是較佳的。
例如，當將PTL10應用於驅動器IC時，隨著顯示裝置的高清晰化的進展，被施加信號DECPB[0]至信號DECPB[k-1]的佈線之間的間隔變窄，由此被施加電壓V[0]至V[j-1]的佈線之間的間隔也隨之變窄。此時，藉由如圖7B所示那樣配置電晶體，能夠滿足上述要求並能夠實現顯示裝置的高清晰化。
另外，藉由使電晶體25至28的通道寬度變大，能夠減少這些電晶體的通態電阻，從而能夠提高電路的工作速度。
圖9是將圖7B所示的電晶體27的半導體SEM數量增加到5個並將電晶體28的半導體SEM數量增加到7個時的俯視圖。
如圖9所示，電晶體中的半導體SEM數量可以從左列向右列增加。藉由如此配置電晶體，使PTL10整體的通態電阻變小，從而能夠提高電路的工作速度。
構成PTL10的電晶體可以採用上述以外的配置例子。
例如，在圖7B所示的俯視圖中，可以使電晶體25、26的半導體SEM數量與電晶體21至24的半導體SEM數量相同。
例如，在圖9所示的俯視圖中，可以使電晶體25、26的半導體SEM數量與電晶體21至24的半導體SEM數量相同。
〈〈PTL的結構實例2〉〉
圖10示出與上述PTL10的結構不同的PTL30的電路結構。
圖10是將圖1的PTL10中的p通道型電晶體都代替為n通道型電晶體的圖。
尤其是，上述n通道型電晶體較佳為在其通道中包括氧化物半導體的電晶體(以下稱為氧化物半導體電晶體)。氧化物半導體電晶體處於非導通狀態時的洩漏電流(關態電流(off-state curennt))極小，從而能夠構成功耗低的電路。
上述氧化物半導體例如是包含銦(In)的氧化物半導體。例如，在氧化物半導體包含銦時，其載子移動率(電子移動率)得到提高。此外，氧化物半導體較佳為包含元素M。元素M較佳為鋁(Al)、鎵(Ga)、釔(Y)或錫(Sn)等。作為可用作元素M的其他元素，有硼(B)、矽(Si)、鈦(Ti)、 鐵(Fe)、鎳(Ni)、鍺(Ge)、釔(Y)、鋯(Zr)、鉬(Mo)、鑭(La)、鈰(Ce)、釹(Nd)、鉿(Hf)、鉭(Ta)、鎢(W)等。注意，作為元素M，有時也可以組合多個上述元素。元素M例如是與氧的鍵能高的元素。元素M例如是與氧的鍵能高於銦的元素。元素M例如是具有增大氧化物半導體的能隙的功能的元素。此外，氧化物半導體較佳為包含鋅(Zn)。包含鋅的氧化物半導體有時容易晶化。
注意，上述氧化物半導體不侷限於包含銦的氧化物半導體。氧化物半導體例如也可以是鋅錫氧化物或鎵錫氧化物等不包含銦且包含鋅、鎵或錫的氧化物半導體等。
可以將圖4A至圖9所示的電晶體的配置及結構實例適用於圖10的PTL30。
實施方式2
在本實施方式中，說明包括位準轉換器LS、路徑電晶體邏輯PTL及放大器AMP的顯示裝置的電路方塊圖。圖11示出源極驅動器、閘極驅動器、顯示部的電路方塊圖。
圖11的電路方塊圖所示的顯示裝置包括源極驅動器100、閘極驅動器101及顯示部102。另外，圖11示出在顯示部102中配置為矩陣狀的多個像素103。
源極驅動器100包括移位暫存器SR、資料鎖存D-Latch、位準轉換器LS、路徑電晶體邏輯PTL、電壓產生電路V-gene及放大器AMP。源極驅動器100具有將類比的影像資料輸出到多個源極線SL的功能。另外，也可以由驅動器IC製造源極驅動器100。
例如，移位暫存器SR被輸入源極時脈SCLK及源極起動脈衝SSP。移位暫存器SR生成取樣脈衝而將其輸出到資料鎖存D-Latch。
除了上述取樣脈衝之外，數位影像資料的資料信號DATA[0]至DATA[k-1]輸入到資料鎖存D-Latch。在資料鎖存D-Latch中，資料信號DATA[0]至DATA[k-1]根據取樣脈衝而被鎖存。資料鎖存D-Latch將所鎖存的資料信號DATA[0]至DATA[k-1]輸出到位準轉換器LS。
位準轉換器LS將被輸入的資料信號DATA[0]至DATA[k-1]升壓而輸出到實施方式1所示的信號DECPB[0]至DECPB[k-1]。
路徑電晶體邏輯PTL的結構與上述實施方式1所說明的結構是同樣的。亦即，路徑電晶體邏輯PTL根據被升壓的信號DECPB[0]至DECPB[k-1]控制電晶體的導通狀態，並輸出相對於電壓產生電路V-gene所生成的電壓V[0]至V[j-1]的類比信號的輸出信號PTL_OUT。可以將實施方式1所示的PTL10或PTL30適用於路徑電晶體邏輯PTL。
放大器AMP將被輸入的輸出信號PTL_OUT的電流變大而作為資料信號Vdata輸出。
在放大器AMP中得到的資料信號Vdata是被輸出到多個源極線SL的類比信號。
作為一個例子，閘極驅動器101包括移位暫存器、緩衝器等。閘極驅動器101接收閘極起動脈衝及閘極時脈等，並輸出脈衝信號。可以與源極驅動器100同樣地對構成閘極驅動器101的電路進行IC化，構成閘極驅動器101的電路也可以使用與顯示部102的像素103所具有的電晶體相同的電晶體。
閘極驅動器101將掃描信號輸出到多個閘極線GL。注意，也可以設置多個閘極驅動器101，並藉由該多個閘極驅動器101分別控制多個閘極線GL。
在顯示部102中，多個閘極線GL及多個源極線SL大致正交地設置。在閘極線GL與源極線SL的交叉部設置有像素103。另外，至於彩色顯示，在顯示部102中，依次設置對應於紅色、綠色及藍色(RGB)的各顏色的像素103。另外，作為RGB的像素的排列，可以適當地使用條狀排列，馬賽克狀排列、三角洲狀排列等。此外，不侷限於RGB，也可以採用追加白色或黃色等其他顏色來進行彩色顯示的結構。
另外，圖11的像素103例如可以採用圖12A所示的結構。
圖12A所示的像素電路103a包括液晶元件570、電晶體550以及電容 元件560。
根據像素電路103a的規格適當地設定液晶元件570的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以向多個像素電路103a的每一個所具有的液晶元件570的一對電極中的一個電極供應共用電位。此外，也可以向各行的像素電路103a的每一個所具有的液晶元件570的一對電極中的一個電極供應不同的電位。
例如，作為具備液晶元件570的顯示裝置的驅動方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為顯示裝置的驅動方法，除了上述驅動方法之外，還有ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主模式等。但是，不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
在像素電路103a中，電晶體550的源極電極和汲極電極中的一個與源極線SL電連接，源極和汲極中的另一個與液晶元件570的一對電極中的另一個電極電連接。此外，電晶體550的閘極電極與閘極線GL電連接。電晶 體550具有藉由被開啟或關閉而控制影像資料的寫入的功能。
電容元件560的一對電極中的一個電極與被施加電位的佈線(以下，稱為電位供應線VL)電連接，另一個電極與液晶元件570的一對電極中的另一個電極電連接。此外，根據像素電路103a的規格適當地設定電位供應線VL的電位的值。電容元件560具有儲存被寫入的資料的儲存電容器的功能。
例如，在具有圖12A的像素電路103a的顯示裝置中，藉由圖11所示的閘極驅動器101依次選擇各行的像素電路103a，使電晶體550成為導通狀態而寫入影像資料。
當電晶體550被關閉時，被寫入資料的像素電路103a成為保持狀態。藉由逐行依次進行上述步驟，可以顯示影像。
圖11所示的像素103例如可以採用圖12B所示的結構。
圖12B所示的像素電路103b包括電晶體552及554、電容元件562以及發光元件572。
在像素電路103b中，電晶體552的源極電極和汲極電極中的一個電連接於源極線SL。並且，電晶體552的閘極電極電連接於閘極線GL。
電晶體552具有藉由被開啟或關閉而控制影像資料的寫入的功能。
電容元件562的一對電極中的一個電極與被施加電位的佈線(以下，稱為電位供應線VL_a)電連接，另一個電極與電晶體552的源極電極和汲極電極中的另一個電連接。
電容元件562具有儲存被寫入的資料的儲存電容器的功能。
電晶體554的源極電極和汲極電極中的一個與電位供應線VL_a電連接。並且，電晶體554的閘極電極與電晶體552的源極電極和汲極電極中的另一個電連接。
發光元件572的陽極和陰極中的一個與電位供應線VL_b電連接，另一個與電晶體554的源極電極和汲極電極中的另一個電連接。
作為發光元件572，例如可以使用有機電致發光元件(也稱為有機EL元件)等。注意，發光元件572並不侷限於有機EL元件，也可以為由無機材料構成的無機EL元件。
此外，電位供應線VL_a和電位供應線VL_b中的一個被施加高電源電位VDD，另一個被施加低電源電位VSS。
例如，在具有圖12B的像素電路103b的顯示裝置中，藉由圖11所示的閘極驅動器101依次選擇各行的像素電路103b，使電晶體552成為導通狀態而寫入影像資料。
當電晶體552被關閉時，被寫入資料的像素電路103b成為保持狀態。並且，流過電晶體554的源極電極與汲極電極之間的電流量根據被寫入的資料信號的電位被控制，發光元件572以對應於流過的電流量的亮度發光。藉由逐行依次進行上述步驟，可以顯示影像。
可以將像素電路103b連接於外部的校正電路，以校正連接於發光元件的電晶體的臨界值的不均勻。圖13及圖14示出其一個例子。
圖13是對圖11所示的顯示裝置的電路方塊圖加上了校正電路104及多個佈線ML的圖。
流過像素103的發光元件的電流經過多個佈線ML供應到校正電路104。
校正電路104例如包括電流檢測電路、記憶體、影像處理電路、CPU等電路。
校正電路104具有監控從像素103供應的發光元件的電流並校正輸入到源極驅動器100的資料信號DATA[0]至DATA[k-1]的功能。
注意，也可以將校正電路104及源極驅動器100包括在一個驅動器IC中。
圖13的像素103例如可以採用圖14所示的結構。
圖14所示的像素電路103c包括電晶體665至電晶體667、電容元件668以及發光元件664。
在像素電路103c中，電晶體666具有控制源極線SL與電晶體665的閘極之間的導通狀態的功能。在電晶體665中，源極和汲極中的一個電連接於發光元件664的陽極和陰極中的一個，源極和汲極中的另一個電連接於電位供應線VL_a。電晶體667具有控制佈線ML與電晶體665的源極和汲極中的一個之間的導通狀態的功能。電容元件668的一對電極中的一個電極電連接於電晶體665的閘極，另一個電極電連接於發光元件664的陽極和陰極中的一個。發光元件664的陽極和陰極中的另一個電連接於電位供應線VL_b。
另外，電晶體666及電晶體667的開關工作根據閘極線GL的電位而進行。
關於發光元件664的詳細內容，可以參照圖12B的發光元件572的記載。
流過發光元件664的電流經過電晶體667及佈線ML供應到校正電路104。校正電路104可以監控該電流值並校正供應到源極驅動器100的資料信號DATA[0]至DATA[k-1]。
例如，在本說明書等中，顯示元件、作為具有顯示元件的裝置的顯示裝置、發光元件以及作為具有發光元件的裝置的發光裝置可以採用各種方式或具有各種元件。顯示元件、顯示裝置、發光元件或發光裝置例如包括EL(電致發光)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、使用MEMS(微機電系統)的顯示元件、數位微鏡裝置(DMD)、DMS(數位微快門)、MIRASOL(在日本註冊的商標)、IMOD(干涉調變)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電濕潤(electrowetting)元件、壓電陶瓷顯示器、使用碳奈米管的顯示元件等中的至少一個。除此以外，還可以包括其對比度、亮度、反射率、透射率等因電作用或磁作用而變化的顯示媒體。作為使用EL元件的顯示裝置的例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的例子，有液晶顯示器(透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投影型液晶顯示器)等。作為使用電子墨水、電子粉流體(日本的註冊商標)或電泳元件的顯示裝置的例子，有電子紙等。注意，當實現半透過型液晶顯示器或反射型液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，使像素電極的一部分或全部包含鋁、銀等，即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此可以進一步降低功耗。此外，在使用LED的情況下，也可以在LED電極或氮化物半導體下設置石墨烯或石墨。作為石墨烯或石墨也可以層疊多 個層，而成為多層膜。如此藉由設置石墨烯或石墨，可以容易在其上形成氮化物半導體，例如具有晶體的n型GaN半導體層等。再者，也可以在其上設置具有晶體的p型GaN半導體層等來構成LED。此外，也可以在石墨烯或石墨與具有晶體的n型GaN半導體層之間設置AlN層。此外，也可以利用MOCVD形成LED所包括的GaN半導體層。注意，在設置石墨烯時，可以利用濺射法形成LED所包括的GaN半導體層。
實施方式3
在本實施方式中，參照圖15A至圖18E說明將上述實施方式所說明的半導體裝置應用於電子構件的應用實例、將該電子構件應用於顯示模組的應用實例、該顯示模組的應用實例及電子裝置的應用實例。
首先，在圖15A中，說明將上述實施方式所說明的半導體裝置應用於電子構件的例子。注意，電子構件還被稱為半導體封裝或IC用封裝。該電子構件根據端子取出方向或端子的形狀具有不同規格和名稱。在本實施方式中，說明其一個例子。
藉由在組裝製程(後製程)中組合多個能夠裝卸在印刷電路板上的構件，完成由圖5A和圖5B或圖8A和圖8B所示的電晶體構成的半導體裝置。
後製程可以經過進行圖15A所示的製程完成。明確而言，在由前製程得到的元件基板完成(步驟S1)之後，研磨基板的背面(步驟S2)。藉由該步驟使基板薄膜化，可以減少在前製程中產生的基板的翹曲等，而實現 構件的小型化。
進行研磨基板的背面且將基板分成多個晶片的切割(dicing)製程。並且，進行如下晶片接合(die bonding)製程(步驟S3)：拾取被切割的各晶片，並將其安裝且接合於插入物(interposer)上。在使該晶片接合製程中的晶片與插入物黏接時，根據產品而適當地選擇合適的方法，例如利用樹脂的黏接或膠帶的黏接等。
接著，進行將插入物的佈線與晶片上的電極藉由線(wire)電連接的打線接合(wire bonding)(步驟S4)。作為線可以使用銀線或金線。此外，打線接合可以使用球焊(ball bonding)或楔結合(wedge bonding)。
對進行了打線接合的晶片實施被環氧樹脂等密封的模塑(molding)製程(步驟S5)。藉由進行模塑製程，使電子構件的內部被樹脂填充，可以減輕機械外力對安裝於電子構件內部的電路部及線造成的損傷，還可以降低因水分或灰塵而導致的特性劣化。
接著，對封裝表面實施印字處理(marking)(步驟S6)。並且，藉由最終檢驗步驟(步驟S7)，完成電子構件(步驟S8)。
上面說明的電子構件可以包括上述實施方式所說明的半導體裝置。因此，能夠實現一種小型且高可靠性的電子構件。
另外，圖15B示出所完成的電子構件的剖面示意圖。在圖15B所示的 電子構件700中，在插入物702的表面上設置有半導體裝置701。半導體裝置701藉由線705連接於插入物702表面的佈線，並與設置在插入物背面的凸點端子706電連接。插入物702上的半導體裝置701填充有環氧樹脂704並被封裝703密封。
圖15B所示的電子構件700例如安裝於FPC(Flexible Printed Circuit：撓性印刷電路)或顯示面板上。
接著，參照圖16A和圖16B說明將圖15B所示的電子構件安裝於顯示面板的例子。
圖16A示出在顯示部711的周圍設置有源極驅動器714及閘極驅動器712A、712B並在基板713上安裝有多個電子構件700作為源極驅動器714的例子。
使用各向異性導電黏合劑及各向異性導電薄膜將多個電子構件700安裝於基板713上。
另外，多個電子構件700藉由FPC715與外部電路基板716連接。
此外，圖16B示出在顯示部711的周圍設置有源極驅動器714及閘極驅動器712A、712B並在FPC715上安裝有多個電子構件700作為源極驅動器714的例子。
藉由將多個電子構件700安裝於FPC715上，可以在基板713上設置更大的顯示部711，由此能夠實現窄邊框化。
接著，參照圖17說明使用圖16A和圖16B的顯示面板的顯示模組的應用實例。
在圖17所示的顯示模組8000中，在上蓋8001與下蓋8002之間設置有連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光單元8007、框架8009、印刷電路板8010和電池8011。注意，有時沒有設置背光單元8007、電池8011、觸控面板8004等。
可以將圖16A和圖16B所說明的顯示面板用於圖17中的顯示面板8006。
上蓋8001和下蓋8002的形狀和尺寸可以根據觸控面板8004和顯示面板8006的尺寸適當地改變。
觸控面板8004可以為電阻膜式觸控面板或電容式觸控面板，並且能夠被形成為與顯示面板8006重疊。顯示面板8006的相對基板(密封基板)能夠具有觸控面板功能。或者，光感測器可以被設置於顯示面板8006的每個像素內，以製成光學式觸控面板。或者，觸控面板用電極被設置於顯示面板8006的每個像素內，以製成電容式觸控面板。
背光單元8007包括光源8008。可以將光源8008設置於背光單元8007 的端部，並且可以使用光擴散板。
框架8009除了保護顯示面板8006的功能之外還具有阻擋由於印刷電路板8010的操作產生的電磁波的電磁屏蔽的功能。框架8009可以具有散熱板的功能。
印刷電路板8010包括電源電路以及用於輸出視訊信號和時脈信號的信號處理電路。作為用於給電源電路供電的電源，可以使用外部商用電源或者使用單獨提供的電池8011的電源。在使用商用電源時，可以省略電池8011。
顯示模組8000可以另外設置有諸如偏光板、相位差板、稜鏡片等的構件。
接著，說明作為如下電子裝置的顯示面板使用了包括上述電子構件的顯示面板的情況：電腦、可攜式資訊終端(包括行動電話、可攜式遊戲機以及音頻再生裝置等)、電子紙、電視機(也稱為電視或電視接收機)以及數位攝影機等。
圖18A示出可攜式資訊終端，其包括外殼901、外殼902、第一顯示部903a和第二顯示部903b等。在外殼901和外殼902中的至少一部分中設置有包括前面的實施方式所示的半導體裝置的電子構件。因此，能夠實現一種小型且高可靠性的可攜式資訊終端。
另外，第一顯示部903a為具有觸摸輸入功能的面板，例如如圖18A的左圖所示，可以由顯示在第一顯示部903a的選擇按鈕904選擇進行“觸摸輸入”還是進行“鍵盤輸入”。由於可以以各種各樣的尺寸顯示選擇按鈕，所以各個年齡段的人都能容易使用。在此，例如在選擇“鍵盤輸入”的情況下，如圖18A的右圖所示，在第一顯示部903a中顯示鍵盤905。由此，與習知的資訊終端同樣可以利用鍵盤迅速地進行文字輸入等。
另外，圖18A所示的可攜式資訊終端如圖18A的右圖所示，可以將第一顯示部903a和第二顯示部903b中的一個卸下。藉由作為第二顯示部903b採用具有觸摸輸入功能的面板，可以減輕攜帶時的重量，並可以用一隻手拿著外殼902而用另一隻手進行操作，所以很方便。
圖18A所示的可攜式資訊終端可具有：顯示各種資訊(例如靜態影像、動態影像和文字影像等)的功能；在顯示部上顯示日曆、日期、時間等的功能；操作或編輯顯示在顯示部上的資訊的功能；利用各種軟體(程式)控制處理的功能等。另外，也可以在外殼的背面或側面設置外部連接端子(耳機端子、USB端子等)、儲存介質插入部等。
圖18A所示的可攜式資訊終端可以採用以無線方式發送且接收資訊的結構。還可以採用以無線方式從電子書籍伺服器購買且下載所希望的書籍資料等的結構。
再者，也可以使圖18A所示的外殼902具有天線、麥克風功能或無線通訊功能，來將其用作行動電話。
圖18B示出安裝有電子紙的電子書閱讀器910，該電子書閱讀器由兩個外殼，亦即外殼911及外殼912構成。在外殼911及外殼912中分別設置有顯示部913及顯示部914。外殼911及外殼912由軸部915彼此連接，並且可以以該軸部915為軸而進行開閉動作。此外，外殼911包括電源開關916、操作鍵917以及揚聲器918等。在外殼911和外殼912中的至少一個中設置有包括前面的實施方式所示的半導體裝置的電子構件。因此，能夠實現一種小型且高可靠性的電子書閱讀器。
圖18C示出電視機，其包括外殼921、顯示部922和支架923等。可以藉由外殼921所具有的開關和遙控器924來進行電視機的操作。在外殼921和遙控器924中安裝有包括前面的實施方式所示的半導體裝置的電子構件。因此，可以能夠實現一種小型且高可靠性的電視機。
圖18D示出智慧手機，其主體930設置有顯示部931、揚聲器932、麥克風933和操作按鈕934等。包括前面的實施方式所示的半導體裝置的電子構件設置在主體930中。因此，可以能夠實現一種小型且高可靠性的智慧手機。
圖18E示出數位相機，其包括主體941、顯示部942和操作開關943等。包括前面的實施方式所示的半導體裝置的電子構件設置在主體941中。因此，可以能夠實現一種小型且高可靠性的數位相機。
如上所述，在本實施方式所示的電子裝置中都安裝有包括根據前面的 實施方式的半導體裝置的電子構件。因此，可以能夠實現一種小型且高可靠性的電子裝置。
CO‧‧‧接觸孔
GE‧‧‧閘極
SEM‧‧‧半導體
11‧‧‧電晶體
12‧‧‧電晶體
13‧‧‧電晶體
14‧‧‧電晶體
15‧‧‧電晶體
16‧‧‧電晶體
17‧‧‧電晶體
18‧‧‧電晶體

Claims (13)

  1. 一種半導體裝置，包括：第一至第七電晶體以及第一至第五佈線，其中：該第一電晶體的閘極電連接於該第一佈線，該第一電晶體的源極和汲極中的一個被施加第一電壓，該第一電晶體的該源極和該汲極中的另一個電連接於該第五電晶體的源極和汲極中的一個，該第二電晶體的閘極電連接於該第二佈線，該第二電晶體的源極和汲極中的一個被施加第二電壓，該第二電晶體的該源極和該汲極中的另一個電連接於該第五電晶體的該源極和該汲極中的該一個，該第三電晶體的閘極電連接於該第一佈線，該第三電晶體的源極和汲極中的一個被施加第三電壓，該第三電晶體的該源極和該汲極中的另一個電連接於該第六電晶體的源極和汲極中的一個，該第四電晶體的閘極電連接於該第二佈線，該第四電晶體的源極和汲極中的一個被施加第四電壓，該第四電晶體的該源極和該汲極中的另一個電連接於該第六電晶體的該源極和該汲極中的該一個，該第五電晶體的閘極電連接於該第三佈線，該第五電晶體的該源極和該汲極中的另一個電連接於該第七電晶體的源極和汲極中的一個，該第六電晶體的閘極電連接於該第四佈線， 該第六電晶體的該源極和該汲極中的另一個電連接於該第七電晶體的該源極和該汲極中的該一個，該第七電晶體的閘極電連接於該第五佈線，該第一佈線被施加第一信號，該第二佈線被施加該第一信號的反轉信號，該第三佈線被施加第二信號，該第四佈線被施加該第二信號的反轉信號，該第五佈線被施加第三信號，並且，該第一至第四電晶體的各通道寬度小於該第五至第七電晶體的各通道寬度。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第一至第四電晶體配置為一列。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第一至第七電晶體具有相同的導電型。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第五至第七電晶體的該各通道寬度大於該第一至第四電晶體的該各通道寬度的2倍且小於8倍。
  5. 根據申請專利範圍第1項之半導體裝置，其中該第一至第四電壓中的一個根據該第一至第三信號被選擇而輸出到該第七電晶體的該源極和該汲極中的另一個。
  6. 一種包括電連接於申請專利範圍第1項之半導體裝置的凸點端子的電子構件。
  7. 一種包括顯示裝置及申請專利範圍第6項之電子構件的電子裝置。
  8. 一種半導體裝置，包括： 第一至第七電晶體以及第一至第五佈線，其中：該第一至第七電晶體是p通道型電晶體，該第一電晶體的閘極電連接於該第一佈線，該第一電晶體的源極和汲極中的一個被施加第一電壓，該第一電晶體的該源極和該汲極中的另一個電連接於該第五電晶體的源極和汲極中的一個，該第二電晶體的閘極電連接於該第二佈線，該第二電晶體的源極和汲極中的一個被施加第二電壓，該第二電晶體的該源極和該汲極中的另一個電連接於該第五電晶體的該源極和該汲極中的該一個，該第三電晶體的閘極電連接於該第一佈線，該第三電晶體的源極和汲極中的一個被施加第三電壓，該第三電晶體的該源極和該汲極中的另一個電連接於該第六電晶體的源極和汲極中的一個，該第四電晶體的閘極電連接於該第二佈線，該第四電晶體的源極和汲極中的一個被施加第四電壓，該第四電晶體的該源極和該汲極中的另一個電連接於該第六電晶體的該源極和該汲極中的該一個，該第五電晶體的閘極電連接於該第三佈線，該第五電晶體的該源極和該汲極中的另一個電連接於該第七電晶體的源極和汲極中的一個，該第六電晶體的閘極電連接於該第四佈線，該第六電晶體的該源極和該汲極中的另一個電連接於該第七電晶體的 該源極和該汲極中的該一個，該第七電晶體的閘極電連接於該第五佈線，該第一佈線被施加第一信號，該第二佈線被施加該第一信號的反轉信號，該第三佈線被施加第二信號，該第四佈線被施加該第二信號的反轉信號，該第五佈線被施加第三信號，並且，該第一至第四電晶體的各通道寬度小於該第五至第七電晶體的各通道寬度。
  9. 根據申請專利範圍第8項之半導體裝置，其中該第一至第四電晶體配置為一列。
  10. 根據申請專利範圍第8項之半導體裝置，其中該第五至第七電晶體的該各通道寬度大於該第一至第四電晶體的該各通道寬度的2倍且小於8倍。
  11. 根據申請專利範圍第8項之半導體裝置，其中該第一至第四電壓中的一個根據該第一至第三信號被選擇而輸出到該第七電晶體的該源極和該汲極中的另一個。
  12. 一種包括電連接於申請專利範圍第8項之半導體裝置的凸點端子的電子構件。
  13. 一種包括顯示裝置及申請專利範圍第12項之電子構件的電子裝置。
TW104128871A 2014-09-05 2015-09-01 半導體裝置，電子構件及電子裝置 TWI695357B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-181113 2014-09-05
JP2014181113 2014-09-05

Publications (2)

Publication Number Publication Date
TW201621862A true TW201621862A (zh) 2016-06-16
TWI695357B TWI695357B (zh) 2020-06-01

Family

ID=55438050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128871A TWI695357B (zh) 2014-09-05 2015-09-01 半導體裝置，電子構件及電子裝置

Country Status (4)

Country Link
US (1) US9607569B2 (zh)
JP (1) JP6695667B2 (zh)
TW (1) TWI695357B (zh)
WO (1) WO2016034988A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6830765B2 (ja) 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
US9780779B2 (en) 2015-08-07 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US10921855B1 (en) * 2019-08-29 2021-02-16 Synaptics Incorporated Interposer for a display driver integrated circuit chip
JP2023009871A (ja) * 2021-07-08 2023-01-20 セイコーエプソン株式会社 印刷装置
US20230062202A1 (en) * 2021-09-02 2023-03-02 Apple Inc. Electronic Devices with Displays and Interposer Structures

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518016A (en) 1978-07-26 1980-02-07 Hitachi Ltd Voltage divider
JP3223997B2 (ja) * 1994-09-13 2001-10-29 シャープ株式会社 論理回路及び液晶表示装置
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4337337B2 (ja) * 2002-12-10 2009-09-30 セイコーエプソン株式会社 電気光学装置の製造方法、電気光学装置、および電子機器
JP4179194B2 (ja) * 2004-03-08 2008-11-12 セイコーエプソン株式会社 データドライバ、表示装置及びデータドライバの制御方法
JP3922261B2 (ja) * 2004-03-08 2007-05-30 セイコーエプソン株式会社 データドライバ及び表示装置
JP3970894B2 (ja) * 2004-07-08 2007-09-05 沖電気工業株式会社 液晶表示装置の駆動回路
JP4676183B2 (ja) 2004-09-24 2011-04-27 パナソニック株式会社 階調電圧生成装置，液晶駆動装置，液晶表示装置
JP2007114514A (ja) * 2005-10-20 2007-05-10 Hitachi Displays Ltd 表示装置
JP4915841B2 (ja) 2006-04-20 2012-04-11 ルネサスエレクトロニクス株式会社 階調電圧発生回路、ドライバｉｃ、及び液晶表示装置
JP2007037191A (ja) * 2006-10-06 2007-02-08 Seiko Epson Corp 電圧生成回路、データドライバ及び表示装置
JP5373661B2 (ja) * 2010-02-19 2013-12-18 ルネサスエレクトロニクス株式会社 デコーダ及びそれを用いた表示装置のデータドライバ
JP2012234088A (ja) * 2011-05-06 2012-11-29 Renesas Electronics Corp 駆動回路及びそれを備えた表示装置
US9711536B2 (en) 2014-03-07 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device

Also Published As

Publication number Publication date
WO2016034988A1 (en) 2016-03-10
TWI695357B (zh) 2020-06-01
JP2016057618A (ja) 2016-04-21
US9607569B2 (en) 2017-03-28
JP6695667B2 (ja) 2020-05-20
US20160071478A1 (en) 2016-03-10

Similar Documents

Publication Publication Date Title
JP7340672B2 (ja) 表示装置
TWI727013B (zh) 半導體裝置、顯示裝置及電子裝置
KR102393055B1 (ko) 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법
TW493282B (en) Self-luminous device and electric machine using the same
TWI496128B (zh) 顯示裝置和包括該顯示裝置的電子裝置
JP6917141B2 (ja) レベルシフト回路、ドライバｉｃ及び電子機器
TWI695357B (zh) 半導體裝置，電子構件及電子裝置
TW202129372A (zh) 觸控面板
TWI707317B (zh) 半導體裝置、顯示面板及電子裝置
US10268326B2 (en) Semiconductor device, touch panel, and electronic device
JP2010103128A (ja) 電子機器
US10734089B2 (en) Semiconductor device, display module, and electronic device
TW201723604A (zh) 半導體裝置、顯示裝置、和電子裝置
JP6955062B2 (ja) 半導体装置、電子部品、及び電子機器
TWI724059B (zh) 顯示裝置、顯示模組及電子機器
JP2018151630A (ja) 表示システム
JP7109887B2 (ja) 表示システム
WO2020053701A1 (ja) 表示装置
JP2004327431A (ja) 電子機器
CN112955946A (zh) 显示装置及电子设备
JP6884915B2 (ja) 半導体装置
JP6757610B2 (ja) 半導体装置
WO2018178798A1 (ja) 表示装置および表示装置の駆動方法