JP2004327431A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2004327431A
JP2004327431A JP2004110616A JP2004110616A JP2004327431A JP 2004327431 A JP2004327431 A JP 2004327431A JP 2004110616 A JP2004110616 A JP 2004110616A JP 2004110616 A JP2004110616 A JP 2004110616A JP 2004327431 A JP2004327431 A JP 2004327431A
Authority
JP
Japan
Prior art keywords
light
emitting element
light emitting
transistor
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004110616A
Other languages
English (en)
Other versions
JP2004327431A5 (ja
JP4477400B2 (ja
Inventor
Hiroko Yamazaki
寛子 山崎
Mitsuaki Osame
光明 納
Aya Anzai
彩 安西
Masaru Yamazaki
優 山崎
Yoshifumi Tanada
好文 棚田
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004110616A priority Critical patent/JP4477400B2/ja
Publication of JP2004327431A publication Critical patent/JP2004327431A/ja
Publication of JP2004327431A5 publication Critical patent/JP2004327431A5/ja
Application granted granted Critical
Publication of JP4477400B2 publication Critical patent/JP4477400B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

【課題】 軽量化、小型化を図りつつ大画面化を実現することができる電子機器、特に携帯用電子機器の提案を課題とする。
【解決手段】 発光装置を用いた電子機器であって、発光装置は、発光素子と、発光素子が有する陽極または陰極側のいずれか一方に設けられたカラーフィルタと、発光素子及びカラーフィルタを間に挟んで存在する2つの偏光板とを有しており、陽極及び陰極は透光性を有しており、2つの偏光板は互いに偏向の角度が異なっており、発光素子から得られる光は白色であることを特徴とする電子機器。
【選択図】 図1

Description

本発明は、発光装置を用いた電子機器、特に携帯用電子機器に関する。
携帯電話や電子手帳などに代表される携帯用電子機器には、画像を表示するための表示装置の他、メールの送受信、音声認識、小型カメラによる映像の取り込みなど様々な機能が要求されている一方、小型化、軽量化に対するユーザーニーズも依然根強い。そのため、回路規模やメモリ容量のより大きいICを、携帯用電子機器の限られた容積の中により多く搭載する必要性に迫られている。ICを収容するためのスペースを確保して高機能化を図り、なおかつ携帯用電子機器を小型化、軽量化するためには、搭載するフラットパネルディスプレイを如何に薄く、軽く作るかが重要なポイントとなる。
例えば携帯用電子機器に比較的多く用いられている液晶表示装置の場合、透過型だと光源や導光板等が必要となるので、薄型化、軽量化が妨げられる。また外光を利用するタイプの反射型だと、暗所での画像の認識が難しく、場所を選ばずに使用できるという携帯用電子機器のメリットをいまいち生かしきれない。そこで近年では、発光素子を表示素子として用いた発光装置の、携帯用電子機器への搭載が検討され、実用化されつつある。発光素子は自ら発光するため、液晶表示装置を用いる場合と異なり、光源を設けずとも暗所での鮮明な画像の表示が可能である。よって、光源や導光板などのバックライト用の部品の使用を省くことができ、表示装置を薄型化、軽量化することができる。
このように発光装置を用いることで、携帯用電子機器の高機能化、小型化、軽量化を進めることができるが、一方で、如何に表示する画面を大型化できるかという課題も生じている。携帯用電子機器の高機能化に伴って、より多くの情報を表示する必要が生じていることが、その理由の一つである。その他に、表示する文字のサイズを大きくできる年配者向けの携帯用電子機器の需要が、高齢者の人口増加により伸びていることも、大画面化に拍車をかける理由になっている。
上述した問題に鑑み本発明は、軽量化、小型化を図りつつ大画面化を実現することができる電子機器、特に携帯用電子機器の提案を課題とする。
本発明では、上記課題を解決するために、以下の手段を講じる。発光装置の両面から発光素子の光が発せられる構成を用い、画像の表示が可能な領域を表と裏で合わせて2倍にする。そして両面で互いに異なる画像の表示を行なう場合には、2画面に対応するビデオ信号を交互に入力する。このように両面において表示が可能な発光装置を用いることで、発光装置の小型化、軽量化を進めつつ、画像を表示できる領域を広げることができる。
なお発光装置とは、発光素子が封止された状態にある発光パネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。
そしてさらに、上記発光装置の少なくとも一方の画面に、フルカラーの画像の表示を行なう。具体的には、各画素に白色発光の発光素子を用い、発光素子から発せられる光をカラーフィルタに通すことで、フルカラーの画像を得る。カラーフィルタによるフルカラー表示は液晶表示装置で確立されている既存の技術であり、発光装置に転用することが容易であるという利点を有する。そして、3原色それぞれに対応する発光素子を用いてフルカラー化を行なう方式に比べて、シャドウマスクによる電界発光材料の精緻な塗り分けが不要であり、輝度の経時変化が全ての色で均一であるという利点もある。青色の光を蛍光材料からなる色変換材料(CCM)によって緑色あるいは赤色に変換するCCM方式のように、色変換効率の低さに起因して赤色の純度が低かったり、色変換材料自体が蛍光体であるため、太陽光などの外光によって画素が発光してしまい、コントラストが低下したりするという問題点もない。
また白色発光の発光素子を用いる場合、一方の画面にのみカラーフィルタを設けることで、一方の画面にフルカラーの画像を、もう一方の画面にモノクロの画像を表示することができる。そしてこの場合、他のフルカラー表示の方式に比べて、モノクロを表示するための画素数を3倍にすることができる。なお、カラーフィルタの透過率が各色毎に異なっているために、カラーフィルタを通して得られる発光素子の輝度が各色毎にばらつく場合がある。この場合、色を補正するために各色ごとに発光素子に印加する電圧を変えると、最も印加する電圧が高い発光素子において劣化が促進されやすく、最も印加する電圧が低い発光素子において劣化が抑えられるため、発光時間の経過と共に輝度がばらつきやすくなる。そこで本発明では、カラーフィルタを設けた面とは逆の面においてモノクロの画像を表示する場合は、最も印加する電圧の低い発光素子を用いて画像を表示する。上記構成によって、印加する電圧の違いに起因する発光素子の劣化のバラツキを抑えることができる。
ところで、ポリシリコンを用いたTFTは、結晶粒界に形成される欠陥に起因して、その特性にばらつきが生じやすいという問題がある。TFTの閾値電圧がばらつくと、流れる電流が該TFTによって制御される発光素子の輝度もばらついてしまう。また、電界発光材料の劣化に伴って、発光素子の輝度が低下するという問題がある。たとえ発光素子に供給する電流が一定であっても、電界発光材料が劣化すると輝度は低くなる。そしてその劣化の度合いは、発光時間や流れる電流の量に依存するため、表示する画像によって画素毎の階調が異なると、各画素の発光素子の劣化に差が生じ、輝度にばらつきが生じてしまう。
また発光素子に供給する電流値を制御するトランジスタを飽和領域で動作させることで、電界発光層の劣化に伴う輝度の低下をある程度抑えることもできる。しかし、飽和領域におけるドレイン電流はゲート・ソース間の電圧Vgsの僅かな変化に対して、流れる電流に大きく影響するため、発光素子が発光している期間に該ゲート・ソース間の電圧Vgsが変化しないように注意する必要がある。そのためには該トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりする必要がある。また、他のトランジスタのスイッチングや信号線、走査線の電位の変化等に伴い、発光素子に供給する電流値を制御するトランジスタのVgsが変化してしまうという問題もある。これは、該トランジスタのゲートにつく寄生容量によるものである。
そこで本発明は、上記手段に加え、以下に示す画素構成を発光装置に用いても良い。
まず発光素子に電流を供給するためのトランジスタ(駆動用トランジスタ)に加え、スイッチング素子として機能するトランジスタ(電流制御用トランジスタ)を駆動用トランジスタに直列に接続する。そして駆動用トランジスタのゲートの電位は固定し、駆動用トランジスタは飽和領域で動作させ、常に電流を流せる状態にしておく。また電流制御用トランジスタは線形領域で動作させ、ビデオ信号を電流制御用トランジスタのゲートに入力する。
電流制御用トランジスタは線形領域で動作するため、そのソース・ドレイン間電圧(ドレイン電圧)Vdsは発光素子に加わる電圧Velに対して非常に小さく、ゲート・ソース間電圧(ゲート電圧)Vgsの僅かな変動は、発光素子に流れる電流に影響しない。そして駆動用トランジスタは飽和領域で動作するので、ドレイン電流がドレイン電圧Vdsによって変化せず、Vgsのみによって定まる。つまり、電流制御用トランジスタは発光素子への電流の供給の有無を選択するのみであって、発光素子に流れる電流の値は、飽和領域で動作する駆動用トランジスタにより決定される。よって、前記電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流に影響しない。また発光素子に流れる電流は、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。また駆動用トランジスタは飽和領域で動作させることで、発光素子の劣化に伴ってVelが大きくなる代わりにVdsが小さくなっても、ドレイン電流の値は比較的一定に保たれる。よって発光素子が劣化しても輝度の低下を抑えることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
また、駆動用トランジスタのLをWより長く、電流制御用トランジスタのLをWと同じか、それより短くしてもよい。より望ましくは、駆動用トランジスタのWに対するLの比が5以上にするとよい。上記構成によって、駆動用トランジスタの特性の違いに起因する、画素間における発光素子の輝度のばらつきを抑えることができる。
なお本発明の発光装置において用いられるトランジスタは、単結晶シリコンを用いて形成されたトランジスタであっても良いし、SOIを用いたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
本発明の用に両面において表示が可能な発光装置を用いることで、発光装置の小型化、軽量化を進めつつ、画像を表示できる領域を広げることができる。また、カラーフィルタによるフルカラー表示は液晶表示装置で確立されている既存の技術であり、発光装置に転用することが容易であるという利点を有する。そして、3原色それぞれに対応する発光素子を用いてフルカラー化を行なう方式に比べて、シャドウマスクによる電界発光材料の精緻な塗り分けが不要であり、輝度の経時変化が全ての色で均一であるという利点もある。青色の光を蛍光材料からなる色変換材料(CCM)によって緑色あるいは赤色に変換するCCM方式のように、色変換効率の低さに起因して赤色の純度が低かったり、色変換材料自体が蛍光体であるため、太陽光などの外光によって画素が発光してしまい、コントラストが低下したりするという問題点もない。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
図1を用い、本発明の具体的な構成について説明する。図1(A)に、本発明の発光装置の断面構造の一形態を示す。図1(A)に示す本発明の発光装置は、発光素子を各画素に備えた発光パネル101と、該発光パネル101を間に挟んで存在する2つのカラーフィルタ102、103と、発光パネル101及びカラーフィルタ102、103を間に挟んで存在する2つの偏光板104、105を有する。
発光パネル101は、白抜きの矢印で示すように、発光素子の光が両方の面から発せられるような構成を有しており、具体的に各発光素子は、光を透過させる性質(透光性)を有する電極を、陽極及び陰極として用いる。また発光素子は、その発光色が白であることを特徴とする。発光パネル101の両面からそれぞれ発せられた光のうち、カラーフィルタ102、103において特定の波長領域の光が透過し、さらに偏光板104、105において特定の偏向成分の光のみが透過する。
偏光板104、105は、互いに透過する偏向の角度が異なるように、より望ましくは偏向の角度が90度異なるように配置し、外光が発光パネルを透過するのを防ぐ。図2(A)に、偏光板を設けていない場合において、発光パネル201を透過する外光の向きを示す。また、図2(B)に、偏向の角度が異なる2つの偏光板202、203で発光パネル201を挟んだ場合において、発光パネル201から発せられる光の向きを示す。
図2(A)に示すように偏光板を設けない場合、発光パネル201が有する発光素子は、陽極、陰極ともに透光性を有する。よって、外光は発光パネル201を透過するので、人の目には発光パネル201の向こう側が透けて見える。一方、図2(B)に示すよう偏光板202、203を設けた場合、外光は2つの偏光板202、203のいずれか一方のみしか透過しない。よって、発光パネル201の向こう側が透けて見えるのを防ぐことができ、画像のコントラストを高めることができる。しかし発光パネル201から発せられた光は、偏光板202、203においてそれぞれ特定の偏向成分が透過するので、両方の面から光を得ることができる。
図1(B)に、本発明の発光装置の断面構造の、図1(A)とは異なる一形態を示す。図1(B)に示す本発明の発光装置は、発光素子を各画素に備えた発光パネル111と、該発光パネル111を間に挟んで存在する2つのカラーフィルタ112、113と、発光パネル111及びカラーフィルタ112、113を間に挟んで存在する2つの液晶パネル114、115を有する。
発光パネル111は、図1(A)と同様に、発光素子の光が両方の面から発せられるような構成を有しており、具体的に各発光素子は、透光性を有する電極を陽極及び陰極として用いる。また発光素子は、その発光色が白であることを特徴とする。発光パネル111の両面からそれぞれ発せられた光のうち、カラーフィルタ112、113において特定の波長領域の光が透過し、さらに液晶パネル114、115において一方の面側にのみ光が透過する。
液晶パネル114、115は、画素電極と、対向電極と、画素電極と対向電極の間に設けられた液晶とを有しており、またその他に偏光板等を有している。液晶パネル114、115は、画素電極と対向電極の間に印加する電圧により、光の透過率が制御される。そして、2つの液晶パネル114、115は、一方が光を透過する間、他方が光を透過しないように、その駆動を制御する。上記構成によって、発光パネル111を外光が透過するのを防ぐことができる。
なお図1(A)、図1(B)では、発光パネル101、111とは別個にカラーフィルタを設けているが、発光パネルの内部にカラーフィルタとして機能する膜を設ける様にしても良い。
図3(A)に、発光パネル301を間に挟んで存在する2つの液晶パネル302、303のうち、液晶パネル302において光を透過させた発光装置の様子を示す。また図3(B)に、発光パネル301を間に挟んで存在する2つの液晶パネル302、303のうち、液晶パネル303において光を透過させた発光装置の様子を示す。
図3(A)、図3(B)に示すように、液晶パネル302、303は、一方が光を透過する場合、他方が光を遮蔽するように駆動する。よって、発光パネル301の発光素子304から発せられた光は、それぞれ白抜きの矢印で示すように、一方の面側においてのみ透過する。上記構成によって、外光が透過することで、人の目に発光パネル301の向こう側が透けて見えるという事態を防ぐことができ、コントラストを高めることができる。また、液晶パネル302、303の透過率の切り替えに同期して、ビデオ信号の切り替えを行なっても良い。具体的には、光を透過するのがどちらの液晶パネルであっても、必ず、光が透過する側の画像情報を有するビデオ信号を、発光パネル301に入力するようにする。上記構成によって、発光パネル301の両面に、異なる画像を並行して表示することができる。
なお、図1(A)、図1(B)のいずれの場合においてもカラーフィルタを発光パネルの両面に設けているが、一方の面側にのみ設けるようにしても良い。この場合、発光パネルのカラーフィルタを設けない面側では、モノクロの画像が表示される。フルカラーの表示の場合、例えば赤(R)、緑(G)、青(B)の三原色に対応した3つの画素で間色を表現するが、モノクロの表示の場合は、無彩色であるので基本的には1つの画素で表示を行なうことができる。しかし三原色それぞれに対応する発光素子を用いてフルカラー化を行なう方式や、CCM方式では、無彩色を1つの画素で表現することができない。したがってこれら2つの方式では、フルカラー表示を行なう面と同様に、モノクロ表示を行なう面でも3つの画素を一単位として画像を表示する。一方本発明では、白色発光の発光素子を用いているので、一方の面側にカラーフィルタを設けずにおくことで、1つの画素でモノクロの表示を行なうことができる。
なお本実施の形態において、発光パネルはアクティブマトリクス型であっても、パッシブマトリクス型であっても、どちらでも良い。
本実施の形態で示したように本発明の発光装置は、発光パネルの両面に画像を表示することができるので、発光装置の小型化、軽量化を進めつつ、画像を表示できる領域を広げることができる。本発明の構成は、小型化、軽量化に重点が置かれている携帯用電子機器に特に有効である。
(実施の形態2)
図4(A)に、本発明の発光装置が有する画素の一形態を示す。図4(A)に示す画素は、発光素子401と、画素へのビデオ信号の入力を制御するためのスイッチング素子として用いるトランジスタ(スイッチング用トランジスタ)402と、発光素子401に流れる電流値を制御する駆動用トランジスタ403と、発光素子401への電流の供給の有無を選択する電流制御用トランジスタ404とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子405を画素に設けても良い。
駆動用トランジスタ403及び電流制御用トランジスタ404は同じ極性を有する。図4(A)では共にp型としたが、共にn型であっても良い。また本発明では、駆動用トランジスタ403を飽和領域で、電流制御用トランジスタ404を線形領域で動作させる。また、駆動用トランジスタ403のチャネル長Lをチャネル幅Wより長く、電流制御用トランジスタ404のLをWと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ403のWに対するLの比が5以上にするとよい。また、駆動用トランジスタ403にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。
スイッチング用トランジスタ402のゲートは、走査線Gj(j=1〜y)に接続されている。スイッチング用トランジスタ402のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が電流制御用トランジスタ404のゲートに接続されている。駆動用トランジスタ403のゲートは第2の電源線Wi(i=1〜x)に接続されている。そして駆動用トランジスタ403及び電流制御用トランジスタ404は、第1の電源線Vi(i=1〜x)から供給される電流が、駆動用トランジスタ403及び電流制御用トランジスタ404のドレイン電流として発光素子401に供給されるように、第1の電源線Vi(i=1〜x)、発光素子401と接続されている。本実施の形態では、電流制御用トランジスタ404のソースが第1の電源線Vi(i=1〜x)に接続され、駆動用トランジスタ403のドレインが発光素子401の画素電極に接続される。
なお駆動用トランジスタ403のソースを第1の電源線Vi(i=1〜x)に接続し、電流制御用トランジスタ404のドレインを発光素子401の画素電極に接続してもよい。この場合駆動用トランジスタ403はディプリーション型トランジスタとする。
発光素子401は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。図4(A)のように、陽極が駆動用トランジスタ403と接続している場合、陽極が画素電極、陰極が対向電極となる。発光素子401の対向電極と、第1の電源線Vi(i=1〜x)のそれぞれには、発光素子401に順バイアス方向の電流が供給されるように、電位差が設けられている。
容量素子405が有する2つの電極は、一方は第1の電源線Vi(i=1〜x)に接続されており、もう一方は電流制御用トランジスタ404のゲートに接続されている。容量素子405はスイッチング用トランジスタ402が非選択状態(オフ状態)にある時、容量素子405の電極間の電位差を保持するために設けられている。なお図4(A)では容量素子405を設ける構成を示したが、本発明はこの構成に限定されず、容量素子405を設けない構成にしても良い。
図4(A)では駆動用トランジスタ403および電流制御用トランジスタ404をpチャネル型トランジスタとし、駆動用トランジスタ403のドレインと発光素子401の陽極とを接続する。逆に駆動用トランジスタ403および電流制御用トランジスタ404をnチャネル型トランジスタとするならば、駆動用トランジスタ403のソースと発光素子401の陰極とを接続する。この場合、発光素子401の陰極が画素電極、陽極が対向電極となる。
次に、図4(A)に示した画素の駆動方法について説明する。図4(A)に示す画素は、その動作を書き込み期間、保持期間とに分けて説明することができる。まず書き込み期間において走査線Gj(j=1〜y)が選択されると、走査線Gj(j=1〜y)にゲートが接続されているスイッチング用トランジスタ402がオンになる。そして、信号線S1〜Sxに入力されたビデオ信号が、スイッチング用トランジスタ402を介して電流制御用トランジスタ404のゲートに入力される。なお、駆動用トランジスタ403はゲートが第1の電源線Vi(i=1〜x)に接続されているため、常にオン状態である。
ビデオ信号によって電流制御用トランジスタ404がオンになる場合は、第1の電源線Vi(i=1〜x)を介して電流が発光素子401に供給される。このとき電流制御用トランジスタ404は線形領域で動作しているため、発光素子401に流れる電流は、飽和領域で動作する駆動用トランジスタ403と発光素子401の電圧電流特性によって決まる。そして発光素子401は、供給される電流に見合った高さの輝度で発光する。またビデオ信号によって電流制御用トランジスタ404がオフになる場合は、発光素子401への電流の供給は行なわれず、発光素子401は発光しない。
保持期間では、走査線Gj(j=1〜y)の電位を制御することでスイッチング用トランジスタ402をオフにし、書き込み期間において書き込まれたビデオ信号の電位を保持する。書き込み期間において電流制御用トランジスタ404をオンにした場合、ビデオ信号の電位は容量素子405によって保持されているので、発光素子401への電流の供給は維持されている。逆に、書き込み期間において電流制御用トランジスタ404をオフにした場合、ビデオ信号の電位は容量素子405によって保持されているので、発光素子401への電流の供給は行なわれていない。
電流制御用トランジスタ404は線形領域で動作するため、そのソース・ドレイン間電圧(ドレイン電圧)Vdsは発光素子に加わる電圧Velに対して非常に小さく、ゲート・ソース間電圧(ゲート電圧)Vgsの僅かな変動は、発光素子401に流れる電流に影響しない。そして駆動用トランジスタ403は飽和領域で動作するので、ドレイン電流がドレイン電圧Vdsによって変化せず、Vgsのみによって定まる。このため、電流制御用トランジスタ404は発光素子401への電流の供給の有無を選択するのみであって、発光素子401に流れる電流の値は、飽和領域で動作する駆動用トランジスタ403により決定される。よって、電流制御用トランジスタ404のゲート・ソース間に設けられた容量素子405の容量を大きくしたり、スイッチング用トランジスタ402のオフ電流を低く抑えたりしなくても、発光素子401に流れる電流の変化を抑えることができる。また駆動用トランジスタ403は飽和領域で動作させることで、発光素子401の劣化に伴ってVelが大きくなる代わりにVdsが小さくなっても、ドレイン電流の値は比較的一定に保たれる。よって発光素子401が劣化しても輝度の低下を抑えることができる。
また、駆動用トランジスタのLをWより長く、電流制御用トランジスタのLをWと同じか、それより短くしてもよい。より望ましくは、駆動用トランジスタのWに対するLの比が5以上にするとよい。上記構成によって、駆動用トランジスタの特性の違いに起因する、画素間における発光素子の輝度のばらつきを抑えることができる。
なお白色のバランスを図るために、駆動用トランジスタ403のゲートの電位を、R、G、Bごとに変えても良い。また駆動用トランジスタ403のゲートの電位が全ての画素で同じであっても良い場合、第2の電源線を走査線と並列に形成し、走査線を共有している画素が第2の電源線をも共有するようにしても良い。
(実施の形態3)
本実施の形態では、本発明の発光装置が有する画素の、図4(A)とは異なる形態について説明する。
図4(B)に示す画素は、発光素子411と、スイッチング用トランジスタ412と、駆動用トランジスタ413と、電流制御用トランジスタ414と、書き込まれたビデオ信号の電位を消去するためのトランジスタ(消去用トランジスタ)416とを有している。上記素子に加えて容量素子415を画素に設けても良い。駆動用トランジスタ413及び電流制御用トランジスタ414は同じ極性を有する。本発明では、駆動用トランジスタ413を飽和領域で、電流制御用トランジスタ414を線形領域で動作させる。また、駆動用トランジスタ413のLをWより長く、電流制御用トランジスタ414のLをWと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ413のWに対するLの比が5以上にするとよい。
また、駆動用トランジスタ413にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。
スイッチング用トランジスタ412のゲートは、第1走査線Gaj(j=1〜y)に接続されている。スイッチング用トランジスタ412のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が電流制御用トランジスタ414のゲートに接続されている。また消去用トランジスタ416のゲートは、第2走査線Gbj(j=1〜y)に接続されており、ソースとドレインは、一方が第1の電源線Vi(i=1〜x)に、他方が電流制御用トランジスタ414のゲートに接続されている。駆動用トランジスタ413のゲートは第2の電源線Wi(i=1〜x)に接続されている。そして駆動用トランジスタ413及び電流制御用トランジスタ414は、第1の電源線Vi(i=1〜x)から供給される電流が、駆動用トランジスタ413及び電流制御用トランジスタ414のドレイン電流として発光素子411に供給されるように、第1の電源線Vi(i=1〜x)、発光素子411と接続されている。本実施の形態では、電流制御用トランジスタ414のソースが第1の電源線Vi(i=1〜x)に接続され、駆動用トランジスタ413のドレインが発光素子411の画素電極に接続される。なお駆動用トランジスタ413のソースを第1の電源線Vi(i=1〜x)に接続し、電流制御用トランジスタ414のドレインを発光素子411の画素電極に接続してもよい。
発光素子411は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。図4(B)のように陽極が駆動用トランジスタ413と接続している場合、陽極が画素電極、陰極が対向電極となる。発光素子411の対向電極と、第1の電源線Vi(i=1〜x)のそれぞれには、発光素子411に順バイアス方向の電流が供給されるように、電位差が設けられている。
容量素子415が有する2つの電極は、一方は第1の電源線Vi(i=1〜x)に接続されており、もう一方は電流制御用トランジスタ414のゲートに接続されている。
図4(B)では駆動用トランジスタ413および電流制御用トランジスタ414をpチャネル型トランジスタとし、駆動用トランジスタ413のドレインと発光素子411の陽極とを接続する。逆に駆動用トランジスタ413および電流制御用トランジスタ414をnチャネル型トランジスタとするならば、駆動用トランジスタ413のソースと発光素子411の陰極とを接続する。この場合、発光素子411の陰極が画素電極、陽極が対向電極となる。
図4(B)に示す画素は、その動作を書き込み期間、保持期間、消去期間とに分けて説明することができる。書き込み期間と保持期間におけるスイッチング用トランジスタ412、駆動用トランジスタ413及び電流制御用トランジスタ414の動作については、図4(A)の場合と同様である。
消去期間では、第2走査線Gbj(j=1〜y)が選択されて消去用トランジスタ416がオンになり、第1の電源線V1〜Vxの電位が消去用トランジスタ416を介して電流制御用トランジスタ414のゲートに与えられる。よって、電流制御用トランジスタ414がオフになるため、発光素子411に強制的に電流が供給されない状態を作り出すことができる。
本実施例では、本発明の表示装置に用いる発光素子の構成の一例について説明する。
図5(A)に、本発明の発光装置が有する発光素子の断面構造を、模式的に示す。素子の構成としては、透明導電膜であるITOで形成された陽極501上に、ホール注入層502として銅フタロシアニン(CuPc)、第1発光層503として4,4'−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称α−NPD)、第2発光層504としてゲスト材料である4,4’−N,N’−ジカルバゾリル−ビフェニル(略称CBP)、ホスト材料であるPt(ppy)acac、電子輸送層505としてBCP、電子注入層506としてCaF2、Alからなる陰極507が順に積層されている。なお、Pt(ppy)acacは以下の構造式1で表される。
本発明では、陰極507が光を透過する程度の薄い膜厚、具体的には20nm程度の膜厚とすることで、両面発光を実現することができる。
図5(A)に示す発光素子の第2発光層504は、ホスト材料であるPt(ppy)acacに燐光材料であるCBPがゲスト材料として10wt%以上の濃度で分散されており、燐光材料からの燐光発光と燐光材料のエキシマー状態からの発光とを共に発する。具体的に燐光材料は、500nm以上700nm以下の領域に2つ以上のピークを有する発光を示し、かつ、前記2つ以上のピークのいずれかがエキシマー発光であることが好ましい。そして第1発光層503は、発光スペクトルの最大ピークが400nm以上500nm以下の領域に位置する青色発光を呈し、該青色発光が第2発光層からの発光と混ざることで、色の純度がより0に近い白色光を得ることができる。また、ドープする材料を一種類しか用いていないため、電流密度を変化させたときや、あるいは連続駆動した場合においても、発光スペクトルの形状が変化したりせず、安定な白色光を供給できる。なお第一発光層は、発光スペクトルの最大ピークが400nm以上500nm以下の領域に位置する、青色発光を呈するゲスト材料をホスト材料に分散させた構成でもよい。
次に図5(B)に、本発明の発光装置が有する発光素子の、図5(A)とは異なる断面構造を、模式的に示す。素子の構成としては、透明導電膜であるITOで形成された陽極511上に、ホール注入層512としてポリチオフェン、ホール輸送層513としてN,N'−ビス(3−メチルフェニル)−N,N'−ジフェニル−1,1'−ビフェニル−4,4'−ジアミン(略称TPD)、第1発光層514としてゲスト材料であるルブレン、ホスト材料であるTPD、第2発光層515としてゲスト材料であるクマリン6、ホスト材料であるAlq3、Alからなる陰極516が順に積層されている。
図5(B)においても、陰極516が光を透過する程度の薄い膜厚、具体的には20nm程度の膜厚とすることで、白色の両面発光を実現することができる。
次に図5(C)に、本発明の発光装置が有する発光素子の、図5(A)とは異なる断面構造を、模式的に示す。素子の構成としては、透明導電膜であるITOで形成された陽極521上に、ホール注入層522としてHIM34、ホール輸送層523としてテトラアリルベンジジン誘導体、第1発光層524としてゲスト材料であるナフタセン誘導体、ホスト材料であるテトラアリルベンジジン誘導体及びフェニルアントラセン誘導体、第2発光層525としてゲスト材料であるスチリルアミン誘導体、ホスト材料であるテトラアリルベンジジン誘導体及びフェニルアントラセン誘導体、電子輸送層526としてフェニルアントラセン誘導体、電子注入層527としてAlq3、第1陰極528としてCsI、第2陰極529としてMgAgが順に積層されている。
図5(C)においても、第1陰極528、第2陰極529のトータルの膜厚が光を透過する程度の薄さ、具体的には20nm程度の膜厚とすることで、白色の両面発光を実現することができる。
なお本実施例における発光素子の積層構造は、図5に示した構成に限定されない。なお陰極側から光を得るためには、膜厚を薄くする方法の他に、Liを添加することで仕事関数が小さくなったITOを用いる方法もある。本発明で用いる発光素子は、陽極側と陰極側の両方から光が発せられる構成であれば良い。
本実施例では、実施の形態1に示した本発明の発光装置の、画素の1実施例について説明する。
図6(A)に、本実施例の画素の回路図を示す。図6(A)において、601はスイッチング用トランジスタである。スイッチング用トランジスタ601のゲートは、走査線Gj(j=1〜y)に接続されている。スイッチング用トランジスタ601のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が駆動用トランジスタ602のゲートに接続されている。駆動用トランジスタ602のソースとドレインは、一方が電源線Vi(i=1〜x)に接続され、もう一方は発光素子603の画素電極に接続される。
発光素子603は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極が駆動用トランジスタ602のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用トランジスタ602のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。なお、駆動用トランジスタ602のソースまたはドレインが発光素子603の陽極に接続されている場合、駆動用トランジスタ602はpチャネル型トランジスタであることが望ましい。また、駆動用トランジスタ602のソースまたはドレインが発光素子603の陰極と接続されている場合、駆動用トランジスタ602はnチャネル型トランジスタであることが望ましい。
発光素子603の対向電極と、電源線Viには、それぞれ電源から電圧が与えられている。そして対向電極と電源線の電圧差は、駆動用トランジスタがオンになったときに発光素子に順方向バイアスの電圧が印加されるような値に保たれている。
容量素子604が有する2つの電極は、一方は電源線Viに接続されており、もう一方は駆動用トランジスタ602のゲートに接続されている。容量素子604はスイッチング用トランジスタ601が非選択状態(オフ状態)にある時、駆動用トランジスタ602のゲート電圧を保持するために設けられている。なお図6(A)では容量素子604を設ける構成を示したが、本発明はこの構成に限定されず、容量素子604を設けない構成にしても良い。
走査線Gjの電位によりスイッチング用トランジスタ601がオンになると、信号線Siに入力されたビデオ信号の電位が駆動用トランジスタ602のゲートに与えられる。この入力されたビデオ信号の電位に従って、駆動用トランジスタ602のゲート電圧(ゲートとソース間の電圧差)が定まる。そして、該ゲート電圧によって流れる駆動用トランジスタ602のドレイン電流は、発光素子603に供給され、発光素子603は供給された電流によって発光する。
次に、図6(A)とは異なる画素の構成を図6(B)に示す。図6(B)において、611はスイッチング用トランジスタである。スイッチング用トランジスタ611のゲートは、第1走査線Gaj(j=1〜y)に接続されている。スイッチング用トランジスタ611のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が駆動用トランジスタ612のゲートに接続されている。消去用トランジスタ614のゲートは、第2走査線Gbj(j=1〜y)に接続されている。消去用トランジスタ614のソースとドレインは、一方が電源線Vi(i=1〜x)に、もう一方が駆動用トランジスタ612のゲートに接続されている。駆動用トランジスタ612のソースとドレインは、一方は電源線Viに、もう一方は発光素子613が有する画素電極に接続されている。
発光素子613は陽極と、陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極が駆動用トランジスタ612のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用トランジスタ612のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。陽極が画素電極の場合、駆動用トランジスタ612はpチャネル型トランジスタであることが望ましい。また、陰極が画素電極の場合、駆動用トランジスタ612はnチャネル型トランジスタであることが望ましい。発光素子613の対向電極と電源線Viには、それぞれ電源から電圧が与えられている。そして対向電極と電源線の電圧差は、駆動用トランジスタがオンになったときに発光素子に順方向バイアスの電圧が印加されるような値に保たれている。
容量素子615が有する2つの電極は、一方は電源線Viに接続されており、もう一方は駆動用トランジスタ612のゲートに接続されている。容量素子615はスイッチング用トランジスタ611が非選択状態(オフ状態)にある時、駆動用トランジスタ612のゲート電圧を保持するために設けられている。なお図6(B)では容量素子615を設ける構成を示したが、本発明はこの構成に限定されず、容量素子615を設けない構成にしても良い。
第1走査線Gajの電位によりスイッチング用トランジスタ611がオンになると、信号線Siに入力されたビデオ信号の電位が駆動用トランジスタ612のゲートに与えられる。この入力されたビデオ信号の電位に従って、駆動用トランジスタ612のゲート電圧(ゲートとソース間の電圧差)が定まる。そして、該ゲート電圧によって流れる駆動用トランジスタ612のドレイン電流は、発光素子613に供給され、発光素子613は供給された電流によって発光する。
さらに、第2走査線Gbjの電位により消去用トランジスタ614がオンになると、電源線Viの電位が駆動用トランジスタ612のゲートとソースの両方に与えられ、よって駆動用トランジスタ612がオフし、発光素子613の発光が強制的に終了する。
なお図6に示した画素を用いた場合、ビデオ信号はアナログでもデジタルでも良い。デジタルの場合、発光素子の発光する期間(発光期間)を制御することで、階調を表示することが可能である。ただし、図5(A)に示した発光素子は、電流密度を変化させた場合においても、発光スペクトルの形状が変化したりせず、安定な白色光を供給できるので、アナログ駆動に有利であるといえる。
なお本実施例で示した構成は、本発明の発光装置の一例であり、本発明はこの構成に限定されない。また、図6では、ビデオ信号を電圧で入力するタイプであるが、ビデオ信号を電流で入力するタイプの発光装置にも用いることが可能である。
図7を用いて、本発明の発光装置の、画素の断面構造について説明する。図7では、基板6000上にトランジスタ6001が形成されている。トランジスタ6001は第1の層間絶縁膜6002で覆われており、第1の層間絶縁膜6002上には樹脂等で形成されたカラーフィルタ6003と、コンタクトホールを介してトランジスタ6001と電気的に接続されている配線6004が形成されている。
そしてカラーフィルタ6003及び配線6004を覆うように、第1の層間絶縁膜6002上に、第2の層間絶縁膜6005が形成されている。なお、第1の層間絶縁膜6002または第2の層間絶縁膜6005は、プラズマCVD法またはスパッタ法を用い、酸化珪素、窒化珪素または酸化窒化珪素膜を単層でまたは積層して用いることができる。また酸素よりも窒素のモル比率が高い酸化窒化珪素膜上に、窒素よりも酸素のモル比率が高い酸化窒化珪素膜を積層した膜を第1の層間絶縁膜6002または第2の層間絶縁膜6005として用いても良い。或いは第1の層間絶縁膜6002または第2の層間絶縁膜6005として、有機樹脂膜を用いても良いし、シロキサン系材料を出発材料として形成されたSi−O−Si結合を含む絶縁膜(以下、シロキサン系絶縁膜と呼ぶ)等を用いても良い。シロキサン系絶縁膜は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有していても良い。
第2の層間絶縁膜6005上には、コンタクトホールを介して配線6004に電気的に接続されている配線6006と、該配線6006と電気的に接続されている陽極6007が形成されている。陽極6007は、第2の層間絶縁膜6005を間に挟んで、カラーフィルタ6003と重なる位置に形成する。
また第2の層間絶縁膜6005上には隔壁として用いる有機樹脂膜6008が形成されている。有機樹脂膜6008は開口部を有しており、該開口部において陽極6007と電界発光層6009と陰極6010が重なり合うことで発光素子6011が形成されている。電界発光層6009は、発光層単独かもしくは発光層を含む複数の層が積層された構成を有している。なお、有機樹脂膜6008及び陰極6010上に、保護膜を成膜しても良い。この場合、保護膜は水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。
また有機樹脂膜6008は、電界発光層6009が成膜される前に、吸着した水分や酸素等を除去するために真空雰囲気下で加熱しておく。具体的には、100℃〜200℃、0.5〜1時間程度、真空雰囲気下で加熱処理を行なう。望ましくは3×10-7Torr以下とし、可能であるならば3×10-8Torr以下とするのが最も望ましい。そして、有機樹脂膜に真空雰囲気下で加熱処理を施した後に電界発光層を成膜する場合、成膜直前まで真空雰囲気下に保つことで、信頼性をより高めることができる。
また有機樹脂膜6008の開口部における端部は、有機樹脂膜6008上に一部重なって形成されている電界発光層6009に、該端部において穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における有機樹脂膜の断面が描いている曲線の曲率半径が、0.2〜2μm程度であることが望ましい。
上記構成により、後に形成される電界発光層や陰極のカバレッジを良好とすることができ、陽極6007と陰極6010が電界発光層6009に形成された穴においてショートするのを防ぐことができる。また電界発光層6009の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。
なお図7では、有機樹脂膜6008として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて有機樹脂膜6008を形成しても良い。ネガ型のアクリルを用いて有機樹脂膜6008を形成した場合、開口部における端部が、S字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、0.2〜2μmとすることが望ましい。
陽極6007は透明導電膜を用いることができる。ITOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜、ITO及び酸化珪素を含む酸化インジウムスズなどを用いても良い。図7では陽極6007としITOを用いている。陽極6007は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体を用いた拭浄で研磨しても良い。またCMP法を用いた研磨後に、陽極6007の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
また陰極6010は、光が透過する程度の膜厚とし、仕事関数の小さい導電膜であれば公知の他の材料を用いる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。なお陰極側から光を得るためには、膜厚を薄くする方法の他に、Liを添加することで仕事関数が小さくなったITOを用いる方法もある。本発明で用いる発光素子は、陽極側と陰極側の両方から光が発せられる構成であれば良い。
なお、実際には図7まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のカバー材6012でパッケージング(封入)することが好ましい。その際、カバー材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりするとOLEDの信頼性が向上する。そして本発明では、カバー材6012にカラーフィルタ6013を設ける。
なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。
本実施例では、本発明の発光装置の構成について説明する。図8(A)に本実施例の発光装置のブロック図を示す。図8(A)に示す発光装置は、発光素子を備えた画素を複数有する画素部801と、各画素を選択する走査線駆動回路802と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路803とを有する。
図8(A)において信号線駆動回路803は、シフトレジスタ804、レベルシフタ805と、バッファ806とを有している。シフトレジスタ804には、クロック信号(CLK)、スタートパルス信号(SP)、切り替え信号(L/R)が入力されている。クロック信号(CLK)とスタートパルス信号(SP)が入力されると、シフトレジスタ804においてタイミング信号が生成され、レベルシフタ805に入力される。また切り替え信号(L/R)によって、タイミング信号のパルスの出現する順序が切り替わる。
タイミング信号は、レベルシフタ805においてそのパルスの高さが調整され、バッファ806に入力される。バッファ806では、入力されたタイミング信号のパルスに同期して、ビデオ信号(video signal)をサンプリングし、信号線を介して画素部801に入力する。
次に、走査線駆動回路802の構成について説明する。走査線駆動回路802は、シフトレジスタ807、バッファ808を有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路802において、シフトレジスタ807にクロックCLK及びスタートパルス信号SPが入力されることによって、選択信号が生成される。生成された選択信号はバッファ808において緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素のトランジスタのゲートが接続されている。そして、1ライン分の画素のトランジスタを一斉にONにしなくてはならないので、バッファ808は大きな電流を流すことが可能なものが用いられる。
なお、シフトレジスタ804、806の代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。
本発明の発光装置を駆動する信号線駆動回路は、本実施例で示す構成に限定されない。
本実施例では、本発明の発光装置の構成について説明する。図8(B)に本実施例の発光装置のブロック図を示す。図8(B)に示す発光装置は、発光素子を備えた画素を複数有する画素部811と、各画素を選択する走査線駆動回路812と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路813とを有する。
図8(B)において信号線駆動回路813は、シフトレジスタ814、ラッチA815、ラッチB816を有している。シフトレジスタ814には、クロック信号(CLK)、スタートパルス信号(SP)、切り替え信号(L/R)が入力されている。クロック信号(CLK)とスタートパルス信号(SP)が入力されると、シフトレジスタ814においてタイミング信号が生成される。また切り替え信号(L/R)によって、タイミング信号のパルスの出現する順序が切り替わる。生成したタイミング信号は、一段目のラッチA815に順に入力される。ラッチA815にタイミング信号が入力されると、該タイミング信号のパルスに同期して、ビデオ信号が順にラッチA815に書き込まれ、保持される。なお、本実施例ではラッチA815に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。複数のステージのラッチA815をいくつかのグループに分け、グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば4つのステージごとにラッチをグループに分けた場合、4分割で分割駆動すると言う。
ラッチA815の全てのステージのラッチへの、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
1ライン期間が終了すると、2段目のラッチB816にラッチ信号(Latch Signal)が供給され、該ラッチ信号に同期してラッチA815に保持されているビデオ信号が、ラッチB816に一斉に書き込まれ、保持される。ビデオ信号をラッチB816に送出し終えたラッチA815には、再びシフトレジスタ814からのタイミング信号に同期して、次のビデオ信号の書き込みが順次行われる。この2順目の1ライン期間中には、ラッチB816に書き込まれ、保持されているビデオ信号が、信号線を介して画素部811に入力される。
なお、シフトレジスタ814の代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。
本発明の発光装置を駆動する信号線駆動回路は、本実施例に示す構成に限定されない。
次に、一方の面から他方の面へ表示を切り替える際の、走査方向とビデオ信号の切り替えについて説明する。
一般的に、複数の画素がマトリックス状に配置された発光パネルでは、画素が1行づつ選択されて、ビデオ信号が入力される。選択された1行の画素に順にビデオ信号を入力する駆動方法を、点順次駆動と呼ぶ。また、1行の画素の全てに同時にビデオ信号を入力する駆動方法を、線順次駆動と呼ぶ。いずれの駆動方法においても、各画素に入力されるビデオ信号は、必ず該画素に対応した画像情報を有している。
図9(A)に、発光パネルにマトリックス状に設けられた複数の画素と、各画素に入力される画像情報(D1〜D35)を示す。そして、図9(A)に示す発光パネルは点順次駆動をしているものと仮定し、走査線の走査方向を行走査方向として実線の矢印で、ビデオ信号が入力される画素の順番を列走査方向として破線の矢印で示す。
そして、図9(A)に示す発光パネルを反対側の面から見た様子を、図9(B)に示す。図9(A)では列走査方向が右から左へ向かっているのに対し、反対側の面では図9(B)に示すように、列走査方向が左から右へと反対の方向に向かっている。よって、1行の画素においてビデオ信号の入力される順番が逆になる。
従って、表示する画面を切り替える際には、列走査方向を反対に切り替えるか、または列走査方向に合わせてビデオ信号が有する画像情報を左右反転するように変更するか、いずれかの手段を講ずる必要がある。
なお、画像情報を左右反転するように切り替える場合、駆動回路の構成を単純にすることができる。また、列走査方向を反対に切り替える場合は、発光パネルの走査方向に合わせてビデオ信号を処理するコントローラの構成をより単純にすることができ、また駆動の際のコントローラの負担をより軽減させることができる。
なお、例えば発光パネルの反対側の面に画像を表示するために、発光パネルを行走査方向において反転させたとする。このとき、反対側の面では図9(C)に示すように、行走査方向が図9(A)と反対の方向に向かっている。よって、1行の画素においてビデオ信号が入力される順番が逆になる。この場合も図9(B)の場合と同様に、行走査方向を反対に切り替えるか、行走査方向に合わせてビデオ信号が有する画像情報を上下に反転するように変更するか、いずれかの手段を講ずる必要がある。
なお本実施の形態では点順次駆動の場合について説明したが、線順次駆動の場合も同様に、画面の切り替えの際に、走査方向を切り替えたり、またはビデオ信号が有する画像情報を左右または上下に反転させたりすれば良い。
本実施例では、走査方向を切り替える機能を有する信号線駆動回路と走査線駆動回路の具体的な構成について説明する。
図10に、本実施例の信号線駆動回路の回路図を示す。図10に示す信号線駆動回路はアナログのビデオ信号に対応している。図10において1201はシフトレジスタであり、クロック信号CKと、クロック信号CKを反転させた反転クロック信号CKbと、スタートパルス信号SPによって、ビデオ信号をサンプリングするタイミングを決めるタイミング信号を生成している。
またシフトレジスタ1201には、複数のフリップフロップ1210と、各フリップフロップ1210に2つづつ対応している複数のトランスミッションゲート1211、1212が設けられている。トランスミッションゲート1211、1212は、切り替え信号L/Rによってそのスイッチングが制御され、一方がオンのときに他方はオフとなる。
トランスミッションゲート1211がオンのとき、スタートパルス信号は最も左側のフリップフロップ1210に与えられるので、右シフト型のシフトレジスタとして機能する。逆にトランスミッションゲート1212がオンのとき、スタートパルス信号は最も右側のフリップフロップ1210に与えられるので、左シフト型のシフトレジスタとして機能する。
シフトレジスタ1201で生成されたタイミング信号は複数のインバータ1202によって緩衝増幅され、トランスミッションゲート1203に送られる。なお図10では、シフトレジスタの出力の1つについてのみ、後段の回路(ここではインバータ1202、トランスミッションゲート1203)を示しているが、実際には他の出力に対応する後段の回路が複数設けられている。
トランスミッションゲート1203は緩衝増幅されたタイミング信号によってスイッチングが制御される。そして、トランスミッションゲート1203がオンのときにビデオ信号がサンプリングされて、画素部の各画素に供給される。シフトレジスタ1201が右シフト型として機能している場合は、列走査方向は左から右に向かっており、シフトレジスタ1201が左シフト型として機能している場合は、列走査方向は右から左に向かっている。
次に図11に、本実施例の信号線駆動回路の回路図を示す。図11に示す信号線駆動回路はデジタルのビデオ信号に対応している。図11において1301はシフトレジスタであり、図10に示したシフトレジスタ1201と同じ構成を有しており、走査方向の切り替えが、切り替え信号L/Rによって制御されている。
シフトレジスタ1301において生成されたタイミング信号は、インバータ1302において緩衝増幅された後、ラッチ1303に入力される。なお図11では、シフトレジスタ1301の出力の1つについてのみ、後段の回路(ここではインバータ1302、ラッチ1303、ラッチ1304)を示しているが、実際には他の出力に対応する後段の回路が複数設けられている。
ラッチ1303はタイミング信号に従ってビデオ信号をラッチする。図11ではラッチ1303を1つだけ示しているが、実際にはラッチ1303は複数設けられており、ビデオ信号のラッチはタイミング信号に従って順に行なわれる。そしてこのラッチの順番は切り替え信号L/Rによって、左から右のラッチ1303へ、または右から左のラッチ1303へ方向を切り替えることができる。
全てのラッチ1303においてビデオ信号がラッチされたら、ラッチ信号LATとその反転信号LATbに従って、ラッチ1303に保持されたビデオ信号が一斉に後段のラッチ1304に送出され、ラッチされる。そしてラッチ1304にラッチされているビデオ信号が、対応する画素に供給される。
次に図12に、本実施例の走査線駆動回路の回路図を示す。図12において1401はシフトレジスタであり、図10に示したシフトレジスタ1201と同じ構成を有しており、走査方向の切り替えが、切り替え信号L/Rによって制御されている。ただしシフトレジスタ1401において生成されたタイミング信号は、各行の画素を選択するために用いられる。
シフトレジスタ1401において生成されたタイミング信号は、インバータ1402において緩衝増幅された後、画素に入力される。なお図12では、シフトレジスタ1401の出力の1つについてのみ、後段の回路(ここではインバータ1402)を示しているが、実際には他の出力に対応する後段の回路が複数設けられている。
なお、本実施例で示す駆動回路は本発明の発光装置に用いることができる駆動回路の一実施例であり、本発明はこれに限定されない。
図13(A)に、本発明の電子機器の1つである携帯電話の構成を示す。図13(A)に示す携帯電話のモジュールは、プリント配線基板930に、コントローラ901、CPU902、メモリ911、電源回路903、音声処理回路929及び送受信回路904や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、発光パネル900がFPC908によってプリント配線基板930に実装されている。発光パネル900には、発光素子が各画素に設けられた画素部905と、前記画素部905が有する画素を選択する走査線駆動回路906と、選択された画素にビデオ信号を供給する信号線駆動回路907とが設けられている。
プリント配線基板930への電源電圧及びキーボードなどから入力された各種信号は、複数の入力端子が配置されたプリント配線基板用のインターフェース(I/F)909を介して供給される。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート910が、プリント配線基板930に設けられている。
なお、本実施例では発光パネル900にプリント配線基板930がFPC908を用いて実装されているが、必ずしもこの構成に限定されない。COG(Chip on Glass)方式を用い、コントローラ901、音声処理回路929、メモリ911、CPU902または電源回路903を発光パネル900に直接実装させるようにしても良い。
また、プリント配線基板930において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント配線基板930に容量素子、バッファ等の各種素子を設けることで、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐことができる。
図13(B)に、図13(A)に示したモジュールのブロック図を示す。
本実施例では、メモリ911としてVRAM932、DRAM925、フラッシュメモリ926などが含まれている。VRAM932には発光パネル900に表示する画像のデータが、DRAM925には画像データまたは音声データが、フラッシュメモリ926には各種プログラムが記憶されている。
電源回路903では、発光パネル900、コントローラ901、CPU902、音声処理回路929、メモリ911、送受信回路904に与える電源電圧が生成される。また発光パネル900の仕様によっては、電源回路903に電流源が備えられている場合もある。
CPU902は、制御信号生成回路920、デコーダ921、レジスタ922、演算回路923、RAM924、CPU用のインターフェース935などを有している。インターフェース935を介してCPU902に入力された各種信号は、一旦レジスタ922に保持された後、演算回路923、デコーダ921などに入力される。演算回路923では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ921に入力された信号はデコードされ、制御信号生成回路920に入力される。制御信号生成回路920は入力された信号に基づき、各種命令を含む信号を生成し、演算回路923において指定された場所、具体的にはメモリ911、送受信回路904、音声処理回路929、コントローラ901などに送る。
メモリ911、送受信回路904、音声処理回路929、コントローラ901は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
キーボード931から入力された信号は、インターフェース909を介してプリント配線基板930に実装されたCPU902に送られる。制御信号生成回路920は、キーボード931から送られてきた信号に従い、VRAM932に格納してある画像データを所定のフォーマットに変換し、コントローラ901に送付する。
コントローラ901は、発光パネル900の仕様に合わせてCPU902から送られてきた画像データを含む信号にデータ処理を施し、発光パネル900に供給する。またコントローラ901は、電源回路903から入力された電源電圧やCPUから入力された各種信号をもとに、Hsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)、切り替え信号L/Rを生成し、発光パネル900に供給する。
送受信回路904では、アンテナ933において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路を含んでいる。送受信回路904において送受信される信号のうち音声情報を含む信号が、CPU902からの命令に従って、音声処理回路929に送られる。
CPU902の命令に従って送られてきた音声情報を含む信号は、音声処理回路929において音声信号に復調され、スピーカー928に送られる。またマイク927から送られてきた音声信号は、音声処理回路929において変調され、CPU902からの命令に従って、送受信回路904に送られる。
コントローラ901、CPU902、電源回路903、音声処理回路929、メモリ911を、本発明のパッケージとして実装することができる。本発明は、アイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
本実施例では、可撓性を有する基板を用いた本発明の発光装置について説明する。可撓性を有する基板を用いた発光装置は、厚みが薄く軽量であるということに加えて、曲面を有するディスプレイや、ショーウィンドウ等などにも用いることができる。よって、その用途は携帯機器のみに限られず、応用範囲は多岐にわたる。
図14に、可撓性を有する基板を用いて形成された発光装置を、湾曲させた様子を示す。基板5001には、画素部5002、走査線駆動回路5003及び信号線駆動回路5004が形成されている。基板5001には、後の工程における処理温度に耐え得る素材を用いる。
なお直接基板5001上に、画素部5002、走査線駆動回路5003及び信号線駆動回路5004に用いられる各種半導体素子を形成せずに、一旦、耐熱性を有する基板上に形成してから、別途用意した可撓性を有する基板上に転写しても良い。この場合転写は、基板と半導体素子の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して半導体素子を剥離し、転写する方法、基板と半導体素子の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより該非晶質珪素膜を除去することで基板と半導体素子とを剥離し、転写する方法、半導体素子が形成された基板を機械的に削除または溶液やガスによるエッチングで除去することで半導体素子を基板から切り離し、転写する方法等、様々な方法を用いることができる。
本発明の発光装置は様々な電子機器に用いることが可能であるが、特に携帯用の電子機器の場合、軽量化、小型化を図りつつ大画面化することで使い勝手が飛躍的に良くなるため、本発明の発光装置を用いることは非常に有用である。図15に、本発明の電子機器の一例を示す。
図15(A)は携帯情報端末(PDA)であり、本体2101、筐体2102、表示部2103、操作キー2104、アンテナ2105等を含む。図15(A)に示すように、表示部2103には本発明の両面発光の発光装置が用いられており、ヒンジ2106を軸にして筐体2102を回転させる事で、表示部2103の裏側を露出させることができる。また本体2101の筐体2102と重なる部分に、別の発光装置を用いた表示部2107を設けておいても良い。
図15(B)は携帯電話であり、本体2201、筐体2202、表示部2203、2204、音声入力部2205、音声出力部2206、操作キー2207、アンテナ2208等を含む。図15(B)では、表示部2203、2204に本発明の両面発光の発光装置を用いることができる。
図15(C)は電子ブックであり、本体2301、筐体2302、表示部2303、操作キー2304等を含む。またモデムが本体2301に内蔵されていても良い。表示部2303には本発明の両面発光の発光装置が用いられている。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1〜9に示したいずれの構成の発光装置を用いても良い。
発光装置の断面構造を示す図。 偏光板を用いた発光装置の構造を示す図。 液晶パネルを用いた発光装置の構造を示す図。 発光装置の画素の回路図。 発光素子の断面構造を示す図。 発光装置の画素の回路図。 発光装置の画素の断面構造を示す図。 発光装置の構成を示すブロック図。 走査方向の切り替えを示す図。 信号線駆動回路の回路図。 信号線駆動回路の回路図。 走査線駆動回路の回路図。 携帯電話に備えられた発光装置のモジュールの構成を示す図。 可撓性を有する基板を用いた発光パネルの図。 本発明の電子機器の図。
符号の説明
101 発光パネル
102 カラーフィルタ
103 カラーフィルタ
104 偏光板
105 偏光板
111 発光パネル
112 カラーフィルタ
113 カラーフィルタ
114 液晶パネル
115 液晶パネル

Claims (11)

  1. 発光素子と、前記発光素子が有する陽極または陰極側のいずれか一方に設けられたカラーフィルタと、前記発光素子及び前記カラーフィルタを間に挟んで存在する2つの偏光板とを有しており、
    前記陽極及び前記陰極は透光性を有しており、
    前記2つの偏光板は互いに偏向の角度が異なっており、
    前記発光素子から得られる光は白色であることを特徴とする電子機器。
  2. 発光素子と、前記発光素子を間に挟んで存在する2つのカラーフィルタと、前記発光素子及び前記2つのカラーフィルタを間に挟んで存在する2つの偏光板とを有しており、
    前記陽極及び前記陰極は透光性を有しており、
    前記2つの偏光板は互いに偏向の角度が異なっており、
    前記発光素子から得られる光は白色であることを特徴とする電子機器。
  3. 発光素子と、前記発光素子に流れる電流値を決定する第1のトランジスタと、前記発光素子の発光の有無を選択する第2のトランジスタと、前記発光素子が有する陽極または陰極側のいずれか一方に設けられたカラーフィルタと、前記発光素子及び前記カラーフィルタを間に挟んで存在する2つの偏光板とを有しており、
    前記陽極及び前記陰極は透光性を有しており、
    前記2つの偏光板は互いに偏向の角度が異なっており、
    前記発光素子から得られる光は白色であり、
    前記発光素子、前記第1のトランジスタ及び前記第2のトランジスタは、第1の電源と第2の電源の間に直列に接続されており、
    前記第1のトランジスタのゲートは第3の電源に接続されていることを特徴とする電子機器。
  4. 発光素子と、前記発光素子に流れる電流値を決定する第1のトランジスタと、前記発光素子の発光の有無を選択する第2のトランジスタと、前記発光素子を間に挟んで存在する2つのカラーフィルタと、前記発光素子及び前記2つのカラーフィルタを間に挟んで存在する2つの偏光板とを有しており、
    前記陽極及び前記陰極は透光性を有しており、
    前記2つの偏光板は互いに偏向の角度が異なっており、
    前記発光素子から得られる光は白色であり、
    前記発光素子、前記第1のトランジスタ及び前記第2のトランジスタは、第1の電源と第2の電源の間に直列に接続されており、
    前記第1のトランジスタのゲートは第3の電源に接続されていることを特徴とする電子機器。
  5. 発光素子と、前記発光素子が有する陽極または陰極側のいずれか一方に設けられたカラーフィルタと、前記発光素子及び前記カラーフィルタを間に挟んで存在する2つの液晶パネルとを有しており、
    前記陽極及び前記陰極は透光性を有しており、
    前記発光素子から得られる光は白色であることを特徴とする電子機器。
  6. 発光素子と、前記発光素子を間に挟んで存在する2つのカラーフィルタと、前記発光素子及び前記2つのカラーフィルタを間に挟んで存在する2つの液晶パネルとを有しており、
    前記陽極及び前記陰極は透光性を有しており、
    前記発光素子から得られる光は白色であることを特徴とする電子機器。
  7. 発光素子と、前記発光素子に流れる電流値を決定する第1のトランジスタと、前記発光素子の発光の有無を選択する第2のトランジスタと、前記発光素子が有する陽極または陰極側のいずれか一方に設けられたカラーフィルタと、前記発光素子及び前記カラーフィルタを間に挟んで存在する2つの液晶パネルとを有しており、
    前記陽極及び前記陰極は透光性を有しており、
    前記発光素子から得られる光は白色であり、
    前記発光素子、前記第1のトランジスタ及び前記第2のトランジスタは、第1の電源と第2の電源の間に直列に接続されており、
    前記第1のトランジスタのゲートは第3の電源に接続されていることを特徴とする電子機器。
  8. 発光素子と、前記発光素子に流れる電流値を決定する第1のトランジスタと、前記発光素子の発光の有無を選択する第2のトランジスタと、前記発光素子を間に挟んで存在する2つのカラーフィルタと、前記発光素子及び前記2つのカラーフィルタを間に挟んで存在する2つの液晶パネルとを有しており、
    前記陽極及び前記陰極は透光性を有しており、
    前記発光素子から得られる光は白色であり、
    前記発光素子、前記第1のトランジスタ及び前記第2のトランジスタは、第1の電源と第2の電源の間に直列に接続されており、
    前記第1のトランジスタのゲートは第3の電源に接続されていることを特徴とする電子機器。
  9. 請求項1乃至請求項8のいずれか1項において、
    前記発光素子は、青色発光を呈する第一発光層と、ホスト材料に燐光材料が10wt%以上の濃度で分散され、かつ前記燐光材料からの燐光発光と前記燐光材料のエキシマー状態からの発光とを共に発する第二発光層と、を有することを特徴とする電子機器。
  10. 請求項9において、
    前記第一発光層からの発光スペクトルの最大ピークは、400nm以上500nm以下の領域に位置することを特徴とする電子機器。
  11. 請求項9または請求項10において、
    前記燐光材料は500nm以上700nm以下の領域に2つ以上のピークを有する発光を示し、かつ、前記2つ以上のピークのいずれかがエキシマー発光であることを特徴とする電子機器。
JP2004110616A 2003-04-07 2004-04-05 発光装置及び電子機器 Expired - Fee Related JP4477400B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004110616A JP4477400B2 (ja) 2003-04-07 2004-04-05 発光装置及び電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003103114 2003-04-07
JP2004110616A JP4477400B2 (ja) 2003-04-07 2004-04-05 発光装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010028291A Division JP5106553B2 (ja) 2003-04-07 2010-02-11 電子機器

Publications (3)

Publication Number Publication Date
JP2004327431A true JP2004327431A (ja) 2004-11-18
JP2004327431A5 JP2004327431A5 (ja) 2007-05-24
JP4477400B2 JP4477400B2 (ja) 2010-06-09

Family

ID=33512949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004110616A Expired - Fee Related JP4477400B2 (ja) 2003-04-07 2004-04-05 発光装置及び電子機器

Country Status (1)

Country Link
JP (1) JP4477400B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005037415A (ja) * 2003-05-16 2005-02-10 Semiconductor Energy Lab Co Ltd 素子基板及び発光装置
JP2005037413A (ja) * 2003-05-16 2005-02-10 Semiconductor Energy Lab Co Ltd 発光装置及び該発光装置を用いた電子機器
WO2005115059A1 (en) * 2004-05-21 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and light emitting device using the element
JP2007140496A (ja) * 2005-10-21 2007-06-07 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010056488A (ja) * 2008-08-29 2010-03-11 Oki Data Corp 表示装置
JP2010224557A (ja) * 2003-05-16 2010-10-07 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
US7919783B2 (en) 2006-11-30 2011-04-05 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and light-emitting device employing the same
JP2011186363A (ja) * 2010-03-11 2011-09-22 Seiko Epson Corp 発光装置および電子機器、発光装置の駆動方法
US8154192B2 (en) 2005-10-17 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Lighting system
KR101290100B1 (ko) * 2005-10-21 2013-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014128963A1 (ja) * 2013-02-25 2014-08-28 パイオニア株式会社 表示装置
JP2017062474A (ja) * 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 ドライバic、および電子機器
JP2018139225A (ja) * 2008-07-10 2018-09-06 株式会社半導体エネルギー研究所 発光装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07244267A (ja) * 1994-03-04 1995-09-19 Nippon Telegr & Teleph Corp <Ntt> 両面表示可能なディスプレイ及び該ディスプレイを用いた情報表示装置
WO2001080204A2 (en) * 2000-04-14 2001-10-25 C-360, Inc. Illuminated viewing assembly, viewing system including the illuminated viewing assembly, and method of viewing therefor
JP2002149112A (ja) * 1999-11-30 2002-05-24 Semiconductor Energy Lab Co Ltd 電子装置
JP2002304136A (ja) * 2001-01-17 2002-10-18 Seiko Epson Corp 有機エレクトロルミネッセンス表示装置を備えた電子機器
JP2003029240A (ja) * 2001-07-16 2003-01-29 Matsushita Electric Ind Co Ltd 画像表示装置およびその駆動方法並びにその選択表示方法
JP2003036974A (ja) * 2001-07-23 2003-02-07 Victor Co Of Japan Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP2004095340A (ja) * 2002-08-30 2004-03-25 Seiko Instruments Inc 自発光型表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07244267A (ja) * 1994-03-04 1995-09-19 Nippon Telegr & Teleph Corp <Ntt> 両面表示可能なディスプレイ及び該ディスプレイを用いた情報表示装置
JP2002149112A (ja) * 1999-11-30 2002-05-24 Semiconductor Energy Lab Co Ltd 電子装置
WO2001080204A2 (en) * 2000-04-14 2001-10-25 C-360, Inc. Illuminated viewing assembly, viewing system including the illuminated viewing assembly, and method of viewing therefor
JP2003531405A (ja) * 2000-04-14 2003-10-21 シー−360、インコーポレイテッド 照明ビューアッセンブリと、このビューアッセンブリを有するビューシステムと、これらを見る方法
JP2002304136A (ja) * 2001-01-17 2002-10-18 Seiko Epson Corp 有機エレクトロルミネッセンス表示装置を備えた電子機器
JP2003029240A (ja) * 2001-07-16 2003-01-29 Matsushita Electric Ind Co Ltd 画像表示装置およびその駆動方法並びにその選択表示方法
JP2003036974A (ja) * 2001-07-23 2003-02-07 Victor Co Of Japan Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP2004095340A (ja) * 2002-08-30 2004-03-25 Seiko Instruments Inc 自発光型表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ADVANCED MATERIALS, vol. 14,15,1032−1036, JPN6009048194, 2002, ISSN: 0001420606 *

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010224557A (ja) * 2003-05-16 2010-10-07 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2011085943A (ja) * 2003-05-16 2011-04-28 Semiconductor Energy Lab Co Ltd 発光装置
US9646531B2 (en) 2003-05-16 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
US11189223B2 (en) 2003-05-16 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
US8957836B2 (en) 2003-05-16 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for driving light-emitting device
US10679553B2 (en) 2003-05-16 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
JP2005037413A (ja) * 2003-05-16 2005-02-10 Semiconductor Energy Lab Co Ltd 発光装置及び該発光装置を用いた電子機器
JP2005037415A (ja) * 2003-05-16 2005-02-10 Semiconductor Energy Lab Co Ltd 素子基板及び発光装置
US8076671B2 (en) 2004-05-21 2011-12-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and light emitting device using the element
US7663140B2 (en) 2004-05-21 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and light emitting device using the element
WO2005115059A1 (en) * 2004-05-21 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and light emitting device using the element
US8536569B2 (en) 2004-05-21 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and light emitting device using the element
US8154192B2 (en) 2005-10-17 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Lighting system
US8441184B2 (en) 2005-10-17 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Lighting system
KR101290100B1 (ko) * 2005-10-21 2013-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9208710B2 (en) 2005-10-21 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007140496A (ja) * 2005-10-21 2007-06-07 Semiconductor Energy Lab Co Ltd 半導体装置
US8436346B2 (en) 2006-11-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and light-emitting device employing the same
US7919783B2 (en) 2006-11-30 2011-04-05 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and light-emitting device employing the same
JP2020064874A (ja) * 2008-07-10 2020-04-23 株式会社半導体エネルギー研究所 発光装置
JP2018139225A (ja) * 2008-07-10 2018-09-06 株式会社半導体エネルギー研究所 発光装置
US10916567B2 (en) 2008-07-10 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
JP2021015806A (ja) * 2008-07-10 2021-02-12 株式会社半導体エネルギー研究所 発光装置
US11631702B2 (en) 2008-07-10 2023-04-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
JP2010056488A (ja) * 2008-08-29 2010-03-11 Oki Data Corp 表示装置
US8796703B2 (en) 2008-08-29 2014-08-05 Oki Data Corporation Display device capable of emitting light from opposite sides
JP2011186363A (ja) * 2010-03-11 2011-09-22 Seiko Epson Corp 発光装置および電子機器、発光装置の駆動方法
WO2014128963A1 (ja) * 2013-02-25 2014-08-28 パイオニア株式会社 表示装置
JP2017062474A (ja) * 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 ドライバic、および電子機器
JP2021182167A (ja) * 2015-09-25 2021-11-25 株式会社半導体エネルギー研究所 ドライバic
JP7123522B2 (ja) 2015-09-25 2022-08-23 株式会社半導体エネルギー研究所 ドライバic、および電子機器

Also Published As

Publication number Publication date
JP4477400B2 (ja) 2010-06-09

Similar Documents

Publication Publication Date Title
JP5106553B2 (ja) 電子機器
JP4754772B2 (ja) 発光装置及び該発光装置を用いた電子機器
TW522374B (en) Electro-optical device and driving method of the same
TW493152B (en) Electronic device
TWI446323B (zh) 半導體裝置及其驅動方法
CN102592535B (zh) 显示器件、显示器件的驱动方法、以及电子设备
US7230591B2 (en) Display device and method of driving the same
TWI585731B (zh) 半導體裝置
JP4712397B2 (ja) 表示装置
EP1720149A2 (en) Display device
JP2001222240A (ja) El表示装置及び電気器具
JP2002358031A (ja) 発光装置及びその駆動方法
JP4477400B2 (ja) 発光装置及び電子機器
JP2004054200A (ja) 半導体装置
JP5147150B2 (ja) 発光装置及び電子機器
JP2011095776A (ja) El表示装置、電気器具及びel表示装置用の半導体素子基板
JP4755293B2 (ja) 発光装置及び電子機器
JP4731846B2 (ja) 表示装置
JP2005037919A (ja) 発光装置及び発光装置の駆動方法
JP2023162276A (ja) 表示装置
JP2004054203A (ja) 半導体装置
JP4932209B2 (ja) 発光装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091103

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100311

R150 Certificate of patent or registration of utility model

Ref document number: 4477400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees