JP2005037919A - 発光装置及び発光装置の駆動方法 - Google Patents

発光装置及び発光装置の駆動方法 Download PDF

Info

Publication number
JP2005037919A
JP2005037919A JP2004183231A JP2004183231A JP2005037919A JP 2005037919 A JP2005037919 A JP 2005037919A JP 2004183231 A JP2004183231 A JP 2004183231A JP 2004183231 A JP2004183231 A JP 2004183231A JP 2005037919 A JP2005037919 A JP 2005037919A
Authority
JP
Japan
Prior art keywords
transistor
emitting element
light
potential
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004183231A
Other languages
English (en)
Other versions
JP2005037919A5 (ja
JP4675584B2 (ja
Inventor
Jun Koyama
潤 小山
Mitsuaki Osame
光明 納
Masaru Yamazaki
優 山崎
Aya Anzai
彩 安西
Ryota Fukumoto
良太 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004183231A priority Critical patent/JP4675584B2/ja
Publication of JP2005037919A publication Critical patent/JP2005037919A/ja
Publication of JP2005037919A5 publication Critical patent/JP2005037919A5/ja
Application granted granted Critical
Publication of JP4675584B2 publication Critical patent/JP4675584B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】 スイッチング用トランジスタのオフ電流を低く抑えたり、容量素子の大容量化を図らずとも、駆動用トランジスタの特性のばらつきに起因する、画素間における発光素子の輝度ムラを抑えることができる発光装置及び素子基板の提案を課題とする。
【解決手段】 第1のトランジスタのゲートは、第1の走査線に接続されており、第2のトランジスタのゲートは、第2の走査線に接続されており、第1のトランジスタによって、信号線と第3のトランジスタのゲートとの接続が制御され、第2のトランジスタ及び第3のトランジスタは、発光素子が有する画素電極と、電源線との間において、直列に接続されており、信号線、第2の走査線及び電源線は並んでおり、第1の走査線は、信号線、第2の走査線及び電源線と交差していることを特徴とする発光装置。
【選択図】 図1

Description

本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備えられた発光装置に関する。
発光素子は自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため発光素子を用いた発光装置は、CRTやLCDに代わる表示装置として注目されており、近年では携帯電話やデジタルスチルカメラ等の電子機器に搭載されるなど、実用化が行なわれている。
発光装置は、パッシブマトリクス型とアクティブマトリクス型とに分類できる。アクティブマトリクス型はビデオ信号の入力後も発光素子への電流の供給をある程度維持することができるので、パネルの大型化、高精細化に柔軟に対応することができ、今後の主流となりつつある。具体的に提案されている、アクティブマトリクス型発光装置における画素の構成は、発光装置のメーカーによって異なっており、それぞれに特色のある技術的工夫が凝らされているが、通常少なくとも、発光素子と、画素へのビデオ信号の入力を制御するトランジスタと、該発光素子に電流を供給するためのトランジスタとが各画素に設けられている。
ところで、画素へのビデオ信号の入力を制御するトランジスタのオフ電流が大きいと、他の画素に入力されるビデオ信号の電位の変化に伴い、発光素子に供給する電流値を制御するトランジスタのゲート・ソース間電圧(以下、ゲート電圧とする)Vgsが変動しやすい。このゲート電圧Vgsの変動を防ぐためには、該トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりする必要がある。しかし、容量素子の占有面積を大きくすることは、塵埃などに起因する電極間のリークの発生確率を高め、よって歩留まりの低下に繋がるので望ましくない。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えること、且つ、大きな容量を充電するためにオン電流を高くすることの両方を満たすように、トランジスタのプロセスを最適化するには、コストと時間を要し、困難な課題である。さらに発光素子に供給する電流を制御するトランジスタのゲート電圧Vgsは、ゲートにつく寄生容量に起因して、他のトランジスタのスイッチングや信号線、走査線の電位の変動等に伴って、変動し易いという問題もある。
本発明は上述した問題に鑑み、容量素子の面積を抑え、なおかつ既存のプロセスで作製されたトランジスタを用いつつ、発光素子に供給する電流を制御するトランジスタのゲート電圧Vgsの変動によって引き起こされる発光素子の輝度のばらつきを抑えることができる発光装置の提案を課題とする。
本発明では、発光素子に供給する電流の値を決めるトランジスタ(駆動用トランジスタ)に加え、スイッチング素子として機能するトランジスタ(電流制御用トランジスタ)を駆動用トランジスタに直列に接続する。そして少なくとも画像を表示するための期間においては、ゲートに固定の電位を与えて駆動用トランジスタをオンにし、常に電流を流せる状態にしておく。また、電流制御用トランジスタは線形領域で動作させ、そのゲートの電位を、画素に入力されるビデオ信号で制御する。
電流制御用トランジスタを線形領域で動作させることで、そのソース・ドレイン間電圧(ドレイン電圧)Vdsは発光素子に加わる電圧Velに対して非常に小さくなり、ゲート電圧Vgsの僅かな変動が、発光素子に流れる電流に影響しにくくなる。そして駆動用トランジスタのゲートの電位は、ビデオ信号によって制御されず、固定されている。よって、前記電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流が変動しにくくなる。また発光素子に流れる電流は、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。そして、電流制御用トランジスタは発光素子への電流の供給の有無を選択するのみであって、発光素子に流れる電流の値は、駆動用トランジスタにより決定される。このため、ばらつき要因が減り、画質を大いに高めることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタの作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
なお本発明では、駆動用トランジスタを飽和領域で動作させるのが望ましいが、線形領域で動作させても良い。飽和領域では線形領域に比べて、ドレイン電流がゲート電圧Vgsの僅かな変動に対して、ドレイン電流が大きく影響しやすい。しかし本発明では、駆動用トランジスタを飽和領域で動作させても、駆動用トランジスタのゲートの電位が固定されているので、ゲート電圧Vgsが変動しない。駆動用トランジスタを飽和領域で動作させることで、ドレイン電流がドレイン電圧Vdsによって変化せず、Vgsのみによって定まるようになるので、発光素子の劣化に伴ってVelが大きくなる代わりにVdsが小さくなっても、ドレイン電流の値は比較的一定に保たれる。よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。
なお、駆動用トランジスタのLをWより長く、電流制御用トランジスタのLをWと同じか、それより短くしてもよい。より望ましくは、駆動用トランジスタのWに対するLの比が5以上にするとよい。上記構成によって、駆動用トランジスタの特性の違いに起因する、画素間における発光素子の輝度のばらつきをさらに抑えることができる。また、駆動用トランジスタのチャネル長をL1、チャネル幅をW1、電流制御用トランジスタのチャネル長をL2、チャネル幅をW2とすると、L1/W1:L2/W2=X:1のとき、Xは5以上6000以下とするのが望ましい。例としては、L1/W1=500μm/3μm、L2/W2=3μm/100μmという場合が挙げられる。
また本明細書において発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的にはOLED(Organic Light Emitting Diode)や、FED(Field Emission Display)に用いられているMIM型の電子源素子(電子放出素子)等が含まれる。
また発光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、発光素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。
なお素子基板は、具体的には、発光素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、パターニングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
発光素子の1つであるOLED(Organic Light Emitting Diode)は、電場を加えることで発生するルミネッセンス(Electroluminescence)が得られる電界発光材料を含む層(以下、電界発光層と記す)と、陽極と、陰極とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。
なお本発明の発光装置において用いられるトランジスタとして、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタを用いることができるが、本発明の発光装置に用いられるトランジスタは薄膜トランジスタに限定されない。単結晶シリコンを用いて形成されたトランジスタであっても良いし、SOIを用いたトランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
本発明では、電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流が変動しにくくなる。また発光素子に流れる電流は、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。そして、電流制御用トランジスタは発光素子への電流の供給の有無を選択するのみであって、発光素子に流れる電流の値は、駆動用トランジスタにより決定される。このため、ばらつき要因が減り、画質を大いに高めることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタの作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
また本発明では、駆動用トランジスタを飽和領域で動作させるのが望ましいが、線形領域で動作させても良い。飽和領域では線形領域に比べて、ドレイン電流がゲート電圧Vgsの僅かな変動に対して、ドレイン電流が大きく影響しやすい。しかし本発明では、駆動用トランジスタを飽和領域で動作させても、駆動用トランジスタのゲートの電位が固定されているので、ゲート電圧Vgsが変動しにくい。駆動用トランジスタを飽和領域で動作させることで、ドレイン電流がドレイン電圧Vdsによって変化せず、Vgsのみによって定まるようになるので、発光素子の劣化に伴ってVelが大きくなる代わりにVdsが小さくなっても、ドレイン電流の値は一定に保たれる。よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
図1に、本発明の発光装置が有する画素の一形態を示す。図1に示す画素は、発光素子101と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ(スイッチング用トランジスタ)102と、発光素子101に供給される電流の値を制御する駆動用トランジスタ103と、発光素子101への電流の供給の有無を選択する電流制御用トランジスタ104とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子105を画素に設けても良い。
図1では、駆動用トランジスタ103及び電流制御用トランジスタ104は同じ極性であっても異なる極性であってもどちらでも良い。本実施の形態では、駆動用トランジスタ103を飽和領域で動作させる例について説明するが、線形領域で動作させても良い。また、スイッチング用トランジスタ102及び電流制御用トランジスタ104は線形領域で動作させる。駆動用トランジスタ103にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。スイッチング用トランジスタ102は、n型であってもp型であってもどちらでも良い。
スイッチング用トランジスタ102のゲートは、走査線Gj(j=1〜y)に接続されている。スイッチング用トランジスタ102のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が電流制御用トランジスタ104のゲートに接続されている。駆動用トランジスタ103のゲートは第2の電源線Wi(i=1〜x)に接続されている。そして駆動用トランジスタ103及び電流制御用トランジスタ104は、第1の電源線Vi(i=1〜x)から供給される電流が、駆動用トランジスタ103及び電流制御用トランジスタ104のドレイン電流として発光素子101に供給されるように、第1の電源線Vi(i=1〜x)、発光素子101と接続されている。本実施の形態では、電流制御用トランジスタ104のソースが第1の電源線Vi(i=1〜x)に接続され、駆動用トランジスタ103のドレインが発光素子101の画素電極に接続される。
なお駆動用トランジスタ103のソースを第1の電源線Vi(i=1〜x)に接続し、電流制御用トランジスタ104のドレインを発光素子101の画素電極に接続してもよい。
発光素子101は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。
容量素子105が有する2つの電極は、一方は第1の電源線Vi(i=1〜x)に接続されており、もう一方は電流制御用トランジスタ104のゲートに接続されている。容量素子105は、電流制御用トランジスタ104のゲート電圧を保持するために設けられている。なお図1では容量素子105を設ける構成を示したが、本発明はこの構成に限定されず、容量素子105を設けない構成にしても良い。
図1のように、駆動用トランジスタ103および電流制御用トランジスタ104をp型とする場合、駆動用トランジスタ103のドレインと発光素子101の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ103および電流制御用トランジスタ104をn型とするならば、駆動用トランジスタ103のソースと発光素子101の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。
次に、図1に示した画素の駆動方法について説明する。図1に示す画素は、その動作を書き込み期間、保持期間とに分けて説明することができる。図2(A)に、書き込み期間において電流制御用トランジスタ104がオンの場合の動作を、図2(B)に、書き込み期間において電流制御用トランジスタ104がオフの場合の動作を示す。また図2(C)に、保持期間において電流制御用トランジスタ104がオンの場合の動作を、図2(D)に、保持期間において電流制御用トランジスタ104がオフの場合の動作を示す。なお、図2(A)〜図2(D)では動作を分かり易くするために、スイッチング用トランジスタ102と、電流制御用トランジスタ104とを単にスイッチとして示す。
まず書き込み期間において、電流制御用トランジスタのスイッチングに関わらず、発光素子101への電流の供給を止めておく。具体的には、発光素子101の対向電極と第1の電源線Vi(i=1〜x)の間の電位差を埋めれば良い。または、発光素子をダイオードに見立てたときに、発光素子が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第1の電源線Vi(i=1〜x)の間の電位差を設定すれば良い。或いは、発光素子に流れる電流の経路をスイッチ等で遮断しても良い。そして、走査線Gj(j=1〜y)が選択されると、走査線Gj(j=1〜y)にゲートが接続されているスイッチング用トランジスタ102がオンになる。そして、信号線Si(i=1〜x)に入力されたビデオ信号が、スイッチング用トランジスタ102を介して電流制御用トランジスタ104のゲートに入力される。駆動用トランジスタ103のゲートには、電流制御用トランジスタがオンのときに駆動用トランジスタがオンになるような高さの電位が、第1の電源線Vi(i=1〜x)から常に与えられている。
なお、ビデオ信号の電位に従って、電流制御用トランジスタ104が、図2(A)に示すようにオンになっていても、図2(B)に示すようにオフになっていても、書き込み期間においては発光素子101への電流の供給は停止している。よって書き込み期間において、全ての発光素子101は非発光の状態である。そして走査線Gj(j=1〜y)の電位を制御することでスイッチング用トランジスタ102をオフにし、書き込み期間において書き込まれたビデオ信号の電位が保持される。
次に保持期間では、発光素子101の対向電極と、第1の電源線Vi(i=1〜x)の間には、発光素子101に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ104がオンであるならば発光素子101に流れる電流の経路が確保されている状態にする。
よって、ビデオ信号によって電流制御用トランジスタ104がオンになる場合は、図2(C)に示すように、第1の電源線Vi(i=1〜x)を介して電流が発光素子101に供給される。発光素子101に流れる電流は、駆動用トランジスタ103のドレイン電流と、発光素子101の電圧電流特性によって決まる。そして発光素子101は、供給される電流に見合った高さの輝度で発光する。逆に、書き込み期間において電流制御用トランジスタ104をオフにした場合、図2(D)に示すように、ビデオ信号の電位は容量素子105によって保持されているので、発光素子101への電流の供給は停止しており、発光素子101は非発光の状態を維持する。
なお図1に示した画素において、発光素子101の対向電極と第1の電源線Vi(i=1〜x)の間の電位差を埋めることで、発光素子101への電流の供給を止める場合のスイッチの構成の一例を、図3(A)に示す。図3(A)に示すように、スイッチ110を切り替えることで、書き込み期間においては第1の電源線Viと、発光素子101の対向電極とに電位Vddを与え、保持期間においては発光素子101に順方向バイアスの電流が供給されるように、発光素子101の対向電極に電位Vssを、第1の電源線Viに電位Vddを与えることができる。
また、図1に示した画素において、発光素子101に流れる電流の経路を遮断することで、発光素子101への電流の供給を止める場合のスイッチの構成を、図3(B)に示す。図3(B)に示すように、書き込み期間においてはスイッチ111をオフすることで、発光素子101に流れる電流の経路を遮断して対向電極をフローティングにし、保持期間においてはスイッチ111をオンにすることで、発光素子101に流れる電流の経路を確保し、発光素子101に順方向バイアスの電流が供給されるようにすることができる。
書き込み期間と保持期間のタイミングの一例を、図4を用いて説明する。
図4は時間階調方式を用い、4ビット階調を表現する場合の例である。Ts1〜Ts4は各ビットに対応する保持期間である。保持期間Ts1〜Ts4は、その長さの比をTs1:Ts2:Ts3:Ts4=23:22:21:20=8:4:2:1としている。Tb1〜Tb4は、各ビットに対応する、走査線に沿って並ぶ1行の画素ごとの書き込み期間に相当する。また、Ta1〜Ta4は、各ビットに対応する書き込みが開始されてから、全てのラインの画素において終了するまでのトータルの書き込み期間に相当する。
書き込み期間Tb1において、画素の1行目から順に走査線が選択され、スイッチング用トランジスタがオンする。次に、信号線よりビデオ信号が各画素に入力される。ビデオ信号の入力が完了した行においては、書き込み期間Tb1が終了し、該ビデオ信号の電位が保持される。上記動作が最終行まで行われ、期間Ta1が終了する。次に、全ての行において保持期間Ts1が開始される。保持期間では、書き込み期間Ta1において入力されたビデオ信号の電位によって、各画素の発光、非発光が制御される。そして全ての画素において一斉に保持期間が終了し、再び1行目の画素から、次のビットに対応する書き込み期間Tb2が開始される。
ここでは4ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、保持期間の順番はTs1〜Ts4である必要はなく、ランダムでもよいし、各保持期間を複数に分割して表示を行なってもよい。
本発明では、電流制御用トランジスタ104を線形領域で動作させることで、そのドレイン電圧Vdsは発光素子101に加わる電圧Velに対して非常に小さくなり、ゲート電圧Vgsの僅かな変動が、発光素子101に流れる電流に影響しにくくなる。そして駆動用トランジスタ103のゲートの電位は、ビデオ信号によって制御されず、固定されている。よって、前記電流制御用トランジスタ104のゲート・ソース間に設けられた容量素子105の容量を大きくしたり、スイッチング用トランジスタ102のオフ電流を低く抑えたりしなくても、発光素子101に流れる電流が変動しにくくなる。また発光素子101に流れる電流は、電流制御用トランジスタ104のゲートにつく寄生容量による影響も受けない。そして、電流制御用トランジスタ104は発光素子101への電流の供給の有無を選択するのみであって、発光素子101に流れる電流の値は、駆動用トランジスタ103により決定される。このため、ばらつき要因が減り、画質を大いに高めることができる。また、スイッチング用トランジスタ102のオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタの作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
なお駆動用トランジスタ103は飽和領域で動作させるのが望ましいが、線形領域で動作させても良い。飽和領域では線形領域に比べて、ドレイン電流がゲート電圧Vgsの僅かな変動に対して、ドレイン電流が大きく影響しやすい。しかし本発明では、駆動用トランジスタ103を飽和領域で動作させても、駆動用トランジスタ103のゲートの電位が固定されているので、ゲート電圧Vgsが変動しない。駆動用トランジスタ103を飽和領域で動作させることで、ドレイン電流がドレイン電圧Vdsによって変化せず、Vgsのみによって定まるようになるので、発光素子の劣化に伴ってVelが大きくなる代わりにVdsが小さくなっても、ドレイン電流の値は一定に保たれる。よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。
なおアクティブマトリクス型の発光装置は、ビデオ信号の入力後も発光素子への電流の供給をある程度維持することができるので、パネルの大型化、高精細化に柔軟に対応することができ、今後の主流となりつつある。具体的に提案されている、アクティブマトリクス型発光装置における画素の構成は、発光装置のメーカーによって異なっており、それぞれに特色のある技術的工夫が凝らされている。図5に、アクティブマトリクス型の発光装置における駆動方法の分類を、体系的に示す。
図5に示すように、アクティブマトリクス型の発光装置における駆動方法は、大まかに、ビデオ信号がデジタルのものと、アナログのものとに分類できる。そしてアナログに分類される発光装置は、さらに、発光素子に流す電流値をアナログ的に変調させる電流変調と、インバータのオンとオフの長さを変化させることで、階調を表現する時間変調とに分類される。電流変調の発光装置は、Tr特性補正回路ありのものと、なしのものに分類できる。Tr特性補正回路とは、駆動用トランジスタの特性ばらつきを補正する回路であり、閾値電圧のみ補正する回路や電流値(閾値電圧、移動度等すべて含む)を補正する回路がある。
電流変調に分類されるTr特性補正回路ありの発光装置は、さらに電圧プログラミングで閾値電圧補正をするものと、電流プログラミングで電流値補正をするものとに分類される。電圧プログラミングは、ビデオ信号を電圧で入力し、駆動用トランジスタの閾値電圧のばらつきを補正するものである。一方、電流プログラミングは、駆動用トランジスタの電流値(閾値電圧、移動度もすべて含む)のばらつきを補正するものである。ビデオ信号は電流で入力する。発光素子は電流駆動素子であり、電流によって発光輝度が決まるのでデータとして電流値を用いた方が直接的である。
そして、電流プログラミングで電流値補正をする発光装置は、さらに電流ミラー型と、電流ミラーを用いないタイプに分類される。電流ミラー型は、カレントミラー回路を利用したピクセル回路で、電流を設定するトランジスタと発光素子への電流供給を行なうトランジスタを別々に配置する。ミラーとなる2つのトランジスタの特性が揃っていることが大前提となる。電流ミラーを用いないタイプの発光装置は、カレントミラー回路を用いず、1つのトランジスタで電流設定と発光素子への電流供給を行なう。
一方、デジタルに分類される発光装置は、面積階調と時間諧調に分類される。面積階調は画素内にサブピクセルを設け、その発光面積に1:2:4:8:…のように重みをつけて、その選択により階調表示を行なうものである。面積諧調には、発光時ゲート電位固定法がある。発光時ゲート電位固定法は、発光素子の発光期間、駆動用トランジスタのゲートの電位を固定することで、駆動用トランジスタのVgsを一定にし、表示不良を改善するものである。ビデオ信号は駆動用トランジスタと直列に配置された電流制御用トランジスタのゲートに入力される。
時間諧調は、1フレームを幾つかのサブフレームに分け、それぞれの発光時間に1:2:4:8:…のように重みをつけ、その選択によって階調表示を行なうものである。時間諧調は、DPS(Display Period Separated)駆動と、SES(Simultaneous Erasing Scan)駆動とに分類される。DPS駆動は、サブフレームがそれぞれ、データ書き込み期間(Addressing Period)と発光期間(Lighting Period)の2つの部分より構成される。DPS駆動については、” M .Mizukami, et al. ,6-Bit Digital VGA OLED, SID00 Digest,p.912”に記載されている。DPS駆動には、上述したような発光時ゲート電位固定法がある。そして本発明の発光装置は、DPS駆動の発光時ゲート電位固定法に分類される。
SES駆動は、消去用トランジスタを用いることで、データ書き込み期間と発光期間を重ねることができ、発光素子の発光期間を長くすることができる。SES駆動については、”K .Inukai, et al. , 4.0-in. TFT-OLED Displays and a Novel Digital Driving Method , SID00 Digest,p.924”に記載されている。SES駆動はさらに、定電流駆動と定電圧駆動とに分類される。定電流駆動は発光素子を一定電流で駆動するものであり、発光素子の抵抗変化によらず、一定電流が流れる。定電圧駆動は、発光素子を一定電圧で駆動するものである。定電圧駆動には、上述したような発光時ゲート電位固定法がある。
定電流駆動の発光装置は、さらにTr特性補正回路ありのものと、なしのものとに分類される。Tr特性補正回路ありの発光装置は、国際公開番号WO03/027997に記載されている発光装置の駆動(CCT1)のものと、特開平2003−255896号公報に記載されている発光装置の駆動(CCSP)のものとがある。Tr特性補正回路なしの発光装置は、さらに、駆動Tr ロングチャネル長のものと、発光時ゲート電位固定法のものとに分類される。発光時ゲート電位固定法の発光装置の発光装置にも、駆動Tr ロングチャネル長のものがある。駆動Tr ロングチャネル長については、特開平2003−295793号公報に記載されている。駆動Tr ロングチャネル長は、定電流駆動時の駆動用トランジスタの特性ばらつきを抑制するものである。ゲート長を超ロングにすることで、閾値電圧近傍のVgsを使わないため各画素の発光素子に流れる電流値のばらつきを低減できる。
図6に、ビデオ信号がデジタルの発光装置において、ビデオ信号が電圧を用いているのか、電流を用いているのかで分類した、駆動方法の一覧を示す。図6に示すように、発光素子の発光時において、画素に入力されるビデオ信号が定電圧(CV)のものと、定電流(CC)のものとがある。
ビデオ信号が定電圧(CV)のものには、発光素子に印加される電圧が一定のもの(CVCV)と、発光素子に流れる電流が一定のもの(CVCC)とがある。またビデオ信号が定電流(CC)のものには、発光素子に印加される電圧が一定のもの(CCCV)と、発光素子に流れる電流が一定のもの(CCCC)とがある。
本発明の発光装置は、駆動用トランジスタを線形領域で動作させた場合はCVCVに、飽和領域で動作させた場合はCVCCに分類される。
(実施の形態2)
本実施の形態では、実施の形態1とは異なる、本発明の発光装置における画素の一形態について説明する。
図7(A)に、本実施の形態における画素の構成を示す。図7(A)に示す画素は、発光素子201と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ202と、発光素子201に流れる電流値を制御する駆動用トランジスタ203、発光素子201への電流の供給を制御する電流制御用トランジスタ204とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子205を画素に設けても良い。
駆動用トランジスタ203及び電流制御用トランジスタ204は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ203は、飽和領域動作させても良いし、線形領域で動作させても良い。スイッチング用トランジスタ202及び電流制御用トランジスタ204は線形領域で動作させる。駆動用トランジスタ203にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。また、スイッチング用トランジスタ202はn型であっても良いし、p型であっても良い。
スイッチング用トランジスタ202のゲートは、第1の走査線Gaj(j=1〜y)に接続されている。スイッチング用トランジスタ202のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が電流制御用トランジスタ204のゲートに接続されている。駆動用トランジスタ203のゲートは第2の走査線Gbj(j=1〜y)に接続されている。そして駆動用トランジスタ203及び電流制御用トランジスタ204は、電源線Vi(i=1〜x)から供給される電流が、駆動用トランジスタ203及び電流制御用トランジスタ204のドレイン電流として発光素子201に供給されるように、電源線Vi(i=1〜x)、発光素子201と接続されている。本実施の形態では、電流制御用トランジスタ204のソースが電源線Vi(i=1〜x)に接続され、駆動用トランジスタ203のドレインが発光素子201の画素電極に接続される。
なお本実施の形態では、駆動用トランジスタ203のソースが電源線Vi(i=1〜x)に接続され、電流制御用トランジスタ204のドレインが発光素子201の画素電極に接続されていても良い。
発光素子201は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。
容量素子205が有する2つの電極は、一方は電源線Vi(i=1〜x)に接続されており、もう一方は電流制御用トランジスタ204のゲートに接続されている。容量素子205は、電流制御用トランジスタ204のゲート電圧を保持するために設けられている。なお図7(A)では容量素子205を設ける構成を示したが、本発明はこの構成に限定されず、容量素子205を設けない構成にしても良い。
図7(A)のように、駆動用トランジスタ203および電流制御用トランジスタ204をp型とする場合、駆動用トランジスタ203のドレインと発光素子201の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ203および電流制御用トランジスタ204をn型とするならば、駆動用トランジスタ203のソースと発光素子201の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。
次に、図7(A)に示した画素の駆動方法について説明する。図7(A)に示す画素は、実施の形態1の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。
まず書き込み期間において、電流制御用トランジスタ204のスイッチングに関わらず、発光素子201への電流の供給を止めておく。具体的には、実施の形態1と同様に、発光素子201の対向電極と第1の電源線Vi(i=1〜x)の間の電位差を埋めれば良い。または、発光素子201をダイオードに見立てたときに、発光素子201が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第1の電源線Vi(i=1〜x)の間の電位差を設定すれば良い。或いは、発光素子201に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図3に示したような構成を有するスイッチを、用いることができる。また図7(A)に示す画素では、第2の走査線Gbjの電位を制御することで、書き込み期間において駆動用トランジスタ203を強制的にオフし、発光素子に流れる電流の経路を遮断することができる。画素内の駆動用トランジスタ203を用いて発光素子201への電流の供給を止めることで、対向電極の電位を書き込み期間においても一定にしておける。したがって、書き込み期間から保持期間への移行の際と、保持期間から書き込み期間への移行の際において、対向電極への充放電に伴う消費電力を抑えることができる。
そして、書き込み期間において第1の走査線Gaj(j=1〜y)が選択されると、第1の走査線Gaj(j=1〜y)にゲートが接続されているスイッチング用トランジスタ202がオンになる。そして、信号線S1〜Sxに入力されたビデオ信号が、スイッチング用トランジスタ202を介して電流制御用トランジスタ204のゲートに入力される。該ビデオ信号の電位は、容量素子205によって保持される。
第1の走査線Gajが順に選択され、全ての画素において書き込み期間が終了すると、次に全ての画素において一斉に保持期間が開始される。
保持期間では、発光素子201の対向電極と、第1の電源線Vi(i=1〜x)の間には、発光素子201に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ204がオンであるならば発光素子201に流れる電流の経路が確保される状態とする。また、第2の走査線Gbj(j=1〜y)が選択され、駆動用トランジスタ203のゲートには、電流制御用トランジスタ204がオンのときに駆動用トランジスタ203がオンになるような高さの電位が与えられる。このとき容量素子205によって保持されたビデオ信号の電位により、電流制御用トランジスタ204がオンになっている場合は、電源線Vi(i=1〜x)を介して電流が発光素子201に供給される。電流制御用トランジスタ204は線形領域で動作しているため、発光素子201に流れる電流は、駆動用トランジスタ203と発光素子201の電圧電流特性によって決まる。そして発光素子201は、供給される電流に見合った高さの輝度で発光する。
また容量素子205によって保持されたビデオ信号の電位によって電流制御用トランジスタ204がオフになる場合は、発光素子201への電流の供給は停止されており、発光素子201は非発光の状態のままである。
なお、第2の走査線Gbjのレイアウトは、図7(A)に示した構成に限定されない。例えば図7(B)に示すように、第2の走査線Gbi(i=1〜y)を第1の走査線Gajと交差させ、かつ信号線Siと並列に配置しても良い。また図7(C)に示すように、信号線Siを共有している画素間で、駆動用トランジスタ203のゲート電極を、複数の配線で電気的に接続し、該複数の配線及び駆動用トランジスタ203のゲート電極を第2の走査線Gbi(i=1〜y)として機能させても良い。なお図7(C)の駆動用トランジスタ203を示す回路記号は、ゲート電極の異なる2点にコンタクト領域を設けたトランジスタを表したものであり、接続関係が通常と異なるため、特にこの様に表した。この場合、第2の走査線Gbi(i=1〜y)として機能する複数の配線を、信号線Si側にレイアウトしてもよいが、図7(D)に示すように、電源線Vi側にレイアウトさせても良い。また、図7(E)に示すように、電源線Vjを信号線Siと交差させ、かつ第1の走査線Gajと並列に配置し、第2の走査線Gbi(i=1〜y)を第1の走査線Gajと交差させ、かつ信号線Siと並列に配置しても良い。
(実施の形態3)
本実施の形態では、実施の形態1、実施の形態2とは異なる、本発明の発光装置における、画素の構成について説明する。
図8(A)に、本実施の形態における画素の構成を示す。図8(A)に示す画素は、発光素子211と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ212と、発光素子211に流れる電流値を制御する駆動用トランジスタ213、発光素子211への電流の供給を制御する電流制御用トランジスタ214とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子215を画素に設けても良い。
駆動用トランジスタ213及び電流制御用トランジスタ214は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ213は、飽和領域動作させても良いし、線形領域で動作させても良い。駆動用トランジスタ213にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。電流制御用トランジスタ214は線形領域で動作させる。また、スイッチング用トランジスタ212はn型であっても良いし、p型であっても良い。
スイッチング用トランジスタ212のゲートは、走査線Gj(j=1〜y)に接続されている。スイッチング用トランジスタ212のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が電流制御用トランジスタ214のゲートに接続されている。駆動用トランジスタ213のゲートは電源線Vi(i=1〜y)に接続されている。そして駆動用トランジスタ213及び電流制御用トランジスタ214は、電源線Vi(i=1〜x)から供給される電流が、駆動用トランジスタ213及び電流制御用トランジスタ214のドレイン電流として発光素子211に供給されるように、電源線Vi(i=1〜x)、発光素子211と接続されている。本実施の形態では、電流制御用トランジスタ214のソースが電源線Vi(i=1〜x)に接続され、駆動用トランジスタ213のドレインが発光素子211の画素電極に接続される。
なお本実施の形態では、駆動用トランジスタ213のソースが電源線Vi(i=1〜x)に接続され、電流制御用トランジスタ214のドレインが発光素子211の画素電極に接続されていても良い。
発光素子211は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。
容量素子215が有する2つの電極は、一方は電源線Vi(i=1〜x)に接続されており、もう一方は電流制御用トランジスタ214のゲートに接続されている。容量素子215は、電流制御用トランジスタ214のゲート電圧を保持するために設けられている。なお図8(A)では容量素子215を設ける構成を示したが、本発明はこの構成に限定されず、容量素子215を設けない構成にしても良い。
図8(A)のように、駆動用トランジスタ213および電流制御用トランジスタ214をp型とする場合、駆動用トランジスタ213のドレインと発光素子211の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ213および電流制御用トランジスタ214をn型とするならば、駆動用トランジスタ213のソースと発光素子211の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。
次に、図8(A)に示した画素の駆動方法について説明する。図8(A)に示す画素は、実施の形態1の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。
まず書き込み期間において、電流制御用トランジスタ214のスイッチングに関わらず、発光素子211への電流の供給を止めておく。具体的には、実施の形態1と同様に、発光素子211の対向電極と第1の電源線Vi(i=1〜x)の間の電位差を埋めれば良い。または、発光素子をダイオードに見立てたときに、発光素子211が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第1の電源線Vi(i=1〜x)の間の電位差を設定すれば良い。或いは、発光素子211に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図3に示したような構成を有するスイッチを、用いることができる。
そして、書き込み期間において走査線Gj(j=1〜y)が選択されると、走査線Gj(j=1〜y)にゲートが接続されているスイッチング用トランジスタ212がオンになる。そして、信号線S1〜Sxに入力されたビデオ信号が、スイッチング用トランジスタ212を介して、電流制御用トランジスタ214のゲートに入力される。該ビデオ信号の電位は、容量素子215によって保持される。なお、駆動用トランジスタ213のゲートには、電流制御用トランジスタ214がオンのときに駆動用トランジスタ213がオンになるような高さの電位が、第1の電源線Vi(i=1〜x)から常に与えられているが、上述したように書き込み期間においては発光素子211への電流の供給は停止しているので、電流制御用トランジスタ214のオン、オフに関わらず、発光素子211は非発光のままである。
走査線Gjが順に選択され、全ての画素において書き込み期間が終了すると、次に全ての画素において一斉に保持期間が開始される。
保持期間では、発光素子211の対向電極と、第1の電源線Vi(i=1〜x)の間には、発光素子211に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ214がオンであるならば発光素子211に流れる電流の経路が確保される状態とする。また、駆動用トランジスタ213のゲートには、電流制御用トランジスタ214がオンのときに駆動用トランジスタ213がオンになるような高さの電位が、第1の電源線Vi(i=1〜x)から常に与えられている。このとき容量素子215によって保持されたビデオ信号の電位により、電流制御用トランジスタ214がオンになっている場合は、電源線Vi(i=1〜x)を介して電流が発光素子211に供給される。電流制御用トランジスタ214は線形領域で動作しているため、発光素子211に流れる電流は、駆動用トランジスタ213と発光素子211の電圧電流特性によって決まる。そして発光素子211は、供給される電流に見合った高さの輝度で発光する。
また容量素子215によって保持されたビデオ信号の電位によって電流制御用トランジスタ214がオフになる場合は、発光素子211への電流の供給は停止されており、発光素子211は非発光のままである。
(実施の形態4)
本実施の形態では、実施の形態1、実施の形態2、実施の形態3とは異なる、本発明の発光装置における、画素の構成について説明する。
図8(B)に、本実施の形態における画素の構成を示す。図8(B)に示す画素は、発光素子221と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ222と、発光素子221に流れる電流値を制御する駆動用トランジスタ223と、発光素子221への電流の供給を制御する電流制御用トランジスタ224と、書き込み期間中に発光素子へ221への電流の供給を停止するための遮断用トランジスタ226とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子225を画素に設けても良い。
駆動用トランジスタ223、電流制御用トランジスタ224及び遮断用トランジスタ226は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ223は、飽和領域動作させても良いし、線形領域で動作させても良い。スイッチング用トランジスタ222、電流制御用トランジスタ224及び遮断用トランジスタ226は線形領域で動作させる。駆動用トランジスタ223にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。また、スイッチング用トランジスタ222はn型であっても良いし、p型であっても良い。
スイッチング用トランジスタ222のゲートは、第1の走査線Gaj(j=1〜y)に接続されている。スイッチング用トランジスタ222のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が電流制御用トランジスタ224のゲートに接続されている。駆動用トランジスタ223のゲートは第2の電源線Wi(i=1〜y)に接続されている。そして駆動用トランジスタ223、電流制御用トランジスタ224及び遮断用トランジスタ226は、第1の電源線Vi(i=1〜x)から供給される電流が、駆動用トランジスタ223、電流制御用トランジスタ224及び遮断用トランジスタ226のドレイン電流として発光素子221に供給することができるように、第1の電源線Vi(i=1〜x)、発光素子221と接続されている。本実施の形態では、電流制御用トランジスタ224のソースが第1の電源線Vi(i=1〜x)に接続され、駆動用トランジスタ223のドレインが発光素子221の画素電極に接続され、遮断用トランジスタ226が駆動用トランジスタ223と電流制御用トランジスタ224との間に、直列に接続されている。
なお、駆動用トランジスタ223、電流制御用トランジスタ224、遮断用トランジスタ226の接続は上記構成に限定されない。これら3つのトランジスタの並び順は設計者が適宜選択することができる。例えば、駆動用トランジスタ223のソースが第1の電源線Vi(i=1〜x)に接続され、電流制御用トランジスタ224のドレインが発光素子221の画素電極に接続され、遮断用トランジスタ226が駆動用トランジスタ223と電流制御用トランジスタ224との間に、直列に接続されていても良い。
発光素子221は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。
容量素子225が有する2つの電極は、一方は第1の電源線Vi(i=1〜x)に接続されており、もう一方は電流制御用トランジスタ224のゲートに接続されている。容量素子225は、電流制御用トランジスタ224のゲート電圧を保持するために設けられている。なお図8(B)では、容量素子225を設ける構成を示したが、本発明はこの構成に限定されず、容量素子225を設けない構成にしても良い。
図8(B)のように、駆動用トランジスタ223および電流制御用トランジスタ224をp型とする場合、駆動用トランジスタ223のドレインと発光素子221の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ223および電流制御用トランジスタ224をn型とするならば、駆動用トランジスタ223のソースと発光素子221の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。
次に、図8(B)に示した画素の駆動方法について説明する。図8(B)に示す画素は、実施の形態1の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。
まず書き込み期間において、電流制御用トランジスタ224のスイッチングに関わらず、発光素子221への電流の供給を止めておく。具体的には、実施の形態1と同様に、発光素子221の対向電極と第1の電源線Vi(i=1〜x)の間の電位差を埋めれば良い。または、発光素子221をダイオードに見立てたときに、発光素子221が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第1の電源線Vi(i=1〜x)の間の電位差を設定すれば良い。或いは、発光素子221に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図3に示したような構成を有するスイッチを、用いることができる。なお図8(B)に示す画素では、第2の走査線Gbjの電位を制御することで、書き込み期間において遮断用トランジスタ226を強制的にオフし、発光素子221に流れる電流の経路を遮断することができる。画素内の遮断用トランジスタ226を用いて発光素子221への電流の供給を止めることで、対向電極の電位を書き込み期間においても一定にしておける。したがって、書き込み期間から保持期間への移行の際と、保持期間から書き込み期間への移行の際において、対向電極への充放電に伴う消費電力を抑えることができる。また遮断用トランジスタ226は線形領域で動作しているので、飽和領域で動作するトランジスタに比べて、スイッチングさせる際に、ゲート電圧の変化を小さく抑えることができ、より消費電力を低減させることができる。
そして、書き込み期間において第1の走査線Gaj(j=1〜y)が選択されると、第1の走査線Gaj(j=1〜y)にゲートが接続されているスイッチング用トランジスタ222がオンになる。そして、信号線S1〜Sxに入力されたビデオ信号が、スイッチング用トランジスタ222を介して、電流制御用トランジスタ224のゲートに入力される。該ビデオ信号の電位は、容量素子225によって保持される。なお、駆動用トランジスタ223のゲートには、電流制御用トランジスタ224及び遮断用トランジスタ226がオンのときに駆動用トランジスタ223がオンになるような高さの電位が、第2の電源線Wi(i=1〜x)から常に与えられているが、上述したように書き込み期間においては遮断用トランジスタ226をオフするなどして発光素子221への電流の供給を停止しているので、電流制御用トランジスタ224のオン、オフに関わらず、発光素子221は非発光のままである。
第1の走査線Gajが順に選択され、全ての画素において書き込み期間が終了すると、次に全ての画素において一斉に保持期間が開始される。
保持期間では、第2の走査線Gbj(j=1〜y)を選択し、第2の走査線Gbj(j=1〜y)にゲートが接続されている遮断用トランジスタ226をオンにする。さらに、発光素子221の対向電極と、第1の電源線Vi(i=1〜x)の間には、発光素子221に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ224がオンであるならば発光素子221に流れる電流の経路が確保される状態にする。また、駆動用トランジスタ223のゲートには、電流制御用トランジスタ224及び遮断用トランジスタ226がオンのときに駆動用トランジスタ223がオンになるような高さの電位が、第2の電源線Wi(i=1〜x)から常に与えられている。このとき容量素子225によって保持されたビデオ信号の電位により、電流制御用トランジスタ224がオンになっている場合は、第1の電源線Vi(i=1〜x)を介して電流が発光素子221に供給される。電流制御用トランジスタ224は線形領域で動作しているため、発光素子221に流れる電流は、駆動用トランジスタ223と発光素子221の電圧電流特性によって決まる。そして発光素子221は、供給される電流に見合った高さの輝度で発光する。
また容量素子225によって保持されたビデオ信号の電位によって電流制御用トランジスタ224がオフになる場合は、発光素子221への電流の供給は停止されており、発光素子221は非発光のままである。
(実施の形態5)
本実施の形態では、実施の形態1乃至実施の形態4とは異なる、本発明の発光装置における、画素の構成について説明する。
図9(A)に、本実施の形態における画素の構成を示す。図9(A)に示す画素は、発光素子301と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ302と、発光素子301に流れる電流値を制御する駆動用トランジスタ303と、発光素子301への電流の供給を制御する電流制御用トランジスタ304とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子305を画素に設けても良い。
駆動用トランジスタ303及び電流制御用トランジスタ304は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ303は、飽和領域動作させても良いし、線形領域で動作させても良い。スイッチング用トランジスタ302及び電流制御用トランジスタ304は、線形領域で動作させる。駆動用トランジスタ303にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。また、スイッチング用トランジスタ302はn型であっても良いし、p型であっても良い。
スイッチング用トランジスタ302のゲートは、走査線Gj(j=1〜y)に接続されている。スイッチング用トランジスタ302のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が電流制御用トランジスタ304のゲートに接続されている。駆動用トランジスタ303のゲートは信号線Si(i=1〜y)に接続されている。そして駆動用トランジスタ303及び電流制御用トランジスタ304は、電源線Vi(i=1〜x)から供給される電流が、駆動用トランジスタ303及び電流制御用トランジスタ304のドレイン電流として発光素子301に供給することができるように、電源線Vi(i=1〜x)、発光素子301と接続されている。本実施の形態では、電流制御用トランジスタ304のソースが電源線Vi(i=1〜x)に接続され、駆動用トランジスタ303のドレインが発光素子301の画素電極に接続されている。
なお、駆動用トランジスタ303、電流制御用トランジスタ304の接続は上記構成に限定されない。例えば、駆動用トランジスタ303のソースが電源線Vi(i=1〜x)に接続され、電流制御用トランジスタ304のドレインが発光素子301の画素電極に接続されていても良い。
発光素子301は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。
容量素子305が有する2つの電極は、一方は電源線Vi(i=1〜x)に接続されており、もう一方は電流制御用トランジスタ304のゲートに接続されている。容量素子305は、電流制御用トランジスタ304のゲート電圧を保持するために設けられている。なお図9(A)では、容量素子305を設ける構成を示したが、本発明はこの構成に限定されず、容量素子305を設けない構成にしても良い。
図9(A)のように、駆動用トランジスタ303および電流制御用トランジスタ304をp型とする場合、駆動用トランジスタ303のドレインと発光素子301の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ303及び電流制御用トランジスタ304をn型とするならば、駆動用トランジスタ303のソースと発光素子301の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。
次に、図9(A)に示した画素の駆動方法について説明する。図9(A)に示す画素は、実施の形態1の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。
まず書き込み期間において、電流制御用トランジスタ304のスイッチングに関わらず、発光素子301への電流の供給を止めておく。具体的には、実施の形態1と同様に、発光素子301の対向電極と第1の電源線Vi(i=1〜x)の間の電位差を埋めれば良い。または、発光素子301をダイオードに見立てたときに、発光素子301が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第1の電源線Vi(i=1〜x)の間の電位差を設定すれば良い。或いは、発光素子301に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図3に示したような構成を有するスイッチを、用いることができる。
そして、書き込み期間において走査線Gj(j=1〜y)が選択されると、走査線Gj(j=1〜y)にゲートが接続されているスイッチング用トランジスタ302がオンになる。そして、信号線S1〜Sxに入力されたビデオ信号が、スイッチング用トランジスタ302を介して、電流制御用トランジスタ304のゲートに入力される。該ビデオ信号の電位は、容量素子305によって保持される。なお、駆動用トランジスタ303のゲートには、電流制御用トランジスタ304がオンのときに駆動用トランジスタ303がオンになるような高さのビデオ信号の電位が、信号線Si(i=1〜x)から与えられる場合もあるが、上述したように書き込み期間においては発光素子301への電流の供給を停止しているので、電流制御用トランジスタ304のオン、オフに関わらず、発光素子301は非発光のままである。
走査線Gjが順に選択され、全ての画素において書き込み期間が終了すると、次に全ての画素において一斉に保持期間が開始される。
保持期間では、信号線Si(i=1〜x)に固定の電位を与える。スイッチング用トランジスタ302は保持期間においてオフになっているので、信号線Siに与えられた固定の電位は駆動用トランジスタ303のゲートに与えられる。そして信号線Siに与えられた固定の電位は、電流制御用トランジスタ304がオンのときに駆動用トランジスタ303がオンになるような高さにする。さらに保持期間では、発光素子301の対向電極と、電源線Vi(i=1〜x)の間には、発光素子301に順方向バイアスの電流が供給されるような電位差が設けられており、電流制御用トランジスタ304がオンであるならば発光素子301に流れる電流の経路が確保される状態にする。よって、容量素子305によって保持されたビデオ信号の電位により、電流制御用トランジスタ304がオンになっている場合は、電源線Vi(i=1〜x)を介して電流が発光素子301に供給される。電流制御用トランジスタ304は線形領域で動作しているため、発光素子301に流れる電流は、駆動用トランジスタ303と発光素子301の電圧電流特性によって決まる。そして発光素子301は、供給される電流に見合った高さの輝度で発光する。
また容量素子305によって保持されたビデオ信号の電位によって電流制御用トランジスタ304がオフになる場合は、発光素子301への電流の供給は停止されており、発光素子301は非発光のままである。
なお本実施の形態では、信号線Siに、書き込み期間においてビデオ信号の電位を与え、保持期間においては、電流制御用トランジスタ304がオンのときに駆動用トランジスタ303がオンになるような高さの固定の電位を与える。上記信号線Siに与える電位の切り替えは、単数または複数のスイッチング素子等の回路素子を用いることで実現することができる。例えば図9(A)では、トランスミッションゲート306と、トランジスタ308と、インバータ307とを用い、信号線Siに与える電位の切り替えを行なう例を示している。
具体的にトランスミッションゲート306は、ソースとドレインが互いに接続されたn型のトランジスタ306aとp型のトランジスタ306bとを有する。n型のトランジスタ306aのゲートとp型のトランジスタ306bのゲートとは、インバータ307を介して互いに反転した信号が入力されている。そしてn型のトランジスタ306aとp型のトランジスタ306bのいずれか一方は、ゲートがトランジスタ308のゲートに接続されており、他方は、信号線Siに与える電位の切り替えのタイミングを情報として有する信号(発光制御信号)の電位がゲートに与えられる。図9(A)では、p型のトランジスタ306bのゲートとトランジスタ308のゲートとが接続されており、n型のトランジスタ306aのゲートに発光制御信号の電位が与えられている例を示す。なお、トランジスタ308の極性は、トランスミッションゲート306が有する2つのトランジスタのうち、発光制御信号の電位がゲートに与えられている方のトランジスタと同じにする。よって図9(A)では、トランジスタ308の極性はn型とする。
n型のトランジスタ306aのソースとp型のトランジスタ306bのソースにはビデオ信号の電位が与えられており、n型のトランジスタ306aのドレインとp型のトランジスタ306bのドレインの電位は、信号線Siに与えられる。またトランジスタ308のソースとドレインのうち、一方は、電流制御用トランジスタ304がオンのときに駆動用トランジスタ303がオンするような高さの固定の電位が与えられており、他方は信号線Siに接続されている。
発光制御信号によってn型のトランジスタ306a及びp型のトランジスタ306bがオンし、トランジスタ308がオフすると、ビデオ信号の電位が信号線Siに与えられる。逆に、発光制御信号によってn型のトランジスタ306a及びp型のトランジスタ306bがオフし、トランジスタ308がオンすると、電流制御用トランジスタ304がオンのときに駆動用トランジスタ303がオンするような高さの固定の電位が、信号線Siに与えられる。
本実施の形態のように、信号線Siの電位を書き込み期間と保持期間とで切り替えることで、画素に信号または電位を供給するための配線の数を抑えることができる。
(実施の形態6)
本実施の形態では、実施の形態1乃至実施の形態5とは異なる、本発明の発光装置における、画素の構成について説明する。
図9(B)に、本実施の形態における画素の構成を示す。図9(B)に示す画素は、発光素子311と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるスイッチング用トランジスタ312と、発光素子311に流れる電流値を制御する駆動用トランジスタ313と、発光素子311への電流の供給を制御する電流制御用トランジスタ314とを有している。さらに、ビデオ信号の電位を保持するための容量素子を画素に設けても良い。
駆動用トランジスタ313及び電流制御用トランジスタ314は同じ極性を有していても、異なる極性を有していてもどちらでも良い。また駆動用トランジスタ313は、飽和領域動作させても良いし、線形領域で動作させても良い。スイッチング用トランジスタ312及び電流制御用トランジスタ314は、線形領域で動作させる。駆動用トランジスタ313にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。また、スイッチング用トランジスタ312はn型であっても良いし、p型であっても良い。
スイッチング用トランジスタ312のゲートは、第1の走査線Gaj(j=1〜y)に接続されている。スイッチング用トランジスタ312のソースとドレインは、一方が信号線Si(i=1〜x)に、もう一方が電流制御用トランジスタ314のゲートに接続されている。駆動用トランジスタ313のゲートは第2の走査線Gbi(i=1〜x)に接続されている。そして駆動用トランジスタ313及び電流制御用トランジスタ314は、信号線Si(i=1〜x)から供給される電流が、駆動用トランジスタ313及び電流制御用トランジスタ314のドレイン電流として発光素子311に供給することができるように、信号線Si(i=1〜x)、発光素子311と接続されている。本実施の形態では、電流制御用トランジスタ314のソースが信号線Si(i=1〜x)に接続され、駆動用トランジスタ313のドレインが発光素子311の画素電極に接続されている。
なお、駆動用トランジスタ313、電流制御用トランジスタ314の接続は上記構成に限定されない。例えば、駆動用トランジスタ313のソースが信号線Si(i=1〜x)に接続され、電流制御用トランジスタ314のドレインが発光素子311の画素電極に接続されていても良い。
発光素子311は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極と陰極は、いずれか一方を画素電極、他方を対向電極として用いる。
図9(B)のように、駆動用トランジスタ313および電流制御用トランジスタ314をp型とする場合、駆動用トランジスタ313のドレインと発光素子311の陽極とを接続するのが望ましい。つまり陽極を画素電極とし、陰極を対向電極として用いるのが望ましい。逆に駆動用トランジスタ313及び電流制御用トランジスタ314をn型とするならば、駆動用トランジスタ313のソースと発光素子311の陰極とを接続するのが望ましい。つまり陰極を画素電極とし、陽極を対向電極として用いるのが望ましい。
次に、図9(B)に示した画素の駆動方法について説明する。図9(B)に示す画素は、実施の形態1の場合と同様に、その動作を書き込み期間と保持期間とに分けて説明することができる。
まず書き込み期間において、電流制御用トランジスタ314のスイッチングに関わらず、発光素子311への電流の供給を止めておく。具体的には、実施の形態1と同様に、発光素子311の対向電極と第1の電源線Vi(i=1〜x)の間の電位差を埋めれば良い。または、発光素子311をダイオードに見立てたときに、発光素子311が有する一対の電極間に逆方向バイアスの電圧がかけられるように、対向電極と第1の電源線Vi(i=1〜x)の間の電位差を設定すれば良い。或いは、発光素子311に流れる電流の経路をスイッチ等で遮断しても良い。例えば、図3に示したような構成を有するスイッチを、用いることができる。なお図9(B)に示す画素では、第2の走査線Gbi電位を制御することで、書き込み期間において駆動用トランジスタ313を強制的にオフし、発光素子311に流れる電流の経路を遮断することができる。画素内の駆動用トランジスタ313を用いて発光素子311への電流の供給を止めることで、対向電極の電位を書き込み期間においても一定にしておける。したがって、書き込み期間から保持期間への移行の際と、保持期間から書き込み期間への移行の際において、対向電極への充放電に伴う消費電力を抑えることができる。
そして、書き込み期間において第1の走査線Gaj(j=1〜y)が選択されると、第1の走査線Gaj(j=1〜y)にゲートが接続されているスイッチング用トランジスタ312がオンになる。そして、信号線S1〜Sxに入力されたビデオ信号が、スイッチング用トランジスタ312を介して、電流制御用トランジスタ314のゲートに入力される。
第1の走査線Gajが順に選択され、全ての画素において書き込み期間が終了すると、次に全ての画素において一斉に保持期間が開始される。
保持期間では、信号線Si(i=1〜x)に固定の電位を与える。該固定の電位は、電流制御用トランジスタ314がオンのときに、発光素子311に順方向バイアスの電流が供給されるような高さとする。さらに保持期間では、電流制御用トランジスタ314がオンであるならば発光素子311に流れる電流の経路が確保される状態にする。よって、書き込み期間において入力されたビデオ信号の電位により、電流制御用トランジスタ314がオンになっている場合は、信号線Si(i=1〜x)を介して電流が発光素子311に供給される。電流制御用トランジスタ314は線形領域で動作しているため、発光素子311に流れる電流は、駆動用トランジスタ313と発光素子311の電圧電流特性によって決まる。そして発光素子311は、供給される電流に見合った高さの輝度で発光する。
また、ビデオ信号の電位によって電流制御用トランジスタ314がオフになる場合は、発光素子311への電流の供給は停止されており、発光素子311は非発光のままである。
なお本実施の形態では、信号線Siに、書き込み期間においてビデオ信号の電位を与え、保持期間において発光素子311に順バイアス方向の電流を与えられるような高さの固定の電位を与える。上記信号線Siに与える電位の切り替えは、単数または複数のスイッチング素子等の回路素子を用いることで実現することができる。例えば図9(B)では、図9(A)と同様に、トランスミッションゲート316と、トランジスタ318と、インバータ317とを用い、信号線Siに与える電位の切り替えを行なう例を示している。
本実施の形態のように、信号線Siの電位を書き込み期間と保持期間とで切り替えることで、画素に信号または電位を供給するための配線の数を抑えることができる。
特に、駆動用トランジスタ313を飽和領域で動作させる場合、発光素子311に順バイアス方向の電流を与えられるような高さの固定の電位を、赤(R)、緑(G)、青(B)に対応する画素ごとに変えることで、ホワイトバランスの調整を行なうことができる。
本実施例では、図1に示した画素の、上面図の一実施例について説明する。図10に本実施例の画素の上面図を示す。
5001は信号線、5002は第1の電源線、5003は第2の電源線に相当し、5004は走査線に相当する。本実施例では、信号線5001と第1の電源線5002と第2の電源線5003は同じ導電膜で形成する。また5005はスイッチング用トランジスタであり、走査線5004の一部がそのゲート電極として機能する。5007は駆動用トランジスタ、5008は電流制御用トランジスタに相当する。駆動用トランジスタ5007は、そのL/Wが電流制御用トランジスタ5008よりも大きくなるように、活性層が曲がりくねっている。5009は画素電極に相当し、電界発光層や陰極(共に図示せず)と重なる領域(発光エリア)5010において発光する。
なお本発明の上面図はほんの一実施例であり、本発明はこれに限定されないことは言うまでもない。
本実施例では、図1に示した画素の、図10とは異なる上面図の一実施例について説明する。図11に本実施例の画素の上面図を示す。
8001は信号線、8002は第1の電源線、8003は第2の電源線に相当し、8004は走査線に相当する。本実施例では、信号線8001と第1の電源線8002と第2の電源線8003は同じ導電膜で形成する。また8005はスイッチング用トランジスタであり、第1の走査線8004の一部がそのゲート電極として機能する。8007は駆動用トランジスタ、8008は電流制御用トランジスタに相当する。駆動用トランジスタ8007は、そのL/Wが電流制御用トランジスタ8008よりも大きくなるように、活性層が曲がりくねっている。8009は画素電極に相当し、電界発光層や陰極(共に図示せず)と重なる領域(発光エリア)8010において発光する。また、8012は容量素子に相当する。
なお本発明の上面図はほんの一実施例であり、本発明はこれに限定されないことは言うまでもない。
本発明で用いることができるトランジスタは、アモルファスシリコンで形成されていても良い。アモルファスシリコンでトランジスタを形成すると、結晶化のプロセスを設けずに済むので、作製方法を簡略化することができ、低コスト化が図れる。ただしアモルファスシリコンで形成されたトランジスタはp型よりもn型の方が、移動度は高く、発光装置の画素に用いるのにより適している。本実施例では、駆動用トランジスタがn型の場合における、画素の断面構造について説明する。
図12(A)に、駆動用トランジスタ6001がn型で、発光素子6002から発せられる光が陽極6005側に抜ける場合の、画素の断面図を示す。図12(A)では、発光素子6002の陰極6003と駆動用トランジスタ6001が電気的に接続されており、陰極6003上に電界発光層6004、陽極6005が順に積層されている。陰極6003は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。そして電界発光層6004は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極6003上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極6005は光を透過する透明導電膜、例えばITO、ITSO、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO等の透明導電膜を用いることができる。
陰極6003と、電界発光層6004と、陽極6005とが重なっている部分が発光素子6002に相当する。図12(A)に示した画素の場合、発光素子6002から発せられる光は、白抜きの矢印で示すように陽極6005側に抜ける。
また、駆動用トランジスタ6001の活性層の一部が抵抗6009として機能する。
図12(B)に、駆動用トランジスタ6011がn型で、発光素子6012から発せられる光が陰極6013側に抜ける場合の、画素の断面図を示す。図12(B)では、駆動用トランジスタ6011と電気的に接続された透明導電膜6017上に、発光素子6012の陰極6013が成膜されており、陰極6013上に電界発光層6014、陽極6015が順に積層されている。そして陽極6015を覆うように、光を反射または遮蔽するための遮蔽膜6016が成膜されている。陰極6013は、図12(A)の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極6013として用いることができる。そして電界発光層6014は、図12(A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極6015は光を透過する必要はないが、図12(A)と同様に、透明導電膜を用いて形成することができるし、TiNまたはTiを用いることもできる。そして遮蔽膜6016は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極6013と、電界発光層6014と、陽極6015とが重なっている部分が発光素子6012に相当する。図12(B)に示した画素の場合、発光素子6012から発せられる光は、白抜きの矢印で示すように陰極6013側に抜ける。
また、駆動用トランジスタ6011の活性層の一部が抵抗6019として機能する。
なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタまたは遮断用トランジスタが接続されている構成であってもよい。
本実施例では、駆動用トランジスタがp型の場合における、画素の断面構造について説明する。
図13(A)に、駆動用トランジスタ6021がp型で、発光素子6022から発せられる光が陽極6023側に抜ける場合の、画素の断面図を示す。図13(A)では、発光素子6022の陽極6023と駆動用トランジスタ6021が電気的に接続されており、陽極6023上に電界発光層6024、陰極6025が順に積層されている。陰極6025は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。そして電界発光層6024は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極6023上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極6023は光を透過する透明導電膜、例えばITO、ITSO、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO等の透明導電膜を用いても良い。
陽極6023と、電界発光層6024と、陰極6025とが重なっている部分が発光素子6022に相当する。図13(A)に示した画素の場合、発光素子6022から発せられる光は、白抜きの矢印で示すように陽極6023側に抜ける。
また、駆動用トランジスタ6021の活性層の一部が抵抗6029として機能する。
図13(B)に、駆動用トランジスタ6031がp型で、発光素子6032から発せられる光が陰極6035側に抜ける場合の、画素の断面図を示す。図13(B)では、駆動用トランジスタ6031と電気的に接続された配線6037上に、発光素子6032の陽極6033が成膜されており、陽極6033上に電界発光層6034、陰極6035が順に積層されている。上記構成によって、陽極6033において光が透過しても、該光は配線6037において反射される。陰極6035は、図13(A)の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極6035として用いることができる。そして電界発光層6034は、図13(A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極6033は光を透過する必要はないが、図13(A)と同様に、透明導電膜を用いて形成することができるし、TiNまたはTiを用いることもできる。そして遮蔽膜6036は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陽極6033と、電界発光層6034と、陰極6035とが重なっている部分が発光素子6032に相当する。図13(B)に示した画素の場合、発光素子6032から発せられる光は、白抜きの矢印で示すように陰極6035側に抜ける。
また、駆動用トランジスタ6031の活性層の一部が抵抗6039として機能する。
なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタまたは遮断用トランジスタが接続されている構成であってもよい。
本実施例では、駆動用トランジスタと電流制御用トランジスタが共にボトムゲート型の場合の、画素の断面構造について説明する。
なお本発明で用いることができるトランジスタは、アモルファスシリコンで形成されていても良い。アモルファスシリコンでトランジスタを形成すると、結晶化のプロセスを設けずに済むので、作製方法を簡略化することができ、低コスト化が図れる。ただしアモルファスシリコンで形成されたトランジスタはp型よりもn型の方が移動度は高く、発光装置の画素に用いるのにより適している。本実施例では、駆動用トランジスタがn型の場合における、画素の断面構造について説明する。
図14に、本実施例の画素の断面図を示す。6501は駆動用トランジスタ、6502は電流制御用トランジスタに相当する。駆動用トランジスタ6501は、絶縁表面を有する基板6500上に形成されたゲート電極6503と、ゲート電極6503を覆うように基板6500上に形成されたゲート絶縁膜6504と、ゲート絶縁膜6504を間に挟んでゲート電極6503と重なる位置に形成された半導体膜6505とを有している。半導体膜6505は、ソース又はドレインとして機能する、導電型を付与する不純物が添加された2つの不純物領域6506a、6506bを有している。そして不純物領域6506aは配線6508と接続されている。
電流制御用トランジスタ6502は、駆動用トランジスタ6501と同様に、絶縁表面を有する基板6500上に形成されたゲート電極6510と、ゲート電極6510を覆うように基板6500上に形成されたゲート絶縁膜6504と、ゲート絶縁膜6504を間に挟んでゲート電極6510と重なる位置に形成された半導体膜6511とを有している。半導体膜6511は、ソース又はドレインとして機能する、導電型を付与する不純物が添加された2つの不純物領域6512a、6512bを有している。そして不純物領域6512aは、配線6513を介して駆動用トランジスタ6501が有する不純物領域6506bと接続されている。
駆動用トランジスタ6501及び電流制御用トランジスタ6502は、共に絶縁膜で形成された保護膜6507で覆われている。そして、保護膜6507に形成されたコンタクトホールを介して、配線6508が陽極6509と接続されている。また、駆動用トランジスタ6501及び電流制御用トランジスタ6502と、保護膜6507は層間絶縁膜6520で覆われている。層間絶縁膜6520は開口部を有しており、該開口部において陽極6509が露出している。陽極6509上には電界発光層6521と、陰極6522が形成されている。
なお、図14では、駆動用トランジスタと電流制御用トランジスタが共にn型である場合について説明したが、p型であってもよい。この場合、駆動用トランジスタの閾値電圧を制御するための不純物はp型を用いる。なお、遮断用トランジスタが、駆動用トランジスタ6501と陽極6509の間に設けられていても良いし、駆動用トランジスタ6501と電流制御用トランジスタ6502の間に設けられていても良いし、電流制御用トランジスタ6502のソースの電位を制御できるような位置に設けられていても良い。また駆動用トランジスタ6501のドレインが陽極6509に接続されている例を示したが、電流制御用トランジスタ6502のドレインが陽極6509に接続されていても良い。
図15を用いて、本発明の発光装置の、画素の断面構造について説明する。図15に、基板7000上に形成されているトランジスタ7001を示す。なお本実施例ではトランジスタ7001が駆動用トランジスタであると仮定するが、トランジスタ7001は電流制御用トランジスタであっても良いし、遮断用トランジスタであっても良い。駆動用トランジスタ7001は第1の層間絶縁膜7002で覆われており、第1の層間絶縁膜7002上には樹脂等で形成されたカラーフィルタ7003と、コンタクトホールを介して駆動用トランジスタ7001のドレインと電気的に接続されている配線7004が形成されている。なお、駆動用トランジスタ7001と配線7004の間に電流制御用トランジスタが設けられていても良い。
そしてカラーフィルタ7003及び配線7004を覆うように、第1の層間絶縁膜7002上に、第2の層間絶縁膜7005が形成されている。なお、第1の層間絶縁膜7002または第2の層間絶縁膜7005は、プラズマCVD法またはスパッタ法を用い、酸化珪素、窒化珪素または酸化窒化珪素膜を単層でまたは積層して用いることができる。また酸素よりも窒素のモル比率が高い酸化窒化珪素膜上に、窒素よりも酸素のモル比率が高い酸化窒化珪素膜を積層した膜を第1の層間絶縁膜7002または第2の層間絶縁膜7005として用いても良い。或いは第1の層間絶縁膜7002または第2の層間絶縁膜7005として、有機樹脂膜を用いても良いし、有機ポリシロキサンを用いても良い。
第2の層間絶縁膜7005上には、コンタクトホールを介して配線7004に電気的に接続されている配線7006が形成されている。配線7006の一部は発光素子の陽極として機能している。配線7006は、第2の層間絶縁膜7005を間に挟んで、カラーフィルタ7003と重なる位置に形成する。
また第2の層間絶縁膜7005上には有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成された隔壁7008が形成されている。隔壁7008は開口部を有しており、該開口部において陽極として機能する配線7006と電界発光層7009と陰極7010が重なり合うことで発光素子7011が形成されている。電界発光層7009は、発光層単独かもしくは発光層を含む複数の層が積層された構成を有している。なお、隔壁7008及び陰極7010上に、保護膜を成膜しても良い。この場合、保護膜は水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。
また隔壁7008は、電界発光層7009が成膜される前に、吸着した水分や酸素等を除去するために真空雰囲気下で加熱しておく。具体的には、100℃〜200℃、0.5〜1時間程度、真空雰囲気下で加熱処理を行なう。望ましくは3×10-7Torr以下とし、可能であるならば3×10-8Torr以下とするのが最も望ましい。そして、有機樹脂膜に真空雰囲気下で加熱処理を施した後に電界発光層7009を成膜する場合、成膜直前まで真空雰囲気下に保つことで、信頼性をより高めることができる。
また隔壁7008の開口部における端部は、隔壁7008上に一部重なって形成されている電界発光層7009に、該端部において穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における有機樹脂膜の断面が描いている曲線の曲率半径が、0.2〜2μm程度であることが望ましい。
上記構成により、電界発光層7009や陰極7010のカバレッジを良好とすることができ、配線7006と陰極7010が電界発光層7009に形成された穴においてショートするのを防ぐことができる。また電界発光層7009の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。
なお図15では、隔壁7008として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて隔壁7008を形成しても良い。ネガ型のアクリルを用いて隔壁7008を形成した場合、開口部における端部が、S字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、0.2〜2μmとすることが望ましい。
配線7006は透明導電膜を用いることができる。ITOの他、ITSO、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO等の透明導電膜を用いても良い。図15では配線7006としITOを用いている。配線7006は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄して研磨しても良い。またCMP法を用いた研磨後に、配線7006の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
また陰極7010は、光が透過する程度の膜厚とし、仕事関数の小さい導電膜であれば公知の他の材料を用いる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。なお陰極側から光を得るためには、膜厚を薄くする方法の他に、Liを添加することで仕事関数が小さくなったITOを用いる方法もある。本発明で用いる発光素子は、陽極側と陰極側の両方から光が発せられる構成であれば良い。
なお、実際には図15まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のカバー材7012でパッケージング(封入)することが好ましい。その際、カバー材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりすると発光素子の信頼性が向上する。そして本発明では、カバー材7012にカラーフィルタ7013を設けても良い。
なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。
本実施例では、本発明の発光装置の構成と、駆動の仕方について説明する。図16に、ICに含まれる外部回路のブロック図とパネルの概略図を示す。
図16に示すように、本発明の発光装置の一形態に相当するモジュールは、外部回路3004及びパネル3010を有する。外部回路3004はA/D変換部3001、電源部3002及び信号生成部3003を有する。A/D変換部3001はアナログ信号で入力された映像データ信号をデジタル信号(ビデオ信号)に変換し、信号線駆動回路3006へ供給する。電源部3002は、バッテリーやコンセントなどの電源より供給された電位から、所望の高さの電位を幾つか生成し、それぞれ信号線駆動回路3006、走査線駆動回路3007、発光素子3011、信号生成部3003等に供給する。信号生成部3003には、電源からの電位、映像信号及び同期信号等が入力され、各種信号の変換を行なう他、信号線駆動回路3006及び走査線駆動回路3007を駆動するためのクロック信号等を生成する。
外部回路3004からの信号及び電源は、FPCを通し、パネル3010内のFPC接続部3005からパネル3010の内部回路等に入力される。
また、パネル3010は、基板3008上にFPC接続部3005、内部回路が形成されている。内部回路には、信号線駆動回路3006、走査線駆動回路3007及び画素部3009等が含まれる。画素部3009には発光素子3011が設けられている。図16には例として実施の形態1に記載の画素を採用しているが、画素部3009には、本発明の実施の形態に挙げたいずれかの画素構成を採用することができる。
図17に、信号線駆動回路3006の構成をブロック図で示す。
信号線駆動回路3006はD−フリップフロップ4101を複数段用いたシフトレジスタ4102、データラッチ回路4103、ラッチ回路4104、レベルシフタ4105及びバッファ4106等を有する。入力される信号はクロック信号(S−CK)、反転クロック信号(S−CKB)、スタートパルス(S−SP)、ビデオ信号(DATA)及びラッチパルス(LatchPulse)とする。
まず、クロック信号、反転クロック信号及びスタートパルスのタイミングに従って、シフトレジスタ4102より、順次サンプリングパルスが出力される。サンプリングパルスはデータラッチ回路4103へ入力され、そのタイミングで、ビデオ信号を取り込み、保持する。この動作が一列目から順に行われる。最終段のデータラッチ回路4103においてビデオ信号の保持が完了すると、水平帰線期間中にラッチパルスが入力され、データラッチ回路4103において保持されているビデオ信号は一斉にラッチ回路4104へと転送される。その後、レベルシフタ4105においてレベルシフトされ、バッファ4106において整形された後、信号線S1からSnへ一斉に出力される。その際、走査線駆動回路3007によって選択された行の画素へ、Hレベル、Lレベルを含むビデオ信号が入力され、発光素子3011の発光、非発光を制御する。
本実施例にて示した発光装置は、外部回路3004がパネル3010から独立しているが、これらを同一基板上に一体形成して作製してもよい。また、信号線駆動回路3006内にレベルシフタ4105及びバッファ4106が無くてもよい。
本実施例は、実施例1〜実施例6と組み合わせて実施することができる。
本実施例では、本発明の発光装置の一形態に相当するパネルの外観について、図18を用いて説明する。図18は、第1の基板上に形成されたトランジスタ及び発光素子を、第2の基板との間にシール材によって封止した、パネルの上面図であり、図18(B)は、図18(A)のA−A’における断面図に相当する。
第1の基板4001上に設けられた画素部4002と、信号線駆動回路4003と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、信号線駆動回路4003と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、信号線駆動回路4003と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、充填材4007と共に密封されている。
また第1の基板4001上に設けられた画素部4002と、信号線駆動回路4003と、走査線駆動回路4004は、トランジスタを複数有しており、図18(B)では、信号線駆動回路4003に含まれるトランジスタ4008、4009と、画素部4002に含まれるトランジスタ4010とを例示している。なお本実施例では、トランジスタ4010が駆動用トランジスタであると仮定するが、トランジスタ4010は電流制御用トランジスタであっても良いし、遮断用トランジスタであっても良い。
また4011は発光素子に相当し、発光素子4011が有する画素電極は、駆動用トランジスタ4010のドレインと、配線4017を介して電気的に接続されている。そして本実施例では、発光素子4011の対向電極と透明導電膜4012が電気的に接続されている。なお発光素子4011の構成は、本実施例に示した構成に限定されない。発光素子4011から取り出す光の方向や、駆動用トランジスタ4010の極性などに合わせて、発光素子4011の構成は適宜変えることができる。
また信号線駆動回路4003、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、図18(B)に示す断面図では図示されていないが、引き回し配線4014及び4015を介して、接続端子4016から供給されている。
本実施例では、接続端子4016が、発光素子4011が有する画素電極と同じ導電膜から形成されている。また、引き回し配線4014は、配線4017と同じ導電膜から形成されている。また引き回し配線4015は、駆動用トランジスタ4010、トランジスタ4008、4009がそれぞれ有するゲート電極と、同じ導電膜から形成されている。
接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して電気的に接続されている。
なお、第1の基板4001、第2の基板4006としては、ガラス、金属(代表的にはステンレス)、セラミックス、プラスチックを用いることができる。プラスチックとしては、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
但し、発光素子4011からの光の取り出し方向に位置する基板は、第2の基板は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材4007としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。本実施例では充填材として窒素を用いた。
また発光素子4011の劣化を抑制できるように、充填材4007内に、水分または酸素を吸着しうる物質(例えば酸化バリウム)を配置しておいても良い。
本実施例は、実施例1〜実施例7と自由に組み合わせて実施することができる。
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDVD:Digital Versatile Disc)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図19に示す。
図19(A)は携帯情報端末であり、本体2001、表示部2002、操作キー2003、モデム2004等を含む。図19(A)ではモデム2004が取り外し可能な形態の携帯情報端末を示しているが、モデムが本体2001に内蔵されていても良い。本発明の発光装置は、表示部2002に用いることができる。
図19(B)は携帯電話であり、本体2101、表示部2102、音声入力部2103、音声出力部2104、操作キー2105、外部接続ポート2106、アンテナ2107等を含む。なお、表示部2102は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の発光装置は、表示部2102に用いることができる。
図19(C)は電子カードであり、本体2201、表示部2202、接続端子2203等を含む。本発明の発光装置は、表示部2202に用いることができる。なお図19(C)では接触型の電子カードを示しているが、非接触型の電子カードや、接触型と非接触型の機能を持ち合わせた電子カードにも、本発明の発光装置を用いることができる。
図19(D)は電子ブックであり、本体2301、表示部2302、操作キー2303等を含む。またモデムが本体2301に内蔵されていても良い。表示部2302には本発明の発光装置が用いられている。
図19(E)はシート型のパーソナルコンピュータであり、本体2401、表示部2402、キーボード2403、タッチパッド2404、外部接続ポート2405、電源プラグ2406等を含む。表示部2402には、本発明の発光装置が用いられている。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1〜8に示したいずれの構成の発光装置を用いても良い。
本発明の発光装置における画素の回路図。 図1に示した発光装置の駆動方法を示す図。 図1に示した発光装置の駆動方法を示す図。 本発明の発光装置において、書き込み期間と保持期間のタイミングを示す図。 アクティブマトリクス型の発光装置の駆動方法を示す図。 ビデオ信号が電圧を用いているのか、電流を用いているのかで分類した、駆動方法の一覧。 本発明の発光装置における画素の回路図。 本発明の発光装置における画素の回路図。 本発明の発光装置における画素の回路図。 図1に示した発光装置の画素の上面図。 図1に示した発光装置の画素の上面図 本発明の発光装置における、画素の断面構造の一例を示す図。 本発明の発光装置における、画素の断面構造の一例を示す図。 本発明の発光装置における、画素の断面構造の一例を示す図。 本発明の発光装置における、画素の断面構造の一例を示す図。 外部回路とパネルの構成を示す図。 信号線駆動回路の一実施例を示す図。 本発明の発光装置の上面図及び断面図。 本発明の発光装置を用いた電子機器の図。
符号の説明
101 発光素子
102 スイッチング用トランジスタ
103 駆動用トランジスタ
104 電流制御用トランジスタ
105 容量素子
110 スイッチ
111 スイッチ
201 発光素子
202 スイッチング用トランジスタ
203 駆動用トランジスタ
204 電流制御用トランジスタ
205 容量素子
211 発光素子
212 スイッチング用トランジスタ
213 駆動用トランジスタ
214 電流制御用トランジスタ
215 容量素子
221 発光素子
222 スイッチング用トランジスタ
223 駆動用トランジスタ
224 電流制御用トランジスタ
225 容量素子
226 遮断用トランジスタ
301 発光素子
302 スイッチング用トランジスタ
303 駆動用トランジスタ
304 電流制御用トランジスタ
305 容量素子
306 トランスミッションゲート
306a トランジスタ
306b トランジスタ
307 インバータ
308 トランジスタ
311 発光素子
312 スイッチング用トランジスタ
313 駆動用トランジスタ
314 電流制御用トランジスタ
316 トランスミッションゲート
317 インバータ
318 トランジスタ

Claims (20)

  1. 第1乃至第3のトランジスタと、発光素子とを各画素に有し、
    前記第1のトランジスタのゲートは、第1の走査線に接続されており、
    前記第2のトランジスタのゲートは、第2の走査線に接続されており、
    前記第1のトランジスタによって、信号線と前記第3のトランジスタのゲートとの接続が制御され、
    前記第2のトランジスタ及び前記第3のトランジスタは、前記発光素子が有する画素電極と、電源線との間において、直列に接続されており、
    前記信号線、前記第2の走査線及び前記電源線は並列に配置されており、
    前記第1の走査線は、前記信号線、前記第2の走査線及び前記電源線と交差していることを特徴とする発光装置。
  2. 第1乃至第3のトランジスタと、発光素子とを各画素に有し、
    前記第1のトランジスタのゲートは、走査線に接続されており、
    前記第1のトランジスタによって、信号線と前記第3のトランジスタのゲートとの接続が制御され、
    前記第2のトランジスタ及び前記第3のトランジスタは、前記発光素子が有する画素電極と、電源線との間において、直列に接続されており、
    前記信号線及び前記電源線は並列に配置されており、
    前記走査線は、前記信号線及び前記電源線と交差しており、
    前記第2のトランジスタのゲートは、前記信号線を共有している画素間において、複数の第2の走査線によって接続されていることを特徴とする発光装置。
  3. 第1乃至第3のトランジスタと、発光素子とを各画素に有し、
    前記第1のトランジスタのゲートは、第1の走査線に接続されており、
    前記第2のトランジスタのゲートは、第2の走査線に接続されており、
    前記第1のトランジスタによって、信号線と前記第3のトランジスタのゲートとの接続が制御され、
    前記第2のトランジスタ及び前記第3のトランジスタは、前記発光素子が有する画素電極と、電源線との間において、直列に接続されており、
    前記信号線及び前記第2の走査線は並列に配置されており、
    前記第1の走査線及び前記電源線は並列に配置されており、
    前記第1の走査線及び前記電源線と、前記信号線及び前記第2の走査線とが交差していることを特徴とする発光装置。
  4. 第1乃至第4のトランジスタと、発光素子とを各画素に有し、
    前記第1のトランジスタによって前記画素へのビデオ信号の入力が制御され、
    前記第3のトランジスタは、前記ビデオ信号の電位に従ってスイッチングが制御され、
    前記第2乃至前記第4のトランジスタは、前記発光素子が有する画素電極と、電源線との間において、直列に接続されていることを特徴とする発光装置。
  5. 第1乃至第4のトランジスタと、発光素子とを各画素に有し、
    前記第1のトランジスタによって前記画素へのビデオ信号の入力が制御され、
    前記第3のトランジスタは、前記ビデオ信号の電位に従ってスイッチングが制御され、
    前記第2のトランジスタによって、前記第3及び第4のトランジスタがオンのときに、前記発光素子に供給される電流の値が制御され、
    前記第4のトランジスタによって、前記第1のトランジスタがオンのときに、前記発光素子に供給される前記電流を停止することができ、
    前記第2乃至前記第4のトランジスタは、前記発光素子が有する画素電極と、電源線との間において、直列に接続されていることを特徴とする発光装置。
  6. 第1乃至第4のトランジスタと、発光素子とを各画素に有し、
    前記第1のトランジスタのゲートは、第1の走査線に接続されており、
    前記第1のトランジスタによって、信号線と前記第3のトランジスタのゲートとの接続が制御され、
    前記第2乃至前記第4のトランジスタは、前記発光素子が有する画素電極と、第1の電源線との間において、直列に接続されており、
    前記第2のトランジスタのゲートは、第2の電源線に接続されており、
    前記第4のトランジスタのゲートは、第2の走査線に接続されていることを特徴とする発光装置。
  7. 第1乃至第3のトランジスタと、発光素子とを各画素に有し、
    前記第1のトランジスタのゲートは、走査線に接続されており、
    前記第2のトランジスタのゲートは、信号線に接続されており、
    前記第1のトランジスタによって、前記信号線と前記第3のトランジスタのゲートとの接続が制御され、
    前記第2のトランジスタ及び前記第3のトランジスタは、前記発光素子が有する画素電極と、電源線との間において、直列に接続されており、
    単数または複数のスイッチング素子等の回路素子により、前記信号線に供給される電位を、切り替えることができることを特徴とする発光装置。
  8. 第1乃至第3のトランジスタと、発光素子とを各画素に有し、
    前記第1のトランジスタのゲートは、第1の走査線に接続されており、
    前記第2のトランジスタのゲートは、第2の走査線に接続されており、
    前記第1のトランジスタによって、前記信号線と前記第3のトランジスタのゲートとの接続が制御され、
    前記第2のトランジスタ及び前記第3のトランジスタは、前記発光素子が有する画素電極と、電源線との間において、直列に接続されており、
    単数または複数のスイッチング素子等の回路素子により、前記信号線に供給される電位を、切り替えることができることを特徴とする発光装置。
  9. 請求項1乃至請求項8のいずれか1項において、
    前記第3のトランジスタは、そのチャネル幅に対するチャネル長の比が5以上であることを特徴とする発光装置。
  10. 請求項1乃至請求項9のいずれか1項において、
    前記第3のトランジスタのチャネル長をL1、チャネル幅をW1、前記第2のトランジスタのチャネル長をL2、チャネル幅をW2とすると、L1/W1:L2/W2=X:1のとき、Xは5以上6000以下であることを特徴とする発光装置。
  11. 第1乃至第3のトランジスタと、発光素子とを各画素に有し、
    前記発光素子は、画素電極と、対向電極と、前記画素電極と前記対向電極との間に形成された電界発光層とを有し、
    前記第2のトランジスタと前記第3のトランジスタは電源線と前記画素電極の間において直列に接続されており、
    第1の期間では、前記第1のトランジスタがオンになることでビデオ信号の電位が前記第3のトランジスタのゲートに供給され、なおかつ前記電源線及び前記対向電極に第1の電位が供給されており、
    第2の期間では、前記第1のトランジスタがオフになることで前記ビデオ信号の電位が前記第3のトランジスタのゲートにおいて保持され、なおかつ前記電源線に前記第1の電位が、前記対向電極に第2の電位が供給されており、
    前記第1の期間及び前記第2の期間において、前記第2のトランジスタのゲートには、前記第3のトランジスタがオンのときに前記第2のトランジスタがオンになるような高さの電位が与えられており、
    前記第1の電位と前記第2の電位は、前記第2の期間において前記第3のトランジスタがオンのときに前記発光素子に順方向バイアスの電流を供給することができる高さであることを特徴とする発光装置の駆動方法。
  12. 第1乃至第3のトランジスタと、発光素子とを各画素に有し、
    前記発光素子は、画素電極と、対向電極と、前記画素電極と前記対向電極との間に形成された電界発光層とを有し、
    前記第2のトランジスタと前記第3のトランジスタは電源線と前記画素電極の間において直列に接続されており、
    第1の期間では、前記第1のトランジスタがオンになることでビデオ信号の電位が前記第3のトランジスタのゲートに供給されており、
    第2の期間では、前記第1のトランジスタがオフになることで前記ビデオ信号の電位が前記第3のトランジスタのゲートにおいて保持され、
    前記第1の期間及び前記第2の期間において、前記第2のトランジスタのゲートには、前記第3のトランジスタがオンのときに前記第2のトランジスタがオンになるような高さの電位が与えられており、
    少なくとも前記第2の期間において、前記電源線に第1の電位が、前記対向電極にスイッチング素子を介して第2の電位が供給されており、
    前記第1の期間では、前記スイッチング素子がオフしており、
    前記第1の電位と前記第2の電位は、前記第2の期間において前記第3のトランジスタがオンのときに前記発光素子に順方向バイアスの電流を供給することができる高さであることを特徴とする発光装置の駆動方法。
  13. 第1乃至第3のトランジスタと、発光素子とを各画素に有し、
    前記発光素子は、画素電極と、対向電極と、前記画素電極と前記対向電極との間に形成された電界発光層とを有し、
    前記第2のトランジスタと前記第3のトランジスタは電源線と前記画素電極の間において直列に接続されており、
    第1の期間では、前記第1のトランジスタがオンになることでビデオ信号の電位が前記第3のトランジスタのゲートに供給され、なおかつ前記第2のトランジスタがオフしており、
    第2の期間では、前記第1のトランジスタがオフになることで前記ビデオ信号の電位が前記第3のトランジスタのゲートにおいて保持され、なおかつ前記第2のトランジスタのゲートには、前記第3のトランジスタがオンのときに前記第2のトランジスタがオンになるような高さの電位が与えられており、
    少なくとも前記第2の期間において、前記電源線に第1の電位が、前記対向電極に第2の電位が供給されており、
    前記第1の電位と前記第2の電位は、前記第2の期間において前記第3のトランジスタがオンのときに前記発光素子に順方向バイアスの電流を供給することができる高さであることを特徴とする発光装置の駆動方法。
  14. 第1乃至第3のトランジスタと、発光素子とを各画素に有し、
    前記発光素子は、画素電極と、対向電極と、前記画素電極と前記対向電極との間に形成された電界発光層とを有し、
    前記第2のトランジスタと前記第3のトランジスタは電源線と前記画素電極の間において直列に接続されており、
    前記第2のトランジスタのゲートは前記電源線に接続されており、
    第1の期間では、前記第1のトランジスタがオンになることでビデオ信号の電位が前記第3のトランジスタのゲートに供給され、なおかつ前記電源線及び前記対向電極に第1の電位が供給されており、
    第2の期間では、前記第1のトランジスタがオフになることで前記ビデオ信号の電位が前記第3のトランジスタのゲートにおいて保持され、なおかつ前記電源線に前記第1の電位が、前記対向電極に第2の電位が供給されており、
    前記第1の期間及び前記第2の期間において、前記第2のトランジスタのゲートには、前記第3のトランジスタがオンのときに前記第2のトランジスタがオンになるような高さの電位が与えられており、
    前記第1の電位と前記第2の電位は、前記第2の期間において前記第3のトランジスタがオンのときに前記発光素子に順方向バイアスの電流を供給することができる高さであることを特徴とする発光装置の駆動方法。
  15. 第1乃至第3のトランジスタと、発光素子とを各画素に有し、
    前記発光素子は、画素電極と、対向電極と、前記画素電極と前記対向電極との間に形成された電界発光層とを有し、
    前記第2のトランジスタと前記第3のトランジスタは電源線と前記画素電極の間において直列に接続されており、
    前記第2のトランジスタのゲートは前記電源線に接続されており、
    第1の期間では、前記第1のトランジスタがオンになることでビデオ信号の電位が前記第3のトランジスタのゲートに供給されており、
    第2の期間では、前記第1のトランジスタがオフになることで前記ビデオ信号の電位が前記第3のトランジスタのゲートにおいて保持され、
    前記第1の期間及び前記第2の期間において、前記第2のトランジスタのゲートには、前記第3のトランジスタがオンのときに前記第2のトランジスタがオンになるような高さの電位が与えられており、
    少なくとも前記第2の期間において、前記電源線に第1の電位が、前記対向電極にスイッチング素子を介して第2の電位が供給されており、
    前記第1の期間では、前記スイッチング素子がオフしており、
    前記第1の電位と前記第2の電位は、前記第2の期間において前記第3のトランジスタがオンのときに前記発光素子に順方向バイアスの電流を供給することができる高さであることを特徴とする発光装置の駆動方法。
  16. 第1乃至第4のトランジスタと、発光素子とを各画素に有し、
    前記発光素子は、画素電極と、対向電極と、前記画素電極と前記対向電極との間に形成された電界発光層とを有し、
    前記第2乃至第4のトランジスタは電源線と前記画素電極の間において直列に接続されており、
    第1の期間では、前記第1のトランジスタがオンになることでビデオ信号の電位が前記第3のトランジスタのゲートに供給され、なおかつ前記第4のトランジスタがオフしており、
    第2の期間では、前記第1のトランジスタがオフになることで前記ビデオ信号の電位が前記第3のトランジスタのゲートにおいて保持され、なおかつ前記第4のトランジスタがオンしており、
    前記第1の期間及び前記第2の期間において、前記第2のトランジスタのゲートには、前記第3及び前記第4のトランジスタがオンのときに前記第2のトランジスタがオンになるような高さの電位が与えられており、
    少なくとも前記第2の期間において、前記電源線に第1の電位が、前記対向電極に第2の電位が供給されており、
    前記第1の電位と前記第2の電位は、前記第2の期間において前記第3のトランジスタがオンのときに前記発光素子に順方向バイアスの電流を供給することができる高さであることを特徴とする発光装置の駆動方法。
  17. 請求項16において、
    前記第4のトランジスタは線形領域で動作することを特徴とする発光装置の駆動方法。
  18. 請求項11乃至請求項17のいずれか1項において、
    前記第1のトランジスタは線形領域で動作することを特徴とする発光装置の駆動方法。
  19. 請求項11乃至請求項18のいずれか1項において、
    前記第2のトランジスタは飽和領域で動作することを特徴とする発光装置の駆動方法。
  20. 請求項11乃至請求項19のいずれか1項において、
    前記第3のトランジスタは線形領域で動作することを特徴とする発光装置の駆動方法。
JP2004183231A 2003-06-30 2004-06-22 発光装置の駆動方法 Expired - Fee Related JP4675584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004183231A JP4675584B2 (ja) 2003-06-30 2004-06-22 発光装置の駆動方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003188746 2003-06-30
JP2004183231A JP4675584B2 (ja) 2003-06-30 2004-06-22 発光装置の駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010276621A Division JP5222931B2 (ja) 2003-06-30 2010-12-13 発光装置

Publications (3)

Publication Number Publication Date
JP2005037919A true JP2005037919A (ja) 2005-02-10
JP2005037919A5 JP2005037919A5 (ja) 2007-08-02
JP4675584B2 JP4675584B2 (ja) 2011-04-27

Family

ID=34220527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004183231A Expired - Fee Related JP4675584B2 (ja) 2003-06-30 2004-06-22 発光装置の駆動方法

Country Status (1)

Country Link
JP (1) JP4675584B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314758B2 (en) 2008-05-07 2012-11-20 Samsung Display Co., Ltd. Display device
KR20150069433A (ko) * 2013-12-13 2015-06-23 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2018037681A (ja) * 2009-09-04 2018-03-08 株式会社半導体エネルギー研究所 半導体装置
KR20190031403A (ko) * 2017-09-15 2019-03-26 삼성디스플레이 주식회사 표시장치
JP2020120126A (ja) * 2013-09-13 2020-08-06 株式会社半導体エネルギー研究所 発光装置
US12103481B2 (en) 2015-01-27 2024-10-01 Semiconductor Energy Laboratory Co., Ltd. Occupant protection device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552933B2 (en) * 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162414A (ja) * 1995-12-04 1997-06-20 Semiconductor Energy Lab Co Ltd 薄膜半導体装置
JP2002149112A (ja) * 1999-11-30 2002-05-24 Semiconductor Energy Lab Co Ltd 電子装置
JP2002278497A (ja) * 2001-03-22 2002-09-27 Canon Inc 表示パネル及びその駆動方法
JP2002358031A (ja) * 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2003534574A (ja) * 2000-05-22 2003-11-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 能動マトリックスエレクトロルミネッセント表示装置
JP2004347626A (ja) * 2003-03-26 2004-12-09 Semiconductor Energy Lab Co Ltd 素子基板及び発光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162414A (ja) * 1995-12-04 1997-06-20 Semiconductor Energy Lab Co Ltd 薄膜半導体装置
JP2002149112A (ja) * 1999-11-30 2002-05-24 Semiconductor Energy Lab Co Ltd 電子装置
JP2003534574A (ja) * 2000-05-22 2003-11-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 能動マトリックスエレクトロルミネッセント表示装置
JP2002278497A (ja) * 2001-03-22 2002-09-27 Canon Inc 表示パネル及びその駆動方法
JP2002358031A (ja) * 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2004347626A (ja) * 2003-03-26 2004-12-09 Semiconductor Energy Lab Co Ltd 素子基板及び発光装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314758B2 (en) 2008-05-07 2012-11-20 Samsung Display Co., Ltd. Display device
US11626521B2 (en) 2009-09-04 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
JP2018037681A (ja) * 2009-09-04 2018-03-08 株式会社半導体エネルギー研究所 半導体装置
US10672915B2 (en) 2009-09-04 2020-06-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US11024747B2 (en) 2009-09-04 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US12057511B2 (en) 2009-09-04 2024-08-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US11869977B2 (en) 2013-09-13 2024-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2020120126A (ja) * 2013-09-13 2020-08-06 株式会社半導体エネルギー研究所 発光装置
US11508852B2 (en) 2013-09-13 2022-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7012775B2 (ja) 2013-09-13 2022-01-28 株式会社半導体エネルギー研究所 発光装置
KR102254623B1 (ko) 2013-12-13 2021-05-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20150069433A (ko) * 2013-12-13 2015-06-23 삼성디스플레이 주식회사 유기 발광 표시 장치
US12103481B2 (en) 2015-01-27 2024-10-01 Semiconductor Energy Laboratory Co., Ltd. Occupant protection device
KR20220019735A (ko) * 2017-09-15 2022-02-17 삼성디스플레이 주식회사 표시장치
US11462178B2 (en) 2017-09-15 2022-10-04 Samsung Display Co., Ltd. Display device
KR102515224B1 (ko) 2017-09-15 2023-03-30 삼성디스플레이 주식회사 표시장치
KR20220099528A (ko) * 2017-09-15 2022-07-13 삼성디스플레이 주식회사 표시장치
US11783783B2 (en) 2017-09-15 2023-10-10 Samsung Display Co., Ltd. Display device
KR102417005B1 (ko) 2017-09-15 2022-07-06 삼성디스플레이 주식회사 표시장치
KR102358573B1 (ko) 2017-09-15 2022-02-04 삼성디스플레이 주식회사 표시장치
KR20190031403A (ko) * 2017-09-15 2019-03-26 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
JP4675584B2 (ja) 2011-04-27

Similar Documents

Publication Publication Date Title
JP5546057B2 (ja) 発光装置の駆動方法
JP7235907B2 (ja) 発光装置
US20200286428A1 (en) Element substrate and light emitting device
JP2004361424A (ja) 素子基板、発光装置及び発光装置の駆動方法
JP2005003868A (ja) 発光装置及び素子基板
JP4174737B2 (ja) 発光装置及び素子基板
JP4675584B2 (ja) 発光装置の駆動方法
JP4790070B2 (ja) 発光装置及び発光装置の駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4675584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees