TW201610965A - 畫素結構與其驅動方法 - Google Patents

Abstract

畫素結構包含發光二極體、電晶體、資料接收單元、補償單元、第一開關單元、第二開關單元及電容。電晶體用以驅動發光二極體。資料接收單元根據第一掃描訊號來提供畫素資料訊號至電晶體。補償單元提供參考電壓予電晶體。第一開關單元根據第二掃描訊號提供電源電壓至電晶體。第二開關單元根據第二掃描訊號或第三掃描訊號傳送畫素資料訊號至電晶體。電容耦接於電晶體及資料接收單元。其中，資料接收單元提供畫素資料訊號至電容及補償單元提供參考電壓予電晶體係同時。

Description

畫素結構與其驅動方法

本揭示內容是有關於一種畫素結構，且特別是有關於一種具有臨界電壓補償的畫素結構。

一般而言，有機發光元件具有自發光性、廣視角、高對比、低耗電、高反應速率等優點，因此其普遍地應用於平面顯示器中。以主動式矩陣有機發光顯示器(Active Matrix OLED，AMOLED)而言，在畫素區域中通常包括有機發光元件以及薄膜電晶體(TFT)，且有機發光元件係由薄膜電晶體及其操作時所產生的電流來驅動。

然而，由於在製作薄膜電晶體陣列時，經常會因製程變異的影響，導致不同的薄膜電晶體彼此間的臨界電壓可能不盡相同，使得薄膜電晶體操作時所產生的驅動電流亦有所差異，進而造成各有機發光元件所發出的亮度可能無法一致，以致於顯示器在顯示影像時畫面存有亮度不均勻(mura)的問題。

本發明內容之一目的是在提供一種畫素結構，藉以改善其顯示影像時畫面有亮度不均勻的問題。

本揭示內容之一態樣係於提供一種畫素結構。畫素結構包含發光二極體、電晶體、資料接收單元、補償單元、第一開關單元、第二開關單元以及電容。電晶體包含控制端、第一端及第二端，其中電晶體之第二端電性耦接發光二極體，電晶體用以根據控制端及第一端之間的電位差驅動發光二極體。資料接收單元電性耦接於電晶體之控制端，用以根據第一掃描訊號來提供畫素資料訊號至電晶體之控制端。補償單元電性耦接於電晶體之控制端及資料接收單元，用來提供參考電壓予電晶體之控制端。第一開關單元電性耦接於電晶體之第一端，用來接收電源電壓，以及根據第二掃描訊號決定提供電源電壓至電晶體之第一端。第二開關單元電性耦接於電晶體之控制端及資料接收單元之間，用來根據第二掃描訊號或第三掃描訊號，決定傳送畫素資料訊號至電晶體之控制端。電容電性耦接於電晶體之第一端及資料接收單元。其中，資料接收單元提供畫素資料訊號至電容及該補償單元提供參考電壓予電晶體之控制端同時。

本揭示內容之另一態樣係於提供一種驅動方法。驅動方法用來驅動畫素結構，其中畫素結構包含發光二極體、資料接收單元、電晶體及補償單元，電晶體包含第一端、第二端及控制端，第二端電性耦接於發光二極體，資 料接收單元電性耦接於電晶體之控制端，補償單元電性耦接於電晶體之控制端及第二端。驅動方法包含下列步驟：透過補償單元提供參考電壓至電晶體之控制端；資料接收單元接收畫素資料訊號；透過補償單元電性連接電晶體之控制端及第二端；提供畫素資料訊號至電晶體之控制端；以及根據電晶體之第一端及控制端之電位差，產生一驅動電流至發光二極體。

本揭示內容之又一態樣係於提供一種畫素結構。畫素結構包含發光二極體、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體以及第六電晶體。第一電晶體的第二端電性耦接於發光二極體。第二電晶體的第一端用來接收畫素資料訊號，第二電晶體的第二端電性耦接於第一電晶體之控制端，且第二電晶體的控制端用來接收第一掃描訊號，致使畫素資料訊號由第二電晶體之第一端傳送至第二電晶體之第二端。第三電晶體的第一端電性耦接於第一電晶體之控制端，第三電晶體的第二端電性耦接於發光二極體與第一電晶體之第二端，且第三電晶體的控制端用來接收第一掃描訊號，致使第三電晶體之第一端與第三電晶體之第二端導通。第四電晶體的第一端用來接收電源電壓，第四電晶體的第二端電性耦接於第一電晶體之第一端，且第四電晶體的控制端用來接收第二掃描訊號，致使電源電壓提供至第一電晶體之第一端。第五電晶體的第一端電性耦接於第二電晶體之第二端，第五電晶體的第二端電性耦接於第一電晶體之控制端，且第五電晶體 的控制端用來接收第二掃描訊號或第三掃描訊號，致使第五電晶體之第一端導通至第五電晶體之第二端。電容的第一端電性耦接於第一電晶體之第一端，且電容的第二端電性耦接於第二電晶體之第二端。

綜上所述，本揭示內容所揭示的畫素結構與驅動方法，可明顯降低驅動電流的變異，進而使顯示器在顯示影像時可具有均勻的亮度。

為讓本揭示內容能更明顯易懂，所附符號之說明如下：

100、700、800、900‧‧‧畫素結構

110‧‧‧發光二極體

130‧‧‧補償單元

120‧‧‧資料接收單元

160‧‧‧重置單元

140、150‧‧‧開關單元

SCAN1、EM、SCAN2‧‧‧掃描訊號

M1、M2、M3、M4、M5、M6‧‧‧電晶體

G、D、S、Q‧‧‧節點

C‧‧‧電容

VREF‧‧‧參考電壓

OVDD‧‧‧電源電壓

S420、S440、S460、S480‧‧‧步驟

DATA‧‧‧畫素資料訊號

400‧‧‧方法

ID‧‧‧驅動電流

T1、T2、T3、T4、TA、TB‧‧‧期間

500、502、600、602‧‧‧曲線

VG、VS‧‧‧電位

VTH‧‧‧臨界電壓

為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本揭示內容之一實施例所繪示的一種畫素結構的示意圖；第2圖為根據本揭示內容之一實施例所繪示第1圖中所示畫素結構中各個掃描信號和畫素資料信號的操作時序圖；第3A~3D圖為根據本揭示內容之一實施例所繪示如第1圖所示的畫素結構於不同期間的操作示意圖；第4圖為根據本揭示內容之一實施例的驅動方法的流程圖；第5圖係繪示如第1圖所示之畫素結構在電晶體具有不同臨界電壓的情形下驅動電流的變異比率的量測結果；第6A圖為根據本揭示內容之另一實施例所繪示第1圖中所示畫素結構中各個掃描信號和畫素資料信號的操作時 序圖；第6B圖係繪示如第1圖所示之畫素結構在電晶體具有不同臨界電壓的情形下驅動電流的變異比率的量測結果；第7A圖為根據本揭示內容之另一實施例所繪示的一種畫素結構的示意圖；第7B圖為根據本揭示內容之一實施例所繪示第7A圖中所示畫素結構中各個掃描信號和畫素資料信號的操作時序圖；第8圖為根據本揭示內容之另一實施例所繪示的一種畫素結構的示意圖；以及第9圖為根據本揭示內容之另一實施例所繪示的一種畫素結構的示意圖。

下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件將以相同之符號標示來說明。

關於本文中所使用之『第一』、『第二』、...等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅僅是為了區別以相同技術用語描述的元件或操作而已。

第1圖為根據本揭示內容之一實施例所繪示的一種畫素結構的示意圖。如第1圖所示，畫素結構100包含發光二極體110、電晶體M1、資料接收單元120、補償單元130、開關單元140、開關單元150、電容C以及重置單元160。

如第1圖所示，在此實施例中，資料接收單元120包含電晶體M2。電晶體M2的第一端用以接收畫素資料訊號DATA，電晶體M2的第二端經由開關單元150電性耦接至電晶體M1的控制端，且電晶體M2的控制端用以接收掃描訊號SCAN1。

再者，補償單元130包含電晶體M3。電晶體M3之第一端電性耦接於電晶體M1的控制端，電晶體M3的第二端電性耦接至電晶體M1的第二端，且電晶體M3的控制端用以接收掃描訊號SCAN1，進而使電晶體M3的第一端耦接至電晶體M3的第二端。

於此例中，開關單元140包含電晶體M4。電晶體M4的第一端用以接收電源電壓OVDD，電晶體M4的第二端電性耦接於電晶體M1的第一端，且電晶體M4的控制端用以接收掃描信號EM。開關單元150包含電晶體M5。電晶體M5的第一端電性耦接電晶體M2的第二端，電晶體M5的第二端電性耦接電晶體M1的控制端，且電晶體M5的控制端用以接收掃描訊號EM，以根據掃描信號EM使電晶體M5的第一端導通至電晶體M5的第二端。

電容C的第一端電性耦接於電晶體M1的第一端， 且電容C的第二端電性耦接至電晶體M2的第二端。重置單元160包含電晶體M6。電晶體M6的第一端電性耦接於電晶體M1的第二端，電晶體M6的第二端用以接收參考電壓VREF，且電晶體M6的控制端用以接收掃描信號SCAN1。

以操作而言，電晶體M2、電晶體M3以及電晶體M6用以根據掃描信號SCAN1選擇性地導通。電晶體M4以及電晶體M5用以根據掃描信號EM選擇性地導通。因此，當電晶體M2以及電晶體M5為導通時，畫素資料信號DATA可被傳送至電晶體M1的控制端。當電晶體M3以及電晶體M6為導通時，參考電壓VREF可被傳送至電晶體M1的控制端。電晶體M4為導通時，電源電壓OVDD可被傳送至電晶體110的第一端。

再者，電晶體M1的第二端電性耦接至發光二極體110。如此，電晶體M1可根據其控制端與第二端之電位差驅動發光二極體110。

於各個實施例中，電晶體M1~M6可為各種類型的電晶體，例如為金屬氧化半導體場效電晶體(MOSFET)、薄膜電晶體(TFT)等等。舉例來說，電晶體M1可為P型MOSFET，電晶體M1之控制端為閘極，電晶體M1的第一端為源極，且電晶體M1之第二端為汲極。在畫素結構100中，發光二極體110係經由電晶體M1所產生的電流進行驅動，且MOSFET的電流是經由閘極與源極之間的電位差所決定。換句話說，電晶體110可根據閘極與源極之間的電位差來驅動發光二極體110。

第2圖為根據本揭示內容之一實施例所繪示第1圖中所示畫素結構中各個掃描信號和畫素資料信號的操作時序圖。第3A~3D圖為根據本揭示內容之一實施例所繪示如第1圖所示的畫素結構於不同期間的操作示意圖。第4圖為根據本揭示內容之一實施例的驅動方法的流程圖。為方便說明，請一併參照第2圖、第3A~3D圖以及第4圖，畫素結構100的操作將搭配其操作波形以及驅動方法400一併詳細介紹。

驅動方法400包含步驟S420、步驟S440、步驟S460以及步驟S480。在步驟S420中，參考電壓VREF透過補償單元130傳送至電晶體M1的控制端以及第二端。

例如，如第2圖以及第3A圖所示，於期間T1(在此可稱之為重置期間)內，掃描信號SCAN1處於低位準狀態，且掃描信號EM亦處於低位準狀態。因此，電晶體M1~M6皆為導通。如此一來，參考電壓VREF可經由電晶體M6以及電晶體M3傳送至電晶體M1的控制端(下稱節點G)。據此，節點G的電位可被重置為參考電壓VREF，而使電晶體M1為導通。同樣地，電源電壓OVDD可經由電晶體M4傳送至電晶體M1的第一端(下稱節點S)，而使節點S的電位上拉至電源電壓OVDD。再者，於期間T1內，參考電壓VREF亦經由電晶體M6傳送至電晶體M1的第二端(下稱節點D)，進而對發光二極體110進行逆偏壓。藉由設置重置期間T1，畫素結構100可將先前操作階段所殘餘的電荷進行重置，以達到更好的電壓補償效果。

步驟S440中，資料接收單元120接收畫素資料訊號DATA。在步驟S460中，參考電壓VREF透過補償單元130傳送至電晶體M1的控制端。

例如，如第2圖以及第3B圖所示，於期間T2(在此可稱之為資料寫入與補償期間)內，掃描信號SCAN1持續處於低位準狀態，而掃描信號EM轉為高位準狀態。因此，電晶體M2、電晶體M3以及電晶體M6為導通，而電晶體M4和電晶體M5為關斷。此時，參考電壓VREF仍透過電晶體M6以及電晶體M3傳送至節點G，而使電晶體M1導通。同樣地，參考電壓VREF亦持續透過電晶體M6以及電晶體M3傳送至節點D，以持續對發光二極體110進行逆偏壓。在期間T2中，電晶體M1為接成二極體形式(diode-connected)的電路(電晶體M1的第二端耦接至電晶體M1的控制端)。如此一來，由於節點G(即電晶體M1的控制端)的電位仍保持在參考電壓VREF，故節點S(即電晶體M1的第一端)的電位將被拉降至VREF+|VTH|，其中VTH為電晶體M1的臨界電壓。

也就是說，在資料寫入與補償期間T2內，資料接收單元120(電晶體M2)傳送畫素資料訊號DATA至電容C；同時，補償單元130傳送了參考電壓VREF至電晶體110的控制端(亦即節點G)。藉由此種設置方式，在同一期間內，節點Q(電容C之一端)即可紀錄畫素資料訊號DATA，且節點S(電容C之另一端)亦可同時記錄電晶體M1的臨界電壓VTH。

然後，在第3C圖中，於期間T3(在此可稱之為保持期間)，掃描信號SCAN1轉為高位準狀態，而掃描信號EM仍保持在高位準狀態。此時，電晶體M2~M6皆為關斷，故畫素結構100內的節點G、節點D、節點S以及節點Q的電位將保持不變。藉由設置期間T3，可確保節點S具有足夠的時間儲存臨界電壓VTH，以達到更好的電壓補償的效果。應當理解的是，於另一些實施例中，畫素結構100可在不具有保持期間T3的操作下完成發光的操作。亦即，於另一些實施例中，掃描信號SCAN1由低位準狀態切換至高位準狀態的時間可相同於掃描信號EM由高位準切換至低位準狀態的時間。

在步驟S480中，電晶體M1根據其第一端以及其控制端之間的電位差產生驅動電流ID至發光二極體110。

舉例而言，如第2圖以及第3D圖所示，於期間T4(在此可稱之發光期間)中，掃描信號SCAN1繼續處於高電壓位準，而掃描信號EM切換為低位準狀態。因此，電晶體M1、電晶體M4以及電晶體M5為導通，且電晶體M2、電晶體M3以及電晶體M6為關斷。此時，節點S的電位將從VREF+|VTH|上拉至電源電壓OVDD，亦即節點S的電位具有OVDD-(VREF+|VTH|)的變化。因此，由於電容C的特性，節點Q上的電位將產生相同的變化，故節點Q的電位將由DATA變為OVDD-(VREF+|VTH|)+DATA。於期間T4內，節點Q將經由電晶體M5耦接至節點G，因此，節點G的電位亦為OVDD-(VREF+|VTH|)+DATA。

據此，在發光期間T4內，電晶體M4、電晶體M1與發光二極體110形成通路，故電晶體M1將產生驅動電流ID驅動發光二極體110，以使發光二極體110發光。此時，驅動電流ID可由下述數學式推導：ID=K‧(VSG-|VTH|)²=K‧(VS-VG-|VTH|)²=K‧{OVDD-[OVDD-(VREF+|VTH|)+DATA]-|VTH|}²=K‧(VREF-DATA)²

其中，K為電晶體M1的製程參數，VSG為節點S與節點G之間的電位差，VS為節點S的電位(即為OVDD)，且VG為節點Q的電位(即為OVDD-(VREF+|VTH|)+DATA)。由上述推導，可得知驅動電流ID的值與電源電壓OVDD以及電晶體M1的臨界電壓VTH均無直接關係。如此一來，便能避免因電源電壓VDD產生電壓降(IR-drop)造成各畫素結構100中的驅動電流ID相互不一致，或是製程變異導致各個畫素結構100中電晶體M1的臨界電壓VTH不同，而造成各個畫素結構100中的驅動電流ID相互不一致的問題。

第5圖係繪示如第1圖所示之畫素結構在電晶體具有不同臨界電壓的情形下驅動電流的變異比率的量測結果。在第5圖中，曲線500為第1圖所示的畫素結構100在不同的臨界電壓VTH時之驅動電流的變異比率的曲線，而曲線502則為相關技術中使用的畫素結構(2T1C)在不同的臨界電壓VTH時之驅動電流的變異比率曲線。如第5圖所示，在臨界電壓VTH的變動量為0~0.5伏特(V)的情況 下，相較於具有2T1C的畫素結構，本揭示內容所提出的畫素結構100中的驅動電流ID可具有明顯較低的變異。

第6A圖為根據本揭示內容之另一實施例所繪示第1圖中所示畫素結構中各個掃描信號和畫素資料信號的操作時序圖。第6B圖係繪示如第1圖所示之畫素結構在電晶體具有不同臨界電壓的情形下驅動電流的變異比率的量測結果。

相較於第2圖，第6A圖中的畫素資料信號DATA在進入資料寫入與補償期間T2時，在期間TA內會先設置為參考電壓VREF的位準，而在期間TB內在切換為欲寫入的畫素資料值。也就是說，在此例中，在開關單元150被掃描訊號EM關斷的期間內，畫素資料信號DATA於期間TA內設置為高電壓位準的狀態，並於期間TB內設置為低電壓位準的狀態。

如此，在期間TA內，當畫素資料訊號DATA先處於高電壓位準，而使節點Q的電位提高。因為電容C的特性，節點S上的電位亦會隨之提高，使得此時電晶體M1的電流上升。如此，使節點S的電位VS在此期間TA內可利用較大的電流進行放電，以讓電位VS可被快速並準確地拉降至VREF+|VTH|。而當進入期間TB時，畫素資料訊號DATA切換至原先欲寫入的資料值，以完成後續的驅動操作。相較於先前第2圖的設置方式，藉由較大的放電電流，本例中的電位VS可儲存到較為準確的臨界電壓|VTH|。

在第6B圖中，曲線600為第1圖所示的畫素結構 100操作在第6A圖的操作時序時在不同的畫素資料訊號時之驅動電流變異比率的曲線，而曲線602則為第1圖所示的畫素結構100操作在第2圖的操作時序時在不同的畫素資料訊號時之驅動電流變異比率的曲線。如第6B圖所示，相較於前述的實施例，在本實施例中，畫素結構100的電壓補償效果可更進一步地改善。

第7A圖為根據本揭示內容之另一實施例所繪示的一種畫素結構的示意圖。第7B圖為根據本揭示內容之一實施例所繪示第7A圖中所示畫素結構中各個掃描信號和畫素資料信號的操作時序圖。

相較於第1圖，畫素結構700的開關單元150設置為根據掃描訊號SCAN2而選擇性地導通。換句話說，於此例中，電晶體M5設置為根據掃描訊號SCAN2而傳送畫素資料訊號DATA至電晶體M1的控制端。如第7B圖所示，掃描訊號SCAN2設置為資料接收單元120(亦即電晶體M2)被掃描訊號SCAN1導通前關斷開關單元150(亦即電晶體M5)。也就是說，在重置期間T1內，電晶體M1的控制端(節點G)可在不受到節點Q上電位的影響下，穩定地被重置到參考電壓VREF。畫素結構700的操作與先前畫素結構100的操作雷同，故於此不再重複贅述。

第8圖為根據本揭示內容之另一實施例所繪示的一種畫素結構的示意圖。相較於第7圖所示的畫素結構700，畫素結構800中並未設置重置單元160。因此，畫素結構800中的補償單元130設置以直接接收參考電壓 VREF。

具體而言，於此例中，電晶體M3的第二端設置以接收參考電壓VREF。如此，藉由此種設置方式，在一些不需要重置操作的應用中，可讓畫素結構800的佈局空間得以增加。再者，如先前所述，畫素結構800中的電晶體M5可用以根據掃描訊號EM或掃描訊號SCAN2而選擇性地導通。當電晶體M5用以根據掃描訊號EM導通時，畫素結構800的操作時序相同於先前第2圖。而當電晶體M5用以根據掃描訊號SCAN2導通時，畫素結構800的操作時序相同於先前第7B圖。由於畫素結構800的操作與先前畫素結構100的操作相似，故於此不再重複贅述。

第9圖為根據本揭示內容之另一實施例所繪示的一種畫素結構的示意圖。相較於第1圖所示的畫素結構800，畫素結構900中的重置單元160設置為根據掃描信號SCAN1而選擇性地導通，以對發光二極體110進行重置操作。

具體而言，如第9圖所示，電晶體M6的第一端電性耦接至電晶體M6的控制端，且電晶體M6的控制端用以接收掃描訊號SCAN1。藉由此種方式，可讓發光二極體110進行重置操作，且重置操作將獨立於參考電壓VREF。

如先前所述，畫素結構900中的電晶體M5亦可根據掃描訊號EM或掃描訊號SCAN2而選擇性地導通。當電晶體M5用以根據掃描訊號EM導通時，畫素結構900的操作時序相同於先前第2圖。而當電晶體M5用以根據掃描訊 號SCAN2導通時，畫素結構900的操作時序相同於先前第7B圖。由於畫素結構900的操作與先前畫素結構100的操作類似，故於此不再重複贅述。

上述各個實施例所示之畫素結構僅以P型電晶體作為例示，熟習本領域之技術者應當可理解，各種類型的電晶體與相對應的設置方式皆可適用於上述所示的各個畫素結構，故本揭示內容並不以此為限。

綜上所述，本揭示內容所揭示的畫素結構與驅動方法，可明顯降低驅動電流的變異，進而使顯示器在顯示影像時可具有均勻的亮度。

雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧畫素結構

110‧‧‧發光二極體

120‧‧‧資料接收單元

130‧‧‧補償單元

140、150‧‧‧開關單元

160‧‧‧重置單元

M1、M2、M3、M4、M5、M6‧‧‧電晶體

SCAN1、EM‧‧‧掃描訊號

VREF‧‧‧參考電壓

C‧‧‧電容

OVDD‧‧‧電源電壓

DATA‧‧‧畫素資料訊號

Claims (12)

1. 一畫素結構，包含：一發光二極體；一電晶體，包含一控制端、一第一端及一第二端，其中該電晶體之該第二端電性耦接該發光二極體，該電晶體用以根據該控制端及該第一端之間一電位差驅動該發光二極體；一資料接收單元，電性耦接於該電晶體之該控制端，用以根據一第一掃描訊號來提供一畫素資料訊號至該電晶體之該控制端；一補償單元，電性耦接於該電晶體之該控制端及該資料接收單元，用來提供一參考電壓予該電晶體之該控制端；一第一開關單元，電性耦接於該電晶體之該第一端，用來接收一電源電壓，以及根據一第二掃描訊號，決定提供該電源電壓至該電晶體之該第一端；一第二開關單元，電性耦接於該電晶體之該控制端及該資料接收單元之間，用來根據該第二掃描訊號或一第三掃描訊號，決定傳送該畫素資料訊號至該電晶體之該控制端；以及一電容，電性耦接於該電晶體之該第一端及該資料接收單元，其中該資料接收單元提供畫素資料訊號至該電容及該補償單元提供該參考電壓予該電晶體之該控制端係同時。
2. 如請求項1所述之畫素結構，另包含一重置單元，該重置單元用以接收該參考電壓，並依據該第一掃描訊號導通而將該參考電壓傳送至該發光二極體，以對該發光二極體逆偏壓，且該重置單元用以提供該參考電壓予該補償單元。
3. 如請求項1所述之畫素結構，其中該補償單元另用來接收該參考電壓。
4. 如請求項1所述之畫素結構，另包含一重置單元，該重置單元用以依據該第一掃描訊號導通而對該發光二極體進行逆偏壓。
5. 一驅動方法，用來驅動一畫素結構，該畫素結構包含一發光二極體、一資料接收單元、一電晶體及一補償單元，該電晶體包含有一第一端、一第二端及一控制端，該第二端電性耦接於該發光二極體，該資料接收單元電性耦接於該電晶體之該控制端，該補償單元電性耦接於該電晶體之該控制端及第二端，該驅動方法包含有：透過該補償單元提供一參考電壓至該電晶體之該控制端；該資料接收單元接收一畫素資料訊號；透過該補償單元電性連接該電晶體之該控制端及該第 二端；提供該畫素資料訊號至該電晶體之該控制端；以及根據該電晶體之該第一端及該控制端之一電位差，產生一驅動電流至該發光二極體。
6. 如請求項5所述之驅動方法，其中該畫素結構另包含一重置單元，電性耦接於該電晶體之第二端、該補償單元及該發光二極體，該驅動方法另包含有：根據該第一掃描訊號，該重置單元接收並傳送該參考電壓至該電晶體之該第二端，致使該發光二極體逆偏壓，並且提供該補償單元該參考電壓。
7. 如請求項5所述之驅動方法，其中該畫素結構另包含有一第一開關單元，該驅動方法另包含：該第一開關單元根據一第二掃描訊號，提供一電源電壓提供至該電晶體之該第一端。
8. 如請求項5所述之驅動方法，其中該畫素結構另包含有一第二開關單元，該驅動方法另包含有：該第二開關單元根據一第二掃描訊號，傳送該資料接收單元接收之該畫素資料訊號至該電晶體之該控制端。
9. 如請求項5所述之驅動方法，其中該畫素結構另包含有一第二開關單元，該驅動方法另包含： 該第二開關單元根據一第三掃描訊號，傳送該資料接收單元接收之該畫素資料訊號至該電晶體之該控制端，其中該第三掃描訊號係於該第一掃描訊號指示該資料接收單元提供該畫素資料訊號至該電晶體之該控制端之前，指示該第二開關單元關閉。
10. 一畫素結構，包含：一發光二極體；一第一電晶體，包含：一第一端；一第二端，電性耦接於該發光二極體；以及一控制端；一第二電晶體，包含：一第一端，用來接收一畫素資料訊號；一第二端，電性耦接於該第一電晶體之該控制端；以及一控制端，用來接收一第一掃描訊號，致使該畫素資料訊號由該第二電晶體之該第一端傳送至該第二電晶體之該第二端；一第三電晶體，包含：一第一端，電性耦接於該第一電晶體之該控制端；一第二端，電性耦接於該發光二極體與該第一電晶體之該第二端；以及一控制端，用來接收該第一掃描訊號，致使該第 三電晶體之該第一端與該第三電晶體之該第二端導通；一第四電晶體，包含：一第一端，用來接收一電源電壓；一第二端，電性耦接於該第一電晶體之該第一端；以及一控制端，用來接收該第二掃描訊號，致使該電源電壓提供至該第一電晶體之該第一端；一第五電晶體，包含：一第一端，電性耦接於該第二電晶體之該第二端；一第二端，電性耦接於該第一電晶體之該控制端；以及一控制端，用來接收該第二掃描訊號或一第三掃描訊號，致使該第五電晶體之該第一端導通至該第五電晶體之該第二端；以及一電容，包含：一第一端，電性耦接於該第一電晶體之該第一端；以及一第二端，電性耦接於該第二電晶體之該第二端。
11. 如請求項10所述之畫素結構，另包含一第六電晶體包含：一第一端，用來接收一參考電壓；一第二端，電性耦接於該第一電晶體之該第二端、該 第三電晶體之該第二端及該發光二極體；以及一控制端，用來接收該第一掃描訊號，致使該參考電壓自該第六電晶體之該第一端傳送至該第六電晶體之該第二端。
12. 如請求項10所述之畫素結構，更包含：一第六電晶體，包含：一第一端，用來接收該第一掃描訊號；一第二端，電性耦接於該第一電晶體之該第二端及該發光二極體；以及一控制端，電性耦接該第六電晶體之該第一端。