TW201539113A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201539113A
TW201539113A TW104121761A TW104121761A TW201539113A TW 201539113 A TW201539113 A TW 201539113A TW 104121761 A TW104121761 A TW 104121761A TW 104121761 A TW104121761 A TW 104121761A TW 201539113 A TW201539113 A TW 201539113A
Authority
TW
Taiwan
Prior art keywords
light
film
layer
exposure
less
Prior art date
Application number
TW104121761A
Other languages
English (en)
Other versions
TWI598679B (zh
Inventor
Atsushi Kominato
Masahiro Hashimoto
Osamu Nozawa
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Publication of TW201539113A publication Critical patent/TW201539113A/zh
Application granted granted Critical
Publication of TWI598679B publication Critical patent/TWI598679B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/46—Antireflective coatings
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G03F1/58—Absorbers, e.g. of opaque materials having two or more different absorber layers, e.g. stacked multilayer absorbers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/66—Containers specially adapted for masks, mask blanks or pellicles; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本發明之用於製作應用ArF準分子雷射曝光光之二元型光罩之光罩基底於透光性基板上具有用以形成轉印圖案之遮光膜。上述遮光膜包含下層及上層之積層構造，對於曝光光之光學密度為2.8以上，且膜厚為45nm以下。上述下層包含過渡金屬及矽之合計含量為90原子%以上之材料，且膜厚為30nm以上。上述上層之膜厚為3nm以上、6nm以下。於透射上述遮光膜之曝光光與透射僅與上述遮光膜之膜厚相同距離之空氣中之曝光光之間的相位差為30度以下。

Description

半導體裝置之製造方法
本發明係關於一種於半導體裝置等之製造中所使用之光罩基底、轉印用光罩、轉印用光罩之製造方法及半導體裝置之製造方法等。
半導體裝置等之微細化具有帶來性能、功能之提高(高速運作或低電力消耗化等)或低成本化之優點，目前越發加速微細化。支持該微細化的是微影技術，而轉印用光罩與曝光裝置、抗蝕劑材料一併成為關鍵技術。
近年來，正在推進在半導體裝置之設計規格中所謂DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)半間距(half pitch，hp)為45nm~32nm之世代之開發。該DRAM半間距相當於ArF準分子雷射曝光光(以下為ArF曝光光)之波長193nm之約1/4~1/6。尤其於hp 45nm以後之世代中，僅應用先前之相位偏移法、斜入射照明法或光瞳濾光法等超解像技術(Resolution Enhancement Technology，RET)與光鄰近效應修正(Optical Proximity Correction，OPC)技術逐漸變得不充分，而需要超高NA(Numerical Aperture，數值孔徑)技術(液浸微影法)。
另外，半導體製造所需之電路圖案係利用複數個光罩(標線片)圖案而依序於半導體晶圓上進行曝光。例如關於設置有規定標線片之縮 小投影曝光裝置(曝光裝置)，如下方式逐漸成為主流：一面逐次地錯開晶圓上之被投影區域一面反覆將圖案投影曝光之方式(步進重複方式)；或將標線片與晶圓對投影光學系統進行同步掃描，並反覆將圖案投影曝光之方式(步進掃描方式)。藉此，於半導體晶圓內形成規定個數之積體電路晶片區域。
光罩(標線片)具有形成轉印圖案之區域與其外周之區域。該外周區域、即沿著光罩(標線片)上四條邊之周邊區域係於一面逐次地錯開晶圓上之被投影區域一面依序將光罩(標線片)上之轉印圖案曝光時，為了增加積體電路晶片之形成個數而以重疊相互之外周區域之方式進行曝光、轉印。通常，曝光裝置之光罩台上設置有用以遮蔽曝光光對外周區域之照射的遮蔽板。但是，利用遮蔽板遮蔽曝光光存在位置精度之極限或光繞射現象之問題，無法避免曝光光向外周區域漏出(將該光稱為漏光)。若漏出至該外周區域之漏透光光罩，則有使晶圓上之抗蝕劑感光之虞。
為了防止由此種重疊曝光引起之晶圓上之抗蝕劑感光，於光罩之外周區域利用光罩加工而製作遮光帶(遮光體之帶、遮光體環)。又，為了抑制由重疊曝光引起之晶圓上之抗蝕劑感光，該外周區域之形成遮光帶之區域OD(Optical Density，光學密度)值通常理想為3以上，至少需要2.8左右。
於為二元光罩之情形時，遮光膜由於遮光性較高，故而具有於轉印圖案區域形成遮光膜圖案之同時，於轉印圖案區域之外周區域形成遮光帶之作用。
對於遮光膜亦需要某程度地降低對曝光光之表面反射。因此，遮光膜之構造一般形成用以確保遮光性能之層與用以降低表面反射率之層(抗表面反射層)之至少2層之積層構造。抗表面反射層係其特性上難以提高遮光性能，對遮光膜之薄膜化不太有助益之層。遮光膜之 薄膜化受該等之制約。
若將遮光膜薄膜化，則OD值(光學密度)減小。為了實現通常所需之OD=3，鉻系之遮光膜最低限度需要60nm左右之總膜厚，難以進行大幅度之薄膜化(例如參照專利文獻1：日本專利特開2007-241136號公報之段落[0005])。
又，例如於具備包含MoSi系材料之積層構造之遮光膜，例如具備包含自基板側起為MoSiN主遮光層/MoSiON抗反射層之積層構造的遮光膜等的所謂二元型光罩之情形時，亦為了實現所需之OD=2.8，通常最低限度需要60nm左右之總膜厚，難以進行大幅度之薄膜化(專利文獻2：日本專利特開2006-78825號公報)。
另一方面，專利文獻3(國際公開2005/124454公報)中揭示有具備半透光膜之光罩基底。該半透光膜具有僅以特定透射率透射曝光光之特性，關於該特性與先前之衰減式相位偏移膜大致相同。但是，該半透光膜亦兼具透射具有半透光膜之半透光部之曝光光與透射不具有半透光膜之透光部之曝光光之間的相位差較小之特性。該特性與先前之衰減式相位偏移膜完全不同。具備該半透光膜之光罩基底係用於製作增強光罩者。
此處，於半導體裝置之設計規格中所謂DRAM半間距(hp)40nm以後之世代的二元型光罩中，若藉由使轉印用光罩上之轉印圖案之線寬小於ArF曝光光之波長193nm，另外採用用以與其對應之超解像技術，而存在如下問題：轉印圖案區域(主圖案區域)之遮光膜圖案之膜厚較厚，由電磁場(Electromagnetic Field，EMF)效果引起之偏壓(圖案線寬等之修正量)增大。與電磁場(EMF)效果相關之偏壓對於晶圓上之 抗蝕劑之轉印圖案線寬之CD(Critical Dimension，臨界尺寸)精度造成較大影響。因此，為了進行電磁場效果之模擬，抑制由EMF偏壓產生之影響，於製作轉印用光罩時需要修正轉印用光罩上所製作之轉印圖案。EMF偏壓越大，該轉印圖案之修正計算越複雜。又，EMF偏壓越大，修正後之轉印圖案亦越複雜，而對轉印用光罩之製作造成較大負荷。由EMF引起之偏壓增大產生了該等新課題。
為了按照設計將所設計之轉印圖案曝光轉印於被轉印體(晶圓上之抗蝕劑等)上，二元光罩之光罩設計中之光學模擬之大目標在於算出應追加配置之OPC(Optical Proximity Correction，光鄰近效應修正)或SRAF(Sub Resolution Assist Features，次解像度輔助特徵)等之修正圖案之形狀或圖案線寬之修正量(偏壓量)等。該光罩設計之光學模擬有TMA(Thin Mask Analysis，薄光罩分析)。TMA係將轉印用光罩之遮光膜設為膜厚為零且具有特定之光學密度之理想上之膜而算出修正圖案之形狀或圖案線寬之修正量者。由於為利用理想上之膜所進行之簡易模擬，故而具有模擬之計算負荷較小之巨大優點。但是，由於為未考慮EMF效果之模擬，故而對於EMF效果之影響增大之近年來之微細圖案，僅利用TMA之模擬結果並不充分。
本發明者等人針對上述電磁場(EMF)效果之課題進行了努力開發。
首先著眼於若為EMF效果之影響較小之遮光膜，則變得容易利用TMA之模擬，並可減小EMF偏壓之修正計算之負荷。
進而，針對EMF效果之影響較小之遮光膜進行研究，結果判明：於二元型轉印用光罩之情形時，與透射具有遮光膜之遮光部之曝光光與透射不具有遮光膜之透光部之曝光光之間的相位差(以下將該相位差僅稱為相位差)有關。即，藉由模擬可明確：隨著遮光膜之相位差 逐漸變小，EMF偏壓降低。
又，判明EMF偏壓亦與遮光膜之膜厚有關。即，藉由模擬分別判明：若遮光膜之膜厚未達50nm，則用以修正EMF偏壓影響之轉印圖案之修正計算負荷減小，轉印用光罩製作之負荷亦減小。進而，若遮光膜之膜厚為47nm以下，則可相當程度地降低EMF偏壓。進而，若遮光膜之膜厚為40nm以下，則可獲得更顯著之EMF偏壓之降低效果。
於構成遮光膜之層中，由於上層之抗表面反射層需要具有抗反射功能，故而必需含有某程度以上之氧或氮，而折射率必然變高。因此，對於抗表面反射層，遮光膜之相位差較大作用於正方向。又，為了具有抗反射功能，抗表面反射層需要由消光係數k較小之材料形成。而且，由於必須於下層之遮光層中確保遮光膜整體之大部分遮光性能，故而遮光層需要由消光係數k較大之材料形成。
考慮到該等情況，結果首先遮光層(下層)選定折射率n較小且消光係數k較大之材料。查明具有此種特性之材料為含有過渡金屬矽化物，而提高材料之折射率n，或降低消光係數k之其他成分(尤其是氧或氮)之含量限制為未達10原子%的過渡金屬矽化物系之材料。即，於構成遮光層之材料中選定過渡金屬及矽之合計含量為90原子%以上之材料。
其次，對同時滿足遮光膜之整體膜厚為45nm以下，並且對於曝光光之光學密度為2.8以上且相位差為30度以下之3個條件之膜構成進行了研究。為了使遮光膜整體之膜厚為45nm以下，且利用與光學密度較低之抗表面反射層(上層)之積層構造確保光學密度為2.8以上，查明由上述材料所形成之遮光層(下層)至少需要30nm之膜厚。若成為該膜厚之遮光層，則遮光膜之相位差僅作用於小幅度成為負方向之程度。因此，若將抗表面反射層之膜厚設為如先前般之厚度，則遮光膜 整體之相位差會大幅度地超過正30度。又，存在如下傾向：藉由近年來曝光裝置之進步而自遮光膜之表面反射對曝光轉印造成之影響逐漸變小，且即便與先前相比表面反射率多少增大，亦容易被容許。考慮到該等情況，將遮光膜之表面反射率寬鬆地設定為未達50%而進行研究，結果判明只要為所選定之遮光層之材料且抗表面反射層之膜厚為3nm以上，則可將表面反射率設為未達50%。又，亦查明若抗表面反射層之膜厚為6nm以下，則可將遮光膜整體之相位差抑制在30度以內。
綜合地考慮由上述多方面之研究結果，從而完成本發明。
本發明之目的在於提供一種具有降低了EMF偏壓之遮光膜，因此可大幅度地降低與轉印用光罩製作相關之各種負荷，而且亦可同時滿足於製成轉印用光罩時確保遮光膜具有僅可抑制藉由因重疊曝光引起之漏光而使晶圓上之抗蝕劑膜曝光之光學密度的條件之光罩基底、轉印用光罩、轉印用光罩之製造方法及半導體裝置之製造方法等。本發明具有以下構成。
(構成1)
一種光罩基底，其特徵在於：其係用於製作應用ArF準分子雷射曝光光之二元型光罩，且於透光性基板上具有用以形成轉印圖案之遮光膜者，並且上述遮光膜包含遮光層(下層)及抗表面反射層(上層)之積層構造，對於上述曝光光之光學密度為2.8以上，且膜厚為45nm以下，上述遮光層(下層)包含過渡金屬及矽之合計含量為90原子%以上之材料，且膜厚為30nm以上，上述抗表面反射層(上層)之膜厚為3nm以上、6nm以下，透射上述遮光膜之曝光光與透射僅與上述遮光膜之膜厚相同距離之空氣中之曝光光之間的相位差為30度以下。
(構成2)
如構成1之光罩基底，其中用上述遮光層(下層)中之過渡金屬之含量除以過渡金屬與矽之合計含量而獲得的比率為42%以下。
(構成3)
如構成1或2之光罩基底，其中上述遮光層(下層)中之過渡金屬為鉬(Mo)。
(構成4)
一種光罩基底，其特徵在於：其係用於製作應用ArF準分子雷射曝光光之二元型光罩，且於透光性基板上具有用以形成轉印圖案之遮光膜者，並且上述遮光膜包含遮光層(下層)及抗表面反射層(上層)之積層構造，對於上述曝光光之光學密度為2.8以上，且膜厚為45nm以下，上述遮光層(下層)包含折射率n未達2.00且消光係數k為2.37以上之材料，且膜厚為30nm以上，上述抗表面反射層(上層)之膜厚為3nm以上、6nm以下，透射上述遮光膜之曝光光與透射僅與上述遮光膜之膜厚相同距離之空氣中之曝光光之間的相位差為30度以下。
(構成5)
如構成1至4中任一項之光罩基底，其中上述抗表面反射層(上層)包含折射率n為2.00以上且消光係數k為1.00以下之材料。
(構成6)
如構成1至5中任一項之光罩基底，其中上述遮光層(下層)之膜厚為42nm以下。
(構成7)
如構成1至6中任一項之光罩基底，其中上述抗表面反射層(上層)係以下述材料作為主成分者： 於過渡金屬及矽中進而含有氧、氮中之至少一種元素之材料，於矽中進而含有氧、氮中之至少一種元素之材料，或於過渡金屬中進而含有氧、氮中之至少一種元素之材料。
(構成8)
如構成7之光罩基底，其中上述抗表面反射層(上層)中之過渡金屬為鉬(Mo)。
(構成9)
一種轉印用光罩之製造方法，其特徵在於具有藉由蝕刻將如構成1至8中任一項之光罩基底上之上述遮光膜圖案化之蝕刻步驟。
(構成10)
一種轉印用光罩，其特徵在於：其係應用ArF準分子雷射曝光光之二元型轉印用光罩，並且上述轉印用光罩係於透光性基板上具備具有轉印圖案之遮光膜而成，上述遮光膜包含遮光層(下層)及抗表面反射層(上層)之積層構造，對於上述曝光光之光學密度為2.8以上，且膜厚為45nm以下，上述遮光層(下層)包含過渡金屬及矽之合計含量為90原子%以上之材料，且膜厚為30nm以上，上述抗表面反射層(上層)之膜厚為3nm以上、6nm以下，透射上述遮光膜之曝光光與透射僅與上述遮光膜之膜厚相同距離之空氣中之曝光光之間的相位差為30度以下。
(構成11)
一種轉印用光罩，其特徵在於：其係應用ArF準分子雷射曝光光之二元型轉印用光罩，並且上述轉印用光罩係於透光性基板上具備具有轉印圖案之遮光膜而成， 上述遮光膜包含遮光層(下層)及抗表面反射層(上層)之積層構造，對於上述曝光光之光學密度為2.8以上，且膜厚為45nm以下，上述遮光層(下層)包含折射率n未達2.00且消光係數k未達2.37以上之材料，且膜厚為30nm以上，上述抗表面反射層(上層)之膜厚為3nm以上、6nm以下，透射上述遮光膜之曝光光與透射僅與上述遮光膜之膜厚相同距離之空氣中之曝光光之間的相位差為30度以下。
(構成12)
如構成10或11中任一項之轉印用光罩，其中形成於上述遮光膜上之轉印圖案含有半間距為40nm以下之線與間隙圖案。
(構成13)
一種半導體裝置之製造方法，其特徵在於：使用如構成10至12中任一項之轉印用光罩而於半導體晶圓上形成電路圖案。
(構成14)
如構成13之半導體裝置之製造方法，其中形成於半導體晶圓上之電路圖案含有半間距為40nm以下之線與間隙圖案。
根據本發明，可實現並提供降低了EMF偏壓之遮光膜，藉此大幅度地降低與轉印用光罩製作相關之各種負荷。進而，該降低了EMF偏壓之遮光膜亦可同時滿足下述條件：確保上述遮光膜具有僅可抑制藉由因重疊曝光引起之漏光而使晶圓上之抗蝕劑膜曝光之光學密度。
1‧‧‧透光性基板
10‧‧‧遮光膜
10a‧‧‧遮光膜圖案
11‧‧‧遮光層
12‧‧‧抗表面反射層
20‧‧‧蝕刻掩膜
20a‧‧‧蝕刻掩膜圖案
100‧‧‧抗蝕劑膜
100a‧‧‧抗蝕劑圖案
圖1係表示相位差不同之複數種類之各遮光膜上之轉印圖案之全間距與EMF偏壓之關係的圖表。
圖2係表示遮光膜之相位差與EMF偏壓之關係的圖表。
圖3係表示抗表面反射層之膜厚與遮光膜之相位差之關係、及抗 表面反射層之膜厚與對於曝光光之表面反射率之關係的圖表。
圖4係表示抗表面反射層之膜厚與EMF偏壓之關係的圖表。
圖5係以氣泡大小之形式表示於轉印圖案之全間距為80nm之情形時之根據遮光層之折射率n、消光係數k之EMF偏壓的圖表。
圖6係以氣泡大小之形式表示於轉印圖案之全間距為100nm之情形時之根據遮光層之折射率n、消光係數k之EMF偏壓的圖表。
圖7係以氣泡大小之形式表示於轉印圖案之全間距為120nm之情形時之根據遮光層之折射率n、消光係數k之EMF偏壓的圖表。
圖8係針對具有相同折射率n之遮光層，表示遮光膜之膜厚與EMF偏壓之關係的圖表。
圖9係表示遮光層之消光係數k及膜厚與光學密度之關係的圖表。
圖10係表示矽化鉬膜中之Mo/(Mo+Si)比率與膜之折射率n及消光係數k之關係的圖表。
圖11係調查於本發明之實施例1中分別改變遮光膜之上層膜厚與下層膜厚時，總膜厚、總相位偏移、總OD、表面反射率分別如何變化的圖表。
圖12係調查於本發明之實施例2中分別改變遮光膜之上層膜厚與下層膜厚時，總膜厚、總相位偏移、總OD、表面反射率分別如何變化的圖表。
圖13係表示本發明之光罩基底之一實施形態的示意性剖面。
圖14(1)~14(6)係用以說明本發明之一實施例之轉印用光罩之製造步驟的示意性剖面。
以下詳細地說明本發明。
本發明之光罩基底之特徵在於： 其係用於製作應用ArF準分子雷射曝光光之二元型光罩，且於透光性基板上具有用以形成轉印圖案之遮光膜者，並且上述遮光膜包含遮光層(下層)及抗表面反射層(上層)之積層構造，對於上述曝光光之光學密度為2.8以上，且膜厚為45nm以下，上述遮光層(下層)包含過渡金屬及矽之合計含量為90原子%以上之材料，且膜厚為30nm以上，上述抗表面反射層(上層)之膜厚為3nm以上、6nm以下，透射上述遮光膜之曝光光與透射僅與上述遮光膜之膜厚相同距離之空氣中之曝光光之間的相位差為30度以下。
又，本發明之光罩基底之特徵在於：其係用於製作應用ArF準分子雷射曝光光之二元型光罩，且於透光性基板上具有用以形成轉印圖案之遮光膜者，並且上述遮光膜包含遮光層(下層)及抗表面反射(上層)層之積層構造，對於上述曝光光之光學密度為2.8以上，且膜厚為45nm以下，上述遮光層(下層)包含折射率n未達2.00且消光係數k為2.37以上之材料，且膜厚為30nm以上，上述抗表面反射層(上層)之膜厚為3nm以上、6nm以下，透射上述遮光膜之曝光光與透射僅與上述遮光膜之膜厚相同距離之空氣中之曝光光之間的相位差為30度以下。
根據上述各構成，可實現並提供降低了EMF偏壓之遮光膜，藉此可大幅度地降低與轉印用光罩製作相關之各種負荷。進而，該降低了EMF偏壓之遮光膜亦可同時滿足下述條件：確保上述遮光膜具有僅可抑制藉由因重疊曝光引起之漏光而使晶圓上之抗蝕劑膜曝光之光學密度(2.8以上)。
圖1係藉由模擬算出製作在各種相位差之遮光膜(OD為2.8以上)上具有各種圖案間距之線與間隙圖案(轉印圖案)之轉印用光罩並曝光轉 印至對象物上之情形時所產生之EMF偏壓而獲得的結果。於該模擬中，係將ArF曝光光之照明條件設定為環狀照明(Annular Illumination)而算出。再者，圖表橫軸之間距係經曝光轉印之對象物(半導體晶圓上之抗蝕劑膜等)上所轉印之線與間隙圖案之全間距。
由圖1首先可認為，於具有任一相位差之遮光膜中，EMF偏壓均隨著線與間隙圖案之全間距之逐漸減小而逐漸增大。尤其是於全間距為90nm與80nm之間，EMF偏壓急遽上升。另一方面，越為相位差小之遮光膜，EMF偏壓越下降。圖案之間距寬度變得越小，其EMF偏壓之降低程度變得越明顯。尤其為相位差較小之遮光膜時，全間距為90nm與80nm之間之EMF偏壓之上升程度大幅度地獲得改善。由該等結果明確得知，使遮光膜之相位差減小對減低EMF偏壓大有助益。
為了形成相位差較小之遮光膜，需使用折射率較小之材料。但是，遮光膜上一般設置有用以抑制對曝光光之表面反射之抗表面反射層。抗表面反射層之材料係使用相對較多地含有氧或氮而折射率較大之材料。因此，於如下所述之條件下，針對利用遮光層與抗表面反射層之積層構造之遮光膜，進行於製作具有轉印圖案之轉印用光罩並曝光轉印至對象物上之情形時所產生之EMF偏壓之模擬。又，亦一併進行對於曝光光之表面反射率之模擬。於該模擬中，將抗表面反射層之材料固定為折射率n=2.35、消光係數k=0.99，並在0~20nm之範圍內以每次2nm改變抗表面反射層之膜厚。又，遮光層之材料選定條件1(n=1.5，k=2.66，膜厚=40nm)、條件2(n=1.5，k=2.14，膜厚=50nm)、條件3(n=2，k=2.58，膜厚=40nm)之3個材料且膜厚之條件分別進行模擬。遮光層之材料及膜厚設為可僅利用遮光層確保規定之光學密度(OD為2.8以上)者。使用轉印用光罩而曝光轉印於對象物上之轉印圖案設為全間距為80nm之線與間隙圖案。因此，形成於轉印用光罩之遮光膜上之轉印圖案之間隙寬度以修正前之設計值計成為160 nm。ArF曝光光之照明條件係使用環狀照明(Annular Illumination)。
圖2係使用模擬之結果而表示遮光膜整體之相位差與EMF偏壓之關係者。由圖2得知，於使用任一遮光層之條件1~3之情形時，亦均為以遮光膜整體而言之相位差變得越小，EMF偏壓越降低。
圖3係使用相同之模擬結果，並以1個圖表之形式表示抗表面反射層(AR(anti-reflection，抗反射)layer)之膜厚與遮光膜整體之相位差之關係，及抗表面反射層之膜厚與對曝光光之表面反射率之關係者。由圖3得知，於使用任一遮光層之條件之情形時，均為抗表面反射層之膜厚變得越薄，遮光膜整體之相位差變得越小。
圖4係使用相同之模擬結果而表示抗表面反射層之膜厚與EMF偏壓之關係者。與應用條件3(n=2.00，k=2.58，d=40nm)之遮光層之遮光膜相比，使用條件1(n=1.50，k=2.66，d=40nm)之遮光層之遮光膜無論抗表面反射層之膜厚如何，EMF偏壓均降低。由該結果得知，於遮光層中使用折射率n較小之材料可降低EMF偏壓。條件2(n=1.50，k=2.14，d=50nm)之遮光層具有與條件1之遮光層相同之折射率n，但與使用折射率n較高之條件3之遮光層之遮光膜之情形相比，EMF偏壓增大。條件2之遮光層與條件1或條件3之遮光層相比，膜厚增厚10nm。由該結果得知，遮光層之膜厚較薄可降低EMF偏壓。條件2之遮光層之膜厚大於條件1之遮光層或條件3之遮光層之原因在於：條件2之遮光層之消光係數k較低，且確保條件2之遮光層具有與其他條件之遮光層之情形大致相同之規定光學密度。根據該等結果，遮光層之材料需選定消光係數k較大之材料。
進而，進行驗證僅由遮光層之折射率n、消光係數k不同所引起之對EMF偏壓之影響的模擬。作為模擬條件，首先分別將遮光層之膜厚固定為44nm，抗表面反射層之膜厚固定為4nm。將抗表面反射層之材料固定為折射率n=2.35、消光係數k=0.99，膜厚固定為4nm。 ArF曝光光之照明條件係使用環狀照明(Annular Illumination)。針對折射率n、消光係數k不同之7種遮光層，將曝光轉印於對象物上之轉印圖案分別以全間距為80nm、100nm、120nm之3種線與間隙圖案進行模擬。圖5~圖7係基於該模擬結果，分別針對全間距為80nm、100nm、120nm，以氣泡大小之形式表示因遮光層之折射率n、消光係數k所導致之EMF偏壓之差異的圖表。氣泡之大小越大表示EMF偏壓越大。由該等結果得知，無論轉印圖案之間距如何，遮光層之折射率n越小且消光係數k越大，EMF偏壓變得越小。
以簡化例言之，於為線與間隙圖案之情形時，於80nm之全間距之線與間隙圖案中間隙寬度成為40nm。於EMF偏壓為40nm之情形時，於進行曝光轉印時對象物上之間隙部分被堵住，而未曝光轉印圖案。若考慮到於轉印對象物上確實地曝光轉印轉印圖案，則理想為將EMF偏壓抑制在間隙寬度之1/4以下。於利用圖2之全間距80nm之線與間隙圖案之模擬結果中，於遮光層之折射率n為2.00之條件3之情形或遮光層之消光係數k為2.14之條件2之情形時，無法將EMF偏壓抑制在10nm以下。又，於遮光層之折射率n為1.50、消光係數k為2.66之條件1之情形時，只要遮光膜之相位差不為30度以下，則無法將EMF偏壓抑制在10nm以下。
於使用遮光層之折射率n同為1.50之材料之情形時，固定抗表面反射層之材料與膜厚，分別針對EMF偏壓進行模擬。將曝光轉印於對象物上之轉印圖案設為全間距為80nm(間隙寬度為40nm)之線與間隙圖案。ArF曝光光之照明條件係使用環狀照明(Annular Illumination)。將該模擬結果示於圖8。由圖8之結果得知，為了將EMF偏壓抑制在10nm以下，即便使用利用低折射率n之材料之遮光層，亦需要將遮光膜整體之膜厚設為45nm以下。
另一方面，由圖3及圖4之結果判明，為了滿足將遮光膜之相位 差設為30度以下，及將於全間距為80nm之線與間隙圖案之情形時之EMF偏壓抑制在10nm以下，需要將抗表面反射層之膜厚設為6nm以下。又，由圖3之結果得知，為了將遮光膜對於曝光光之表面反射率抑制為未達50%，需要將抗表面反射層之膜厚設為3nm以上。
由於需要分別將遮光膜之整體膜厚設為45nm以下，將抗表面反射層之膜厚設為3nm以上，故而必須將遮光層之膜厚設為42nm以下。為了具備降低表面反射率之功能，抗表面反射層需要為消光係數k較小之材料。因此，理想為基本上僅使遮光層滿足對遮光膜要求之規定光學密度(OD)。
圖9係以遮光層之消光係數k作為橫軸，且以遮光層之膜厚作為縱軸而表示規定之OD(OD為2.8與3.0)之邊界線者。對於遮光膜，期待至少OD為2.8以上。為了確保遮光層之膜厚之上限為42nm且OD為2.8以上，需要將消光係數k設為2.37以上。又，為了確保OD為3.0以上，需要將消光係數k設為2.54以上。另一方面，於將抗表面反射層之膜厚設為6nm之情形時，需要遮光層之膜厚之上限為39nm。於該情形時，為了確保遮光層之OD為2.8以上，需要將消光係數k設為2.54以上。又，為了確保OD為3.0以上，需要將消光係數k設為2.73以上。
於遮光膜之整體膜厚為44nm以下之情形時，由於需要將抗表面反射層之膜厚設為3nm以上，故而必須將遮光層之膜厚設為41nm以下。於該情形時，為了確保OD為2.8以上，需要將消光係數k設為2.42以上。又，為了確保OD為3.0以上，需要將消光係數k設為2.58以上。另一方面，於將抗表面反射層之膜厚設為6nm之情形時，需要遮光層之膜厚之上限為38nm。於該情形時，為了於遮光層上確保OD為2.8以上，需要將消光係數k設為2.60以上。又，為了確保OD為3.0以上，需要將消光係數k設為2.80以上。
於遮光膜之整體膜厚為42nm以下之情形時，由於需要將抗表面 反射層之膜厚設為3nm以上，故而必須將遮光層之膜厚設為39nm以下。於該情形時，為了確保OD為2.8以上，需要將消光係數k設為2.54以上。又，為了確保OD為3.0以上，需要將消光係數k設為2.73以上。另一方面，於將抗表面反射層之膜厚設為6nm之情形時，需要遮光層之膜厚之上限為36nm。於該情形時，為了確保遮光層之OD為2.8以上，需要將消光係數k設為2.75以上。又，為了確保OD為3.0以上，需要將消光係數k設為2.94以上。
於遮光膜之整體膜厚為40nm以下之情形時，由於需要將抗表面反射層之膜厚設為3nm以上，故而必須將遮光層之膜厚設為37nm以下。於該情形時，為了確保OD為2.8以上，需要將消光係數k設為2.67以上。又，為了確保OD為3.0以上，需要將消光係數k設為2.86以上。另一方面，於將抗表面反射層之膜厚設為6nm之情形時，需要遮光層之膜厚之上限為34nm。於該情形時，為了確保遮光層之OD為2.8以上，需要將消光係數k設為2.90以上。又，為了確保OD為3.0以上，需要將消光係數k設為3.10以上。
遮光層之膜厚理想為30nm以上。為了確保膜厚為30nm且OD為2.8以上，需要選定消光係數k為3.30以上之材料。尤其是為了確保OD為3.0以上，需要選定消光係數k為3.50以上之材料。具有此種特性之材料非常有限。其原因在於：為了使遮光層之膜厚小於30nm，需要找到消光係數k至少為3.30以上之材料，但較為困難。
由上述結果得知，遮光層之折射率n至少需要未達2.00。由於遮光層之折射率n越小，越可降低EMF偏壓，故而理想為1.80以下，更佳為1.60以下，最佳為1.50以下。
根據上述各種研究結果，形成遮光層之材料需要折射率n未達2.00且消光係數k為2.37以上。含有金屬與矽之材料、尤其是含有過渡金屬與矽之材料可具有此種光學特性。其中，需要儘可能減少使遮光 層之折射率n上升或使消光係數k降低的元素(尤其是氧、氮、碳、氫、惰性氣體(氦、氬、氙))。需要將該等元素之合計含量限制為未達10原子%。因此，遮光層理想為金屬及矽之合計含量為90原子%以上之材料，尤其是過渡金屬及矽之合計含量為90原子%以上之材料。
如上所述，本發明係欲藉由與先前相比抑制二元光罩及二元光罩基底中之先前未著眼且未獲得控制之遮光膜整體之相位差，而抑制EMF偏壓的發明。
又，本發明係欲藉由以由抗表面反射層所產生之相位差縮小之方式進行設計而抑制EMF偏壓的發明。
又，本發明係欲藉由與先前相比大幅度地控制由抗表面反射層所產生之相位差而抑制EMF偏壓的發明。
又，本發明係欲藉由與先前相比相當地減小抗表面反射層之膜厚而抑制EMF偏壓的發明。
於本發明中，根據圖2之結果等來看，就抑制EMF偏壓之觀點而言，上述遮光膜整體之相位差較佳為25度以下，進而較佳為20度以下。
於本發明中，上述遮光膜包含遮光層(下層)及抗表面反射層(上層)之積層構造。
本發明之光罩基底如圖13所示，例如於透光性基板1上具備包含遮光層(下層)11及抗表面反射層(上層)12之積層構造之遮光膜10。
於本發明中，藉由不具有抗背面反射層之構造而謀求進一步之薄膜化對於改善電磁場(EMF)效果之課題有效。但是，上述遮光膜可設為除遮光層及抗表面反射層以外亦具有其他層(例如抗背面反射層)之構造。
於本發明中，作為構成上述遮光層之過渡金屬(M)，可列舉：鉬(Mo)、鉭(Ta)、鉻(Cr)、鎢(W)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮 (Nb)、鎳(Ni)、鈀(Pb)、鐵(Fe)、釕(Ru)、銠(Rh)、銥(Ir)、鉑(Pt)、鋅(Zn)、金(Au)、銀(Ag)中之任何一種或兩種以上之合金等。
於本發明中，上述抗表面反射層之膜厚需要為6nm以下。就進一步抑制EMF偏壓之觀點而言，上述抗表面反射層較佳為膜厚為5nm以下，進而較佳為4nm以下。
於本發明中，就具有抗反射功能之觀點而言，上述抗表面反射層之折射率n需要為2.00以上。進而，上述抗表面反射層之折射率n較佳為2.10以上，更佳為2.20以上。
於本發明中，就具有抗反射功能之觀點而言，上述抗表面反射層之消光係數k需要為1.00以下。進而，上述抗表面反射層之消光係數k較佳為0.90以下，更佳為0.80以下。
再者，於本發明中，上述抗表面反射層係為了抗表面反射而藉由成膜所形成之層。於本發明中，上述抗表面反射層不包括以下構成：僅有藉由表面氧化處理而形成於上述遮光膜表面之皮膜的構成，或僅有藉由加熱處理而形成於上述遮光膜表面之皮膜的構成等。
於本發明中，作為上述遮光膜之對於ArF曝光光之表面反射率，需要未達50%，較佳為45%以下，更佳為40%以下。
於本發明中，用上述遮光層中之過渡金屬之含量除以過渡金屬與矽之合計含量而獲得之比率為42%以下。
於本發明中，上述遮光層中之過渡金屬較佳為鉬(Mo)。
圖10係針對包含過渡金屬之鉬(Mo)與矽(Si)之矽化鉬膜，測定改變了用膜中之鉬之含量[原子%]除以鉬與矽[原子%]之合計含量而獲得之比率(即，表示將膜中之鉬與矽之合計含量設為100時之鉬含量之比率者；以下稱為「Mo/(Mo+Si)比率」)的材料之折射率n與消光係數k而繪製之圖表。消光係數k至某程度為止隨著Mo/(Mo+Si)比率增加而增大，但有中途(33%附近)到達極限之傾向。相對於此，折射率n有隨 著Mo/(Mo+Si)比率至少增加50%之範圍為止而增大之傾向。如上所述，可應用於遮光層之材料需要折射率n未達2.00。於遮光層之材料中使用矽化鉬之情形時，Mo/(Mo+Si)比率需要為42%以下。於將遮光層之折射率n設為1.80以下之情形時，需要將Mo/(Mo+Si)比率設為35%以下。於將遮光層之折射率n設為1.60以下之情形時，需要將Mo/(Mo+Si)比率設為27%以下。於將遮光層之折射率n設為1.50以下之情形時，需要將Mo/(Mo+Si)比率設為23%以下。再者，於遮光層中含有未達10原子%之會提高遮光層之折射率n的元素之情形時，需要藉由上述Mo/(Mo+Si)比率而降低折射率n。於該情形時，理想為將上述Mo/(Mo+Si)比率之各上限值降低8%左右。
若考慮到遮光層之消光係數k，則根據圖10，為了將消光係數k設為2.75以上，Mo/(Mo+Si)比率需要為2%以上。為了將消光係數設為2.80以上，Mo/(Mo+Si)比率需要為4%以上。為了將消光係數設為2.86以上，Mo/(Mo+Si)比率需要為6%以上。為了將消光係數設為2.90以上，Mo/(Mo+Si)比率需要為7%以上。為了將消光係數設為3.00以上，Mo/(Mo+Si)比率需要為11%以上。為了將消光係數設為3.10以上，Mo/(Mo+Si)比率需要為16%以上。此處，係選擇矽化鉬作為過渡金屬矽化物進行研究，但其他過渡金屬矽化物亦表現出大致相同之傾向。
於本發明中，上述抗表面反射層理想為以下述材料作為主成分：於過渡金屬(M)及矽中進而含有氧、氮中之至一種元素之材料；於矽中進而含有氧、氮中之至少一種元素之材料；或於過渡金屬(M)中進而含有氧、氮中之至少一種元素之材料。構成抗表面反射層之過渡金屬可直接使用可應用於上述所列舉之遮光層中者。其原因在於：於遮光層係由含有過渡金屬與矽之材料所形成之情形時，可利用相同之蝕刻氣體進行乾式蝕刻，且蝕刻速率之易控制性亦優異。進而，若 可應用與形成遮光層時所使用者相同之濺鍍靶，則成膜之產量優異，故而更佳。
於本發明中，以於過渡金屬(M)及矽中進而含有氧、氮中之至少一種元素之材料作為主成分之上述抗表面反射層可由MSiO、MSiN、MSiON、MSiOC、MSiCN、MSiOCN等構成。
於本發明中，以於矽中進而含有氧、氮中之至少一種元素之材料作為主成分之上述抗表面反射層可由SiO、SiN、SiON、SiOC、SiCN、SiOCN等構成。
於本發明中，以於過渡金屬(M)中進而含有氧、氮中之至少一種元素之材料作為主成分之上述抗表面反射層可由MO、MN、MON、MOC、MCN、MOCN等構成。
於上述抗表面反射層中，較佳為以Ta作為主成分之材料(TaO、TaON、TaBO、TaBON等)。
包含含有50原子%以上之氧的鉭氧化物之上述抗表面反射層之抗反射效果優異，故而較佳。
於本發明中，上述抗表面反射層中之過渡金屬較佳為鉬(Mo)。其原因在於：於上述遮光層中之過渡金屬為鉬(Mo)之情形時，具有可使用與上述遮光層相同之靶而形成上述抗表面反射層等優點。
於本發明中，包含Mo與Si之上述遮光層可藉由濺鍍室內之氣壓、加熱處理自如地控制拉伸應力與壓縮應力。例如，藉由以成為拉伸應力之方式控制包含Mo與Si之上述遮光層之膜應力，可與上述抗表面反射層(例如MoSiON)之壓縮應力協調。即，可抵消構成上述遮光膜之各層之應力，而可儘可能降低上述遮光膜之膜應力(可實質上成為零)。
於本發明中，上述抗表面反射層可列舉：MoSiON、MoSiO、MoSiN、MoSiOC、MoSiOCN等。
於本發明中，若於上述抗表面反射層即MoSiON、MoSiO、MoSiN、MoSiOC、MoSiOCN等中，使Mo較多，則耐沖洗性、尤其是對鹼(氨水等)或溫水之耐性減小。就該觀點而言，較佳為於抗表面反射層即MoSiON、MoSiO、MoSiN、MoSiOC、MoSiOCN等中儘可能減少Mo。
又，得知為了控制應力而於高溫下進行加熱處理(退火)時，若Mo之含量較多，則產生膜之表面發白而模糊(白濁)之現象。認為其原因為MoO析出至表面。就避免此種現象之觀點而言，較佳為於上述抗表面反射層即MoSiON、MoSiO、MoSiN、MoSiOC、MoSiOCN等中，抗表面反射層中之Mo之含量未達10原子%。但是，於Mo含量過少之情形時，於DC(Direct Current，直流)濺鍍時之異常放電變得明顯，缺陷之產生頻度上升。因此，理想為在可正常地濺鍍之範圍內含有Mo。有時藉由其他成膜技術，可在不含有Mo之情況下進行成膜。
本發明之光罩基底可應用於一次曝光(Single Exposure)、雙重圖案化、雙重曝光中所使用之二元光罩基底。
再者，所謂雙重圖案化係指進行2次針對晶圓之塗佈抗蝕劑、曝光、顯影、剝離抗蝕劑之一系列步驟而進行圖案化之方法。即，對於晶圓上之抗蝕劑，與先前之一次曝光同樣地進行1次轉印圖案之曝光，對於由漏光引起之重疊曝光部分最多進行4次曝光。
雙重曝光(Double Exposure，DE)技術係針對晶圓上之抗蝕劑膜，利用第1片轉印用光罩將轉印圖案曝光後，進而對相同抗蝕劑膜進行利用第2片轉印用光罩之轉印圖案曝光的技術。
本發明之轉印用光罩之製造方法之特徵在於具有如下步驟：藉由蝕刻而將上述所記載之任一構成之光罩基底上之上述遮光膜圖案化之蝕刻步驟。
又，本發明之轉印用光罩之特徵在於： 其係應用ArF準分子雷射曝光光之二元型轉印用光罩，並且上述轉印用光罩係於透光性基板上具備具有轉印圖案之遮光膜而成，上述遮光膜包含遮光層(下層)及抗表面反射層(上層)之積層構造，對於上述曝光光之光學密度為2.8以上，且膜厚為45nm以下，上述遮光層(下層)包含過渡金屬及矽之合計含量為90原子%以上之材料，且膜厚為30nm以上，上述抗表面反射層(上層)之膜厚為3nm以上、6nm以下，透射上述遮光膜之曝光光與透射僅與上述遮光膜之膜厚相同距離之空氣中之曝光光之間的相位差為30度以下。
又，本發明之轉印用光罩之特徵在於：其係應用ArF準分子雷射曝光光之二元型轉印用光罩，並且上述轉印用光罩係於透光性基板上具備具有轉印圖案之遮光膜而成，上述遮光膜包含遮光層(下層)及抗表面反射層(上層)之積層構造，對於上述曝光光之光學密度為2.8以上，且膜厚為45nm以下，上述遮光層(下層)包含折射率n未達2.00且消光係數k為2.37以上之材料，且膜厚為30nm以上，上述抗表面反射層(上層)之膜厚為3nm以上、6nm以下，透射上述遮光膜之曝光光與透射僅與上述遮光膜之膜厚相同距離之空氣中之曝光光之間的相位差為30度以下。
進而，本發明之轉印用光罩之特徵在於：形成於上述遮光膜上之轉印圖案含有半間距為40nm以下之線與間隙圖案。
根據上述構成，藉由使用具有降低了EMF偏壓之遮光膜之光罩基底，可大幅度地減小與轉印用光罩製作相關之各種負荷。進而，所獲得之轉印用光罩亦可同時地滿足下述條件：確保遮光膜具有僅可抑制 藉由因重疊曝光之漏光而使晶圓上之抗蝕劑膜曝光的光學密度。
再者，本發明之轉印用光罩可應用於一次曝光、雙重圖案化、雙重曝光中所使用之轉印用光罩。
於本發明中，如圖13所示，理想為設為如下構成：於遮光膜10上設置包含對於遮光膜10中所應用之材料具有高蝕刻選擇性之材料的蝕刻掩膜20。於線與間隙圖案之情形時，形成於遮光膜10上之轉印圖案之線寬以半間距計為40nm而非常地微細。若欲將此種微細之圖案形成於有機系材料之抗蝕劑膜100上，將其作為光罩並藉由乾式蝕刻直接於遮光膜10上形成轉印圖案，則存在抗蝕劑膜100之膜厚變得過厚，圖案轉印精度大幅度降低之問題。若藉由乾式蝕刻將形成於抗蝕劑膜100上之微細圖案轉印於膜厚較薄之蝕刻掩膜20上，將形成有轉印圖案之蝕刻掩膜20作為光罩並將遮光膜10乾式蝕刻而進行圖案轉印，則可高精度地於遮光膜10上形成轉印圖案。作為可應用於蝕刻掩膜之材料，於利用氟系氣體將遮光膜乾式蝕刻之情形時，適宜為含有具有高蝕刻選擇性之鉻之材料。又，含有鉻之材料通常係利用氯系氣體與氧氣之混合氣體進行乾式蝕刻。為了提高應用含有鉻之材料之蝕刻掩膜之乾式蝕刻之蝕刻速率，理想為將鉻之含量設為45原子%以下。又，蝕刻掩膜中之鉻之含量更理想為40原子%以下，更佳為35原子%以下。
於本發明中，含有過渡金屬與矽之薄膜或含有過渡金屬之薄膜之乾式蝕刻，例如可使用：SF6、CF4、C2F6、CHF3等氟系氣體，該等與He、H2、N2、Ar、C2H4、O2等之混合氣體，或Cl2、CH2Cl2等氯系氣體，或該等與He、H2、N2、Ar、C2H4等之混合氣體。
於本發明中，抗蝕劑較佳為化學放大型抗蝕劑。其原因為化學放大型抗蝕劑適合高精度加工。
本發明應用於以抗蝕劑膜厚為100nm以下、抗蝕劑膜厚為75nm 以下、進而抗蝕劑膜厚為50nm為目標之世代之光罩基底。
於本發明中，抗蝕劑亦可為電子束繪圖用之抗蝕劑。其原因為電子束繪圖用之抗蝕劑適合高精度加工。
本發明應用於藉由電子束繪圖形成抗蝕劑圖案的電子束繪圖用之光罩基底。
於本發明中，作為透光性基板，可列舉：合成石英基板、CaF2基板、鈉鈣玻璃基板、無鹼玻璃基板、低熱膨脹玻璃基板、鋁矽酸鹽玻璃基板等。
於本發明中，光罩基底包括光罩基底或附有抗蝕劑膜之光罩基底。
於本發明中，轉印用光罩包括不使用相位偏移效果之二元型光罩、標線片。於本發明中，不包括增強光罩、相位偏移光罩。
本發明之半導體裝置之製造方法之特徵在於：使用上述任一構成之轉印用光罩，於半導體晶圓上形成電路圖案。
又，本發明之半導體裝置之製造方法之特徵在於：形成於半導體晶圓上之電路圖案含有半間距為40nm以下之線與間隙圖案。
本發明之轉印用光罩，其半間距為40nm以下之線與間隙之圖案轉印精度優異，最適合使用該轉印用光罩而將具有半間距為40nm以下之線與間隙圖案之電路圖案形成於半導體晶圓上。
[實施例]
以下藉由實施例更具體地說明本發明。
(實施例1) (光罩基底之製作)
如圖13所示，使用邊長為6吋之四角形狀且厚度為0.25吋之合成石英玻璃基板作為透光性基板1，於透光性基板1上分別形成MoSiN膜(遮光層11：下層)、MoSiON膜(抗表面反射層12：上層)作為遮光膜 10。
具體而言，於氬氣(Ar)與氮氣(N2)之混合氣體環境下，使用鉬(Mo)與矽(Si)之混合靶(Mo：Si=21原子%：79原子%)，藉由反應性濺鍍(DC濺鍍)而以35nm之膜厚於透光性基板1上形成遮光層11(MoSiN膜，N=約5原子%)。
其次，於氬氣(Ar)與氧氣(O2)及氮氣(N2)之混合氣體環境下，使用鉬(Mo)與矽(Si)之混合靶(Mo：Si=4原子%：96原子%)，藉由反應性濺鍍(DC濺鍍)而以4nm之膜厚於遮光層11上形成抗表面反射層12(MoSiON膜)。
將遮光膜10之合計膜厚設為39nm。遮光膜10之光學密度(OD)於ArF準分子雷射曝光光之波長為193nm時為3.03。
遮光膜10之表面反射率為41.9%。透射率及反射率之測定係使用分光光度計而進行。
MoSiN膜(遮光層11：下層)之折射率n為1.50，消光係數k為3.06。
MoSiON膜(抗表面反射層12：上層)之折射率n為2.28，消光係數k為0.92。
(成膜後加熱處理)
其次，於450℃下對上述基板加熱處理30分鐘(退火處理)。
(評價)
針對上述遮光膜10，調查透射上述遮光膜10之曝光光與透射僅與上述遮光膜之膜厚相同距離之空氣中之曝光光之間的相位差(相位角)，結果相位差為13度。
圖11表示於實施例1中分別改變上層膜厚與下層膜厚時，調查總膜厚、總相位偏移量、總OD、表面反射率分別如何變化的圖表。
由圖11得知，需要綜合地研究並考慮上層膜厚(AR layer thickness，抗反射層膜厚)、下層膜厚(Light-shielding layer thickness，遮光層膜厚)、總膜厚、總相位偏移量、總OD、表面反射率(%R)。
於使用實施例1之光罩基底，並應用ArF曝光光而製作具有含有半導體裝置之設計規格中所謂DRAM半間距(hp)為40nm之線與間隙圖案(L&S)之轉印圖案的二元轉印光罩時，進行調查EMF偏壓之模擬。其結果為，EMF偏壓於為環狀照明(Annular Illumination)之情形時為6.2nm，於為偶極照明(Dipole Illumination)之情形時為-0.3nm。
(實施例2) (光罩基底之製作)
如圖13所示，使用邊長為6吋之四角形狀且厚度為0.25吋之合成石英玻璃基板作為透光性基板1，於透光性基板1上分別形成MoSiN膜(遮光層11：下層)、MoSiON膜(抗表面反射層12：上層)作為遮光膜10。
具體而言，於氬氣(Ar)氣體環境下，使用鉬(Mo)與矽(Si)之混合靶(Mo：Si=9.5原子%：89.5原子%)，藉由濺鍍(DC濺鍍)而以38nm之膜厚於透光性基板1上形成遮光層11(MoSi膜)。
其次，於氬氣(Ar)與氧氣(O2)及氮氣(N2)之混合氣體環境下，使用鉬(Mo)與矽(Si)之混合靶(Mo：Si=4原子%：96原子%)，藉由反應性濺鍍(DC濺鍍)而以4nm之膜厚於遮光層11上形成抗表面反射層12(MoSiON膜)。
將遮光膜10之合計膜厚設為42nm。遮光膜10之光學密度(OD)於ArF準分子雷射曝光光之波長為193nm時為3.0。
遮光膜10之表面反射率為39.6%。透射率及反射率之測定係使用分光光度計而進行。
MoSiN膜(遮光層11：下層)之折射率n為1.24，消光係數k為 2.77。
MoSiON膜(抗表面反射層12：上層)之折射率n為2.28，消光係數k為0.92。
(成膜後加熱處理)
其次，於450℃下對上述基板加熱處理30分鐘(退火處理)。
(評價)
針對上述遮光膜10，調查透射上述遮光膜10之曝光光與透射僅與上述遮光膜之膜厚相同距離之空氣中之曝光光之間的相位差(相位角)，結果相位差為1.1度。
圖12表示於實施例2中分別改變上層膜厚與下層膜厚時，調查總膜厚、總相位偏移量、總OD、表面反射率分別如何變化的圖表。
由圖12得知，需要綜合地研究並考慮上層膜厚、下層膜厚、總膜厚、總相位偏移量、總OD、表面反射率。
於使用實施例2之光罩基底，並應用ArF曝光光而製作具有含有半導體裝置之設計規格中所謂DRAM半間距(hp)為40nm之L&S之轉印圖案的二元轉印光罩時，進行調查EMF偏壓之模擬。結果為EMF偏壓於為環狀照明(Annular Illumination)之情形時為6.0nm，於為偶極照明(Dipole Illumination)之情形時為-0.5nm。
(實施例3) (光罩基底之製作)
如圖13所示，使用邊長為6吋之四角形狀且厚度為0.25吋之合成石英玻璃基板作為透光性基板1，於透光性基板1上分別形成MoSiN膜(遮光層11：下層)、MoSiON膜(抗表面反射層12：上層)作為遮光膜10。
具體而言，於氬氣(Ar)氣體環境下，使用鉬(Mo)與矽(Si)之混合靶(Mo：Si=9.5原子%：89.5原子%)，藉由濺鍍(DC濺鍍)而以39nm之膜 厚於透光性基板1上形成遮光層11(MoSi膜)。
其次，於氬氣(Ar)與氧氣(O2)及氮氣(N2)之混合氣體環境下，使用鉬(Mo)與矽(Si)之混合靶(Mo：Si=4原子%：96原子%)，藉由反應性濺鍍(DC濺鍍)而以6nm之膜厚於遮光層11上形成抗表面反射層12(MoSiON膜)。
將遮光膜10之合計膜厚設為45nm。遮光膜10之光學密度(OD)於ArF準分子雷射曝光光之波長為193nm時為3.04。
遮光膜10之表面反射率為29.8%。透射率及反射率之測定係使用分光光度計而進行。
MoSiN膜(遮光層11)之折射率n為1.24，消光係數k為2.77。
MoSiON膜(抗表面反射層12)之折射率n為2.28，消光係數k為0.92。
(成膜後加熱處理)
其次，於450℃下對上述基板加熱處理30分鐘(退火處理)。
(評價)
針對上述遮光膜10，調查透射上述遮光膜10之曝光光與透射僅與上述遮光膜之膜厚相同距離之空氣中之曝光光之間的相位差(相位角)，結果相位差為9.5度。
於使用實施例3之光罩基底，並應用ArF曝光光而製作具有含有在半導體裝置之設計規格中所謂DRAM半間距(hp)為40nm之L&S之轉印圖案的二元轉印光罩時，進行調查EMF偏壓之模擬。結果為EMF偏壓於為環狀照明(Annular Illumination)之情形時為7.4nm，於為偶極照明(Dipole Illumination)之情形時為-0.1nm。
(比較例1) (光罩基底之製作)
如圖13所示，使用邊長為6吋之四角形狀且厚度為0.25吋之合成 石英玻璃基板作為透光性基板1，於透光性基板1上分別形成MoSiN膜(遮光層11)、MoSiON膜(抗表面反射層12)作為遮光膜10。
具體而言，於氬氣(Ar)與氮氣(N2)之混合氣體環境下，使用鉬(Mo)與矽(Si)之混合靶(Mo：Si=21原子%：79原子%)，藉由反應性濺鍍(DC濺鍍)而以50nm之膜厚於透光性基板1上形成遮光層11(MoSiN膜)。
其次，於氬氣(Ar)與氧氣(O2)及氮氣(N2)之混合氣體環境下，使用鉬(Mo)與矽(Si)之混合靶(Mo：Si=4原子%：96原子%)，藉由反應性濺鍍(DC濺鍍)而以10nm之膜厚於遮光層11上形成抗表面反射層12(MoSiON膜)。
再者，上述各層之元素分析係使用拉塞福背向散射分析法。
將遮光膜10之合計膜厚設為60nm。遮光膜10之光學密度(OD)於ArF準分子雷射曝光光之波長為193nm時為3.0。
遮光膜10之表面反射率為21.3%。透射率及反射率之測定係使用分光光度計而進行。
MoSiN膜(遮光層11)之折射率n為2.42，消光係數k為1.91。
MoSiON膜(抗表面反射層12)之折射率n為2.31，消光係數k為1.00。
(成膜後加熱處理)
其次，於450℃下對上述基板加熱處理30分鐘(退火處理)。
(評價)
針對上述遮光膜10，調查透射上述遮光膜10之曝光光與透射僅與上述遮光膜之膜厚相同距離之空氣中之曝光光之間的相位差(相位角)，結果相位差為143度。
於使用比較例1之光罩基底，並應用ArF曝光光而製作具有含有半導體裝置之設計規格中所謂DRAM半間距(hp)為40nm之L&S之轉印 圖案的二元轉印光罩時，進行調查EMF偏壓之模擬。結果為EMF偏壓於為環狀照明(Annular Illumination)之情形時為23.8nm，於為偶極照明(Dipole Illumination)之情形時為4.0nm。於為環狀照明之情形時，EMF偏壓成為20nm以上而無法進行有效之偏壓修正。即，得知於比較例1之光罩基底中，應用環狀照明之轉印用光罩無法形成含有DRAM半間距(hp)為40nm之L&S的轉印圖案。
(轉印用光罩之製作)
參照圖13、圖14，於上述實施例1~3所獲得之光罩基底上形成蝕刻掩膜20。具體而言，於氬氣(Ar)、二氧化碳(CO2)、氮氣(N2)及氦氣(He)之混合氣體環境下，使用鉻靶並藉由濺鍍(DC濺鍍)而以10nm之膜厚於遮光膜10(抗表面反射層12)上形成蝕刻掩膜20(CrOCN膜，Cr：35原子%)。進而，藉由於低於遮光膜10之退火溫度的溫度下將蝕刻掩膜20退火，在不會對遮光膜10之膜應力造成影響之情況下儘量將蝕刻掩膜20之應力調整為較小(較佳為膜應力實質上成為零)。
其次，將作為抗蝕劑膜100之電子束繪圖用化學放大型正性抗蝕劑膜(Fuji Film Electronic Materials公司製造PRL009)形成於蝕刻掩膜20上(參照圖13及圖14(1))。抗蝕劑膜100之形成係使用旋轉器(旋轉塗佈裝置)而進行旋轉塗佈。
其次，於針對抗蝕劑膜100，使用電子束繪圖裝置而進行繪製含有DRAM半間距(hp)為40nm之L&S之轉印圖案後，利用特定之顯影液顯影形成抗蝕劑圖案100a(參照圖14(2))。
其次，將抗蝕劑圖案100a作為光罩，進行蝕刻掩膜20之乾式蝕刻而形成蝕刻掩膜圖案20a(參照圖14(3))。此時，使用氯氣與氧氣之混合氣體(Cl2：O2=4：1)作為包含CrOCN之蝕刻掩膜20之乾式蝕刻氣體。
其次，藉由灰化處理等剝離殘存之抗蝕劑圖案100a(參照圖14(4))。
其次，將上述蝕刻掩膜圖案20a作為光罩，進行遮光膜10之乾式蝕刻而形成遮光膜圖案10a(參照圖14(5))。此時，使用SF6與He之混合氣體作為MoSi系遮光膜10(遮光層11及抗表面反射層12)之乾式蝕刻氣體。
最後，使用氯氣與氧氣之混合氣體(Cl2：O2=4：1)而去除蝕刻掩膜圖案20a，獲得二元型轉印用光罩(參照圖14(6))。
其次，進行如下步驟：使用上述實施例1~3獲得之二元型轉印用光罩，針對轉印對象物即半導體晶圓上之抗蝕劑膜，將轉印圖案曝光轉印。曝光裝置係使用利用以ArF準分子雷射作為光源之環狀照明(Annular Illumination)的液浸方式者。具體而言，於曝光裝置之光罩台上設置實施例1之二元型轉印用光罩，並對半導體晶圓上之ArF液浸曝光用之抗蝕劑膜進行曝光轉印。對曝光後之抗蝕劑膜進行特定之顯影處理而形成抗蝕劑圖案。進而，使用抗蝕劑圖案，於半導體晶圓上形成含有DRAM半間距(hp)為40nm之L&S之電路圖案。
同樣地針對實施例2、3之二元型轉印用光罩，對其他半導體晶圓上之ArF液浸曝光用之抗蝕劑膜分別進行相同之曝光轉印、處理而於半導體晶圓上分別形成含有DRAM半間距(hp)為40nm之L&S之電路圖案。
利用電子顯微鏡(Transmission Electron Microscopy，TEM)確認所獲得之實施例1~3之半導體晶圓上之電路圖案，結果任一實施例中所製造之電路圖案均充分地滿足DRAM半間距(hp)為40nm之L&S之規格。即，可確認實施例1~3之二元型轉印用光罩即使採用以環狀照明(Annular Illumination)作為光源之曝光方式，亦可充分地將DRAM半間距(hp)為40nm之L&S之電路圖案轉印於半導體晶圓上。
以上，使用實施形態或實施例對本發明進行了說明，但本發明之技術範圍不限定於上述實施形態或實施例所記載之範圍。本領域人 員清楚瞭解，可對上述實施形態或實施例進行各種變更或修正。由申請專利範圍之記載明確得知進行此種變更或修正之形態亦可包含於本發明之技術範圍內。

Claims (14)

  1. 一種半導體裝置之製造方法，其特徵在於：包含於使用以ArF準分子雷射為光源之曝光光的曝光裝置上設置二元型轉印用光罩，對半導體晶圓上之抗蝕劑膜進行轉印圖案之曝光轉印之步驟，上述轉印用光罩於透光性基板上具備具有轉印圖案之遮光膜，上述遮光膜包含遮光層及抗反射層之積層構造，且對上述曝光光之光學密度為2.8以上，上述遮光膜對上述曝光光之表面反射率未達50%，穿透上述遮光膜之上述曝光光與穿透與上述遮光膜之膜厚同等距離之空氣中之上述曝光光之間的相位差為30度以下。
  2. 如請求項1之半導體裝置之製造方法，其中上述轉印用光罩包含於上述遮光膜含有半間距為40nm以下之線與間隙圖案的轉印圖案。
  3. 如請求項1之半導體裝置之製造方法，其中以上述曝光裝置對半導體晶圓上之抗蝕劑膜進行之轉印圖案的曝光轉印係使用以ArF準分子雷射為光源之環狀照明或偶極照明之曝光光的液浸方式進行。
  4. 如請求項1之半導體裝置之製造方法，其中上述半導體晶圓上之抗蝕劑膜適用ArF液浸曝光用之抗蝕劑。
  5. 如請求項1之半導體裝置之製造方法，其中上述遮光層包含折射率n為1.80以下且消光係數k為2.37以上之材料，且膜厚為30nm以上。
  6. 如請求項1之半導體裝置之製造方法，其中上述抗反射層包含折 射率n為2.00以上且消光係數k為1.00以下之材料，且膜厚為3nm以上、6nm以下。
  7. 如請求項1之半導體裝置之製造方法，其中上述遮光層包含含有過渡金屬及矽之材料。
  8. 如請求項7之半導體裝置之製造方法，其中上述遮光層包含過渡金屬及矽之合計含量為90原子%以上之材料。
  9. 如請求項8之半導體裝置之製造方法，其中上述遮光層中之過渡金屬為鉬(Mo)。
  10. 如請求項9之半導體裝置之製造方法，其中上述遮光層中之鉬含量除以鉬與矽之合計含量之比率為2%以上、35%以下。
  11. 如請求項1之半導體裝置之製造方法，其中上述抗反射層包含於過渡金屬及矽中進而含有氧、氮中之至少一種元素之材料，於矽中進而含有氧、氮中之至少一種元素之材料，或於過渡金屬中進而含有氧、氮中之至少一種元素之材料。
  12. 如請求項11之半導體裝置之製造方法，其中上述抗反射層中之過渡金屬為鉬(Mo)。
  13. 如請求項1之半導體裝置之製造方法，其中上述抗反射層係以折射率n及消光係數k不同於上述遮光層之方式以濺鍍法形成。
  14. 如請求項1至13中任一項之半導體裝置之製造方法，其包含：對進行上述轉印圖案之曝光轉印步驟後之上述半導體晶圓上之上述抗蝕劑膜，進行顯影處理形成抗蝕劑圖案的步驟，及使用上述抗蝕劑圖案於上述半導體晶圓上形成含有半間距為40nm以下之線與間隙圖案之電路圖案的步驟。
TW104121761A 2010-09-30 2011-09-30 半導體裝置之製造方法 TWI598679B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010221661A JP5154626B2 (ja) 2010-09-30 2010-09-30 マスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
TW201539113A true TW201539113A (zh) 2015-10-16
TWI598679B TWI598679B (zh) 2017-09-11

Family

ID=45890106

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100135689A TWI497191B (zh) 2010-09-30 2011-09-30 光罩基底、轉印用光罩、轉印用光罩之製造方法及半導體裝置之製造方法
TW104121761A TWI598679B (zh) 2010-09-30 2011-09-30 半導體裝置之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW100135689A TWI497191B (zh) 2010-09-30 2011-09-30 光罩基底、轉印用光罩、轉印用光罩之製造方法及半導體裝置之製造方法

Country Status (4)

Country Link
US (3) US8501372B2 (zh)
JP (1) JP5154626B2 (zh)
KR (2) KR101286428B1 (zh)
TW (2) TWI497191B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120083142A (ko) * 2011-01-17 2012-07-25 삼성전자주식회사 반도체 장치 및 반도체 장치의 형성 방법
KR20140023492A (ko) * 2012-08-16 2014-02-27 삼성코닝정밀소재 주식회사 스퍼터링 타겟 및 이에 의해 증착된 블랙 매트릭스를 포함하는 유기 발광 디스플레이 장치
JP5596111B2 (ja) * 2012-12-05 2014-09-24 Ｈｏｙａ株式会社 半導体デバイスの製造方法
CN104903792B (zh) * 2013-01-15 2019-11-01 Hoya株式会社 掩膜板坯料、相移掩膜板及其制造方法
JP6185721B2 (ja) * 2013-01-29 2017-08-23 Hoya株式会社 マスクブランク、マスクブランクの製造方法、転写用マスクの製造方法、および半導体デバイスの製造方法
JP5880506B2 (ja) * 2013-09-19 2016-03-09 富士ゼロックス株式会社 処理装置
JP6394496B2 (ja) 2014-07-15 2018-09-26 信越化学工業株式会社 バイナリフォトマスクブランク、その製造方法、及びバイナリフォトマスクの製造方法
JP5775631B2 (ja) * 2014-08-06 2015-09-09 Hoya株式会社 マスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法
JP2016057577A (ja) * 2014-09-12 2016-04-21 信越化学工業株式会社 フォトマスクブランク
JP6621626B2 (ja) * 2015-09-18 2019-12-18 Hoya株式会社 マスクブランク、位相シフトマスクおよび半導体デバイスの製造方法
JP6756541B2 (ja) * 2016-08-08 2020-09-16 東京応化工業株式会社 基板の製造方法
JP6297766B1 (ja) * 2016-08-26 2018-03-20 Hoya株式会社 マスクブランク、転写用マスク及び半導体デバイスの製造方法
CN106505158B (zh) * 2016-12-01 2019-07-09 Tcl集团股份有限公司 一种量子点发光二极管器件及其制备方法
JP6400763B2 (ja) 2017-03-16 2018-10-03 Hoya株式会社 マスクブランク、転写用マスクおよび半導体デバイスの製造方法
JP7331793B2 (ja) * 2020-06-30 2023-08-23 信越化学工業株式会社 フォトマスクの製造方法及びフォトマスクブランク

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644146B2 (ja) * 1987-03-03 1994-06-08 三菱電機株式会社 フオトマスク
JP4897060B2 (ja) * 2003-06-05 2012-03-14 Ｎｔｎ株式会社 ローラ軸の製造方法
KR101052654B1 (ko) 2004-06-16 2011-07-28 호야 가부시키가이샤 광반투과막, 포토마스크 블랭크 및 포토마스크, 및 광반투과막의 설계 방법
JP4407815B2 (ja) 2004-09-10 2010-02-03 信越化学工業株式会社 フォトマスクブランク及びフォトマスク
JP2006078825A (ja) 2004-09-10 2006-03-23 Shin Etsu Chem Co Ltd フォトマスクブランクおよびフォトマスクならびにこれらの製造方法
JP4843304B2 (ja) * 2005-12-14 2011-12-21 富士通セミコンダクター株式会社 フォトマスクの製造方法、デバイスの製造方法、及び、フォトマスクのモニタ方法
JP4881633B2 (ja) 2006-03-10 2012-02-22 凸版印刷株式会社 クロムレス位相シフトマスク用フォトマスクブランク、クロムレス位相シフトマスク、及びクロムレス位相シフトマスクの製造方法
CN101443886B (zh) 2006-05-30 2012-06-27 Hoya株式会社 掩模基板的制造方法和转印掩模的制造方法
JP5242110B2 (ja) * 2007-09-30 2013-07-24 Ｈｏｙａ株式会社 フォトマスクブランク、フォトマスク及びその製造方法、並びに半導体装置の製造方法
JP5702920B2 (ja) * 2008-06-25 2015-04-15 Hoya株式会社 位相シフトマスクブランク、位相シフトマスクおよび位相シフトマスクブランクの製造方法
TW201030451A (en) * 2008-09-30 2010-08-16 Hoya Corp Multi-tone photomask and method of manufacturing the same
US20100092894A1 (en) 2008-10-14 2010-04-15 Weihong Liu Bottom Antireflective Coating Compositions
WO2010050447A1 (ja) 2008-10-29 2010-05-06 Hoya株式会社 フォトマスクブランク、フォトマスク及びその製造方法
JP5281362B2 (ja) * 2008-10-31 2013-09-04 Ｈｏｙａ株式会社 フォトマスクブランク、フォトマスク及びその製造方法
JP5497288B2 (ja) * 2008-12-29 2014-05-21 Ｈｏｙａ株式会社 フォトマスクブランクの製造方法及びフォトマスクの製造方法
TWI438562B (zh) 2009-01-06 2014-05-21 Hoya Corp 光罩之製造方法、圖案轉印方法、光罩基板用處理裝置及薄膜圖案化方法
JP5317310B2 (ja) * 2009-03-31 2013-10-16 Ｈｏｙａ株式会社 マスクブランク及び転写用マスクの製造方法

Also Published As

Publication number Publication date
KR101286428B1 (ko) 2013-07-19
TWI598679B (zh) 2017-09-11
US20130280646A1 (en) 2013-10-24
JP5154626B2 (ja) 2013-02-27
US9256122B2 (en) 2016-02-09
KR20120057508A (ko) 2012-06-05
TWI497191B (zh) 2015-08-21
JP2012078441A (ja) 2012-04-19
KR101568058B1 (ko) 2015-11-10
US9612527B2 (en) 2017-04-04
US20150227039A1 (en) 2015-08-13
KR20130064092A (ko) 2013-06-17
TW201227168A (en) 2012-07-01
US20120082924A1 (en) 2012-04-05
US8501372B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
TWI598679B (zh) 半導體裝置之製造方法
TWI481949B (zh) 光罩基底、光罩及此等之製造方法
JP5602930B2 (ja) マスクブランクおよび転写用マスク
TWI599841B (zh) Half-tone phase shift type mask blank, half-tone phase shift type mask and pattern exposure method
TW201640216A (zh) 遮罩基底、相移遮罩及相移遮罩之製造方法、與半導體裝置之製造方法
TW201704848A (zh) 半色調相位移空白光罩、半色調相位移光罩及圖型曝光方法
KR20180026766A (ko) 마스크 블랭크, 위상 시프트 마스크, 위상 시프트 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
WO2015045801A1 (ja) マスクブランク、転写用マスクおよび転写用マスクの製造方法
KR102592274B1 (ko) 마스크 블랭크, 위상 시프트 마스크 및 반도체 디바이스의 제조 방법
KR20170123610A (ko) 마스크 블랭크, 위상 시프트 마스크, 위상 시프트 마스크의 제조방법 및 반도체 디바이스의 제조방법
JP6759486B2 (ja) マスクブランク、位相シフトマスク及び半導体デバイスの製造方法
JPWO2019176481A1 (ja) マスクブランク、位相シフトマスク及び半導体デバイスの製造方法
US9354509B2 (en) Mask blank, transfer mask, method of manufacturing a transfer mask, and method of manufacturing a semiconductor device
JP5596111B2 (ja) 半導体デバイスの製造方法
JP5775631B2 (ja) マスクブランク、転写用マスク、転写用マスクの製造方法、および半導体デバイスの製造方法