TW201535593A - 具有全包覆線的互連線 - Google Patents

具有全包覆線的互連線 Download PDF

Info

Publication number
TW201535593A
TW201535593A TW103132991A TW103132991A TW201535593A TW 201535593 A TW201535593 A TW 201535593A TW 103132991 A TW103132991 A TW 103132991A TW 103132991 A TW103132991 A TW 103132991A TW 201535593 A TW201535593 A TW 201535593A
Authority
TW
Taiwan
Prior art keywords
layer
interconnect
dielectric layer
adhesive
diffusion barrier
Prior art date
Application number
TW103132991A
Other languages
English (en)
Other versions
TWI544576B (zh
Inventor
Manish Chandhok
Hui-Jae Yoo
Christopher J Jezewski
Ramanan V Chebiam
Colin T Carver
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201535593A publication Critical patent/TW201535593A/zh
Application granted granted Critical
Publication of TWI544576B publication Critical patent/TWI544576B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種包括全包覆互連線的金屬化層及一種形成全包覆互連線的方法。開口被形成於介電層中，其中該介電層具有表面且該開口包括壁及底部。擴散阻障層及黏著層被沈積於該介電層上。互連線材料被沈積於該介電層上及回焊至該開口中形成互連線。黏著蓋層及擴散阻障蓋層被沈積於該互連線之上。該互連線被該黏著層及該黏著蓋層圍繞且該黏著層及該黏著蓋層被該擴散阻障層及該擴散蓋層圍繞。

Description

具有全包覆線的互連線
本揭示關於具有全包覆線的互連線，且在特定實施例中，關於包括全包覆導電線的銅互連線。
隨著積體電路特徵被縮小且密度增加，影響觀察到的電阻之材料性質(諸如電阻率)展現相對較明顯的效果。此外，積體電路的可靠性受到隨著特徵大小下降及密度增加而增加的數個應力所影響。這些應力包括電、熱、機械性及環境應力。電遷移為隨著特徵大小下降(尤其低於50nm)及功率密度增加而降低半導體可靠性、導致互連線失效、及變得相對較顯著之現象的實例。電遷移被理解為由於離子在導體中移動所造成的材料運送。電遷移可導致形成突起或孔洞於互連線內，且最終導致其失效。
為了降低電遷移、及其他應力引起的失效，耐火金屬已經被使用於互連線製造中。然而，耐火金屬展現增加的電阻率且因此展現增加的電阻及電阻電容 (RC)延遲。為了進一步降低電遷移、及其他應力引起的失效，擴散阻障層已經被沈積於含有互連線的層間介電層中的開口之側壁及底壁上。擴散阻障層被理解成典型佔用該互連導線的截面積的小部份。該互連線在給定介電層的表面所暴露的部分以諸如氮化矽的絕緣體加以塗佈。然而，使用絕緣蓋層可能藉由增加電容耦合而不利地影響導線性質。
因此，隨著特徵大小繼續降低，仍然有空間改善互連線的設計，在一些例子中重點在互連線RC及對各種應力的阻抗性兩者，諸如那些導致電遷移及熱機械失效者。
102‧‧‧互連導線
104‧‧‧開口
106‧‧‧介電層
108‧‧‧擴散阻障層
110‧‧‧氣隙
112‧‧‧側
112a‧‧‧相對的側表面
112b‧‧‧相對的側表面
112c‧‧‧底表面
114‧‧‧黏著層
114a‧‧‧黏著層
114b‧‧‧黏著層
115‧‧‧黏著蓋層
116‧‧‧擴散阻障層
116a‧‧‧擴散阻障層
116b‧‧‧擴散阻障層
117‧‧‧擴散阻障蓋層
120‧‧‧表面
122‧‧‧上表面
130‧‧‧部分
132‧‧‧底部
134‧‧‧側壁
138‧‧‧凹陷
144a‧‧‧側壁
144b‧‧‧側壁
150‧‧‧犧牲介電層
152‧‧‧介電基板
400‧‧‧方法
本揭示的以上提及與其他特徵、及實現它們的方式可藉由參照此處所述實施例配合隨附圖式的下列說明而變得較明顯且更好地理解，其中：第1a圖示出層間介電層中的全包覆互連導線之實施例的俯視圖；第1b圖示出第1a圖在線1b-1b所取得的橫剖面圖；第2a圖示出層間介電層中的全包覆互連導線之實施例的俯視圖；第2b圖示出第2a圖在線2b-2b所取得的橫剖面圖；第3圖示出包括在該互連線開口底部的雙阻障層之全包覆互連導線的另一實施例的橫剖面，各個阻障層包括黏 著層及擴散層；第4圖示出形成該等全包覆互連線的方法之實施例；第5a圖示出已圖案化開口層間介電層的實施例之橫剖面；第5b圖示出包括其上所沈積之一層擴散阻障層的第5a圖之已圖案化層間介電層的橫剖面；第5c圖示出包括該擴散阻障層上所沈積之黏著層的第5b圖之層間介電層的橫剖面；第5d圖示出包括該層間介電層上所沈積且回焊至該等開口中之互連線材料的第5c圖之層間介電層的橫剖面；第5e圖示出包括該互連線及介電層之上所沈積之黏著蓋層的第5d圖之層間介電層的橫剖面；第5f圖示出包括該黏著蓋層之上所沈積之擴散阻障蓋層的第5e圖之層間介電層的橫剖面；第5g圖示出在平坦化以後之第5f圖的層間介電層之橫剖面；第5h圖示出被形成於介電基板之上的犧牲介電層之橫剖面；第5i圖示出包括該等互連線間的氣隙之介電層之上所形成的互連線之實施例的橫剖面；第6圖示出層間介電層中所形成之複數個互連線的橫剖面之透射電子顯微鏡影像；第7圖示出層間介電層中所形成之二個互連線的實施 例的橫剖面之透射電子顯微鏡影像；第8圖示出電遷移測試之比較性結果：藉由將銅電鍍於包括鉭阻障層及蝕刻停止蓋層的開口中所產生之互連線(由點(A)所表示)；及藉由將銅沈積及回焊於包括氮化鉭阻障層與Ta黏著層及鉭黏著層與氮化鉭阻障層的蓋層之開口中所產生之互連線(由點(B)及(C)所表示)；第9圖示出累積機率對短孔洞鏈與下列金屬互連線的電阻：藉由將銅電鍍於包括鉭阻障層及蝕刻停止蓋層的開口中所產生之互連線(由點(A)所表示)；及藉由將銅沈積及回焊於包括氮化鉭阻障層與鉭黏著層及鉭黏著層與氮化鉭阻障層的蓋層之開口中所產生之互連線(由點(B)及(C)所表示)；第10圖示出在300℃於周圍空氣環境中50小時的電遷移烘烤測試以後之包括二個銅層的晶圓之橫剖面的透射電子顯微鏡影像；及第11圖示出在300℃於周圍空氣環境中50小時的電遷移烘烤測試以後之包括二個銅層的晶圓之橫剖面的透射電子顯微鏡影像。
【發明內容及實施方式】
本揭示針對具有全包覆線的互連線，且在特定實施例中，關於包括全包覆導電線的銅互連線。如以上所提到，隨著積體電路特徵被縮小且密度增加，影響觀察到的電阻之材料性質(諸如電阻率)展現相對較明顯的效 果。此外，積體電路的可靠性受到隨著特徵大小下降及密度增加而增加的數個應力所影響。這些應力包括電、熱、機械性及環境應力。電遷移為隨著特徵大小下降(尤其低於50nm尺寸)及功率密度增加而降低半導體可靠性、導致互連線失效、及變得相對較顯著之現象的實例。電遷移被理解為由於離子在導體中移動所造成的材料運送。電遷移可導致形成突起或孔洞於互連線中且最終導致失效。
為了降低電遷移、及其他應力引起的失效，耐火金屬或摻雜的銅已經被使用於互連線製造中作為導體或導線。然而，耐火金屬展現增加的電阻率且因此展現增加的電阻、增加電阻電容延遲。為了進一步降低電遷移、及其他應力引起的失效，擴散阻障層已經被沈積於含有互連線的層間介電層中的開口之側壁及底壁上。擴散阻障層被理解成典型佔用該互連導線的截面積的小部份。該互連線在給定介電層的表面所暴露的部分一般以密封蝕刻停止層加以塗佈。密封蝕刻停止層大致包括具相對高介電常數的絕緣體，諸如氮化矽、碳化矽膜或氫化碳化矽膜。然而，此種配置可能不利地影響諸如電容的導線性質。為了試圖解決電遷移的缺點，本揭示針對包括全包覆線的互連線(且尤其是銅互連線)及形成此種互連線的方法。
在實施例中，該等互連線被用來連接關聯於積體電路的各種組件。組件包括例如電晶體、二極體、電源、電阻器、電容器、電感器、感測器、收發器、接收器、天線等。關聯於積體電路的組件包括那些被安裝於積 體電路上者或那些連接至積體電路者。該積體電路為類比或者數位且可被使用於數個應用中，諸如微處理器、光電子、邏輯方塊、音訊放大器等，取決於關聯於該積體電路的組件。該積體電路可被採用作為用以執行電腦中的一或更多相關功能之晶片組的部份。
第1a及1b圖分別示出金屬化層的實施例之俯視圖及橫剖面圖，該金屬化層包括介電層106的開口104中所形成的全包覆互連導線102。該全包覆互連導線包括在互連線102的所有側112上的擴散阻障層108，使得互連線102被擴散阻障層108圍繞。第2a及2b圖分別示出另一實施例的俯視圖及橫剖面圖，其中氣隙110存在於全包覆互連線102之間。再次地，互連導線102被互連導線102的所有側112上的擴散阻障層108圍繞。介電層106支持互連導線102。
在實施例中，介電層106為層間介電層。二或更多層的該層間介電層可被堆疊以形成積體電路。在一些實施例中，此處進一步討論，該介電層包括被沈積於介電基板之上的一或更多犧牲層。該犧牲層包括介電材料，其被理解是一種材料，其為絕緣體但在施加電場時被偏極化。在實施例中，該介電質包括低k介電質，那就是，具低於3.9(即，二氧化矽的介電常數)的介電常數之材料，包括從1.5至3.8的所有值及範圍，諸如1.7、1.9、2.1、2.8、2.7等。該介電材料可自其選擇的非限制性實例包括氟摻雜的二氧化矽、碳摻雜的氧化物(即，碳摻雜的 二氧化矽)、有機矽酸鹽玻璃、碳氧化矽、氫化碳氧化矽、多孔二氧化矽、以及諸如聚醯亞胺、聚四氟乙烯、聚降冰片烯、苯環丁烯、氫化半矽氧烷(hydrogen silsequioxane)及甲基半矽氧烷(methylsilsesquioxane)的有機聚合物介電質。該介電層可具有50nm至300nm範圍的厚度，包括其中的所有值及範圍，諸如100nm至300nm、100nm至200nm等。
如所示，互連線102的橫剖面為矩形。然而，在各種實施例中，其他幾何形狀可被呈現，諸如方形、長方形、橢圓形或其變化。該等互連線由具有低於4.0μΩ‧cm的電阻率之材料所形成，諸如在1.0μΩ‧cm至4.0μΩ‧cm的範圍。例如，該等互連線包括銅、由銅所組成、或實質由銅所組成。如所示，該等互連線具有長度L(見第1a圖)、寬度W及高度H，排除任何額外的阻障層，此處在實施例中該長度展現該互連線的最大尺寸。在實施例中，該等互連線具有十分之幾微米至數微米範圍的長度L(包括其中的所有值及範圍)、0.020μm至0.100μm範圍的寬度W(包括其中的所有值及範圍)、及提供0.5至2.0長寬比(H/W)範圍的高度H(包括其中的所有值及範圍)。
進一步而言，如第1b圖中所示，互連線102的上表面122被凹陷低於介電層106的表面120。互連線102被凹陷距離D，其在實施例中在該互連線高度的1%至20%的範圍，包括其中的所有值及範圍，諸如5%至10% 等。例如，該互連線從介電層106的表面被凹陷1nm至20nm範圍的距離D，包括其中的所有值及範圍，諸如5nm至10nm。此界定互連線102的上表面122與介電層表面120間的凹陷138(見第5d圖進一步描述於下)。
如以上所提到，互連線102以阻障層108(包括黏著層114及擴散阻障層116)完全包覆且以黏著蓋層115及擴散阻障蓋層117覆蓋。完全包覆被理解為阻障層108完全圍繞表面112的全部，包括互連線102的上表面122、相對的側表面112a、112b及底表面112c，包括未被介電層106(上表面122)圍繞或圍住的那些表面。當孔洞存在時，該包覆密封該孔洞及該等導線兩者在一起。在實施例中，擴散阻障層116被設置於介電層106上且該黏著層被設置於開口104的側壁134及底部132上且黏著層114被設置於擴散阻障層116上。進一步而言，黏著蓋層115被設置於互連線102之上且該擴散阻障蓋層被設置於黏著蓋層115之上。互連線102被黏著層114及黏著蓋層115圍繞，其接著分別被擴散阻障層116及擴散阻障蓋層117圍繞。
在實施例中，黏著層114、115由充分濕潤該導電金屬(例如銅)以提供對該導電金屬的良好黏著之材料所構成。針對該等黏著層所選擇的材料展現高於該互連線的電阻率，諸如在5.0μΩ‧cm至100.0μΩ‧cm的範圍。該等黏著層包括例如鉭、鈦、釕、或鈷，且在特定實施例中實質由鉭所組成。在實施例中，黏著層114、115各具 有1nm至10nm範圍的厚度，包括其中的所有值及範圍。
然而，由於該等黏著層可受到氧化，擴散阻障層116被設置於黏著層114與介電層106之間。此外，擴散阻障蓋層117被形成於黏著蓋層115之上，覆蓋黏著蓋層115。擴散阻障層116、117包括例如氮化鉭或氮化鈦，且在特定實施例中包括氮化鉭、由氮化鉭所組成、或實質由氮化鉭所組成。在實施例中，擴散阻障層116、117各具有1nm至10nm範圍的厚度，包括其中的所有值及範圍。在實施例中，多個黏著層及擴散阻障層被設置在圍繞互連線102的表面112的一或更多位置。例如，在開口104的底部132，交替的二或更多層的該等黏著及擴散阻障材料被設置。第3圖的橫剖面示出二個黏著層114a、114b及二個擴散阻障層116a、116b被設置。
以上所述一種形成全包覆互連線於金屬化層中的方法之實施例被示出於第4圖中。第5a至5i圖示出隨著形成該全包覆互連線的方法進行之金屬化層的配置。在此實施例中，方法400開始於圖案化該介電層以界定數個開口於該等互連線將被形成的介電層表面中。
在實施例中，圖案化包括沈積光阻於該介電層之上。該光阻為正或負光阻且可包括例如聚(甲基丙烯酸甲酯)、聚(甲基戊二酸醯亞胺)、DNQ/酚醛清漆、或SU-8(環氧基的負光阻)。該光阻藉由塗佈程序加以沈積，諸如例如旋塗。旋塗以1至10,000rpm(包括其中 的所有值及範圍)施行1秒至10秒範圍的一段時間(包括其中的所有值及範圍)。
該光阻接著藉由使用光微影光學投射所需圖案的影像至該光阻上來加以圖案化，諸如光學光微影、浸漬光微影、深UV微影、極UV微影、或其他技術，其中投射光的波長可能為最多436nm，包括從157nm至436nm的所有值及範圍，諸如157nm、193nm、248nm等。諸如0.1N至0.3N範圍濃度的氫氧化四甲銨TMAH(具有或沒有表面活性劑)顯影劑被施加至該光阻，諸如藉由旋塗，且該光阻的部分被移除以暴露下層介電層關連於所需圖案的區。
在實施例中，該介電層的烘烤可發生在以上步驟的任一者以前或以後。例如，該介電層可被預烤以移除表面水。在實例中，預烤在200℃至400℃範圍的溫度(包括其中的所有值及範圍)施行30至60分鐘的時間(包括其中的所有值及範圍)。在施加該光阻以後，後施加烘烤可能發生，其中該光阻中的溶劑的至少一部分被趕走。後施加烘烤為例如在70℃至140℃範圍的溫度(包括其中的所有值及範圍)施行60秒至240秒範圍的一段時間(包括其中的所有值及範圍)。在圖案化以後，該光阻可在100℃至300℃範圍的溫度(包括其中的所有值及範圍)被硬烘烤1分鐘至10分鐘的一段時間(包括其中的所有值及範圍)。
該介電層的已暴露部分接著被化學蝕刻，其 中該表面的已暴露部分被移除直到所需深度被達成，形成開口於該介電層中。剩餘的光阻透過諸如灰化的程序加以選擇性移除，其中該光阻被暴露至氧或氟，其與該光阻結合以形成灰。第5a圖示出包括介電層106的表面120中所形成的一或更多開口104的已圖案化層間介電層106之實施例。該介電層在實體及電氣兩者上至少部份隔離該等開口。
再次參照第4圖，在圖案化該介電層以後，該擴散阻障層被沈積至介電層上404。在實施例中，沈積該擴散阻障層藉由使用保角塗佈程序加以施行，其中該擴散阻障層被沈積於該介電層的任何已暴露表面上，包括在該介電層中所形成之任何開口的側壁及底部上。保角塗層可因此被理解為被施加至該介電層的已暴露表面且例如不只是水平表面的塗層。在實施例中，該塗層展現低於35%的厚度變化，包括從1%至35%的所有值及範圍，諸如10%或更低、15%或更低、20%或更低、25%或更低等。該保角塗佈程序選自諸如化學氣相沈積或原子層沈積的程序。可被使用的其他程序包括物理氣相沈積，諸如磁控濺鍍、蒸發沈積或電子束沈積。
在化學氣相沈積中，例如一或更多反應性氣體以1sccm至500sccm的流率提供於包括該介電層的腔室中，包括其中的所有值及範圍。在實例中該反應性氣體選自下列的一或更多者：五(二甲基胺)鉭、三(二乙基亞胺)(叔丁基亞胺)鉭(V)、三(乙基甲基胺亞胺)(叔丁基亞胺) 鉭(V)、或以1：1化學計量比所提供的四氯化鈦與氨。該反應性氣體可由諸如惰性氣體(其可包括例如氬氣)的載氣加以提供。
在實施例中，該腔室被維持在1mTorr至100mTorr範圍的壓力(包括其中的所有值及範圍)及100℃至500℃範圍的溫度(包括其中的所有值及範圍)。該程序可在實施例中為電漿輔助程序，此處電極被提供於該處理室內且被用來離子化該等氣體。或者，電漿在該腔室的外部形成且該電漿接著被供應至該腔室中。在該腔室中，一層的該金屬由於該氣體的反應被沈積於該介電層的表面上。
在物理氣相沈積中加工物(該介電層)被放置於處理室中。諸如氮氣的反應性氣體以10sccm至100sccm範圍的流率(包括其中的所有值及範圍，諸如40sccm至50sccm或45sccm)供應至處理室中。諸如氬氣的惰性氣體也被任選地供應至該處理室中。在供應該反應性氣體以前，該反應室的基礎壓力在10-8torr的範圍且在濺鍍期間被保持在10-7至10-1torr的範圍，諸如在1毫托至10毫托、或2.5毫托的範圍。該處理室被維持在10℃至100℃範圍的溫度，包括其中的所有值及範圍，諸如在10℃至20℃或17℃的範圍。
金屬靶材位於該處理室中且由諸如鈦或鉭的金屬所形成。該金屬靶材由額定於-50V至-1000V範圍的DC電源所偏壓，包括其中的所有值及範圍。該加工物或 工作台也可由額定於-50V至-100V範圍的AC電源所偏壓，包括其中的所有值及範圍，諸如-70V至-80V。
在沈積期間，由於位於該靶材附近或後面的磁鐵，電漿形成且被定位圍繞該靶材。該電漿轟擊該靶材而隨著蒸汽濺射出金屬原子，其接著被沈積於該加工物上。該程序繼續1秒至100秒範圍的一段時間。
第5圖示出包括層間介電層106的表面120之上(以及開口104的壁134與底部132上)的擴散阻障材料之保角塗層116的層間介電層106之實施例。
在沈積該擴散阻障層以後，該黏著層被沈積406，如第4圖中所見。在實施例中，該黏著層藉由使用以上保角塗佈程序的任一者加以沈積。再次地，該黏著層被沈積於該擴散阻障層的任何已暴露表面上，包括在該等開口的側壁及底部上。在實例中，該反應性氣體選自氯化鉭(V)，即，雙(叔丁基環戊二烯基)二氯化鈦(IV)，以1：1化學計量比傳送其與氫氣。再次地，該反應性氣體可能與惰性氣體傳送，諸如氬氣。該黏著層的物理氣相沈積如以上針對該黏著阻障層所述而進行，除了幾個例外。例如，在沈積該擴散阻障層的期間，諸如氮氣的反應性氣體未被饋送至該處理室中。除此之外，該等程序保持類似。
第5c圖示出添加黏著阻障層114於擴散阻障層116之上，其中該黏著阻障層被沈積於該介電的表面120、開口104的壁134及底部132之上。
再次參照第4圖，該互連線材料可接著藉由 使用氣相沈積法加以沈積408，諸如化學氣相沈積或物理氣相沈積。該互連線材料被沈積於該介電層的各種表面之上。充足的互連線材料被施加以僅部份充填該等開口，留下該介電層的表面與該等互連線的表面間的開口。
用以沈積該等導線的物理氣相沈積程序再次包括例如磁控濺鍍、蒸氣沈積或電子束沈積。物理氣相沈積的實例包括以5sccm至100sccm範圍的流率供應諸如氬氣的惰性氣體(包括其中的所有值及範圍)至處理室中，其被保持在1×10-1至1×10-7torr範圍的壓力，包括其中的所有值及範圍。該處理室包括加工物(即，該介電層)及由銅或鋁所形成的金屬源(稱為靶材)。該金屬源由額定於0.1至50kW範圍的DC電源所偏壓，包括其中的所有值及範圍。該加工物或該加工物被放置的工作台也可由額定於0.1至1.5kW範圍的AC電源所偏壓，包括其中的所有值及範圍。由於位於該靶材附近或後面的磁鐵，電漿形成且被定位圍繞該靶材。該電漿轟擊該靶材而隨著蒸汽濺射出金屬原子，其接著被沈積於該加工物上。該程序繼續1秒至100秒範圍的一段時間以容許生長一層的該互連線材料。
在實施例中該導線材料(諸如銅)的種晶層(400埃至600埃的範圍，諸如500埃)藉由以上所述的物理氣相沈積程序加以形成。此接著為電鍍銅，其中該層間介電層被放置至硫酸銅與硫酸的溶液。25mA/cm2至75mA/cm2範圍的電流密度(諸如50mA/cm2)被施加30秒 至120秒的一段時間，諸如60秒。
在替代實施例中，化學氣相沈積可被施行以藉由以上所述的程序形成該等互連線。該反應性氣體選自例如銅(II)雙六氟乙醯丙酮酸鹽、1,5-環辛二烯-銅(I)-六氟乙醯丙酮酸鹽。
一旦該互連線材料被沈積於該介電層上，該互連線材料接著被回焊410以使該互連線材料流至開口104中。為了回焊該互連線材料，該互連線材料受到或暴露至200℃至1100℃範圍的高溫，包括其中的所有值及範圍，由輻射、爐、燈、微波、或熱氣所施加。該互連線材料可被回焊1分鐘至10分鐘範圍的一段時間，包括其中的所有值及範圍。第5d圖示出回焊以後的互連線材料之實施例。如所示，形成互連線102的材料部份充填介電層106中所形成的開口104。如以上所述，該互連線的上表面122從介電層106的上表面120凹陷1nm至20nm範圍的深度，包括其中的所有值及範圍，諸如1nm至5nm。此界定互連線102的上表面122之上的開口104中的凹陷138。
再次參照第4圖，在沈積及回焊該互連線材料以後，該黏著層的蓋層被沈積412於該介電層及互連線之上。在實施例中，氣相沈積法被使用，諸如以上所述的保角塗佈法或物理氣相沈積法被使用。在使用化學氣相沈積時，該等反應性氣體及沈積條件在實施例中相同於以上針對步驟406中沈積黏著層114所述的反應性氣體及沈積 條件。第5e圖示出被設置於互連線102及介電層106之上的黏著蓋層115。黏著蓋層115位於凹陷138內。此步驟可接著為化學機械平坦化以在用該擴散阻障層覆蓋以前降低該黏著層與該介電層的高度，以容許該擴散阻障層較完全密封黏著層114、115。
該擴散阻障層的蓋層接著被沈積414於該黏著蓋層之上，如第4圖中所示。再次地，在實施例中，氣相沈積法可被使用，諸如以上所述的保角塗佈法或以上所述的物理氣相沈積法，以沈積該擴散阻障層。在使用化學氣相沈積時，該等反應性氣體及沈積條件在實施例中相同於以上針對步驟404中所述沈積擴散阻障層116所述的反應性氣體及沈積條件。第5f圖示出被沈積於黏著蓋層115、互連線102、及介電層106之上的擴散阻障蓋層117。擴散阻障蓋層117位於凹陷138內。因此，蓋層115、117位於互連線102之上的部分130保持與層間介電層表面120同水平或從該層間介電層表面凹陷。
再次參照第4圖，在覆蓋414以後，平坦化被施行416以暴露開口104間的介電材料之表面120。平坦化藉由使用濕或者乾平坦化程序加以施行。在一個實施例中，平坦化藉由使用化學機械平坦化加以施行，其可被理解為一種利用拋光表面、研磨劑及漿料以移除該覆蓋層及平坦化該介電層與互連線的表片之程序。由於該互連線的凹陷及相對於該介電層的表面之蓋層，該等蓋層在平坦化期間受到保護。
第5g圖示出包括介電層106的開口104中所形成的全包覆互連線102之生成的金屬化層。互連線102被黏著層114及黏著蓋層115圍繞。並且，該黏著層及黏著蓋層被擴散阻障層116及擴散蓋層117圍繞。因此，互連線102被凹陷於黏著層114及擴散阻障層116的側壁144a、144b內且黏著蓋層114也被凹陷於黏著層114及擴散阻障層116的側壁144a、144b內。在實施例中，該擴散阻障層也被凹陷於黏著層114及擴散阻障層116的側壁144a、144b內。
任選地，再次參照第4圖，額外的程序被實施418以移除該等全包覆互連線的任一側上的介電材料，形成氣隙於該等互連線之間。在形成該等氣隙的實施例中，該介電層及互連線的表面藉由以上所述的光微影加以圖案化，以遮蔽該等互連線及形成開口於該介電層中，移除該全包覆互連線的任一側上的介電材料。
在另一實施例中，犧牲介電層被沈積於介電基板之上。第5h圖示出介電基板152之上的犧牲介電層150之配置。該介電基板從以上所述的介電材料所形成。在實施例中，該犧牲層由含矽材料所形成，諸如碳摻雜的矽、二氧化矽、氧氮化矽、或氧氟化矽、或多孔二氧化矽。
該犧牲層被圖案化以形成其中該等互連線被形成的開口，接著第4圖中所示的程序。在形成該等互連線及覆蓋該等互連線以後，位於該等互連線的任一側上的 犧牲介電層藉由使用有機氫溶液加以移除418，諸如包括pH在12至14範圍之次氯酸鹽離子(諸如次氯酸鈉離子)的氫氧化四甲銨(TMAH)為基的溶液。該THAH以1%至10%範圍的體積濃度存在(包括其中的所有值及範圍)，諸如體積5%至10%(包括其中的所有值及範圍)，且次氯酸鹽離子以5%至15%範圍的體積濃度存在，包括其中的所有值及範圍。該溶液的其餘部份為水。
第5i圖示出生成的全包覆互連線102，被剩餘的介電材料146、148支持。以另一方式陳述，互連線102被從黏著層114、擴散層116所形成的阻障層108以及黏著蓋層115、及擴散阻障蓋層117徹底圍繞。氣隙110存在於相鄰互連線102之間且一層介電材料146、148餘留在互連線102下方。
在其他實施例中，該犧牲層由聚合物材料所形成，諸如聚環氧丙烷、聚甲醛、聚己內酯、聚碳酸酯、聚醯胺醯亞胺、聚醯胺-6,6、鄰苯二甲醯胺、聚對苯二甲酸丁二酯、聚對苯二甲酸乙二酯、聚苯乙烯、對位性聚苯乙烯(syndio-tactic polystyrene)、聚硫化苯、聚醚碸(polyether sulfone)、聚降冰片烯、聚(對二甲苯)聚合物介電質、聚(芳基醚)為基的聚合物介電質、氟化聚合物、聚羥基苯乙烯聚合物。在形成該等互連線以後，該犧牲層可以在化學處理中藉由暴露該犧牲材料至蝕刻劑(諸如液體或者蒸氣形式的氫氟酸)、或熱與化學技術的組合來加以移除。又在另外的實施例中，該犧牲層可藉由利用電子 束或將該犧牲層暴露於光來加以分解。
提及「頂」、「底」、「上」、「測」等是為了容易理解此處的說明而被引入且不應被視為限制於特定方向。
實例 實例1
樣本依據此處所述的方法加以準備。具體而言，低k碳摻雜的氧化物(CDO)層間介電層藉由使用光微影而被圖案化成測試圖案，以產生具有120nm平均深度及30nm平均寬度的開口於該層間介電層中。氮化鉭擴散阻障層接著藉由使用物理氣相沈積沈積於該層間介電層上。N2的反應性氣體以45sccm的流率供應至容納該層間介電層的處理室。鉭靶材被放置於該腔室內。在沈積期間，該處理室被維持在2.5mTorr的壓力及17℃的溫度。該晶圓以-70V至-80V的範圍所偏壓。具有1-2nm厚度的氮化鉭擴散阻障層被沈積。在沈積該擴散阻障層以後，鉭黏著層藉由以上所述的濺鍍技術加以沈積。該膜以100℃由使用-70V至-80V範圍的晶圓偏壓之非反應性氬(Ar)濺鍍加以沈積。該真空室的基礎壓力為10-8torr。具有1-2nm厚度之該鉭黏著層的保角塗層被形成。
該銅互連線材料藉由使用物理氣相沈積及電鍍加以沈積。銅靶材與Ar氣組合使用。在沈積期間，容納該層間介電層的處理室被維持在0.5mtorr的壓力且該 Ar氣以4sccm的饋送率供應。具有500埃厚度的銅塗層被形成。在種晶以後，該互連線藉由電鍍該銅於該介電層上加以形成。該介電層被放置於硫酸銅及硫酸的溶液中。50mA/cm2的電流密度被供應。額外的銅被沈積。該銅接著以350℃的溫度回焊1分鐘至2分鐘，其中該銅流至該介電層中的開口中。該銅互連線的上表面從該介電層的上表面凹陷介於5nm至10nm之間。
接著2-3nm厚鉭的蓋層及2-3nm厚氮化鉭的蓋層藉由使用以上所述的物理氣相沈積程序加以施加。該覆蓋層藉由使用化學機械平坦化加以平坦化，以暴露該層間介電層的表面。由於該互連線的凹陷，該等蓋層在該平坦化程序期間受到保護。
比較性實例
銅互連線藉由在相同測試圖案以後使用鑲嵌程序來加以產生。該層間介電層藉由使用以上所述的相同程序加以圖案化。鉭的擴散阻障層藉由使用物理氣相沈積而被沈積於已圖案化的開口中。接著銅藉由使用電鍍施加至該介電層。首先種晶層藉由使用物理氣相沈積加以沈積，其中銅的靶材被使用。氬氣以4sccm的速率供應至容納該層間介電層的處理室中且該處理室被保持在0.5mTorr的壓力。500埃厚的一層銅被沈積。
在種晶以後，該互連線藉由電鍍該銅於該介電層上加以形成。該層間介電層被放置於硫酸銅及硫酸的 溶液中。50mA/cm2的電流密度被施加60秒的一段時間。已圖案化的開口以銅充填且覆蓋層形成於該介電層之上。該覆蓋層接著藉由使用化學機械平坦化加以移除，以使該互連線的上表面與該層間介電層的上表面同水平。
接著SiC：H的蝕刻停止層藉由使用電漿輔助的化學氣相沈積而被沈積於該銅互連線及介電層之上，產生密封阻障層。該反應性氣體為三甲基矽烷(TMS)，其以50sccm的速率供應至該處理室。該處理室在該沈積程序期間被保持在200mTorr的壓力及350℃的溫度。
測試
由實例1及比較性實例所形成的互連線進行電遷移測試。首先，該等互連線在含氧的周圍大氣中受到300℃烘烤測試50小時。在烘烤測試以後，依據實例1的程序在介電層106中所形成的互連線102之TEM影像被取得，如第6及7圖中所見。第7圖示出左下角中的20nm尺度。該等影像在50k X至500k X的放大率、5kV的加速電壓及0.1mm至1.0mm的工作距離所取得。
接著電遷移測試被施行，其中35μA的電流被施加至該等互連線。該等互連線之每長度的電容相較於每長度的電阻加以量測。此測試的結果被示出於第8圖中，其中點A為藉由使用包括該蝕刻停止層的鑲嵌程序所產生之銅互連線的測量值，點B及C為藉由使用此處所述方法以該等全包覆導線所產生之銅互連線的測量值。該 資料示出沒有下一層蝕刻停止層的全包覆導線展現改善的電容，相較於藉由使用包括該層蝕刻停止層的鑲嵌程序所產生之導線。
此外，該孔洞鏈的累積失效分佈針對該等銅互連線量測且被繪製於第9圖中。藉由使用包括該蝕刻停止層的鑲嵌程序所產生之互連導線由點A所表示且依據此處所述方法所產生的全包覆互連線由點B及C所表示。此示出該等導線的健康狀況。電阻的增加符合在該等全包覆導線上的孔洞平台之底部的雙鉭/氮化鉭層。
實例2
具有多個互連層的晶圓藉由使用此處所述包括該等全包覆互連線的程序以及該鑲嵌程序來加以產生，而包括二個銅層。該額外的層藉由沈積第二層的該層間介電層於該第一層的層間介電層之上及重複以上所述的互連線形成程序來加以產生。
第10圖示出包括被沈積於該等銅互連線之上的SiC蝕刻停止層的鑲嵌銅互連線之橫剖面的TEM影像。上方影像在100kX的放大率、5.0kV的加速電壓及1mm的工作距離所取得。下方影像在150kX的放大率、5.0kV的加速電壓及0.5mm的工作距離所取得。右上方的影像示出500nm的尺度且右下方的影像示出300nm的尺度。在300℃於周圍空氣中所施行的50小時電遷移烘烤測試以後，於該互連線結構中沒有失效。
第11圖示出依據此處所述方法所產生之包括全包覆導線的鑲嵌銅互連線之橫剖面的TEM影像。上方影像在70kX的放大率、5.0kV的加速電壓及1mm的工作距離所取得。下方影像在150kX的放大率、5.0kV的加速電壓及0.5mm的工作距離所取得。右上方的影像示出500nm的尺度且右下方的影像示出300nm的尺度。在300℃於周圍空氣中所施行的50小時電遷移烘烤測試以後，於該互連線結構中沒有失效。
因此，在與藉由利用使用蝕刻停止層的傳統鑲嵌程序所產生的樣本相同之測試條件下，依據此處所提供方法藉由使用銅回焊及全包覆導線所產生的樣本展現電容的改善且沒有展現失效。
因此，本揭示的態樣關於一種形成全包覆互連線的方法。該方法包括形成開口於介電層中，其中該介電層具有表面且該開口包括壁及底部。該方法也包括沈積擴散阻障層於該介電層表面、該等壁及該底部上；沈積黏著層於該擴散阻障層上；沈積互連線材料於該黏著層上；及回焊該互連線材料至該開口中，以形成互連線於該開口中，其中該互連線被凹陷低於該介電層表面。該方法進一步包含沈積黏著蓋層於該互連線之上以及沈積擴散阻障蓋層於該黏著蓋層之上，其中該互連線被該黏著層及該黏著蓋層圍繞，且該黏著層及該黏著蓋層被該擴散阻障層及該擴散阻障蓋層圍繞。
在以上的實施例中，該黏著蓋層從該介電層 表面凹陷。此外，該擴散阻障蓋層與該介電層表面同水平或者該擴散阻障蓋層從該介電層表面凹陷。
在以上實施例的任一者中，該方法進一步包括於該介電層之上形成一或更多下列層的覆蓋層：該擴散阻障層、該黏著層、該黏著蓋層、及該擴散阻障蓋層。該覆蓋層被平坦化以暴露該介電層表面。
進一步在以上實施例的任一者中，該黏著蓋層由使用包含金屬的靶材的物理氣相沈積加以形成且該物理氣相沈積在包括該介電層及其中的該靶材之處理室中加以施行。在以上的特定實施例中，該物理氣相沈積包含以10sccm至100sccm範圍的流率供應惰性氣體至該處理室、從該靶材濺射該金屬、及沈積該黏著蓋層，其中該處理室於沈積期間被維持在1×10-8torr至1×10-1torr範圍的壓力及10℃至100℃範圍的溫度。
在以上實施例的任一者中，該擴散阻障層由使用反應性氣體及包含金屬的靶材的物理氣相沈積加以形成，且該物理氣相沈積在包括該介電層及其中的該靶材之處理室中加以施行。在以上的特定實施例中，該物理氣相沈積包含以10sccm至100sccm範圍的流率供應反應性氣體至該處理室、從該靶材濺射該金屬、及沈積該擴散阻障層，其中該處理室於沈積期間被維持在1×10-8torr至1×10-1torr範圍的壓力及10℃至100℃範圍的溫度。例如，該反應性氣體為N2，該流率為40sccm至50sccm，該壓力在1毫托至10毫托的範圍、且該溫度在10℃至20℃的 範圍。
在以上實施例的任一者中，該黏著蓋層包含鉭且被沈積有1nm至10nm的厚度。此外，在以上實施例的任一者中，該擴散阻障層包含氮化鉭且被沈積有1nm至10nm範圍的厚度。進一步在以上實施例的任一者中，該互連線材料為銅且在實例中該銅藉由將該銅暴露至200℃至1100℃範圍的溫度經過1至5分鐘範圍的一段時間加以回焊。
在以上實施例的任一者中，該方法進一步包括形成複數個該開口於該介電層中及形成複數個該互連線，其中該等互連線的各者被形成於該複數個開口的一者內；及移除該介電層的位於該等互連線間的部分，以於該等互連線間產生氣隙。在此種實施例中，該介電層例如藉由沈積犧牲介電層於介電基板之上來加以形成；形成該等開口於該犧牲介電層中，其中位於該等互連線間的該犧牲介電層被移除以形成該氣隙。
本揭示的另一態樣關於一種包括互連線的金屬化層。在任何實施例中，該金屬化層依據以上所述的方法加以形成。該金屬化層包括由介電層所支持的互連線，其中該互連線包括包括相對的側表面、底表面、及上表面的表面。該金屬化層也包括圍繞該互連線表面的阻障層，其中該阻障層包括：被設置圍繞在該互連線與該介電層間的該等相對的側表面及該底表面的黏著層。該阻障層也包括被設置於該黏著層與該介電層間的擴散阻障層。此外， 該阻障層包括被設置於該上表面之上的黏著蓋層、及設置於該黏著蓋層之上的擴散阻障蓋層，其中該黏著層及該擴散阻障層形成側壁且該互連線及該黏著蓋層被凹陷於該等側壁內。
在以上實施例的任一者中，該互連線被設置於介電層中的開口中，其中該介電層具有表面，且該互連線的該上表面被凹陷低於該介電層的該表面。進一步在以上實施例的任一者中，複數個該互連線存在，其中氣隙存在於該等互連線間。
此外，在以上實施例的任一者中，該黏著層及該黏著蓋層由鉭所形成。在以上實施例的任一者中，該擴散阻障層及該擴散阻障蓋層由氮化鉭所形成。在以上實施例的任一者中，該互連線由銅所形成。
在以上實施例的任一者中，該金屬化層存在於積體電路中。
再者，本揭示的另外態樣關於一種積體電路。該積體電路包括連接至關聯於該積體電路的一或更多組件的複數個互連線，其中該等互連線由一或更多介電層所支持且各個互連線包括包括相對的側表面、底表面、及上表面的表面。該積體電路也包括圍繞該互連線表面的阻障層，其中該阻障層包括：被設置圍繞在該互連線與該介電層間的該等相對的側表面及該底表面的黏著層、設置於該黏著層與該介電層間的擴散阻障層、設置於該上表面之上的黏著蓋層、及設置於該黏著蓋層之上的擴散阻障蓋 層，其中該黏著層及該擴散阻障層形成側壁且該互連線及該黏著蓋層被凹陷於該等側壁內。
在以上實施例的任一者中，該等互連線的各者被設置於具有表面的介電層中的開口中且該互連線的該上表面從該介電層的該表面凹陷。在特定實施例中，氣隙存在於該等互連線間。
在以上實施例的任一者中，該黏著層及該黏著蓋層由鉭所形成。在以上實施例的任一者中，該擴散阻障層及該擴散阻障蓋層由氮化鉭所形成。在以上實施例的任一者中，該互連線由銅所形成。進一步在以上實施例的任一者中，該互連線已經受到回焊處理。
數個方法及實施例的前述說明已經為了例示之目的加以呈現。非意圖為窮舉性或限制申請專利範圍至所揭示的精確步驟及/或形式，且按照以上教導顯然許多修改及變化是可能的。意圖的是本發明的範圍由所附的申請專利範圍加以界定。
400‧‧‧方法

Claims (20)

  1. 一種形成全包覆互連線的方法，包含：形成開口於介電層中，其中該介電層具有表面且該開口包括壁及底部；沈積擴散阻障層於該介電層表面、該等壁及該底部上；沈積黏著層於該擴散阻障層上；沈積互連線材料於該黏著層上；回焊該互連線材料至該開口中，以形成互連線於該開口中，其中該互連線被凹陷低於該介電層表面；沈積黏著蓋層於該互連線之上；及沈積擴散阻障蓋層於該黏著蓋層之上，其中該互連線被該黏著層及該黏著蓋層圍繞，且該黏著層及該黏著蓋層被該擴散阻障層及該擴散阻障蓋層圍繞。
  2. 如申請專利範圍第1項的方法，其中該黏著蓋層從該介電層表面凹陷。
  3. 如申請專利範圍第1項的方法，其中該擴散阻障蓋層與該介電層表面同水平。
  4. 如申請專利範圍第1項的方法，其中該擴散阻障蓋層從該介電層表面凹陷。
  5. 如申請專利範圍第1項的方法，進一步包含，於該介電層之上形成一或更多下列層的覆蓋層(overburden)：該擴散阻障層、該黏著層、該黏著蓋層、及該擴散阻障蓋層；及平坦化該覆蓋層以暴露該介電層表面。
  6. 如申請專利範圍第1項的方法，其中該黏著蓋層由使用包含金屬的靶材的物理氣相沈積加以形成且該物理氣相沈積在包括該介電層及其中的該靶材之處理室中加以施行。
  7. 如申請專利範圍第6項的方法，其中該物理氣相沈積包含以10sccm至100sccm範圍的流率供應惰性氣體至該處理室、從該靶材濺射該金屬、及沈積該黏著蓋層，其中該處理室於沈積期間被維持在1×10-8torr至1×10-1torr範圍的壓力及10℃至100℃範圍的溫度。
  8. 如申請專利範圍第1項的方法，其中該黏著蓋層包含鉭且被沈積有1nm至10nm的厚度。
  9. 如申請專利範圍第1項的方法，其中該擴散阻障層由使用反應性氣體及包含金屬的靶材的物理氣相沈積加以形成，且該物理氣相沈積在包括該介電層及其中的該靶材之處理室中加以施行。
  10. 如申請專利範圍第9項的方法，其中該物理氣相沈積包含以10sccm至100sccm範圍的流率供應反應性氣體至該處理室、從該靶材濺射該金屬、及沈積該擴散阻障層，其中該處理室於沈積期間被維持在1×10-8torr至1×10-7torr範圍的壓力及10℃至100℃範圍的溫度。
  11. 如申請專利範圍第8項的方法，其中該反應性氣體為N2，該流率為40sccm至50sccm，該壓力在1毫托至10毫托的範圍、且該溫度在10℃至20℃的範圍。
  12. 如申請專利範圍第1項的方法，其中該擴散阻障 層包含氮化鉭且被沈積有1nm至10nm範圍的厚度。
  13. 如申請專利範圍第1項的方法，進一步包含形成複數個該開口於該介電層中及形成複數個該互連線，其中該等互連線的各者被形成於該複數個開口的一者內；及移除該介電層的位於該等互連線間的部分，以於該等互連線間產生氣隙。
  14. 如申請專利範圍第13項的方法，進一步包含藉由沈積犧牲介電層於介電基板之上來形成該介電層；形成該等開口於該犧牲介電層中，其中位於該等互連線間的該犧牲介電層被移除以形成該氣隙。
  15. 如申請專利範圍第1項的方法，其中該互連線材料為銅且該銅藉由將該銅暴露至200℃至1100℃範圍的溫度經過1至5分鐘範圍的一段時間加以回焊。
  16. 一種包括互連線的金屬化層，包含：由介電層所支持的互連線，其中該互連線包括包括相對的側表面、底表面、及上表面的表面；及圍繞該互連線表面的阻障層，其中該阻障層包括：被設置圍繞在該互連線與該介電層間的該等相對的側表面及該底表面的黏著層、設置於該黏著層與該介電層間的擴散阻障層、設置於該上表面之上的黏著蓋層、及設置於該黏著蓋層之上的擴散阻障蓋層，其中該黏著層及該擴散阻障層形成側壁且該互連線及該黏著蓋層被凹陷於該等側壁內。
  17. 如申請專利範圍第16項的金屬化層，其中該互 連線被設置於介電層中的開口中，其中該介電層具有表面，且該互連線的該上表面被凹陷低於該介電層的該表面。
  18. 如申請專利範圍第16項的金屬化層，進一步包含複數個該互連線，其中氣隙存在於該等互連線間。
  19. 如申請專利範圍第16項的金屬化層，其中該互連線已經受到回焊處理。
  20. 一種積體電路，包含：連接至關聯於該積體電路的一或更多組件的複數個互連線，其中該等互連線由一或更多介電層所支持，各個互連線包括包括相對的側表面、底表面、及上表面的表面；及圍繞該互連線表面的阻障層，其中該阻障層包括：被設置圍繞在該互連線與該介電層間的該等相對的側表面及該底表面的黏著層、設置於該黏著層與該介電層間的擴散阻障層、設置於該上表面之上的黏著蓋層、及設置於該黏著蓋層之上的擴散阻障蓋層，其中該黏著層及該擴散阻障層形成側壁且該互連線及該黏著蓋層被凹陷於該等側壁內。
TW103132991A 2013-09-27 2014-09-24 形成全包覆互連線的方法 TWI544576B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/039,893 US9165824B2 (en) 2013-09-27 2013-09-27 Interconnects with fully clad lines

Publications (2)

Publication Number Publication Date
TW201535593A true TW201535593A (zh) 2015-09-16
TWI544576B TWI544576B (zh) 2016-08-01

Family

ID=52739312

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132991A TWI544576B (zh) 2013-09-27 2014-09-24 形成全包覆互連線的方法

Country Status (7)

Country Link
US (2) US9165824B2 (zh)
EP (2) EP3509095A1 (zh)
KR (1) KR102520743B1 (zh)
CN (2) CN105473326B (zh)
MY (1) MY175833A (zh)
TW (1) TWI544576B (zh)
WO (1) WO2015048259A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN104126220B (zh) 2011-12-20 2017-06-20 英特尔公司 保形低温密闭性电介质扩散屏障
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN109890004B (zh) 2013-12-19 2022-08-30 英特尔公司 具有增强的隐私的安全的车辆数据管理
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US10950747B2 (en) 2015-07-01 2021-03-16 Sensor Electronic Technology, Inc. Heterostructure for an optoelectronic device
US9812353B2 (en) 2015-12-03 2017-11-07 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
KR102334736B1 (ko) * 2015-12-03 2021-12-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102449199B1 (ko) * 2015-12-14 2022-09-30 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
WO2018186835A1 (en) * 2017-04-04 2018-10-11 Intel Corporation Thin-film transistor embedded dynamic random-access memory
US11180373B2 (en) 2017-11-29 2021-11-23 Samsung Electronics Co., Ltd. Nanocrystalline graphene and method of forming nanocrystalline graphene
KR102532605B1 (ko) 2018-07-24 2023-05-15 삼성전자주식회사 나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자
US11450669B2 (en) 2018-07-24 2022-09-20 Intel Corporation Stacked thin-film transistor based embedded dynamic random-access memory
US11217531B2 (en) * 2018-07-24 2022-01-04 Samsung Electronics Co., Ltd. Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure
KR20200011821A (ko) 2018-07-25 2020-02-04 삼성전자주식회사 탄소물 직접 성장방법
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill
KR20200126721A (ko) 2019-04-30 2020-11-09 삼성전자주식회사 그래핀 구조체 및 그래핀 구조체의 형성방법
CN114156255A (zh) * 2020-09-07 2022-03-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN118380383A (zh) * 2024-06-27 2024-07-23 杭州积海半导体有限公司 互联层结构的形成方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475903B1 (en) 1993-12-28 2002-11-05 Intel Corporation Copper reflow process
US6452276B1 (en) * 1998-04-30 2002-09-17 International Business Machines Corporation Ultra thin, single phase, diffusion barrier for metal conductors
JP2000049116A (ja) * 1998-07-30 2000-02-18 Toshiba Corp 半導体装置及びその製造方法
US6433429B1 (en) * 1999-09-01 2002-08-13 International Business Machines Corporation Copper conductive line with redundant liner and method of making
US6734559B1 (en) * 1999-09-17 2004-05-11 Advanced Micro Devices, Inc. Self-aligned semiconductor interconnect barrier and manufacturing method therefor
US7138329B2 (en) * 2002-11-15 2006-11-21 United Microelectronics Corporation Air gap for tungsten/aluminum plug applications
DE10261466B4 (de) * 2002-12-31 2007-01-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer leitenden Barrierenschicht mit verbesserten Haft- und Widerstandseigenschaften
US7220665B2 (en) 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US6972253B2 (en) * 2003-09-09 2005-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric barrier layer in damascene structure
KR100621630B1 (ko) * 2004-08-25 2006-09-19 삼성전자주식회사 이종 금속을 이용하는 다마신 공정
US7176119B2 (en) 2004-09-20 2007-02-13 International Business Machines Corporation Method of fabricating copper damascene and dual damascene interconnect wiring
US20060113675A1 (en) 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
KR100703968B1 (ko) 2005-01-13 2007-04-06 삼성전자주식회사 반도체 소자의 배선 형성 방법
JP2006196820A (ja) * 2005-01-17 2006-07-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7332425B2 (en) * 2005-05-11 2008-02-19 Texas Instruments Incorporated Simultaneous deposition and etch process for barrier layer formation in microelectronic device interconnects
US7402519B2 (en) 2005-06-03 2008-07-22 Intel Corporation Interconnects having sealing structures to enable selective metal capping layers
US7977228B2 (en) 2006-06-29 2011-07-12 Intel Corporation Methods for the formation of interconnects separated by air gaps
KR101487564B1 (ko) * 2006-08-30 2015-01-29 램 리써치 코포레이션 구리 상호접속부의 배리어 계면 제작 방법 및 장치
US7772702B2 (en) * 2006-09-21 2010-08-10 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
JP2009194286A (ja) * 2008-02-18 2009-08-27 Panasonic Corp 半導体装置及びその製造方法
US8288268B2 (en) * 2010-04-29 2012-10-16 International Business Machines Corporation Microelectronic structure including air gap
US8575000B2 (en) * 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
US9269612B2 (en) * 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of forming damascene interconnect structures
JP5898991B2 (ja) * 2012-02-10 2016-04-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8796853B2 (en) * 2012-02-24 2014-08-05 International Business Machines Corporation Metallic capped interconnect structure with high electromigration resistance and low resistivity
CN102969273A (zh) * 2012-10-25 2013-03-13 上海集成电路研发中心有限公司 一种具有空气隙的铜大马士革互连结构的形成方法

Also Published As

Publication number Publication date
KR20160063313A (ko) 2016-06-03
CN108615703B (zh) 2023-02-17
CN108615703A (zh) 2018-10-02
EP3049244B1 (en) 2019-10-23
US20160005692A1 (en) 2016-01-07
TWI544576B (zh) 2016-08-01
MY175833A (en) 2020-07-13
EP3049244A4 (en) 2017-04-26
KR102520743B1 (ko) 2023-04-11
US9385085B2 (en) 2016-07-05
US9165824B2 (en) 2015-10-20
CN105473326A (zh) 2016-04-06
EP3509095A1 (en) 2019-07-10
WO2015048259A1 (en) 2015-04-02
EP3049244A1 (en) 2016-08-03
US20150091175A1 (en) 2015-04-02
CN105473326B (zh) 2018-04-27

Similar Documents

Publication Publication Date Title
TWI544576B (zh) 形成全包覆互連線的方法
US11881432B2 (en) Interconnect wires including relatively low resistivity cores
KR100711526B1 (ko) 구리 연결선을 갖는 반도체 장치의 제조방법
JP4679193B2 (ja) 半導体装置の製造方法及び半導体装置
US7323408B2 (en) Metal barrier cap fabrication by polymer lift-off
US6930035B2 (en) Semiconductor device fabrication method
JP2005094014A (ja) 相互接続構造内での低抵抗バイア・コンタクトの形成
JP2009194072A (ja) 半導体装置の製造方法
US8293638B2 (en) Method of fabricating damascene structures
JP5823359B2 (ja) 半導体装置の製造方法
JP2005005697A (ja) 半導体装置の製造方法