TW201535474A - 半導體裝置之製造方法及半導體製造裝置 - Google Patents

半導體裝置之製造方法及半導體製造裝置 Download PDF

Info

Publication number
TW201535474A
TW201535474A TW104104156A TW104104156A TW201535474A TW 201535474 A TW201535474 A TW 201535474A TW 104104156 A TW104104156 A TW 104104156A TW 104104156 A TW104104156 A TW 104104156A TW 201535474 A TW201535474 A TW 201535474A
Authority
TW
Taiwan
Prior art keywords
spacer
film
photosensitive film
semiconductor device
substrate
Prior art date
Application number
TW104104156A
Other languages
English (en)
Other versions
TWI623966B (zh
Inventor
Hidetami Yaegashi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201535474A publication Critical patent/TW201535474A/zh
Application granted granted Critical
Publication of TWI623966B publication Critical patent/TWI623966B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種半導體裝置之製造方法，其可容易地製造具有所需之微細圖案之半導體裝置。本發明提供半導體裝置之製造方法，其包括：基底膜形成步驟，於基板上形成表面具有撥水性之基底膜；感光膜形成步驟，於基底膜上形成表面具有撥水性之感光膜；感光膜圖案形成步驟，藉由將感光膜顯影而使基底膜露出從而形成感光膜圖案；第1間隔材形成步驟，對感光膜上及露出之基底膜上供給第1間隔材；及第1圖案形成步驟，去除形成於感光膜之上表面及基底膜之上表面之第1間隔材之至少一部分。

Description

半導體裝置之製造方法及半導體製造裝置
本發明係關於一種半導體裝置之製造方法及半導體製造裝置。
伴隨半導體裝置(元件)之高積體化，要求更微細地加工半導體裝置之製程技術。作為微細地加工半導體裝置之技術，已知使用光微影技術形成抗蝕圖案，且將抗蝕圖案作為蝕刻遮罩而對被處理體進行蝕刻之圖案形成方法等。
然而，近年來，要求將半導體裝置微細化至光微影技術之曝光裝置之極限解像度以下。
作為形成較光微影技術之曝光裝置之極限解像度更微細之圖案的技術，已知有SWT(Side Wall Transfer，側壁轉印)法等圖案化技術(例如參照專利文獻1)。
於該SWT法中，例如使用曝光裝置及線內連接於該曝光裝置之塗佈顯影裝置，藉由微影技術將有機膜圖案化。進而，使用CVD(Chemical Vapor Deposition，化學氣相沈積)裝置或ALD(Atomic Layer Deposition，原子層沈積)裝置等成膜裝置，於上述圖案化之有機膜上等形形成二氧化矽(SiO2)膜等間隔材。繼而，使用電漿蝕刻裝置等可進行各向異性蝕刻之蝕刻裝置，以使上述間隔材僅殘留於有機膜之圖案之側壁部之方式對上述間隔材的一部分進行蝕刻。其後，去除有機膜之圖案而利用上述間隔材形成所需之微細圖案。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2009-088085號公報
然而，於如專利文獻1所記載之SWT法之圖案化技術中，所使用之半導體製造裝置之種類較多。因此，製造具有所需之微細圖案之半導體裝置之製造製程變得複雜。
因此，本發明之一方案之課題在於，提供一種可容易地製造具有所需之微細圖案之半導體裝置的半導體裝置之製造方法。
於一方案中提供一種半導體裝置之製造方法，其包括：基底膜形成步驟，於基板上形成表面具有撥水性之基底膜；感光膜形成步驟，於基底膜上形成表面具有撥水性之感光膜；感光膜圖案形成步驟，藉由將感光膜顯影而使基底膜露出從而形成感光膜圖案；第1間隔材形成步驟，對感光膜上及露出之基底膜上供給第1間隔材；及第1圖案形成步驟，去除形成於感光膜之上表面及基底膜之上表面之第1間隔材的至少一部分。
根據一態樣，可提供一種能容易地製造具有所需之微細圖案之半導體裝置的半導體裝置之製造方法。
20‧‧‧載體
21‧‧‧載置台
101‧‧‧基板
102‧‧‧基底膜
102a‧‧‧撥水層
104‧‧‧感光膜
104a‧‧‧撥水層
105‧‧‧第1間隔材
105a‧‧‧第1間隔材
105c‧‧‧第1間隔材
106‧‧‧第2間隔材
106a‧‧‧第2間隔材
106c‧‧‧第2間隔材
A1‧‧‧搬送臂(搬送機構之一例)
A2‧‧‧搬送臂(搬送機構之一例)
A3‧‧‧搬送臂(搬送機構之一例)
A4‧‧‧搬送臂(搬送機構之一例)
ADH2‧‧‧撥水處理模組(撥水處理單元之一例)
ADH3‧‧‧撥水處理模組(撥水處理單元之一例)
B1‧‧‧第1區塊(顯影處理單元之一例)
B2‧‧‧第2區塊(抗反射膜形成單元之一例)
B3‧‧‧第3區塊(感光膜形成單元之一例)
B4‧‧‧第4區塊(間隔材形成單元及清洗單元之一例)
BF2‧‧‧交接模組
BF3‧‧‧交接模組
C‧‧‧交接構件(搬送機構之一例)
CPL11‧‧‧交接模組
CPL12‧‧‧交接模組
CPL2‧‧‧交接模組
CPL3‧‧‧交接模組
CPL4‧‧‧交接模組
CU‧‧‧控制部
D‧‧‧交接臂(搬送機構之一例)
E‧‧‧梭臂(搬送機構之一例)
F‧‧‧介面臂(搬送機構之一例)
S1‧‧‧步驟
S2‧‧‧步驟
S3‧‧‧步驟
S4‧‧‧步驟
S5‧‧‧步驟
ST1‧‧‧載體區塊
ST2‧‧‧處理區塊
ST3‧‧‧介面區塊
ST4‧‧‧曝光裝置
TRS1‧‧‧交接模組
TRS4‧‧‧交接模組
TRS6‧‧‧交接模組
U1‧‧‧架單元
U2‧‧‧架單元
U3‧‧‧架單元
W‧‧‧晶圓
圖1係第1實施形態之半導體裝置之製造方法之一例之流程圖。
圖2(a)-(d)係第1實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
圖3(a)-(d)係第1實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
圖4(a)、(b)係第1實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
圖5係表示一實施形態之塗佈顯影裝置之概略構成之俯視圖。
圖6係表示一實施形態之塗佈顯影裝置之概略構成之立體圖。
圖7係表示一實施形態之塗佈顯影裝置之概略構成之側視圖。
圖8(a)-(d)係第2實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
圖9(a)-(d)係第2實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
圖10(a)-(d)係第3實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
圖11(a)-(d)係第3實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
圖12(a)-(d)係第3實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
圖13係第3實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
圖14(a)-(d)係第4實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
圖15(a)-(d)係第4實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
圖16(a)-(d)係第4實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
圖17係第4實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
以下，一面參照隨附圖式一面對本發明之實施形態進行說明。再者，於本說明書及圖式中，對於實質上具有相同之功能構成之構成要素，藉由標註相同之符號而省略重複之說明。
[第1實施形態]
首先，對本發明之第1實施形態之半導體裝置之製造方法進行說明。圖1中表示第1實施形態之半導體裝置之製造方法之一例之流程圖。
如圖1所示，第1實施形態之半導體裝置之製造方法包括：基底膜形成步驟(S1)，於基板上形成表面具有撥水性之基底膜；感光膜形成步驟(S2)，於基底膜上形成表面具有撥水性之感光膜；感光膜圖案形成步驟(S3)，藉由將感光膜顯影而使基底膜露出從而形成感光膜圖案；第1間隔材形成步驟(S4)，對感光膜上及露出之基底膜上供給第1間隔材；及第1圖案形成步驟(S5)，去除形成於感光膜之上表面及基底膜之上表面之第1間隔材的至少一部分。
以下，一面參照圖2至圖4一面對各步驟詳細地進行說明。圖2至圖4中表示第1實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
(基底膜形成步驟S1)
首先，如圖2(a)所示於基板101上形成基底膜102。
作為基底膜102，可使用例如SiARC(Silicon Containing Anti-Reflective Coating，含矽之抗反射塗層)、BARC(Bottom Anti-Reflective Coating，底部抗反射塗層)、SOC(Spin-on Carbon，旋塗碳)、非晶形碳等之抗反射膜。作為基底膜102之形成方法，為了可容易地形成均勻之膜，較佳為使用旋轉塗佈。
其次，如圖2(b)所示，於基底膜102之表面藉由進行撥水處理而形成撥水層102a。
撥水處理係藉由將撥水性材料供給至基底膜102之表面而實現。作為撥水性材料，可適當地使用例如含有氟烷基之界面活性劑或矽烷偶合劑。作為撥水性材料之供給方法，可使用例如氣相供給法、液相供給法等。
(感光膜形成步驟S2)
其次，如圖2(c)所示，於撥水層102a上形成感光膜104。
作為感光膜104，較佳為使用在與撥水層102a及下述之撥水層104a之間不具有相溶性者。作為感光膜104之形成方法，為了可容易地形成均勻之膜，較佳為使用旋轉塗佈感光劑之方法。
其次，如圖2(d)所示，於感光膜104之表面藉由進行撥水處理而形成撥水層104a。
撥水處理係藉由將撥水性材料供給至感光膜104之表面而實現。作為撥水性材料，可適當地使用例如含有氟烷基之界面活性劑或矽烷偶合劑。作為撥水性材料之供給方法，可使用氣相供給法、液相供給法等。
再者，於感光膜形成步驟S2之前，較佳為對形成有基底膜102之基板101之表面進行清洗，且進行用以提高感光膜104對基底膜102之密著性之烘烤(塗佈前烘烤)。作為塗佈前烘烤之溫度，較佳為例如100~150℃。
又，於感光膜形成步驟S2之後，為了使殘留於感光膜104中之溶劑揮發，並同時使膜變得緻密，較佳為進行烘烤(曝光前烘烤)。作為曝光前烘烤之溫度，較佳為例如100~150℃。
(感光膜圖案形成步驟S3)
其次，如圖3(a)所示，藉由對感光膜104進行曝光處理及顯影處理而形成感光膜圖案。此時，使形成於基底膜102上之撥水層102a之一部分露出。
曝光處理例如係藉由使用具有特定之圖案之曝光遮罩對感光膜104進行曝光而將曝光遮罩之圖案轉印至感光膜104的處理。作為曝光之光源，可適當地使用紫外線光源，例如可使用波長193nm之ArF準分子雷射等。又，於曝光處理之後較佳為進行烘烤(曝光後烘烤)。作為曝光後烘烤之溫度，較佳為例如100~150℃。
顯影處理例如係將顯影液供給至已曝光處理之感光膜104上而形成利用曝光處理轉印之圖案的處理。又，於顯影處理之後，較佳為例如使用純水等進行沖洗處理。
(第1間隔材形成步驟S4)
其次，如圖3(b)所示，對形成有圖案之感光膜104及露出之基底膜102上供給第1間隔材105。
作為第1間隔材105之材料，可適當地使用例如將螯合系、醯化系、烷氧化物系之有機化合物與特定之金屬鍵合而成的包含有機金屬化合物或特定之金屬之矽烷偶合劑等。作為特定之金屬，可使用例如鈦(Ti)、鋯(Zr)、鎢(W)、鋁(Al)、矽(Si)、鉿(Hf)等。
作為第1間隔材105之形成方法，較佳為階梯覆蓋性(step coverage)良好之方法，例如可使用氣相成膜法、或如旋轉塗佈般之液相成膜法等。藉此，能以較高之精度形成圖案。
其次，如圖3(c)所示，使供給有第1間隔材105之基板101乾燥。此時，形成於具有撥水層102a之基底膜102之上表面之第1間隔材105b幾乎未與基底膜102反應而未進行固化。又，形成於具有撥水層104a之感光膜104之上表面之第1間隔材105c幾乎未與感光膜104反應而未進行固化。另一方面，形成於不具有撥水層102a及撥水層104a之感光膜104之側壁部之第1間隔材105a與感光膜104反應而進行固化。
作為使基板101乾燥之方法，並無特別限定，但就可促進形成於感光膜104之側壁部之第1間隔材105a之固化而使其穩定化而言，較佳 為包括進行加熱處理之加熱處理步驟。作為加熱處理之溫度，只要為感光膜104之耐熱溫度以下即可，較佳為例如100℃至150℃。
(第1圖案形成步驟S5)
其次，如圖3(d)所示，利用有機溶劑清洗基板101。藉此，第1間隔材105中之未進行固化之部分被去除，且固化之部分殘存而未被去除。即，形成於撥水層102a之上表面之第1間隔材105b及形成於撥水層104a之上表面之第1間隔材105c被去除。另一方面，形成於感光膜104之側壁部之第1間隔材105a幾乎未被去除而殘存。其結果，藉由形成於感光膜104之側壁部之兩側之第1間隔材105a而形成第1圖案。因此，可使第1圖案之間距小於感光膜圖案之間距。其結果，藉由將第1圖案作為蝕刻遮罩來蝕刻基底膜102而可形成具有曝光裝置之極限解像度以下之間距的抗反射膜之圖案。
(感光膜之去除步驟)
其次，如圖4(a)所示，藉由乾式蝕刻法或濕式蝕刻法而蝕刻感光膜104。藉此，將感光膜104選擇性地蝕刻而去除。再者，感光膜104之去除亦可與第1圖案形成步驟S5中之第1間隔材105b及第1間隔材105c之去除同時進行。作為同時進行感光膜104之去除與第1間隔材105b及第1間隔材105c之去除之方法，可列舉例如以氫氟酸水溶液進行旋塗式處理之方法等。
(基底膜之蝕刻步驟)
其次，如圖4(b)所示，藉由將形成為第1圖案之第1間隔材105a用作蝕刻遮罩而蝕刻基底膜102。藉此，將基底膜102形成為第1圖案。作為蝕刻方法，可使用例如反應性離子蝕刻(RIE：Reactive Ion Etching)等乾式蝕刻。
(第1間隔材之去除步驟)
其次，去除第1間隔材105a。作為去除方法，可使用例如乾式蝕 刻、濕式蝕刻等。
(基板之圖案化步驟)
其次，藉由將形成為第1圖案之基底膜102用作蝕刻遮罩而蝕刻基板101。作為蝕刻方法，可使用例如RIE等乾式蝕刻。
藉由以上之步驟而可製造具有所需之微細圖案之半導體裝置。
於上述第1實施形態之半導體裝置之製造方法中，藉由大氣系處理而可執行自基底膜形成步驟S1至第1圖案形成步驟S5為止之步驟。即，不使用回蝕等於真空中進行之真空系處理(真空製程)即可形成側壁部(side wall)。其結果，於上述第1實施形態中，不交替反覆地進行真空製程及於大氣中進行之製程，可容易地進行具有利用SWT法形成之微細圖案之半導體裝置的製造。
又，由於並不交替反覆地進行真空製程及於大氣中進行之製程，因而可減少使基板101於裝置間移動之次數。因此，可減少用以製造具有所需之微細圖案之半導體裝置所需的時間及成本，可謀求生產性之提高。
如以上說明般，根據第1實施形態之半導體裝置之製造方法，可容易地製造具有所需之微細圖案之半導體裝置。
其次，一面參照圖5至圖7，一面對可適當地用於第1實施形態之半導體裝置之製造方法的作為半導體製造裝置之一例之塗佈顯影裝置進行說明。再者，於以下之說明中，使用作為顯影處理單元之一例之第1區塊B1、作為抗反射膜形成單元之一例之第2區塊B2、作為感光膜形成單元之一例之第3區塊B3、作為間隔材形成單元及清洗單元為相同單元之情形之一例之第4區塊B4、作為撥水處理單元之一例之撥水處理模組ADH2、ADH3、作為加熱處理單元之一例之加熱處理模組、作為搬送機構之一例之將基板搬出搬入之搬送臂A1、A2、A3、A4、交接構件C、交接臂D、梭臂E、及介面臂F進行說明。
圖5、圖6及圖7中分別表示塗佈顯影裝置之概略構成之一例之俯視圖、立體圖及側視圖。
如圖5及圖6所示，第1實施形態之塗佈顯影裝置包含載體區塊ST1、處理區塊ST2及介面區塊ST3。又，於塗佈顯影裝置之介面區塊ST3側設置有曝光裝置ST4。處理區塊ST2以與載體區塊ST1鄰接之方式設置。介面區塊ST3以與處理區塊ST2鄰接之方式設置於處理區塊ST2之與載體區塊ST1側相反之側。曝光裝置ST4以與介面區塊ST3鄰接之方式設置於介面區塊ST3之與處理區塊ST2側相反之側。
又，第1實施形態之塗佈顯影裝置之動作係藉由控制部CU而控制。
載體區塊ST1包含載體20、載置台21及交接構件C。載體20載置於載置台21上。交接構件C將作為基板101之一例之晶圓W自載體20取出並交接(搬入)至處理區塊ST2。又，交接構件C接收於處理區塊ST2中進行了處理之處理完畢之晶圓W，且返回(搬出)至載體20。
如圖5及圖6所示，處理區塊ST2包含架單元U1、架單元U2、架單元U3、第1區塊(DEV層)B1、第2區塊(BCT層)B2、第3區塊(COT層)B3及第4區塊(TCT層)B4。於第1區塊B1進行顯影處理。於第2區塊B2形成作為基底膜102之一例之抗反射膜。於第3區塊B3塗佈感光劑而形成感光膜104。於第4區塊B4供給間隔材。又，於第4區塊B4將清洗液供給至間隔材上。
架單元U1係將各種模組積層而構成。如圖7所示，架單元U1包含例如交接模組TRS1、CPL11、CPL2、BF2、CPL3及BF3。又，架單元U1包含例如撥水處理模組ADH2及ADH3。又，如圖5所示，於架單元U1之附近設置有升降自如之交接臂D。於架單元U1之各處理模組彼此之間，藉由交接臂D而搬送晶圓W。
架單元U2係將各種模組積層而構成。如圖7所示，架單元U2包含 例如自下方起依序積層之交接模組TRS6、TRS6及CPL12。
再者，於圖7中，附有CPL之交接模組兼作溫度調節用之冷卻模組，附有BF之交接模組兼作可載置複數塊晶圓W之緩沖模組。
架單元U3係將各種模組積層而構成。架單元U3包含進行晶圓W之加熱處理及冷卻處理之加熱、冷卻處理模組。
如圖5及圖7所示，第1區塊B1包含顯影模組22、設置於架單元U3之加熱、冷卻處理模組、搬送臂A1及梭臂E。顯影模組22於1個第1區塊B1內積層為上下二層。加熱、冷卻處理模組係用以進行於顯影模組22中進行之處理之前處理(例如曝光後烘烤)及後處理者。搬送臂A1係用以將晶圓W搬送至2層之顯影模組22者。即，搬送臂A1係使搬送晶圓W之搬送臂於2層之顯影模組22中共用化者。梭臂E係將晶圓W自架單元U1之交接模組CPL11直接搬送至架單元U2之交接模組CPL12者。
第2區塊B2、第3區塊B3及第4區塊B4包含各個塗佈模組、設置於架單元U3之加熱、冷卻處理模組及搬送臂A2、A3、A4。塗佈模組係用以將藥液供給至旋轉之晶圓W等而進行旋轉塗佈者。加熱、冷卻處理模組係用以進行於塗佈模組中進行之液處理之前處理及後處理者。搬送臂A2、A3、A4設置於塗佈模組與處理模組群之間，且於塗佈模組及處理模組群之各處理模組之間進行晶圓W之交接。
自第2區塊B2至第4區塊B4之各區塊包含之塗佈模組除被供給之藥液不同之外具有相同之構成。即，利用第2區塊B2之塗佈模組供給之藥液為抗反射膜用之藥液，利用第3區塊B3之塗佈模組供給之藥液為感光劑，利用第4區塊B4之塗佈模組供給之藥液為間隔材及有機溶劑。
如圖5所示，介面區塊ST3包含介面臂F。介面臂F設置於處理區塊ST2之架單元U2之附近。於架單元U2之各處理模組彼此之間及曝光 裝置ST4之間，藉由介面臂F而搬送晶圓W。
其次，對塗佈顯影裝置之動作之一例進行說明。再者，以下之動作係藉由控制部CU而控制。
首先，將來自載體區塊ST1之晶圓W藉由交接構件C而依序搬送至架單元U1之一個交接模組、例如與第2區塊B2對應之交接模組CPL2。將搬送至交接模組CPL2之晶圓W交接至第2區塊B2之搬送臂A2，且經由搬送臂A2而搬送至第2區塊B2之塗佈模組或處理模組，於各模組進行處理。藉此，於晶圓W上形成抗反射膜。將形成有抗反射膜之晶圓W經由搬送臂A2而搬送至架單元U1之撥水處理模組ADH2，對抗反射膜之表面進行撥水處理(基底膜形成步驟S1)。
將形成有表面具有撥水性之抗反射膜之晶圓W經由搬送臂A2、架單元U1之交接模組BF2、交接臂D、及架單元U1之交接模組CPL3而交接至第3區塊B3之搬送臂A3。繼而，將晶圓W經由搬送臂A3而搬送至第3區塊B3之塗佈模組或處理模組，於各模組進行處理。藉此，於抗反射膜上形成感光膜104。將形成有感光膜104之晶圓W經由搬送臂A3而搬送至架單元U1之撥水處理模組ADH3，於感光膜104之表面進行撥水處理(感光膜形成步驟S2)。
將形成有表面具有撥水性之感光膜104之晶圓W經由搬送臂A3、架單元U1之交接模組BF3、交接臂D、及架單元U1之交接模組CPL11而交接至第1區塊B1之梭臂E。繼而，將晶圓W藉由梭臂E而直接搬送至架單元U2之交接模組CPL12之後，交接至介面區塊ST3之介面臂F。將交接至介面臂F之晶圓W搬送至曝光裝置ST4而進行特定之曝光處理。
將進行了特定之曝光處理之晶圓W經由介面臂F而載置於架單元U2之交接模組TRS6，且返回至處理區塊ST2。將返回至處理區塊ST2之晶圓W於第1區塊B1之顯影模組22進行顯影處理(感光膜圖案形成步 驟S3)。
將進行了顯影處理之晶圓W經由搬送臂A1、架單元U1之交接模組TRS1、交接臂D、及架單元U1之交接CPL4而交接至第4區塊B4之搬送臂A4。繼而，將晶圓W經由搬送臂A4而搬送至第4區塊B4之塗佈模組或處理模組，且於各模組進行處理。藉此，於感光膜104上及露出之抗反射膜上形成第1間隔材105(第1間隔材形成步驟S4)。
將形成有第1間隔材105之晶圓W經由搬送臂A4而搬送至架單元U2之各處理模組，且供給有機溶劑而進行清洗(第1圖案形成步驟S5)。
被供給有有機溶劑之晶圓W經由搬送臂A4、架單元U1之交接模組TRS4、及交接構件C而返回至載體20。
返回至載體20之晶圓W藉由未圖示之搬送構件而自塗佈顯影裝置搬送至外部，且藉由例如RIE裝置等蝕刻裝置，將第1間隔材105a作為蝕刻遮罩而將抗反射膜蝕刻處理為所需之圖案。
其次，抗反射膜已被蝕刻處理為所需之圖案之晶圓W，藉由未圖示之搬送構件而自蝕刻裝置搬送至第1間隔材去除裝置，去除第1間隔材105a。
最後，已去除第1間隔材105a之晶圓W藉由未圖示之搬送構件而搬送至蝕刻裝置，形成為所需之圖案之抗反射膜作為蝕刻遮罩而蝕刻處理為所需之圖案。
如以上說明般，根據第1實施形態之半導體製造裝置，可利用同一塗佈顯影裝置而進行自基底膜形成步驟S1至第1圖案形成步驟S5為止之步驟，從而可謀求製程之簡化。因此，可容易地製造具有所需之微細圖案之半導體裝置。
[第2實施形態]
其次，一面參照圖8及圖9一面對本發明之第2實施形態之半導體 裝置之製造方法之一例進行說明。圖8及圖9中表示第2實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
第2實施形態中，與第1實施形態不同之點在於，於基底膜形成步驟S1中，藉由旋轉塗佈含有撥水性材料之基底膜形成用之塗佈液，而與基底膜102之形成同時地於基底膜102之表面形成撥水層102a。
又，第2實施形態中，與第1實施形態不同之點在於，於感光膜形成步驟S2中，藉由旋轉塗佈含有撥水性材料之基底膜用之塗佈液，而與感光膜104之形成同時地於感光膜104之表面形成撥水層104a。
再者，除上述不同點以外，與第1實施形態相同，因而於以下之說明中，以不同點為中心進行說明。
(基底膜形成步驟S1)
於第2實施形態之半導體裝置之製造方法中，首先，如圖8(a)所示，將含有撥水性材料之塗佈液旋轉塗佈於基板101上而於基底膜102之表面形成撥水層102a。
作為基底膜102，可使用例如SiARC、BARC、SOC、非晶形碳等之抗反射膜。其中，於旋轉塗佈含有撥水性材料之塗佈液時撥水性材料易析出於基底膜102之表面，因而較佳為使用BARC。
作為撥水性材料，可適當地使用例如含有氟烷基之界面活性劑或矽烷偶合劑。
(感光膜形成步驟S2)
其次，如圖8(b)所示，將含有撥水性材料之塗佈液旋轉塗佈於基底膜102上而於感光膜104之表面形成撥水層104a。
作為撥水性材料，可適當地使用例如含有氟烷基之界面活性劑或矽烷偶合劑。
(感光膜圖案形成步驟S3~基板之圖案化步驟)
其次，藉由與第1實施形態相同之方法而進行至基板之圖案化為 止。
即，如圖8(c)所示，藉由對感光膜104進行曝光處理及顯影處理而形成感光膜圖案(感光膜圖案形成步驟S3)。
其次，如圖8(d)所示，對感光膜104上及露出之基底膜102上供給第1間隔材105。其次，如9(a)所示使被供給有第1間隔材105之基板101乾燥(第1間隔材形成步驟S4)。其次，如圖9(b)所示，利用有機溶劑清洗基板101(第1圖案形成步驟S5)。其次，如圖9(c)所示，藉由乾式蝕刻法或濕式蝕刻法而蝕刻感光膜104(感光膜之去除步驟)。其次，如圖9(d)所示，藉由將第1間隔材105a用作蝕刻遮罩而蝕刻基底膜102。其次，於去除第1間隔材105a之後，將形成為第1圖案之基底膜102作為蝕刻遮罩而蝕刻基板101。
藉由以上之步驟而可製造具有所需之微細圖案之半導體裝置。
如以上說明般，根據第2實施形態之半導體裝置之製造方法，可容易地製造具有所需之微細圖案之半導體裝置。
尤其於第2實施形態之半導體裝置之製造方法中，藉由旋轉塗佈含有撥水性材料之塗佈液而形成基底膜102來對基底膜102之表面賦予撥水性(形成撥水層102a)。因此，於形成基底膜102之後，無需藉由對基底膜102之表面供給撥水性材料而形成撥水層102a。
又，於第2實施形態之半導體裝置之製造方法中，藉由旋轉塗佈含有撥水性材料之塗佈液而形成感光膜104來對感光膜104之表面賦予撥水性(形成撥水層104a)。因此，於形成感光膜104之後，無需藉由對感光膜104之表面供給撥水性材料而形成撥水層104a。
因此，可進一步減少半導體裝置之製造方法之步驟數。其結果，可降低製造成本。
又，上述第1實施形態之塗佈顯影裝置亦可適當地用於第2實施形態之半導體裝置之製造方法中，可利用同一塗佈顯影裝置而進行自 基底膜形成步驟S1至第1圖案形成步驟S5為止之步驟，從而可謀求製程之簡化。因此，可容易地製造具有所需之微細圖案之半導體裝置。
[第3實施形態]
其次，一面參照圖10至圖13一面對本發明之第3實施形態之半導體裝置之製造方法之一例進行說明。圖10至圖13中表示第3實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
第3實施形態中，與第1實施形態不同之點在於，於第1圖案形成步驟S5之後，包括：第2間隔材形成步驟，將第2間隔材106供給至基板101上；及第2圖案形成步驟，藉由去除形成於感光膜104之上表面及基底膜102之上表面之第2間隔材106之至少一部分而利用第2間隔材106形成第2圖案。
再者，除上述不同點以外，與第1實施形態相同。因而於以下之說明中，以不同點為中心進行說明。
(基底膜形成步驟S1~第1圖案形成步驟S5)
第3實施形態之半導體裝置之製造方法中，首先，藉由與第1實施形態相同之方法而形成第1圖案。
即，首先，如圖10(a)所示，於基板101上形成基底膜102之後，如圖10(b)所示，於基底膜102之表面藉由進行撥水處理而形成撥水層102a(基底膜形成步驟S1)。其次，如圖10(c)所示，於撥水層102a上形成感光膜104之後，如圖10(d)所示，於感光膜104之表面藉由進行撥水處理而形成撥水層104a(感光膜形成步驟S2)。
其次，如圖11(a)所示，藉由對感光膜104進行曝光處理及顯影處理而形成感光膜圖案(感光膜圖案形成步驟S3)。其次，如圖11(b)所示，對感光膜104上及露出之基底膜102上供給第1間隔材105。其次，如圖11(c)所示，使被供給有第1間隔材105之基板101乾燥(第1間隔材形成步驟S4)。其次，如圖11(d)所示，利用有機溶劑清洗基板101(第1 圖案形成步驟S5)。
(第2間隔材形成步驟)
其次，如圖12(a)所示，將第2間隔材106供給至基板101上。
作為第2間隔材106之材料，只要使用蝕刻速率與第1間隔材105之材料不同(抗蝕刻性較高)之材料即可，例如可適當地使用與第1間隔材105之材料所含有之金屬不同的有機金屬化合物或矽烷偶合劑等。藉此，於下述第2圖案形成步驟中，可使用第1間隔材105與第2間隔材106之間之蝕刻速率之差而效率良好地僅蝕刻去除第1間隔材105。
作為第2間隔材106之形成方法，可使用與第1間隔材105相同之方法。其次，如圖12(b)所示，使被供給有第2間隔材106之基板101乾燥。此時，形成於具有撥水層102a之基底膜102之上表面之第2間隔材106b幾乎未與基底膜102反應而未進行固化。又，形成於具有撥水層104a之感光膜104之上表面之第2間隔材106c幾乎未與感光膜104反應而未進行固化。另一方面，形成於不具有撥水層102a及撥水層104a之第1間隔材105a之側壁部之第2間隔材106a與第1間隔材105a反應而進行固化。
作為使基板101乾燥之方法，並無特別限定，但較佳為進行加熱處理，因其可促進形成於第1間隔材105a之側壁部之第2間隔材106a之固化而使其穩定化。作為加熱處理之溫度，只要為感光膜104之耐熱溫度以下即可，較佳為例如100℃至150℃。
(第2圖案形成步驟)
其次，如圖12(c)所示，利用有機溶劑清洗基板101。藉此，第2間隔材106中之未進行固化之部分被去除，且固化之部分殘存而未被去除。即，形成於撥水層102a之上表面之第2間隔材106b及形成於撥水層104a之上表面之第2間隔材106c被去除。另一方面，形成於第1間 隔材105a之側壁部之第2間隔材106a幾乎未被去除而殘存。繼而，藉由形成於第1間隔材105a之側壁部之第2間隔材106a而形成第2圖案。
(第1間隔材去除步驟)
其次，如圖12(d)所示，藉由乾式蝕刻法或濕式蝕刻法而蝕刻第1間隔材105a。藉此，將第1間隔材105a選擇性地蝕刻而去除。
再者，第1間隔材105a之去除亦可與第2圖案形成步驟中之第2間隔材106b及第2間隔材106c之去除同時進行。作為同時進行第1間隔材105a之去除與第2間隔材106b及第2間隔材106c之去除之方法，可列舉例如以氫氟酸水溶液進行旋塗式處理之方法等。
此時，於基底膜102上，形成有藉由感光膜104而形成之感光膜圖案、及藉由第2間隔材106a而形成之第2圖案。
(基底膜之蝕刻步驟)
其次，如圖13所示，藉由將形成為感光膜圖案之感光膜104及形成為第2圖案之第2間隔材106a用作蝕刻遮罩而蝕刻基底膜102。作為蝕刻方法，可使用例如RIE等乾式蝕刻。
(感光膜及第2間隔材之去除步驟)
其次，去除感光膜104及第2間隔材106a。作為去除方法，可使用例如乾式蝕刻、濕式蝕刻等。
(基板之圖案化步驟)
其次，藉由將形成為所需之圖案之基底膜102用作蝕刻遮罩而蝕刻基板101。作為蝕刻方法，可使用例如RIE等乾式蝕刻。
藉由以上之步驟而可製造具有所需之微細圖案之半導體裝置。
如以上說明般，根據第3實施形態之半導體裝置之製造方法，可容易地製造具有所需之微細圖案之半導體裝置。
尤其於第3實施形態之半導體裝置之製造方法中，藉由形成為感光膜圖案之感光膜104及形成為第2圖案之第2間隔材106a而形成所需 之圖案。因此，可使第2圖案之間距為曝光裝置之極限解像度以下，進而可使第2圖案之間距小於第1圖案之間距。
又，上述第1實施形態之塗佈顯影裝置亦可適當地用於第3實施形態之半導體裝置之製造方法中，可利用同一塗佈顯影裝置進行自基底膜形成步驟至第2圖案形成步驟為止之步驟，從而可謀求製程之簡化。因此，可容易地製造具有所需之微細圖案之半導體裝置。
[第4實施形態]
其次，一面參照圖14至圖17一面對本發明之第4實施形態之半導體裝置之製造方法之一例進行說明。圖14至圖17中表示第4實施形態之半導體裝置之製造方法之一例之步驟剖面圖。
第4實施形態中，與第1實施形態不同之點在於，於第1圖案形成步驟S5之後，包括：感光膜圖案去除步驟，去除感光膜圖案；第2間隔材形成步驟，將第2間隔材106供給至基板101上；及第2圖案形成步驟，以第1間隔材105露出之方式蝕刻第2間隔材106。
再者，除上述不同點以外，與第1實施形態相同，因而於以下之說明中，以不同點為中心進行說明。
(基底膜形成步驟S1~第1圖案形成步驟S5)
第4實施形態之半導體裝置之製造方法中，首先，藉由與第1實施形態相同之方法而形成第1圖案。
即，首先，如圖14(a)所示，於基板101上形成基底膜102之後，如圖14(b)所示，於基底膜102之表面藉由進行撥水處理而形成撥水層102a(基底膜形成步驟)。其次，如圖14(c)所示，於撥水層102a上形成感光膜104之後，如圖14(d)所示，於感光膜104之表面藉由進行撥水處理而形成撥水層104a(感光膜形成步驟S2)。
其次，如圖15(a)所示，藉由對感光膜104進行曝光處理及顯影處理而形成感光膜圖案(感光膜圖案形成步驟S3)。其次，如圖15(b)所 示，對感光膜104上及露出之基底膜102上供給第1間隔材105。其次，如圖15(c)所示，使被供給有第1間隔材105之基板101乾燥(第1間隔材形成步驟S4)。其次，如圖15(d)所示，利用有機溶劑清洗基板101(第1圖案形成步驟S5)。
(感光膜去除步驟)
其次，如圖16(a)所示，去除感光膜104。作為去除方法，可使用例如乾式蝕刻、濕式蝕刻等。
(第2間隔材形成步驟)
其次，如圖16(b)所示，將第2間隔材106供給至基板101上。
作為第2間隔材106之材料，只要使用蝕刻速率與第1間隔材105之材料不同之材料即可，例如可適當地使用與第1間隔材105之材料所含有之金屬不同的機金屬化合物或矽烷偶合劑等。藉此，於下述第2圖案形成步驟中，可使用第1間隔材105與第2間隔材106之間之蝕刻速率之差而效率良好地僅蝕刻去除第1間隔材105。
作為第2間隔材106之形成方法，可使用與第1間隔材105相同之方法。
(第2圖案形成步驟)
其次，如圖16(c)所示，藉由以第1間隔材105露出之方式回蝕第2間隔材106而利用第2間隔材106形成第2圖案。作為回蝕方法，可使用例如乾式蝕刻、濕式蝕刻等方法。
(第1間隔材去除步驟)
其次，如圖16(d)所示，藉由乾式蝕刻法或濕式蝕刻法而蝕刻形成為第1圖案之第1間隔材105a。藉此，將第1間隔材105a選擇性地蝕刻而去除。
此時，於基底膜102上，藉由第2間隔材106而形成第2圖案。
(基底膜之蝕刻步驟)
其次，如圖17所示，藉由將形成為第2圖案之第2間隔材106用作蝕刻遮罩而蝕刻基底膜102。作為蝕刻方法，可使用例如RIE等乾式蝕刻。
(第2間隔材之去除步驟)
其次，去除第2間隔材106。作為去除方法，可使用例如乾式蝕刻、濕式蝕刻等。
(基板之圖案化步驟)
其次，藉由將形成為第2圖案之基底膜102用作蝕刻遮罩而蝕刻基板101。作為蝕刻方法，可使用例如RIE等乾式蝕刻。
藉由以上之步驟而可製造具有所需之微細圖案之半導體裝置。
如以上說明般，根據第4實施形態之半導體裝置之製造方法，可容易地製造具有所需之微細圖案之半導體裝置。
尤其於第4實施形態之半導體裝置之製造方法中，形成為第2圖案之第2間隔材106係形成於圖案化之各個第1間隔材105a之側壁部的兩側。因此，可使第2圖案之間距為曝光裝置之極限解像度以下，進而可使第2圖案之間距小於第1圖案之間距。
又，上述第1實施形態之塗佈顯影裝置亦可適當地用於第4實施形態之半導體裝置之製造方法中，可利用同一塗佈顯影裝置進行自基底膜形成步驟S1至第1圖案形成步驟S5為止之步驟，從而可謀求製程之簡化。因此，可容易地製造具有所需之微細圖案之半導體裝置。
以上，藉由實施形態而對半導體裝置之製造方法及半導體製造裝置進行了說明，但本發明並不限定於上述實施形態，於本發明之範圍內可進行各種變化及改良。
S1‧‧‧步驟
S2‧‧‧步驟
S3‧‧‧步驟
S4‧‧‧步驟
S5‧‧‧步驟

Claims (12)

  1. 一種半導體裝置之製造方法，其包括：基底膜形成步驟，於基板上形成表面具有撥水性之基底膜；感光膜形成步驟，於上述基底膜上形成表面具有撥水性之感光膜；感光膜圖案形成步驟，藉由將上述感光膜顯影而使上述基底膜露出從而形成感光膜圖案；第1間隔材形成步驟，對上述感光膜上及露出之上述基底膜上供給第1間隔材；及第1圖案形成步驟，去除形成於上述感光膜之上表面及上述基底膜之上表面之上述第1間隔材的至少一部分。
  2. 如請求項1之半導體裝置之製造方法，其中上述基底膜包含抗反射膜，且上述基底膜形成步驟包括於形成上述抗反射膜之後將撥水性材料供給至上述抗反射膜之步驟。
  3. 如請求項1之半導體裝置之製造方法，其中上述基底膜包含抗反射膜，且上述基底膜形成步驟包括旋轉塗佈含有撥水性材料之塗佈液而形成上述抗反射膜之步驟。
  4. 如請求項1至3中任一項之半導體裝置之製造方法，其中上述感光膜形成步驟包括於形成上述感光膜之後將撥水性材料供給至上述感光膜之步驟。
  5. 如請求項1至3中任一項之半導體裝置之製造方法，其中上述感光膜形成步驟包括旋轉塗佈含有撥水性材料之塗佈液而形成上述感光膜之步驟。
  6. 如請求項1至3中任一項之半導體裝置之製造方法，其中上述第1間隔材形成步驟包括加熱處理步驟，對被供給有上述第1間隔材之基板進行加熱處理。
  7. 如請求項1至3中任一項之半導體裝置之製造方法，其中於上述第1圖案形成步驟之後，包括：第2間隔材形成步驟，將第2間隔材供給至上述基板上；及第2圖案形成步驟，去除形成於上述感光膜之上表面及上述基底膜之上表面之上述第2間隔材的至少一部分。
  8. 如請求項1至3中任一項之半導體裝置之製造方法，其中於上述第1圖案形成步驟之後，包括：感光膜圖案去除步驟，去除上述感光膜圖案；第2間隔材形成步驟，將第2間隔材供給至上述基板上；及第2圖案形成步驟，以上述第1間隔材露出之方式回蝕上述第2間隔材。
  9. 如請求項7之半導體裝置之製造方法，其中於上述第2圖案形成步驟之後，包括第1間隔材去除步驟，去除上述第1間隔材。
  10. 一種半導體製造裝置，其包含：抗反射膜形成單元，其於基板上形成抗反射膜；感光膜形成單元，其於基板上形成感光膜；撥水處理單元，其對形成於基板上之上述抗反射膜或上述感光膜實施撥水處理；顯影處理單元，其將顯影液供給至基板而使曝光之感光膜顯影；間隔材形成單元，其將間隔材供給至基板；清洗單元，其將清洗液供給至基板； 搬送機構，其將基板搬出搬入於上述抗反射膜形成單元、上述感光膜形成單元、上述撥水處理單元、上述顯影處理單元、上述間隔材形成單元及上述清洗單元之間；及控制部，其以將自上述間隔材形成單元搬出之基板搬送至上述清洗單元、且去除於上述清洗單元中利用上述間隔材形成單元供給之上述間隔材的方式而控制上述搬送機構及上述清洗單元。
  11. 如請求項10之半導體製造裝置，其中上述間隔材形成單元與上述清洗單元為同一單元。
  12. 如請求項10或11之半導體製造裝置，其更包含：加熱處理單元，其對基板進行加熱處理，上述控制部以將自上述間隔材形成單元搬出之基板搬送至上述加熱處理單元之後搬送至上述清洗單元的方式控制上述搬送機構。
TW104104156A 2014-02-20 2015-02-06 Semiconductor device manufacturing method and semiconductor manufacturing device TWI623966B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014030238A JP5926752B2 (ja) 2014-02-20 2014-02-20 半導体装置の製造方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
TW201535474A true TW201535474A (zh) 2015-09-16
TWI623966B TWI623966B (zh) 2018-05-11

Family

ID=53798713

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104104156A TWI623966B (zh) 2014-02-20 2015-02-06 Semiconductor device manufacturing method and semiconductor manufacturing device

Country Status (4)

Country Link
US (1) US9679770B2 (zh)
JP (1) JP5926752B2 (zh)
KR (1) KR102344902B1 (zh)
TW (1) TWI623966B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483109B2 (en) * 2016-04-12 2019-11-19 Tokyo Electron Limited Self-aligned spacer formation
JP6994828B2 (ja) * 2016-11-22 2022-02-04 東京エレクトロン株式会社 パターン形成方法
KR102630085B1 (ko) * 2018-05-30 2024-01-25 한양대학교 산학협력단 초미세 패턴 및 그 제조 방법
JP7341309B2 (ja) * 2020-02-19 2023-09-08 東京エレクトロン株式会社 基板処理方法及び基板処理システム
KR102527983B1 (ko) * 2020-11-04 2023-05-03 엠에이치디 주식회사 반도체 장치의 미세 패턴 형성방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5271972A (en) * 1992-08-17 1993-12-21 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
US6040118A (en) * 1998-10-30 2000-03-21 Advanced Micro Devices, Inc. Critical dimension equalization across the field by second blanket exposure at low dose over bleachable resist
US20060276043A1 (en) * 2003-03-21 2006-12-07 Johnson Mark A L Method and systems for single- or multi-period edge definition lithography
JP4955977B2 (ja) * 2005-01-21 2012-06-20 東京エレクトロン株式会社 塗布、現像装置及びその方法
US8852851B2 (en) * 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
JP5035560B2 (ja) * 2007-07-04 2012-09-26 信越化学工業株式会社 レジスト材料及びこれを用いたパターン形成方法
JP2009088085A (ja) 2007-09-28 2009-04-23 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体
JP2011027890A (ja) * 2009-07-23 2011-02-10 Fuji Xerox Co Ltd 定着装置及び画像形成装置
JP5184460B2 (ja) * 2009-07-24 2013-04-17 信越化学工業株式会社 パターン形成方法
JP5192016B2 (ja) * 2010-05-07 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP2013080169A (ja) * 2011-10-05 2013-05-02 Tokyo Electron Ltd フォトレジストパターン形成方法及びエッチングマスク形成方法
US20150031207A1 (en) * 2013-07-29 2015-01-29 Applied Materials, Inc. Forming multiple gate length transistor gates using sidewall spacers

Also Published As

Publication number Publication date
JP5926752B2 (ja) 2016-05-25
TWI623966B (zh) 2018-05-11
JP2015156414A (ja) 2015-08-27
KR102344902B1 (ko) 2021-12-28
KR20150098583A (ko) 2015-08-28
US20150235850A1 (en) 2015-08-20
US9679770B2 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
JP7282830B2 (ja) 蒸着金属酸化物含有ハードマスクのｅｕｖフォトパターニング
JP7527456B2 (ja) フォトレジストのドライ除去用プロセスツール
TWI623966B (zh) Semiconductor device manufacturing method and semiconductor manufacturing device
JP7502545B2 (ja) 照射フォトレジストパターニングのための統合乾式プロセス
US20230314954A1 (en) Dry backside and bevel edge clean of photoresist
KR102680084B1 (ko) 금속-함유 포토레지스트의 재작업 (rework)
TWI425317B (zh) 光阻塗佈處理方法及光阻圖形之形成方法
WO2013051383A1 (ja) フォトレジストパターン形成方法及びエッチングマスク形成方法
JP2004134720A (ja) ドライリソグラフィ法およびこれを用いたゲートパターン形成方法
US20240036474A1 (en) Control of metallic contamination from metal-containing photoresist
TW201535512A (zh) 半導體裝置之製造方法及半導體製造裝置