TW201519234A - 動態的靜態隨機存取記憶體（ｓｒａｍ）陣列之特徵化 - Google Patents

動態的靜態隨機存取記憶體（ｓｒａｍ）陣列之特徵化 Download PDF

Info

Publication number
TW201519234A
TW201519234A TW103129266A TW103129266A TW201519234A TW 201519234 A TW201519234 A TW 201519234A TW 103129266 A TW103129266 A TW 103129266A TW 103129266 A TW103129266 A TW 103129266A TW 201519234 A TW201519234 A TW 201519234A
Authority
TW
Taiwan
Prior art keywords
bit line
circuit
current
line current
mirror
Prior art date
Application number
TW103129266A
Other languages
English (en)
Other versions
TWI659421B (zh
Inventor
Raymond Tak-Hoi Leung
Tzong-Kwang Henry Yeh
Shih-Yao Christine Sun
Jamil Kawa
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of TW201519234A publication Critical patent/TW201519234A/zh
Application granted granted Critical
Publication of TWI659421B publication Critical patent/TWI659421B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)

Abstract

一感測器電路用於提供一靜態隨機存取記憶體(SRAM)陣列之位元單元讀取強度分佈。鏡射一SRAM陣列之位元線電流之一電流鏡電路用於對該感測器電路供電。表示標稱位元單元讀取電流之一參考電流用作為一參考。該電流鏡電路感測該位元線電流。電流鏡及環形振盪器並非為位元線讀取路徑之部分。

Description

動態的靜態隨機存取記憶體(SRAM)陣列之特徵化 [相關申請案]
本申請案主張2014年8月27日申請之美國臨時申請案第61/870,769號之優先權且以引用方式併入該申請案之全文。
本發明大體上係關於記憶體設計評估電路，且更特定言之，本發明係關於一種具有近乎即時地準確反映一記憶體單元之內部讀取時序之一感測器電路之記憶體電路。
對依較低供應電壓操作之較大及較快SRAM之需求之趨勢繼續控制系統設計進展。SRAM用於具有達到4GHz之頻率之處理器快取中。由位元線載入及位元單元讀取電流控制之SRAM存取時間係一關鍵參數。
位元線阻抗及位元單元讀取強度遵循一晶片內分佈，必須在SRAM設計中考量該晶片內分佈以確保滿足一SRAM所期望之所有系統速率需求之電子組件之合理良率。因此，由位元線阻抗及位元單元讀取電流控制之位元單元讀取時間之分佈之知識對SRAM設計而言至關重要。此關鍵性隨著SRAM陣列大小而增加。
用於SRAM位元單元之讀取時間及讀取電流之動態特徵化之先前技術方法在位元線/位元單元組合讀取路徑之路徑中利用環形振盪器 及脈衝展寬電路。
10‧‧‧靜態隨機存取記憶體(SRAM)陣列
20‧‧‧電流鏡/電流鏡射及參考電流電路
30‧‧‧感測器電路/感測器
40‧‧‧測試器
100‧‧‧靜態隨機存取記憶體(SRAM)
110‧‧‧環形振盪器
120‧‧‧參考位元單元電流(Iref)
130‧‧‧環形振盪器
140‧‧‧電流鏡
150‧‧‧電流轉電壓轉換器
160‧‧‧多工器
170‧‧‧除法器
180‧‧‧頻率
200‧‧‧電流鏡電路
210‧‧‧位元線電流(IBL)
220‧‧‧鏡射隔離位元線電流(IBL)
230‧‧‧參考電流產生器
240‧‧‧多工器
250‧‧‧環形振盪器
260‧‧‧輸出
300‧‧‧產生器
310‧‧‧放大器
320‧‧‧鏡射位元線電流(IBL)產生器
330‧‧‧放大器
340‧‧‧多工器(MUX)
350‧‧‧振盪器
500‧‧‧區塊
510‧‧‧區塊
520‧‧‧區塊
530‧‧‧區塊
540‧‧‧區塊
600‧‧‧OSC_Enable信號
610‧‧‧確證位址
620‧‧‧振盪器輸出(OSC_OUT)
700‧‧‧Iread分佈
710‧‧‧振盪器頻率分佈
在附圖中，以舉例方式而非限制方式繪示本發明。在技術方案中提出本發明之新穎特徵信賴特性。然而，將藉由參考結合附圖所閱讀之一說明性實施例之以下詳細描述而最佳地理解本發明以及其較佳使用模式、進一步目的及優點，其中相同參考元件符號指示相同組件，且：
圖1係特徵化一SRAM陣列之系統之一實施例之一方塊圖。
圖2係一SRAM陣列及特徵化電路之一實施例之一電路圖。
圖3係本發明之一實施例之一電路圖。
圖4係本發明之另一實施例之一電路圖。
圖5係測試週期之一實施例之一流程圖。
圖6係展示SRAM定址與感測器電路之間之一典型關係的一時序圖。
圖7係一SRAM陣列之I-read及振盪器輸出分佈之一例示性模擬輸出。
本發明係關於一種測試電路，其用於透過知道一特定大小之一陣列中之讀取電流之分佈而動態地評估一靜態隨機存取記憶體陣列(SRAM陣列)中之靜態記憶體單元之讀取強度及讀取時序以增強SRAM之設計及良率。一實施例中之電路利用一電流鏡來饋給一環形振盪器，且不使測試電路之任何者嵌入位元線/位元單元讀取電路。
在一方法及電路中實現準確地判定儲存單元讀取時序及讀取強度/讀取電流之目的。在一實施例中，該電路包含一電流鏡電路，其準確地複製透過一所選位元單元而放電之一位元線之讀取電流。鏡射電流對一感測器電路供電，在一實施例中，該感測器電路係一環形振 盪器。該振盪器之頻率係鏡射電流且因此係SRAM讀取電流之一表示。該振盪器之輸出之頻率及振幅藉由取決於儲存單元讀取時序及讀取強度/讀取電流而特徵化SRAM陣列。
表示標稱模擬讀取電流之一參考電流用於對環形振盪器供電以建立一參考頻率。在一實施例中，經由SRAM陣列之字線而一次一個地動態選擇SRAM位元單元。電流鏡電路依各位元線/位元單元讀取操作複製流過位元線/位元單元之讀取電流。在一實施例中，在陣列測試期間使用該參考電流來多工傳輸複製所選位元單元之讀取電流之電流鏡。多工器之輸出輸入至環形振盪器。在一實施例中，直接由一測試器或透過一計數器而量測環形振盪器之頻率。一讀取週期之各頻率量測表示位元線/位元單元路徑之讀取電流。振盪器頻率之分佈模仿SRAM陣列之讀取電流之分佈。
一SRAM之讀取延遲與一SRAM陣列中之一單一位元單元之讀取延遲直接相關。藉由使適當位元線及字線能夠用於選擇一位元單元以存取該位元單元而量測讀取延遲。透過通路電晶體及位元單元之下拉而使與啟用位元單元關聯之位元線放電。依據位元單元之位元線寄生性及讀取電流強度而變化之放電速率係讀取延遲之一量測。
此電路容許一陣列之各位元單元之讀取電流之動態量測且不會干擾SRAM陣列之正常載入及操作。此電路亦最小化由涉及所量測之位元單元電流之路徑中之電路之現有方案引入之量測誤差。
在一實施例中，系統包含一電流鏡電路，其鏡射位元線電流且使用鏡射電流源來驅動一環形振盪器。該環形振盪器之頻率係一所選位元單元之讀取電流之一量測。
圖1係系統之一區塊階層表示。系統包含待測試之一SRAM陣列10。SRAM陣列10耦合至一電流鏡20。電流鏡20鏡射SRAM陣列10之一IRead電流。電流鏡射及參考電流電路20之輸出輸入至感測器電路 30。感測器電路30由來自電流鏡射電路20之鏡射電流驅動。在一實施例中，感測器電路30係一環形振盪器。感測器電路30之輸出耦合至一測試器40以量測用於特徵化SRAM陣列10之感測器30之輸出。測試器40近乎即時地反映SRAM陣列讀取電流。
圖2係一例示性32K位元SRAM陣列之一區塊階層架構圖。圖中展示具有多個記憶體庫(此處為各組織為256個字組×64行之16kb之兩個記憶體庫)、字線解碼器、位元線開關及I/O緩衝器之一典型SRAM記憶體架構100。元件110至180係本發明之一實施例之代表性區塊。環形振盪器110及130係支援SRAM陣列之兩個記憶體庫之相同環形振盪器。
在一實施例中，電流鏡140及電流轉電壓轉換器150耦合至SRAM 100。電流鏡140感測一位元線之電流。由一電流轉電壓轉換器150將位元線電流轉換為一電壓，且該電壓對環形振盪器110、130之一者供電。
在一實施例中，亦由電流鏡140及電流轉電壓轉換器150將參考位元單元電流Iref 120轉換為一電壓以驅動相同環形振盪器110、130來建立一參考頻率。該參考頻率用作為用於評估由位元線鏡射電流驅動之環形振盪器110、130之頻率的一基準。藉由參考電流Iref 120驅動相同環形振盪器110、130而消除環形振盪器110、130之間之變動之任何效應。
在一實施例中，由一參考電路基於標稱位元線寄生性及標稱位元單元驅動電流之模擬而建立參考電流值Iref 120。
在一實施例中，使用電流轉電壓轉換器150。在另一更基本實施例中，鏡射電流電路以及參考電流Iref 120直接驅動環形振盪器110或130。
多工器160表示支援SRAM陣列之兩個主要記憶體庫之環形振盪 器110及130之輸出之間的一多工區塊。在一實施例中，電路亦包含一除法器170。除法器170係一除「n」電路，其用於環形振盪器輸出之多工輸出以使感測頻率180更易於由一通用測試器量測。數字「n」係任意的且一典型數字係8。在另一實施例中，系統可使用頻率180之直接感測。在另一實施例中，頻率180輸入至一計數器。可利用評估頻率180之其他方法。
圖3係本發明之一實施例之一電路圖。一經典電流鏡電路200產生一鏡射隔離位元線電流(IBL)220。鏡射IBL 220等於IBL電流210。一參考電流產生器230產生反映標稱條件下之一典型SRAM位元單元之模擬Iread之Iref。該Iref用於建立一參考振盪器頻率轉Iread(IBL)轉換。在一實施例中，多工器240用於多工傳輸IBL 210及鏡射IBL 220以確保：相同環形振盪器250用於建立環形振盪器250之參考頻率以及量測頻率。感測環形振盪器250之輸出260。在一實施例中，直接感測輸出260。在另一實施例中，在一除法電路之後或透過一計數器而感測輸出260。此等感測技術在此項技術中已被公認且與本發明不相關。
圖4係系統之一實施例之一方塊圖。在此實施例中，參考電流Iref產生於產生器300中，且鏡射IBL產生於鏡射IBL產生器320中。Iref及鏡射IBL分別在放大器310及320中各放大「m」倍以使感測振盪器頻率350之擴散更顯著且更易於量測。在一實施例中，放大因數「m」係4。在一實施例中，由放大器310、330輸出之信號輸入至一MUX 340。接著，MUX 340輸出供應為振盪器350之電流源。
現參考圖5，圖中描述一典型測試序列之一實施例之一流程圖。在區塊500中，程序利用Iref之輸入來建立振盪器之參考電流Iref及參考頻率以作為量測及比較之一基礎。
在區塊510中，確證導致一所選位元線及一所選字線轉化為透過 一位元單元而放電之一位元線之一位址。在區塊520中，產生一鏡射IBL產生且將其輸入至環形振盪器(其振盪頻率被量測)。振盪頻率之變化反映利用Iref之輸入來量測之基準與Icell(通過所選位元線及字線之電流)之間之差值。在一實施例中，使用一計數器來量測振盪器之輸出。
在區塊530中，透過使位址遞增而對下一位元單元重複程序，直至特徵化所選位元及位元線/位元Iread例項。在一實施例中，將結果製成表(540)且建立Iread分佈。
結果用於特徵化SRAM陣列。位元線阻抗及位元單元讀取強度可基於製表結果而被評估，且用於特徵化SRAM。接著，此特徵化可用作為SRAM陣列之一模型之部分，其提供SRAM陣列之時序、電力需求及特性。此等模型之集合可稱作一庫。來自該庫之模型可用於電路設計中以確保：設計滿足SRAM之時序及電力需求。特徵化亦可用於SRAM設計中以確保滿足一SRAM所期望之所有系統速率需求之電子組件之合理良率。
一般技術者將認識到，程序係用於特徵化一SRAM陣列之操作之一概念性表示。可不依所展示及所描述之確切順序執行程序之特定操作。可不在一連續操作系列中執行特定操作，且可在不同實施例中執行不同特定操作。此外，程序可使用若干子程序來實施或實施為一較大巨集程序之部分。
圖6係電路之一實施例之一時序圖。在選擇任何作用中字線(WL)位址之前確證啟用環形振盪器之OSC_Enable信號600。在確證一WL位址之前，振盪器輸出620反映參考電流Iref(此處未展示)之振盪器頻率。各確證位址610表示一所選位元線/字線組合(一所選位元)且各作用中位址期間所感測之振盪器輸出OSC_OUTR 620係所選位元線/位元之讀取電流之代理。
圖7展示使用一模擬器之環形振盪器之輸出。一Iread分佈700及振盪器頻率分佈710之模擬表示展示進行新位元線/字線選擇且與參考頻率比較時之略微移位。
雖然已參考本發明之較佳實施例而特定地展示及描述本發明，但熟習技術者應瞭解，可在不脫離本發明之精神及範疇之情況下於本文中作出前述及其他形式改變且進行詳述。
300‧‧‧產生器
310‧‧‧放大器
320‧‧‧鏡射位元線電流(IBL)產生器
330‧‧‧放大器
340‧‧‧多工器(MUX)
350‧‧‧振盪器

Claims (20)

  1. 一種電路，其包括：一靜態隨機存取記憶體(SRAM)陣列，其包含一位元線；一電流鏡，其基於該SRAM陣列之一作用中位元單元中之一位元線讀取電流而產生一鏡射位元線電流；及一感測器電路，其由該鏡射位元線電流供電，該感測器電路之一輸出特徵化該SRAM陣列。
  2. 如請求項1之電路，其中該感測器電路係一環形振盪器。
  3. 如請求項2之電路，其中該環形振盪器之一延遲與該位元線電流成反比例，且因此該環形振盪器之一振盪器頻率與該位元線電流成比例。
  4. 如請求項1之電路，其中該感測器電路未耦合至該SRAM陣列中之該位元線。
  5. 如請求項1之電路，其進一步包括將該鏡射位元線電流轉換為一電壓之一電流轉電壓轉換器，該電壓驅動該感測器。
  6. 如請求項1之電路，其進一步包括：一多工電路，其在一參考位元線電流與該鏡射位元線電流之間選擇；該感測器電路由該鏡射位元線電流供電，使得該感測器電路之一輸出特徵化該SRAM陣列。
  7. 如請求項6之電路，其中在對該感測器電路供電之前放大該參考位元線電流及該鏡射位元線電流。
  8. 一種對一靜態隨機存取記憶體(SRAM)陣列進行應力測試之方法，其包括：使用一參考位元線電流來建立一參考振盪器頻率； 循序地存取該SRAM陣列中之位元單元；產生一鏡射隔離位元線電流(IBL)；及基於用於各存取位元單元之該鏡射IBL而量測一量測振盪器頻率，且比較該量測振盪器頻率與該參考振盪器頻率，其中該量測透過以下一者而完成：直接地；透過一計數器；或透過一電流轉電壓轉換器。
  9. 如請求項8之方法，其進一步包括：多工傳輸該參考振盪器頻率及該量測振盪器頻率，以能夠使用相同振盪器電路。
  10. 如請求項8之方法，其中該環形振盪器之一延遲與該位元線電流成反比例，且因此該環形振盪器之一振盪器頻率與該位元線電流成比例。
  11. 如請求項8之方法，其中該感測器電路未耦合至該SRAM陣列中之位元線。
  12. 如請求項8之方法，其進一步包括：將該鏡射位元線電流轉換為一電壓，該電壓驅動該環形振盪器。
  13. 如請求項8之方法，其進一步包括：多工傳輸該參考位元線電流及該鏡射IBL。
  14. 如請求項8之方法，其進一步包括：在對該環形振盪器供電之前放大該參考位元線電流及該鏡射位元線電流。
  15. 如請求項8之方法，其進一步包括：基於量測振盪器頻率而計算該SRAM陣列之特徵化資訊；將該SRAM陣列之該特徵化資訊添加至一庫，該庫用於電路設計中。
  16. 一種電路，其包括：一SRAM陣列，其包含一位元線，位元線電流用作為一讀取電流；一電流鏡電路，其基於該SRAM陣列之一作用中位元單元中之該位元線電流而產生一鏡射位元線電流；及一電流轉電壓轉換器，其將該鏡射位元線電流轉換為一電壓；一環形振盪器，其由該電壓供電，該環形振盪器之一輸出特徵化該SRAM陣列。
  17. 如請求項16之電路，其中該環形振盪器之一延遲與該位元線電流成反比例，且因此該環形振盪器之一振盪器頻率與該位元線電流成比例。
  18. 如請求項16之電路，其中該環形振盪器未耦合至該SRAM陣列中之該位元線。
  19. 如請求項16之電路，其進一步包括：一多工器，其使其輸入在一參考位元線電流與該鏡射位元線電流之間。
  20. 如請求項16之電路，其進一步包括：一放大器，在對該環形振盪器供電之前，該放大器放大該參考位元線電流及該鏡射位元線電流。
TW103129266A 2013-08-27 2014-08-26 使用隔離位元線之動態的靜態隨機存取記憶體（ｓｒａｍ）陣列之特徵化 TWI659421B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361870769P 2013-08-27 2013-08-27
US61/870,769 2013-08-27
US14/461,319 US9424951B2 (en) 2013-08-27 2014-08-15 Dynamic static random access memory (SRAM) array characterization using an isolated bit-line
US14/461,319 2014-08-15

Publications (2)

Publication Number Publication Date
TW201519234A true TW201519234A (zh) 2015-05-16
TWI659421B TWI659421B (zh) 2019-05-11

Family

ID=52583056

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129266A TWI659421B (zh) 2013-08-27 2014-08-26 使用隔離位元線之動態的靜態隨機存取記憶體（ｓｒａｍ）陣列之特徵化

Country Status (3)

Country Link
US (1) US9424951B2 (zh)
KR (1) KR102165373B1 (zh)
TW (1) TWI659421B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9858217B1 (en) * 2016-06-29 2018-01-02 Qualcomm Incorporated Within-die special oscillator for tracking SRAM memory performance with global process variation, voltage and temperature
US10381100B2 (en) 2016-07-01 2019-08-13 Synopsys, Inc. Enhancing memory yield and performance through utilizing nanowire self-heating

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003317473A (ja) 2002-04-15 2003-11-07 Mitsubishi Electric Corp 半導体記憶装置
JP4083077B2 (ja) * 2002-08-02 2008-04-30 三洋電機株式会社 電圧制御発振器
KR100577560B1 (ko) * 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
DE102004055466B4 (de) * 2004-11-17 2006-09-21 Infineon Technologies Ag Einrichtung und Verfahren zum Messen von Speicherzell-Strömen
JP5019410B2 (ja) * 2005-03-04 2012-09-05 ルネサスエレクトロニクス株式会社 半導体記憶装置及びその動作方法
US7376001B2 (en) 2005-10-13 2008-05-20 International Business Machines Corporation Row circuit ring oscillator method for evaluating memory cell performance
TWI303928B (en) * 2005-11-09 2008-12-01 Via Tech Inc Voltage-controlled oscillator and related method and technique
US7336540B2 (en) * 2006-03-29 2008-02-26 Atmel Corporation Indirect measurement of negative margin voltages in endurance testing of EEPROM cells
DE112006004002B4 (de) 2006-09-28 2015-07-02 Intel Corporation NBTI-resistente Speicherzellen mit Nand-Gliedern
KR100826500B1 (ko) * 2006-10-23 2008-05-02 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 데이터 복구 방법
US7675781B2 (en) 2006-12-01 2010-03-09 Infineon Technologies Ag Memory device, method for operating a memory device, and apparatus for use with a memory device
US7409305B1 (en) 2007-03-06 2008-08-05 International Business Machines Corporation Pulsed ring oscillator circuit for storage cell read timing evaluation
US7508697B1 (en) * 2007-05-09 2009-03-24 Purdue Research Foundation Self-repairing technique in nano-scale SRAM to reduce parametric failures
US7626852B2 (en) 2007-07-23 2009-12-01 Texas Instruments Incorporated Adaptive voltage control for SRAM
US8416598B2 (en) 2009-05-21 2013-04-09 Texas Instruments Incorporated Differential plate line screen test for ferroelectric latch circuits
US8027213B2 (en) * 2009-06-19 2011-09-27 Apple Inc. Mechanism for measuring read current variability of SRAM cells
DE112010005970T5 (de) 2010-11-01 2013-08-29 Hewlett-Packard Development Company, L.P. Ablesen eines Speicherlements unter Zuhilfenahme eines Ringoszillators
KR101743115B1 (ko) * 2010-11-02 2017-06-02 삼성전자 주식회사 전압 검출 장치 및 이를 포함하는 반도체 장치
US8693271B2 (en) 2011-08-10 2014-04-08 Texas Instruments Incorporated Method of stressing static random access memories for pass transistor defects
US9230690B2 (en) * 2012-11-07 2016-01-05 Apple Inc. Register file write ring oscillator
US9082514B1 (en) 2013-04-22 2015-07-14 Xilinx, Inc. Method and apparatus for physically unclonable function burn-in
US20150063010A1 (en) * 2013-08-27 2015-03-05 Synopsys, Inc. Negative bias thermal instability stress testing for static random access memory (sram)
RU2016115071A (ru) 2013-09-20 2017-10-23 Соленис Текнолоджиз, Л.П. Клеи на основе сои, обладающие улучшенной пониженной вязкостью
US8947911B1 (en) * 2013-11-07 2015-02-03 United Microelectronics Corp. Method and circuit for optimizing bit line power consumption
US9472269B2 (en) 2014-02-12 2016-10-18 Globalfoundries Inc. Stress balancing of circuits

Also Published As

Publication number Publication date
KR20150024787A (ko) 2015-03-09
US20150063009A1 (en) 2015-03-05
US9424951B2 (en) 2016-08-23
TWI659421B (zh) 2019-05-11
KR102165373B1 (ko) 2020-10-14

Similar Documents

Publication Publication Date Title
US7376001B2 (en) Row circuit ring oscillator method for evaluating memory cell performance
JP5437258B2 (ja) 記憶回路およびストレージ・アレイのタイミング特性を測定するための方法（プログラマブル・タイミングを備えたローカル・クロック・バッファを含むストレージ・アレイ）
US7349271B2 (en) Cascaded test circuit with inter-bitline drive devices for evaluating memory cell performance
US7564739B2 (en) Storage cell design evaluation circuit including a wordline timing and cell access detection circuit
US7409305B1 (en) Pulsed ring oscillator circuit for storage cell read timing evaluation
KR20000017188A (ko) 정적 랜덤 액세스 모듈 및 반도체 모듈 검사 방법
US6031777A (en) Fast on-chip current measurement circuit and method for use with memory array circuits
TWI659421B (zh) 使用隔離位元線之動態的靜態隨機存取記憶體（ｓｒａｍ）陣列之特徵化
TWI631571B (zh) 用於靜態隨機存取記憶體之負偏壓熱不穩定性應力測試之評估
JP3838932B2 (ja) メモリ装置及びメモリ装置の試験方法
US6501693B2 (en) Semiconductor memory device allowing easy characteristics evaluation
JP2010102801A (ja) 半導体記憶装置
JPH04274100A (ja) テスト回路内蔵のメモリーｌｓｉ
US20150026529A1 (en) Semiconductor device and method of evaluating semiconductor device
CN103280241A (zh) 存储器的测试电路及方法
JP6847160B2 (ja) リングオシレータ及び時間計測回路
US20230408554A1 (en) Test devices and systems that utilize efficient test algorithms to evaluate devices under test
KR100723530B1 (ko) 반도체 메모리 장치에 사용되는 타이밍 측정 신호 생성기,타이밍 조절 장치 및 타이밍 조절 방법
KR20060000683A (ko) 내부신호 측정장치 및 그 방법
JP2013196739A (ja) Ｒｏｍ装置及びその故障検出方法
KR20240102731A (ko) 전자 장치 및 전자 장치를 테스트하는 방법
KR20090006582A (ko) 반도체 메모리 장치의 동작시간 측정을 위한 장치 및 방법
JP2014038680A (ja) 半導体装置
JPH02271273A (ja) Ｌｓｉ評価装置
JPH03280297A (ja) ランダム・アクセス記憶装置および方法