TW201513301A - 功率模組 - Google Patents

功率模組 Download PDF

Info

Publication number
TW201513301A
TW201513301A TW103101352A TW103101352A TW201513301A TW 201513301 A TW201513301 A TW 201513301A TW 103101352 A TW103101352 A TW 103101352A TW 103101352 A TW103101352 A TW 103101352A TW 201513301 A TW201513301 A TW 201513301A
Authority
TW
Taiwan
Prior art keywords
substrate
metallization layer
power module
disposed
power
Prior art date
Application number
TW103101352A
Other languages
English (en)
Other versions
TWI555174B (zh
Inventor
洪守玉
周甘宇
曾劍鴻
趙振清
Original Assignee
台達電子企業管理（上海）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子企業管理（上海）有限公司 filed Critical 台達電子企業管理（上海）有限公司
Publication of TW201513301A publication Critical patent/TW201513301A/zh
Application granted granted Critical
Publication of TWI555174B publication Critical patent/TWI555174B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Abstract

本發明揭露一種功率模組，可包含一第一基板、一第一金屬化層、至少一導電結構以及一功率器件。第一金屬化層設置於第一基板上。第一金屬化層具有一第一厚度d1，此第一厚度d1滿足：5微米□ d1□ 50微米。第一金屬化層與導電結構位於第一基板上的不同位置，每一導電結構具有一第二厚度d2，此第二厚度d2滿足：d2□ 100微米。功率器件位於第一金屬化層、第一基板或導電結構上，且功率器件的驅動電極電性連接第一金屬化層，功率器件的至少一功率電極電性連接導電結構。

Description

功率模組
本發明是關於一種功率模組，且特別是關於一種可適用於電源變換器的功率模組。
在目前的電源變換器中，半導體功率器件是不可或缺的元件之一。功率器件的功率密度代表在單位體積下，功率模組的輸出功率。在輸出相同功率的情況下，功率密度越高，功率模組的體積就越小，故可減少空間需求。因此，高功率密度一直是業界對功率模組的要求之一。爲了提高功率器件的功率密度，遂發展出一種集成功率模組(Integrated Power Module, IPM)，其特色在於將多個半導體器件集成在一個封裝結構裏，如此便能在小體積下提供高輸出功率，進而提高功率密度。
目前的集成功率模組大部分採用覆銅陶瓷基板(Direct Bonded Cooper, DBC)。在此類基板的製造過程中，製造者會對陶瓷板與銅料進行高溫燒結，再對燒結後所形成的銅層進行蝕刻以切割出線路。然而，高溫燒結的能耗較高，並不符合節能減排的趨勢。另由於功率模組對通流能力的要求較高，故覆銅陶瓷基板上的銅層厚度通常被要求在0.1毫米以上。然而，當銅層越厚時，製造者所需蝕刻的銅層深度越深，而基於蝕刻的等向性因素，銅層的側向蝕刻的寬度勢必會越大，以致於線路自身的寬度增加以及線路之間的間隙增加，從而使得線路自身的寬度以及線路之間的間隙均受到一定程度的限制，而減少單位體積下的可佈線區域；另外，對於一些對通流能力要求更高的場合往往要求銅層厚度更厚，如0.5mm，但受DCB高溫燒結工藝中熱膨脹係數（Coefficient of Thermal Expansion, CTE）匹配的限制，銅層厚度難以達到要求。這麽一來，勢必會導致功率模組在單位體積下輸出功率的下降，從而降低功率模組的功率密度。
有鑒於此，本發明的一目的在於提供一種具有高功率密度的功率模組。
爲了達到上述目的，依據本發明的一實施方式，一種功率模組可包含一第一基板、一第一金屬化層、至少一導電結構以及至少一功率器件。第一金屬化層設置於第一基板上。第一金屬化層具有一第一厚度d1，此第一厚度d1滿足：5微米 d1 50微米。第一金屬化層與導電結構位於第一基板上的不同位置，導電結構具有一第二厚度d2，此第二厚度d2滿足：d2 100微米。功率器件位於第一基板、第一金屬化層或導電結構上，且功率器件的驅動電極電性耦接第一金屬化層，功率器件的至少一功率電極電性耦接導電結構。
於本發明的一或多個實施方式中，功率模組還包含多個平坦化結構，設置於第一金屬化層上背對第一基板的表面。
於本發明的一或多個實施方式中，功率模組還包含至少一鍵合結構，夾設於功率器件與導電結構之間。
於本發明的一或多個實施方式中，功率模組還包含至少一黏結結構，夾設於導電結構與第一基板之間。
於本發明的一或多個實施方式中，鍵合結構爲焊料、導電膠、導電漿料或燒結漿料。
於本發明的一或多個實施方式中，功率模組還包含一第二金屬化層。第二金屬化層設置於第一基板上及導電結構之間，且與第一金屬化層具有相同的厚度。
於本發明的一或多個實施方式中，功率模組還包含至少一控制元件或驅動元件。控制元件或驅動元件設置於第一金屬化層上或第一基板上，且控制元件或驅動元件的輸出電極與功率器件的驅動電極電性耦接。
於本發明的一或多個實施方式中，功率模組還包含至少一被動元件，設置於第一金屬化層及/或第一基板上。
於本發明的一或多個實施方式中，被動元件爲電容、電阻、二極體或電感。
於本發明的一或多個實施方式中，被動元件由漿料刷置於第一基板及/或第一金屬化層形成。
於本發明的一或多個實施方式中，功率模組還包含至少一電路板。電路板設置於第一金屬化層上。控制元件或驅動元件或被動元件設置於電路板上。
於本發明的一或多個實施方式中，功率模組還包含一封料體，至少包覆第一金屬化層、部分導電結構及功率器件。導電結構具有一鎖定結構，鎖定結構固定封料體。
於本發明的一或多個實施方式中，鎖定結構爲一凹槽、凸起或穿孔。
於本發明的一或多個實施方式中，功率模組還包含一第三金屬化層。第一基板具有相對的一正面及一背面。第一金屬化層設置於第一基板的正面，第三金屬化層設置於第一基板的背面。
於本發明的一或多個實施方式中，功率模組還包含一散熱結構。散熱結構設置於第三金屬化層下方。
於本發明的一或多個實施方式中，功率模組還包含一散熱結構。散熱結構設置於第一基板下方。
於本發明的一或多個實施方式中，功率模組還包含一封料體，至少包覆第一金屬化層、部分導電結構及功率器件，其中封料體具有相對的一頂面及一底面。
於本發明的一或多個實施方式中，功率模組還包含一第二基板。第一基板與第二基板分開的，且第一基板鄰近底面，而第二基板鄰近頂面。
於本發明的一或多個實施方式中，功率模組還包含一第四金屬化層。第二基板具有相對的一正面以及一背面。第二基板的正面比背面更靠近第一基板。第四金屬化層設置於第二基板的正面上。
於本發明的一或多個實施方式中，功率模組還包含一連接件，電性連接第一金屬化層與導電結構其中一者與第四金屬化層。
於本發明的一或多個實施方式中，功率模組還包含一第五金屬化層。第二基板具有相對的一正面以及一背面。第二基板的正面比背面更靠近第一基板。第五金屬化層設置於第二基板的背面上。
於本發明的一或多個實施方式中，功率模組還包含一金屬導電層，金屬導電層設置於封料體的表面。
於本發明的一或多個實施方式中，第一基板包含多個子基板，這些子基板彼此分開。
於本發明的一或多個實施方式中，功率模組還包含一外殼以及一封裝膠。外殼具有一容置空間。封裝膠位於容置空間中。封裝膠至少包覆第一金屬化層、部分導電結構及功率器件。
於本發明的一或多個實施方式中，功率模組還包含散熱結構，散熱結構設置於該第一基板下方，且第一基板位於容置空間內。
於本發明的一或多個實施方式中，功率模組還包含第三金屬化層，第三金屬化層設置於第一基板與散熱結構之間，且第三金屬化層位於容置空間內。
於本發明的一或多個實施方式中，功率模組還包含：多個金屬化佈線層及多個絕緣層，所述金屬化佈線層與所述絕緣層交錯印刷於該第一基板上，且所述金屬化佈線層之間電性連接。
依據本發明的另一實施方式，功率模組包含一第一基板、一第一金屬化層、至少一導電結構、一驅動元件以及一功率器件。第一金屬化層設置於第一基板上。第一金屬化層具有一第一厚度d1。第一厚度d1滿足：5微米 d1 50微米。第一金屬化層與導電結構位於第一基板上的不同位置，導電結構具有一第二厚度d2，第二厚度d2滿足：d2 100微米。驅動元件設置於第一基板上或第一金屬化層上。該功率器件位於第一基板、導電結構或第一金屬化層上，功率器件的驅動電極電性耦接驅動元件，且功率器件的至少一功率電極電性耦接導電結構。
於本發明的一或多個實施方式中，功率模組還包含一電路板，設置於第一金屬化層上。驅動元件設置於電路板上。
於本發明的一或多個實施方式中，功率模組還包含至少一被動元件，設置於第一基板、第一金屬化層或該電路板上。被動元件電性連接驅動元件。
於本發明上述實施方式中，功率器件的一驅動電極電性耦接第一金屬化層或第一金屬化層上的驅動元件，而由於第一金屬化層的厚度僅介於5微米至50微米之間，故即便是利用等向性蝕刻的方式來蝕刻第一金屬化層以形成間隙，側向蝕刻的寬度也不致於過大，故可有效縮短間隙的尺寸，使得第一金屬化層內的間隙可比傳統覆銅陶瓷基板的線路間隙更窄。如此一來，上述實施方式可有效增加功率模組在單位體積下的可佈線區域，而提高功率密度。
以上所述僅用以闡述本發明所欲解決的問題、解決問題的技術手段、及其産生的功效等等，本發明的具體細節將在下文的實施方式及相關附圖中詳細介紹。
100‧‧‧封料體
110‧‧‧底面
120‧‧‧頂面
210‧‧‧第一基板
210a‧‧‧子基板
210b‧‧‧子基板
212‧‧‧正面
214‧‧‧背面
220‧‧‧第二基板
222‧‧‧正面
224‧‧‧背面
312‧‧‧第一金屬化層
314‧‧‧第二金屬化層
316‧‧‧間隙
318‧‧‧平坦化結構
320‧‧‧第三金屬化層
330‧‧‧第四金屬化層
340‧‧‧第五金屬化層
410‧‧‧導電結構
412‧‧‧本體
414‧‧‧鎖定結構
420‧‧‧導電結構
422‧‧‧外露部
424‧‧‧本體
426‧‧‧鎖定結構
430‧‧‧導電結構
500、500a‧‧‧功率器件
510‧‧‧驅動電極
520‧‧‧功率電極
522‧‧‧電極
530、530a‧‧‧功率電極
610‧‧‧鍵合層
620‧‧‧鍵合層
630‧‧‧鍵合層
710‧‧‧黏合層
720‧‧‧連接件
730‧‧‧電子元件
740‧‧‧散熱結構
810‧‧‧外殼
812‧‧‧容置空間
820‧‧‧封裝膠
910‧‧‧驅動器件/控制器件
920‧‧‧被動元件
930‧‧‧被動元件
940‧‧‧電路板
爲讓本發明的上述及其他目的、特徵、優點與實施例能更明顯易懂，所附附圖的說明如下：
第1圖繪示依據本發明第一實施方式的功率模組的剖面圖；
第2圖繪示依據本發明第一實施方式的功率器件的一實施例的電路圖；
第3圖繪示依據本發明第一實施方式的功率器件的另一實施例的電路圖；
第4圖繪示依據本發明第二實施方式的功率模組的剖面圖；
第5圖繪示依據本發明第三實施方式的功率模組的剖面圖；
第6圖繪示依據本發明第四實施方式的功率模組的剖面圖；
第7圖繪示依據本發明第五實施方式的功率模組的剖面圖；
第8圖繪示依據本發明第六實施方式的功率模組的剖面圖；
第9圖繪示依據本發明第七實施方式的功率模組的剖面圖；
第10圖繪示依據本發明第八實施方式的功率模組的剖面圖；
第11圖繪示依據本發明第九實施方式的功率模組的剖面圖；
第12圖繪示依據本發明第十實施方式的功率模組的剖面圖；
第13圖繪示依據本發明第十一實施方式的功率模組的剖面圖；
第14圖繪示依據本發明第十二實施方式的功率模組的剖面圖；
第15圖繪示依據本發明第十三實施方式的功率模組的剖面圖；
第16圖繪示依據本發明第十四實施方式的功率模組的剖面圖；
第17圖繪示依據本發明第十五實施方式的功率模組的剖面圖；
第18圖繪示依據本發明第十六實施方式的功率模組的剖面圖；及
第19圖繪示依據本發明第十七實施方式的功率模組的剖面圖。
以下將以附圖揭露本發明的多個實施方式，爲明確說明起見，許多實務上的細節將在以下敍述中一併說明。然而，熟悉本領域的技術人員應當瞭解到，在本發明另一實施例中，這些實務上的細節並非必要的，因此不應用以限制本發明。此外，爲簡化附圖起見，一些已知慣用的結構與元件在附圖中將以簡單示意的方式繪示。
應瞭解到，本文中所述的“一元件設置於另一元件上”，除了包含這兩元件直接接觸的實施方式之外，亦可包含這兩元件之間額外設有又一元件的實施方式，合先敘明。
第一實施方式
第1圖繪示依據本發明第一實施方式的功率模組的剖面圖。如第1圖所示，於本實施方式中，功率模組可包含一封料體100、一第一基板210。該第一基板210上設置有一第一金屬化層312、一第二金屬化層314、導電結構410、420及430、以及至少一(一個或多個)功率器件500。第一基板210設置於封料體100中。封料體100至少包覆第一金屬化層312、導電結構410及430、部分導電結構420與功率器件500，以保護上述元件。導電結構420具有一外露部422。外露部422暴露於封料體100外，以電性連接外部裝置，該外露部422可以採用引線框架(Lead Frame)實現。第一基板210具有相對的一正面212以及一背面214。第一金屬化層312設置於第一基板210的正面212。第一金屬化層312比導電結構410、420及430薄。第二金屬化層314位於導電結構410、420及430與第一基板210之間，用以承載導電結構410、420及430。第二金屬化層314與第一金屬化層312具有相同的厚度，亦即，第一金屬化層312的厚度與第二金屬化層314的厚度相等。當然，第二金屬化層314也可以與第一金屬化層312的厚度不同。第二金屬化層314可以單獨製程（如：蝕刻、蒸鍍、濺鍍或電鍍等）形成於第一基板210上，也可以採用與第一金屬化層312相同的製程形成於第一基板210上，也可以與第一金屬化層312同時採用製程形成於第一基板210上。第一金屬化層312未被導電結構410所覆蓋，而是與導電結構410位於第一基板210上的不同位置。
具體來說，第一金屬化層312與導電結構410均位於第一基板210的正面212上，但兩者在正面212上的垂直投影位置互不重疊。功率器件500具有驅動電極510以及多個功率電極520及530。驅動電極510與功率電極520位於功率器件500上最遠離導電結構410的正面，而功率電極530位於功率器件500上最靠近導電結構410的正面。換句話說，功率電極530設置於導電結構410上，並電性連接導電結構410。驅動電極510電性連接第一金屬化層312，功率電極520電性連接導電結構420上的功率器件，導電結構420上的功率器件500的功率電極與導電結構420電性連接。
由於驅動電極510可打線至第一金屬化層312上，故功率器件500可利用第一金屬化層312來進行佈線。於本實施方式中，第一金屬化層312具有一第一厚度d1，此第一厚度d1滿足：5微米 d1 50微米。於部分實施方式中，第一金屬化層312內具有間隙316，以使間隙316旁的第一金屬化層312的材料形成走線圖案。由於第一金屬化層312的厚度僅介於5微米至50微米之間，故於部分實施方式中，即便第一金屬化層312內的間隙316利用等向性蝕刻所形成者，但由於第一金屬化層312的厚度薄，故側向蝕刻的寬度也不致於過大，如此便能縮短第一金屬化層312內的間隙316，使得第一金屬化層312內的間隙316可比傳統覆銅陶瓷基板的線路之間的間隙更窄，另外，也可以使得第一金屬化層線路自身的寬度比傳統覆銅陶瓷基板的線路自身的寬度更窄，從而增加單位體積下的可佈線區域，以提高功率密度。於其他實施方式中，第一金屬化層312亦可以採用其他製程形成於第一基板210上，例如：蒸鍍、濺鍍或電鍍等等，而無須受限於蝕刻的等向特性，故可利於將間隙316控制得更窄，將線路自身的寬度控制得更窄。此外，由於第一金屬化層312無須與第一基板210共同經過高溫燒結，故可降低製造時的能耗，而實現節能減碳的功能。於其他實施方式中，用銅漿與第一基板210高溫燒結形成第一金屬化層312的同時，將厚銅也同步與第一基板210高溫燒結形成導電結構。
於本實施方式中，每一導電結構410具有一第二厚度d2，此第二厚度d2滿足：d2 100微米，以滿足功率模組對通流能力的要求。此外，由於第一金屬化層312內的間隙316直接由第一金屬化層312所通過的製程(例如：蝕刻)所形成，故間隙316的大小與導電結構410的厚度無關，因此，製造者可採用更厚的導電結構410，以滿足更高的通流能力要求，而無須顧慮間隙316的大小。
應瞭解到，本文中所述的“第一厚度d1”是代表第一金屬化層312在平行於第一基板210的正面212的法線方向上的一維尺寸。相似地，本文中所述的“第二厚度d2”是代表導電結構410在平行於第一基板210的正面212的法線方向上的一維尺寸。
於本實施方式中，功率器件500可爲MOSFET或IGBT等三埠器件，但本發明並不以此爲限。以3個pin腳MOSFET爲例，如第2圖所示，驅動電極510可爲柵極(G極)，功率電極520可爲源極(S極)，而功率電極530可爲汲極(D極)。其中柵極510及源極520位於MOSFET上最遠離導電結構410(可參閱第1圖)的正面，汲極530設置於導電結構410上，並電性連接導電結構410。在驅動電極510(柵極)與功率電極520(源極)之間施加電壓的回路爲驅動回路，其中控制回路的源極與功率電極520（源極）是同一電極，於本實施方式中，由於驅動電極510電性連接第一金屬化層312，故至少部分的驅動回路可通過第一金屬化層312來實現，又由於第一金屬化層312內的間隙316較窄，故可使驅動回路的走線被設置得更爲緊密，從而提高驅動效果。以4個pin腳的MOSFET爲例，如第3圖所示，與3個pin腳的MOSFET的區別在於，該結構從源極520引出一個電極522，在驅動電極510(柵極)與該電極522之間施加電壓的回路爲驅動回路。於本實施方式中，由於該電極522電性連接第一金屬化層312，故至少部分的驅動回路可通過第一金屬化層312來實現，又由於第一金屬化層312內的間隙316較窄，故可使驅動回路的走線被設置得更爲緊密，從而提高驅動效果。
於第1圖中，雖僅驅動電極510電性連接第一金屬化層312，而功率電極520電性連接導電結構420上的功率器件，但於其他實施方式中，功率電極520引出的電極522亦可電性連接第一金屬化層312。換句話說，驅動電極510及功率電極520引出的電極522均可打線至第一金屬化層312，以通過具有窄間隙316的第一金屬化層312來佈線，從而提高功率密度。舉例來說，若功率電極520爲源極，而從源極引出的電極522可直接打線至第一金屬化層312。
於本實施方式中，功率模組還包含多個鍵合結構，例如，鍵合層610以及620。鍵合層610夾設於功率器件500與導電結構410之間，功率器件500與導電結構420之間，以及功率器件500與導電結構430之間，用以將功率器件500固定於導電結構410、420及430上，並電性連接導電結構410與功率器件500的功率電極530。鍵合層620夾設於導電結構410、420及430與第二金屬化層314之間，用以將導電結構410、420及430固定於第二金屬化層314上。鍵合層610與620可爲焊料、導電膠、導電漿料或燒結漿料等等，但本發明並不以此爲限。鍵合層610與620的材料可相同，亦可不同。舉例來說，鍵合層610可爲焊料，而鍵合層620可爲燒結漿料。於本實施方式中，第一基板210可爲陶瓷基板。
第二實施方式
第4圖繪示依據本發明第二實施方式的剖面圖。本實施方式與第一實施方式之間的主要差異在於：本實施方式的功率模組還包含多個平坦化結構318。平坦化結構318設置於第一金屬化層312上背對第一基板210的表面，其上表面是平坦的，以利於打線。舉例來說，平坦化結構318可通過在第一金屬化層312上鍍鎳，銀，鎳金，鎳鈀金等鍍層來實現。
本實施方式的其他技術特徵如同第一實施方式所載，故不重復敍述。
第三實施方式
第5圖繪示依據本發明第三實施方式的剖面圖。本實施方式與第一實施方式之間的主要差異在於：本實施方式的功率模組還包含一黏結結構710。第一黏結結構710夾設於導電結構410與第一基板210之間，以將來自導電結構410的熱量傳導至第一基板210。請一併參閱第1及第3圖，可知悉黏結結構710取代了第1圖中，導電結構410下方的第二金屬化層314與鍵合層620。由於本實施方式省略了第二金屬化層314，故可進一步降低第二金屬化層314的製造成本。於本實施方式中，黏合結構710不僅可位於導電結構410下方，亦可填補至導電結構410與420之間的縫隙中。如此一來，黏結結構710還可使封料體100與第一基板210更緊密地結合。黏結結構710可爲導熱膠，導熱膜等，但本發明並不以此爲限。
本實施方式的其他技術特徵如同第一實施方式所載，故不重復敍述。
第四實施方式
第6圖繪示依據本發明第四實施方式的剖面圖。本實施方式與第一實施方式之間的主要差異在於：本實施方式的功率模組還包含一第三金屬化層320。第三金屬化層320設置於第一基板210的背面214，以降低電磁噪音，並防止水氣滲入。從另一方面來看，第三金屬化層320可爲一金屬導電層，且此金屬導電層設置於封料體100的表面，以降低電磁噪音，並防止水氣滲入。
本實施方式的其他技術特徵如同第一實施方式所載，故不重復敍述。
第五實施方式
第7圖繪示依據本發明第五實施方式的剖面圖。本實施方式與第一實施方式之間的主要差異在於：本實施方式的功率模組還包含一第二基板220。封料體100包含相對的一底面110及一頂面120。第一基板210與第二基板220分開的，且第一基板210鄰近底面110，而第二基板220鄰近頂面120。換句話說，第一基板210與第二基板220上下對稱地設置於封料體100中，故可避免功率模組翹曲變形。
此外，於本實施方式中，功率模組還可包含一第四金屬化層330。第二基板220包含相對的一正面222以及一背面224。第二基板220的正面222比背面224更靠近第一基板210。第四金屬化層330設置於第二基板220的正面222。如此一來，即便第一金屬化層312的面積不足以佈線，製造者亦可利用第二基板220上的第四金屬化層330來進行佈線。舉例來說，製造者可在第四金屬化層330上設置一電子元件730。
此外，於本實施方式中，功率模組還可包含一連接件720。連接件720電性連接導電結構420與第四金屬化層330，以使第四金屬化層330上的電子元件730電性連接導電結構420。此外，連接件720亦可支撐第二基板220與第一基板210。於其他實施方式中，連接件720亦可電性連接第一金屬化層312與第四金屬化層330。
本實施方式的其他技術特徵如同第一實施方式所載，故不重復敍述。
第六實施方式
第8圖繪示依據本發明第六實施方式的剖面圖。本實施方式與第五實施方式之間的主要差異在於：本實施方式的功率模組還包含一第五金屬化層340。第五金屬化層340設置於第二基板220的背面224上，以降低電磁噪音，並防止水氣滲入。從另一方面來看，第五金屬化層340可爲一金屬導電層，且此金屬導電層設置於封料體100的表面，以降低電磁噪音，並防止水氣滲入。
本實施方式的其他技術特徵如同第一實施方式集第五實施方式所載，故不重復敍述。
第七實施方式
第9圖繪示依據本發明第七實施方式的剖面圖。本實施方式與第一實施方式之間的主要差異在於：第一基板210包多個子基板210a與210b，子基板210a與210b彼此分開。當一連續無間斷的第一基板210受熱而翹曲時，若其長度越長，則翹曲的高度越高。由於本實施方式的第一基板210切分爲至少兩個分開的子基板210a及210b，故子基板210a及210b的長度勢必比一連續無間斷的第一基板210更短，因此，當子基板210a與210b受熱而翹曲時，其翹曲的高度較低，故可減緩翹曲的程度。
於本實施方式中，子基板210a及210b上均設置有第一金屬化層312。導電結構410及功率器件500可設置於子基板210a上，而導電結構420及功率器件500可設置於子基板210b上，功率器件500之間通過鍵合鍵電性連接。
本實施方式的其他技術特徵如同第一實施方式所載，故不重復敍述。
第八實施方式
第10圖繪示依據本發明第八實施方式的剖面圖。本實施方式與第一實施方式之間的主要差異在於：本實施方式的導電結構410與420具有不同於第一實施方式中的形狀。進一步來說，導電結構410包含一本體412以及一鎖定結構414。鎖定結構414固定封料體100。具體來說，鎖定結構414凸出於本體412，且鎖定結構414被封料體100所包覆，而固定其中。換句話說，導電結構410的本體412表面並非平滑無起伏的，而凸設有鎖定結構414，如此便能提升封料體100與導電結構410之間的固定力，而防止封料體100脫離導電結構410。相似地，導電結構420亦包含一本體424以及一鎖定結構426。鎖定結構426固定於封料體100。具體來說，鎖定結構426凸出於本體424，且鎖定結構426被封料體100所包覆，而固定於封料體100中，以防止封料體100脫離導電結構420。於部分實施方式中，鎖定結構414及鎖定結構426可爲一凹槽、凸起或穿孔，但本發明不以此爲限。
本實施方式的其他技術特徵如同第一實施方式所載，故不重復敍述。
第九實施方式
第11圖繪示依據本發明第九實施方式的剖面圖。本實施方式與第一實施方式之間的主要差異在於：本實施方式的功率模組還包含一散熱結構740。導電結構410設置於第一基板210的正面212，散熱結構740設置於第一基板210的背面214，亦即，散熱結構740位於第一基板210下方。如此一來，導電結構410上的功率器件500可將熱量傳導至第一基板210後，再由散熱結構740傳遞至外界環境中。
此外，於本實施方式中，功率模組還可包含一黏結層630，其夾設於第一基板210的背面214與散熱結構740之間，以利將第一基板210固定於散熱結構740上。黏結層630較佳可爲導熱膠或導熱膜，以利將熱量傳導至散熱結構740。
本實施方式的其他技術特徵如同第一實施方式所載，故不重復敍述。
第十實施方式
第12圖繪示依據本發明第十實施方式的剖面圖。本實施方式與第九實施方式之間的主要差異在於：本實施方式的功率模組還包含一第三金屬化層320。第三金屬化層320設置於第一基板210的背面214。此外，散熱結構740位於第三金屬化層320下方。進一步來說，第三金屬化層320夾設於第一基板210的背面214與黏結層630之間，以幫助將來自第一基板210的熱量傳導至黏結層630。此外，第三金屬化層320亦可用以降低電磁噪音。
本實施方式的其他技術特徵如同第一實施方式與第九實施方式所載，故不重復敍述。
第十一實施方式
第13圖繪示依據本發明第十一實施方式的剖面圖。本實施方式與第一實施方式之間的主要差異在於：本實施方式的功率模組一外殼810以及一封裝膠820取代第一實施方式的封料體100。外殼810設置於第一基板210上，且外殼810具有一容置空間812。封裝膠820位於容置空間812中。封裝膠820至少包覆第一金屬化層312、導電結構410、420及430，以及功率器件500，以保護這些元件。外露部422外露於外殼810外。
本實施方式的其他技術特徵如同第一實施方式所載，故不重復敍述。
第十二實施方式
第14圖繪示依據本發明第十二實施方式的剖面圖。本實施方式與第十一實施方式之間的主要差異在於：本實施方式的功率模組還包含一第三金屬化層320、一黏結層630以及一散熱結構740。第三金屬化層320設置於第一基板210的背面214。散熱結構740位於第三金屬化層320下方。黏結層630夾設於第三金屬化層320與散熱結構740之間。外殼810設置於散熱結構740上，第一基板210、第一金屬化層312、第二金屬化層320、導電結構410、420及430，以及功率器件500置於容置空間812內，封裝膠820至少包覆第一基板210、第一金屬化層312、導電結構410、420及430，以及功率器件500，以保護這些元件。外露部422外露於外殼810外。通過上述結構，功率器件500所産生的熱量可傳導至散熱結構740，並由散熱結構740傳遞至外界環境中。於一些實施例中，功率模組還包含散熱結構，該散熱結構設置於前述第一基板210下方，外殼810設置於散熱結構上，第一基板210、第一金屬化層312、導電結構410、420及430，以及功率器件500置於容置空間812內，封裝膠820至少包覆第一基板210、第一金屬化層312、導電結構410、420及430，以及功率器件500，以保護這些元件。功率器件500所産生的熱量可傳導至散熱結構740，並由散熱結構傳遞至外界環境中。
本實施方式的其他技術特徵如同第一實施方式及第十一實施方式所載，故不重復敍述。
第十三實施方式
第15圖繪示依據本發明第十三實施方式的剖面圖。本實施方式與第一實施方式之間的主要差異在於：本實施方式還包含至少一驅動元件910，其設置於第一金屬化層312上，且功率器件500的驅動電極510電性連接驅動元件910的輸出電極。需要說明的是，驅動元件910可爲一驅動晶片，以通過驅動電極510驅動功率器件500。換句話說，於本實施方式中，功率器件500的驅動電極510可直接打線至驅動元件910上。需說明的是，雖然本圖僅繪示出一個驅動元件910，但驅動元件910的數量亦可爲多個，而不僅限於單一個，一個驅動元件可以對應於一個功率器件500，也可以是一個驅動元件對應於多個功率器件500。於其他實施方式中，驅動元件910的下表面無需電性引出時，亦可將驅動元件910直接設置於第一基板210上，而驅動元件910上表面的電極可以通過接合引線等方式連接到第一金屬化層312上，功率器件500的驅動電極510可直接打線至第一金屬化層312上，進而構成驅動回路。於其他實施方式中，功率器件500的驅動電極510與驅動元件910亦可分別打線至電性相同的第一金屬化層312上，以電性連接。於其他實施方式中，驅動元件910亦可以一控制元件替代。此控制元件可爲一控制晶片，以通過驅動電極510控制功率器件500的動作。需要說明的是，也可以將電路中的控制元件設置於第一金屬化層312，亦可將控制元件設置於第一基板210上，其輸出電極亦可與功率器件500的驅動電極510電性連接，實現對功率器件500的控制功能，在此不再贅述。
本實施方式的其他技術特徵如同第一實施方式所載，故不重復敍述。
第十四實施方式
第16圖繪示依據本發明第十四實施方式的剖面圖。本實施方式與第十三實施方式之間的主要差異在於：本實施方式的功率模組還可包含至少一被動元件920。被動元件920設置於第一基板210上。進一步來說，被動元件920設置於第一金屬化層312上，且被動元件920電性連接驅動元件910。被動元件920可爲電容、電阻、二極體或電感等等，但本發明並不以此爲限。需說明的是，雖本圖僅繪示出一個被動元件920，但被動元件920的數量亦可爲多個，而不僅限於單一個。
本實施方式的其他技術特徵如同第一實施方式及第十三實施方式所載，故不重復敍述。
第十五實施方式
第17圖繪示依據本發明第十五實施方式的剖面圖。本實施方式與第十四實施方式之間的主要差異在於：本實施方式的被動元件930可由被動元件930的漿料直接刷置在第一基板210上，其電極引出部分可以直接借由第一金屬化層312上所形成。舉例來說，製造者可在第一基板210上印刷電阻材料，將其兩端電極直接覆蓋在第一金屬化層312上以形成電阻器，其具體的實施方式可以是先印刷第一金屬化層312的漿料，再在需要設置電阻的位置印刷電阻漿料，且電阻漿料的兩端覆蓋連接至第一金屬化層312的對應位置，最後再共燒形成金屬化層312以及電阻，當然亦可通過其他任意方式先形成第一金屬化層312，再在需要的位置印刷電阻漿料，最後形成電阻。於其他實施方式中，也可以在第一金屬化層312上印刷電阻漿料，以形成電阻器。於其他實施方式中，可以在第一基板210及第一金屬化層312上均印刷電阻漿料，以形成電阻器。同樣可以在第一金屬化層312上交錯印刷金屬層/高介電材料層/金屬層三明治結構來形成電容，還可以在第一金屬化層312上交錯印刷具有高磁導率的材料/金屬/具有高磁導率的材料三明治結構來形成電感（亦可採用這種方式形成空心電感或半空心電感）。同樣可以在第一基板210上交錯印刷金屬層/高介電材料層/金屬層三明治結構來形成電容，還可以在第一基板210上交錯印刷具有高磁導率的材料/金屬/具有高磁導率的材料三明治結構來形成電感。於其他實施方式中，可以在第一基板210上及第一金屬化層312上均交錯印刷金屬層/高介電材料層/金屬層三明治結構，以形成電容；還可以在第一基板210上及第一金屬化層312上均交錯印刷具有高磁導率的材料/金屬/具有高磁導率的材料三明治結構，以形成電感。
於其他實施方式中，通過印刷漿料工藝在第一基板210上形成多個金屬化佈線層（該金屬化佈線層可以根據需要設計成各種電路圖形）及多個絕緣層，即這些金屬化佈線層與這些絕緣層交錯印刷於該第一基板210上，並且可以在絕緣層中間通過開孔的方式實現上下層金屬化佈線層（相鄰的金屬化佈線層或不相鄰的金屬化佈線層）對應位置的電性連接，形成多層線路，進一步提高佈線密度。
本實施方式的其他技術特徵如同第一、第十三及第十四實施方式所載，故不重復敍述。
第十六實施方式
第18圖繪示依據本發明第十六實施方式的剖面圖。本實施方式與第十三實施方式之間的主要差異在於：本實施方式還可包含一被動元件920以及一電路板940。電路板940設置於第一金屬化層312上。驅動元件910及被動元件920設置於電路板940上。由於電路板940的佈線密度高，故可利於控制元件、驅動元件910及被動元件920設置於其上。此外，電路板940的材質可爲隔熱材料，以利阻擋熱量流至驅動元件910，而損壞驅動元件910。電路板940可爲印製板（Print Circuit Board，PCB），但本發明並不以此爲限。
本實施方式的其他技術特徵如同第一實施方式及第十三實施方式所載，故不重復敍述。
第十七實施方式
第19圖繪示依據本發明第十七實施方式的剖面圖。本實施方式與前述之間的主要差異在於：本實施方式的功率器件500a與前述實施方式的功率器件500不同。進一步來說，功率器件500a的功率電極及驅動電極設置於功率器件500上最遠離第一基板210的正面。換句話說，驅動電極510、功率電極520及530a均設置於功率器件500的正面。驅動電極510可打線至第一金屬化層312，而功率電極520及530a可分別打線至導電結構410及導電結構420。於部分實施方式中，由於功率電極530a位於功率器件500a的正面，故功率器件500a的背面下無須設有導電結構，而可直接位於第一基板210上，或者可以直接位於第一金屬化層上，以節省導電結構所需的成本。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟悉此技藝者，在不脫離本發明的精神及範圍內，當可作各種的更動與潤飾，因此本發明的保護範圍當視所附的權利要求書所界定的範圍爲准。
 
100‧‧‧封料體
210‧‧‧第一基板
212‧‧‧正面
214‧‧‧背面
312‧‧‧第一金屬化層
314‧‧‧第二金屬化層
316‧‧‧間隙
410‧‧‧導電結構
420‧‧‧導電結構
422‧‧‧外露部
430‧‧‧導電結構
500‧‧‧功率器件
510‧‧‧驅動電極
520‧‧‧功率電極
530‧‧‧功率電極
610‧‧‧鍵合層
620‧‧‧鍵合層

Claims (30)

  1. 一種功率模組，包含：
    一第一基板；
    一第一金屬化層，設置於該第一基板上，該第一金屬化層具有一第一厚度d1，該第一厚度d1滿足：5微米 d1 50微米；
    至少一導電結構，該第一金屬化層與該導電結構位於該第一基板上的不同位置，該導電結構具有一第二厚度d2，該第二厚度d2滿足：d2 100微米；以及
    至少一功率器件，該功率器件位於該第一基板、該第一金屬化層或該導電結構上，且該功率器件的驅動電極電性耦接該第一金屬化層，該功率器件的至少一功率電極電性耦接該導電結構。
  2. 如請求項1所述的功率模組，更包含：
    多個平坦化結構，設置於該第一金屬化層上背對該第一基板的表面。
  3. 如請求項1所述的功率模組，更包含：
    至少一鍵合結構，夾設於該功率器件與該導電結構之間。
  4. 如請求項1所述的功率模組，更包含：
    至少一黏結結構，夾設於該導電結構與該第一基板之間。
  5. 如請求項3所述的功率模組，其中該鍵合結構爲焊料、導電膠、導電漿料或燒結漿料。
  6. 如請求項1所述的功率模組，更包含：
    第二金屬化層，該第二金屬化層設置於該第一基板上及該導電結構之間，且與該第一金屬化層具有相同的厚度。
  7. 如請求項1所述的功率模組，更包含：
    至少一控制元件或驅動元件，該控制元件或驅動元件設置於該第一金屬化層上或第一基板之上，且該控制元件或驅動元件的輸出電極與該功率器件的該驅動電極電性耦接。
  8. 如請求項7所述的功率模組，更包含：
    至少一被動元件，該被動元件設置於該第一金屬化層上及/或該第一基板上。
  9. 如請求項8所述的功率模組，其中該被動元件爲電容、電阻、二極體或電感。
  10. 如請求項8所述的功率模組，其中該被動元件由漿料刷置於該第一基板及/或該第一金屬化層形成。
  11. 如請求項8所述的功率模組，更包含：
    至少一電路板，該電路板設置於該第一金屬化層上，且該控制元件或驅動元件或該被動元件設置於該電路板上。
  12. 如請求項1所述的功率模組，更包含：
    一封料體，至少包覆該第一金屬化層、部分該導電結構及該功率器件，該導電結構具有一鎖定結構，該鎖定結構固定該封料體。
  13. 如請求項12所述的功率模組，其中該鎖定結構爲一凹槽、凸起或穿孔。
  14. 如請求項1至13中任一項所述的功率模組，更包含：
    一第三金屬化層，其中該第一基板具有相對的一正面及一背面，該第一金屬化層設置於該第一基板的該正面，該第三金屬化層設置於該第一基板的該背面。
  15. 如請求項14所述的功率模組，更包含：
    一散熱結構，該散熱結構設置於該第三金屬化層下方。
  16. 如請求項1至13中任一項所述的功率模組，更包含：
    一散熱結構，該散熱結構設置於該第一基板下方。
  17. 如請求項1所述的功率模組，更包含：
    一封料體，至少包覆該第一金屬化層、部分該導電結構及該功率器件，其中該封料體具有相對的一頂面及一底面。
  18. 如請求項17所述的功率模組，更包含：
    一第二基板，其中該第一基板與該第二基板分開，且該第一基板鄰近該底面，而該第二基板鄰近該頂面。
  19. 如請求項18所述的功率模組，更包含：
    一第四金屬化層，其中該第二基板具有相對的一正面以及一背面，該第二基板的該正面比該背面更靠近該第一基板，該第四金屬化層設置於該第二基板的該正面上。
  20. 如請求項19所述的功率模組，更包含：
    一連接件，電性連接該第一金屬化層及該導電結構其中一者與該第四金屬化層。
  21. 如請求項18至20中任一項所述的功率模組，更包含：
    一第五金屬化層，其中該第二基板具有相對的一正面以及一背面，該第二基板的該正面比該背面更靠近該第一基板，該第五金屬化層設置於該第二基板的該背面上。
  22. 如請求項17所述的功率模組，更包含：
    一金屬導電層，該金屬導電層設置於該封料體的表面。
  23. 如請求項1所述的功率模組，其中該第一基板包含多個子基板，所述多個子基板彼此分開。
  24. 如請求項1所述的功率模組，更包含：
    一外殼，具有一容置空間；以及
    一封裝膠，位於該容置空間中，其中該封裝膠至少包覆該第一金屬化層、部分該導電結構及該功率器件。
  25. 如請求項24所述的功率模組，更包含：
    一散熱結構，該散熱結構設置於該第一基板下方，且該第一基板位於該容置空間內。
  26. 如請求項25所述的功率模組，更包含：
    一第三金屬化層，該第三金屬化層設置於該第一基板與該散熱結構之間，且該第三金屬化層位於該容置空間內。
  27. 如請求項1所述的功率模組，更包含：多個金屬化佈線層及多個絕緣層，所述金屬化佈線層與所述絕緣層交錯印刷於該第一基板上，且所述金屬化佈線層之間電性連接。
  28. 一種功率模組，包含：
    一第一基板；
    一第一金屬化層，設置於該第一基板上，該第一金屬化層具有一第一厚度d1，該第一厚度d1滿足：5微米 d1 50微米；
    至少一導電結構，該第一金屬化層與該導電結構位於該第一基板上的不同位置，該導電結構具有一第二厚度d2，該第二厚度d2滿足：d2 100微米；
    一驅動元件，設置於該第一基板上或該第一金屬化層上；以及
    至少一功率器件，該功率器件位於該第一基板、該導電結構或該第一金屬化層上，該功率器件的驅動電極電性耦接該驅動元件，且該功率器件的至少一功率電極電性耦接該導電結構。
  29. 如請求項28所述的功率模組，更包含：
    一電路板，設置於該第一金屬化層上，且該驅動元件設置於該電路板上。
  30. 如請求項29所述的功率模組，更包含：
    至少一被動元件，設置於該第一基板、該第一金屬化層或該電路板上，且該被動元件電性連接該驅動元件。
TW103101352A 2013-09-23 2014-01-15 功率模組 TWI555174B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310435466.XA CN104465603A (zh) 2013-09-23 2013-09-23 功率模块

Publications (2)

Publication Number Publication Date
TW201513301A true TW201513301A (zh) 2015-04-01
TWI555174B TWI555174B (zh) 2016-10-21

Family

ID=52690755

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103101352A TWI555174B (zh) 2013-09-23 2014-01-15 功率模組

Country Status (3)

Country Link
US (2) US20150085454A1 (zh)
CN (1) CN104465603A (zh)
TW (1) TWI555174B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI599285B (zh) * 2016-07-01 2017-09-11 先豐通訊股份有限公司 晶片埋入式電路板結構及功率模組

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6790372B2 (ja) * 2016-02-05 2020-11-25 富士電機株式会社 半導体装置
JP6988345B2 (ja) * 2017-10-02 2022-01-05 株式会社デンソー 半導体装置
CN109637983B (zh) * 2017-10-06 2021-10-08 财团法人工业技术研究院 芯片封装
JP7071499B2 (ja) * 2018-06-20 2022-05-19 ローム株式会社 半導体装置
TWI667755B (zh) * 2018-06-25 2019-08-01 朋程科技股份有限公司 功率元件封裝結構
CN111769081B (zh) * 2020-05-28 2022-04-29 佛山市国星光电股份有限公司 一种集成模块及功率器件
CN113571507A (zh) * 2021-03-16 2021-10-29 广东汇芯半导体有限公司 智能功率模块和智能功率模块的制造方法
EP4273928A1 (en) * 2022-05-02 2023-11-08 Infineon Technologies AG A semiconductor package comprising power and logic on a single ceramic plate

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077595A (en) * 1990-01-25 1991-12-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
JP2912526B2 (ja) * 1993-07-05 1999-06-28 三菱電機株式会社 半導体パワーモジュールおよび複合基板
US6033787A (en) * 1996-08-22 2000-03-07 Mitsubishi Materials Corporation Ceramic circuit board with heat sink
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
DE10223035A1 (de) * 2002-05-22 2003-12-04 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
TW200642550A (en) * 2005-05-25 2006-12-01 Cyntec Co Ltd Power module package structure
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
CN102340233B (zh) * 2010-07-15 2014-05-07 台达电子工业股份有限公司 功率模块
DE102010044709B4 (de) * 2010-09-08 2015-07-02 Vincotech Holdings S.à.r.l. Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
TWI446462B (zh) * 2010-10-11 2014-07-21 Delta Electronics Inc 功率模組
JPWO2012157583A1 (ja) * 2011-05-13 2014-07-31 富士電機株式会社 半導体装置とその製造方法
KR101321282B1 (ko) * 2011-06-17 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 이를 구비한 시스템 모듈
KR101321277B1 (ko) * 2011-07-04 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
KR101255946B1 (ko) * 2011-09-16 2013-04-23 삼성전기주식회사 전력 모듈 패키지
JP5409740B2 (ja) * 2011-09-28 2014-02-05 日本発條株式会社 放熱構造体、パワーモジュール、放熱構造体の製造方法およびパワーモジュールの製造方法
US20130105956A1 (en) * 2011-10-31 2013-05-02 Samsung Electro-Mechanics Co., Ltd. Power module package and method for manufacturing the same
CN202816924U (zh) * 2012-08-14 2013-03-20 武汉利之达科技有限公司 一种功率器件封装基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI599285B (zh) * 2016-07-01 2017-09-11 先豐通訊股份有限公司 晶片埋入式電路板結構及功率模組

Also Published As

Publication number Publication date
US20150085454A1 (en) 2015-03-26
TWI555174B (zh) 2016-10-21
CN104465603A (zh) 2015-03-25
US10381286B2 (en) 2019-08-13
US20170358516A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
TWI555174B (zh) 功率模組
TWI567896B (zh) 三維空間封裝結構及其製造方法
JP4037589B2 (ja) 樹脂封止形電力用半導体装置
JP5975180B2 (ja) 半導体モジュール
US11011443B2 (en) Power semiconductor device including a spacer
KR100752239B1 (ko) 전력 모듈 패키지 구조체
JP5106519B2 (ja) 熱伝導基板及びその電子部品実装方法
JP5285224B2 (ja) 回路装置
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
JP2015005681A (ja) 半導体装置及びその製造方法
JP2017143227A (ja) 半導体集積回路素子の放熱構造、ならびに、半導体集積回路素子及びその製造方法
JP2009010213A (ja) 混成集積回路装置
JP6448418B2 (ja) 電力用半導体装置
JP7088224B2 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP5884611B2 (ja) 電子装置
JP5039388B2 (ja) 回路装置
WO2020189508A1 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP2019106422A (ja) パワーモジュール用基板およびパワーモジュール
JP2620611B2 (ja) 電子部品搭載用基板
JP2012227323A (ja) フレキシブル配線基板及びそれを用いたモジュール
JP6060053B2 (ja) パワー半導体装置
KR101897304B1 (ko) 파워 모듈
JP4166097B2 (ja) 混成集積回路装置
JP5307704B2 (ja) 配線板および配線板の製造法
JP2022095471A (ja) パワー部品内蔵基板及び部品内蔵基板形成方法