TW201445576A - 快閃記憶體系統控制設計 - Google Patents

快閃記憶體系統控制設計 Download PDF

Info

Publication number
TW201445576A
TW201445576A TW103126004A TW103126004A TW201445576A TW 201445576 A TW201445576 A TW 201445576A TW 103126004 A TW103126004 A TW 103126004A TW 103126004 A TW103126004 A TW 103126004A TW 201445576 A TW201445576 A TW 201445576A
Authority
TW
Taiwan
Prior art keywords
flash memory
data
pages
memory device
memory devices
Prior art date
Application number
TW103126004A
Other languages
English (en)
Inventor
Jin-Ki Kim
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of TW201445576A publication Critical patent/TW201445576A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/24—Nonvolatile memory in which programming can be carried out in one memory bank or array whilst a word or sector in another bank or array is being erased simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一快閃記憶體系統架構具有串聯的一些快閃記憶體裝置，用以實現資料的高速燒錄。係將要被燒錄的各分頁之資料交插到該系統中之該等記憶體裝置，以便將不同分頁的資料儲存在不同的記憶體裝置，而實現資料的高速燒錄。一記憶體控制器將燒錄命令發出到每一記憶體裝置。當每一記憶體裝置接收到一燒錄命令時，該記憶體裝置開始一燒錄作業，或將該命令傳送到次一記憶體裝置。因此，該快閃記憶體系統中之該等記憶體裝置相繼地循序燒錄各分頁的資料，因而將每一分頁的資料燒錄到該快閃記憶體系統之延遲最小化。該記憶體控制器可執行一耗損程度控制演算法，以便將每一記憶體裝置的持久性最大化，或將燒錄之效能以及任何大小的資料之持久性最佳化。

Description

快閃記憶體系統控制設計
本發明係大致有關快閃記憶體。本發明尤係有關一種用於大量儲存應用之多裝置快閃記憶體系統。
快閃記憶體是一種廣泛地被用來作為諸如數位相機及可攜式數位音樂播放器等的消費電子產品的大量儲存單元的一般使用類型之非揮發性記憶體。目前可取得的快閃記憶體晶片之密度可達到320億位元(40億位元組)，且因一快閃記憶體晶片的尺寸較小而適用於常見的通用序列匯流排(USB)快閃記憶體隨身碟。
8百萬像素數位相機以及具有音樂及視訊能力的可攜式數位娛樂裝置之出現已引發了對可儲存大量資料的極高容量之需求，而單一快閃記憶體裝置無法滿足此種需求。因此，多個快閃記憶體裝置被結合成一記憶體系統，以便有效地增加可用儲存容量。例如，此類應用可能需要200億位元組的快閃記憶體儲存密度。
第1圖是與一主機系統(12)整合的一先前技術的快 閃記憶體系統(10)之一方塊圖。快閃記憶體系統(10)包含與主機系統(12)通訊之一快閃記憶體控制器(14)、以及多個非揮發性記憶體裝置(16)。該主機系統將包含諸如一微控制器、微處理器、或一電腦系統等的一處理裝置。第1圖所示之快閃記憶體系統(10)之組態被設定成包含一通道(20)，其中各記憶體裝置(16)被平行地連接到通道(20)。熟悉此項技術者當可了解：快閃記憶體系統(10)將有與其連接的任何數目之多裝置。
通道(20)包含一組共同的匯流排，而匯流排包含一些資料及控制線，這些資料及控制線都被連接到與其對應的記憶體裝置。雖然並未示出，但是係以快閃記憶體控制器(14)提供的各別晶片選擇信號啟動/關閉每一記憶體裝置。快閃記憶體控制器(14)負責根據主機系統(12)的作業而將命令及信號經由該通道而發出到一被選擇的記憶體裝置。自記憶體裝置讀取的資料係經由該通道而傳輸回到快閃記憶體控制器(14)及主機系統(12)。快閃記憶體系統(10)通常被稱為多點傳輸(multi-drop)組態，其中該等記憶體裝置(16)平行地被連接到通道(20)。
在快閃記憶體系統(10)中，各非揮發性記憶體裝置(16)都彼此相同，且通常被實施為“反及”(NAND)快閃記憶體裝置。熟悉此項技術者當可了解：快閃記憶體被組織成一些記憶體組(bank)，且每一記憶體組被組織成一些區塊(block)，以便有助於區塊內容抹除。大部分 可自市場購得的NAND快閃記憶體裝置之組態被設定成具有兩個記憶體組的記憶體。在說明快閃記憶體系統(10)的作業之前，將先說明單一NAND快閃記憶體裝置記憶體核心之概要。
第2圖是一習知NAND快閃記憶體的一記憶體組之一般方塊圖。記憶體組(30)被組織成k+1個區塊。每一區塊包含一些NAND快閃記憶單元串，因而有多達i+1個被相互串聯的快閃記憶單元。因此，字線WL0至WLi被連接到快閃記憶單元串中之每一快閃記憶單元的閘極。被連接到信號串選擇線(String Select Line；簡稱SSL)的一串選擇裝置將該快閃記憶單元串選擇性地連接到一位元線，而被連接到信號接地點選擇線(Ground Select Line；簡稱GSL)的一接地點選擇裝置將該快閃記憶單元串選擇性地連接到諸如VSS等的一源極線。該串選擇裝置及該接地點選擇裝置是n通道電晶體。記憶體組(30)的所有區塊共用j+1條位元線，且每一位元線被連接到區塊[0]至[k]的每一區塊中之一NAND快閃記憶單元串。每一字線(WL0至WLi)、SSL、及GSL信號被連接到區塊中之每一NAND快閃記憶單元串中之相同對應的電晶體裝置。熟悉此項技術者當可了解：沿著一字線的快閃記憶單元中儲存的資料被稱為一分頁的資料。
一資料暫存器(32)被連接到記憶體組(30)外部的每一位元線，以便儲存將要被燒錄到一分頁的快閃記憶單元之一分頁的寫入資料。資料暫存器(32)也包含感測電 路，用以感測自一分頁的快閃記憶單元讀取之資料。在燒錄作業期間，該等資料暫存器執行燒錄驗證作業，以便確保資料已被正確地燒錄到與被選擇的字線連接之快閃記憶單元。在一區塊內燒錄時，通常開始於與WL0對應的分頁，且循序繼續進行到WLi，以便填滿該區塊。然後繼續燒錄一個新區塊的WL0。在一裝置內，係循序地燒錄各區塊。
再回到第1圖中之快閃記憶體系統(10)，有一些對該系統的效能有不利影響之特定問題。有些是實體的問題，而另一些則是架構上的問題。
快閃記憶體系統(10)之組態對實體的效能造成限制。由於大量的平行之信號通過該系統，所以串訊、信號扭曲(signal skew)、及同時切換雜訊(Simultaneous Switching Noise；簡稱SSN)將使信號的完整性降低。當為了信號傳輸而在快閃記憶體控制器與快閃記憶體裝置間之每一信號路徑頻繁地充電及放電時，此種組態中之電力消耗變成一個問題。當系統時脈頻率增加時，電力消耗也將增加。
自架構的觀點而論，燒錄作業將耗用太長的時間。快閃記憶體控制器(14)的一主要功能是管理將資料寫到該系統中之記憶體裝置。在快閃記憶體的環境中，資料的寫入更常被稱為燒錄資料(programming data)。有兩個與快閃記憶體燒錄有關之重大問題。首先，快閃記憶體燒錄比諸如動態隨機存取記憶體(DRAM)及靜態機存取記憶 體(SRAM)等的揮發性記憶體以及諸如硬碟機等的非揮發性記憶體慢。將資料燒錄到快閃記憶單元時，需要高電壓及分段燒錄，以便得到嚴格的燒錄臨界電壓。在具有兩個記憶體組的記憶體之NAND快閃記憶體裝置中，係同時燒錄兩分頁的資料，其中每一區塊有一分頁。因為每一區塊只有一個資料暫存器，所以另外的燒錄作業必須等候到已成功地燒錄了現有的分頁。因此，將大量的資料燒錄到記憶體裝置(16)時，可能需要需要可觀的時間。
與傳統快閃記憶體系統(10)有關的第二個問題是燒錄資料的線性檔案結構。第3圖示出具有四個記憶體裝置的一快閃記憶體系統(50)之傳統的檔案結構。在第3圖中，每一記憶體裝置(52)、(54)、(56)、及(58)具有被分成任何數目的區塊之總共n個實體分頁的儲存空間。在所示之該例子中，假設該等n個分頁被均分為兩個記憶體組。大部分的快閃記憶體系統將把包含一些資料分頁的一資料檔案線性地儲存在一記憶體裝置內。例如，該資料檔案的第一分頁被儲存在裝置(52)的分頁0，且後續的資料分頁被漸次地儲存在後續的分頁。一旦裝置(52)已滿之後，然後於系統(50)中開始將另外的資料檔案儲存在裝置(54)的分頁0，其他依此類推。箭頭(60)示出資料的儲存型樣被寫到快閃記憶體系統(50)。
此種線性檔案結構加上在每一記憶體裝置中對每一分頁的資料檔案之較長的燒錄時間時，將導致一種需要可觀 時間以儲存資料之快閃記憶體系統。與線性檔案結構有關的另一問題是裝置可靠性，更具體而言，該問題是一記憶體裝置相對於該系統中之其他記憶體裝置的燒錄/抹除耗損。燒錄/抹除耗損意指快閃記憶單元因累積的燒錄及抹除作業而造成的漸進之性能下降。此種累積的燒錄及抹除作業之影響是記憶單元的燒錄及抹除特性改變成處於最佳參數之外。當記憶單元的性能下降時，需要有較高的燒錄及抹除電壓才能將該等記憶單元燒錄或抹除到所需的臨界電壓。最後，記憶單元將無法正確地工作。這是快閃記憶體有額定的有限次數的抹除-燒錄週期之原因，其中該有限次數的抹除-燒錄週期係在10,000至100,000週期之間。
例如，如果第3圖所示之第一記憶體裝置(52)遭受了比任何其他記憶體裝置更多的燒錄及抹除週期，則記憶體裝置(52)將有可能在其他記憶體裝置之前故障。當記憶體裝置(52)故障時，整個系統(50)就無法再使用，這是因為該等記憶體裝置被封裝在一起，對單一記憶體裝置的更換是不切實際的。這是一種對記憶體裝置不幸的浪費，這是因為該系統中之其餘的裝置仍然是可用的，且可能還有可觀的使用期限。
大部分快閃記憶體的固有之技術架構是：可被抹除的最小記憶體單位是一區塊的記憶體。此即意指：縱然只要修改區塊內之一分頁，也必須連同新的分頁而重新燒錄整個區塊。上述的作業方式被稱為區塊重新燒錄，而此種方 式需要可觀的燒錄時間，且因而對該系統的效能有不利的影響。
因此，目前習知的快閃記憶體系統有較慢的燒錄資料速率，而且由於各裝置有不同的燒錄/抹除耗損，而使整個系統將有被限制在第一個故障的記憶體裝置之使用期限。
因此，最好是能提供一種具有將系統的使用期限最大化的機制之高速快閃記憶體系統架構。
本發明之一目的在於消除或減輕快閃記憶體系統的先前控制機制之至少一缺點。本發明之一目的尤其在於將燒錄作業交插在該系統的每一快閃記憶體裝置中而改善快閃記憶體系統的燒錄速率。
在一第一觀點中，本發明提供了一種用來控制被連接到一通道的第一及第二快閃記憶體裝置之方法。該方法包含下列步驟：回應一第一命令，而在該第一快閃記憶體裝置中執行一第一作業；以及在該第一快閃記憶體裝置正在執行該第一作業時，回應一第二命令，而在該第二快閃記憶體裝置中開始一第二作業。
在本觀點的一實施例中，該第一快閃記憶體裝置及該第二快閃記憶體裝置係相互串聯，且在該開始步驟之前，該第二命令係經由該第一快閃記憶體裝置而被傳送到該第二快閃記憶體裝置。在進一步之實施例中，執行該第一作 業之該步驟包含下列步驟：在該第一快閃記憶體裝置中燒錄一資料檔案的至少一分頁。該第二作業包含在該第二快閃記憶體裝置中開始燒錄該資料檔案的至少一其他分頁，而該方法進一步包含下列步驟：回應一第三命令，而在該第一快閃記憶體裝置中開始一第三作業。該第二作業包含：在該第二快閃記憶體裝置中開始對資料的一讀取作業；或在該第二快閃記憶體裝置中開始一抹除作業。在又一實施例中，執行該第一作業之該步驟包含下列步驟：在該第一快閃記憶體裝置中執行一讀取作業及一抹除作業中之一作業。
在一第二觀點中，本發明提供了一種用於具有複數個快閃記憶體裝置的一快閃記憶體系統中之高速耗損程度控制燒錄(wear levelling programming)之方法。該方法包含下列步驟：接收具有k個分頁之一資料檔案，其中k是大於0的一整數；選擇與k的大小及該快閃記憶體系統的組態設定參數對應之一燒錄設定檔(programming profile)；以及根據所選擇的燒錄設定檔，而在該複數個快閃記憶體裝置的至少兩個快閃記憶體裝置中之每一快閃記憶體裝置中燒錄該資料檔案的該等k分頁中之至少一分頁。
根據該觀點之一實施例，該等組態設定參數包含j個快閃記憶體裝置，且該等j個快閃記憶體裝置中之每一快閃記憶體裝置具有在每一區塊中之i個分頁，其中j及i是大於0的整數。該選擇步驟包含下列步驟：計算z的一 上限函數，其中z=k/i；且當z小於或等於j時，該燒錄設定檔包含用來將該資料檔案的k個分頁儲存在j個快閃記憶體裝置中之z個快閃記憶體裝置的一單一檔案結構。該燒錄步驟包含下列步驟：將燒錄命令循序地提供給該等z個快閃記憶體裝置中之每一快閃記憶體裝置，以便燒錄該等k個分頁，其中每一燒錄命令燒錄該等k個分頁中之至少一分頁。
在本觀點的另一實施例中，當z大於j時，該燒錄設定檔包含一多檔案結構。該多檔案結構包含：當j小於或等於j時，將該資料檔案的j*i個分頁中之m個單位儲存在j個快閃記憶體裝置中，並將該資料檔案的k-(m*(j*i))個分頁儲存在j個快閃記憶體裝置的z個快閃記憶體裝置中，其中m是大於0的一整數值。該燒錄步驟包含下列步驟：將燒錄命令循序地提供給該等j個快閃記憶體裝置中之每一快閃記憶體裝置，以便燒錄該資料檔案的該等j*i個分頁，其中每一燒錄命令燒錄該等k個分頁中之至少一分頁。該燒錄步驟進一步包含下列步驟：將燒錄命令循序地提供給該等z個快閃記憶體裝置中之每一快閃記憶體裝置，以便燒錄該等k-(m*(j*i))個分頁，其中每一燒錄命令燒錄該等k個分頁中之至少一分頁。
在一第三觀點中，本發明提供了一種具有被連接到相同通道的至少兩個記憶體裝置的一記憶體系統之資料檔案儲存架構。該資料檔案儲存架構包含被儲存在該等至少兩個記憶體裝置中之兩個記憶體裝置的資料檔案之一些部 分。根據該觀點之實施例，該等部分係在大小上實質上相等，且該等部分被儲存在該記憶體系統的該等至少兩個記憶體裝置中之每一記憶體裝置。
在一第四觀點中，本發明提供了一種用於具有j個快閃記憶體裝置的一快閃記憶體系統中之高速耗損程度控制燒錄之方法，其中該等j個快閃記憶體裝置中之每一快閃記憶體裝置具有在每一區塊中之i個分頁，其中j及i是大於0的整數值。該方法包含下列步驟：接收具有k個分頁之一資料檔案，其中k是大於0之一整數；如果z=k/i的一上限函數小於或等於j，則提供命令，以便燒錄j個記憶體裝置中之z個記憶體裝置內之k個分頁；如果z=k/i的該上限函數大於j，則提供命令，以便燒錄j個記憶體裝置內之j*i個分頁；設定k=k-(j*i)，而更新k；以及重複燒錄被更新的k個分頁之步驟。
在一第五觀點中，本發明提供了一種快閃記憶體系統。該快閃記憶體系統包含一控制器、一第一快閃記憶體裝置、以及一第二快閃記憶體裝置。該控制器具有一通道，用以提供一第一命令及一第二命令。該第一快閃記憶體裝置被耦合到該通道，以便回應該第一命令而執行一第一作業。該第二快閃記憶體裝置被耦合到該通道，以便在該第一快閃記憶體裝置正在執行該第一作業時，回應一第二命令而開始一第二作業。
根據該觀點之實施例，該第一快閃記憶體裝置及該第二快閃記憶體裝置係相互串聯，且該第二命令係經由該第 一快閃記憶體裝置而被傳送到該第二快閃記憶體裝置。該第一作業包含一燒錄作業，且該第一快閃記憶體裝置燒錄一資料檔案的至少一分頁。該第二作業包含另一燒錄作業，且該第二快閃記憶體裝置燒錄該資料檔案的至少一其他分頁。
對此項技術具有一般知識者於配合各附圖而參閱下文中對本發明的特定實施例之說明之後，將可易於了解本發明的其他觀點及特徵。
10,50,100‧‧‧快閃記憶體系統
12,104‧‧‧主機系統
14,102‧‧‧快閃記憶體控制器
20‧‧‧通道
16‧‧‧非揮發性記憶體裝置
30‧‧‧記憶體組
32‧‧‧資料暫存器
52,54,56,58‧‧‧記憶體裝置
106,108,110,112‧‧‧快閃記憶體裝置
60‧‧‧箭頭
200‧‧‧命令
202‧‧‧資料
500,502‧‧‧無作業期間
前文中已參照各附圖而以只係舉例之方式說明了本發明之實施例，在該等附圖中：第1圖是一先前技術的快閃記憶體系統之一方塊圖；第2圖是一習知NAND快閃記憶體核心之一示意圖；第3圖示出一快閃記憶體系統之一傳統的檔案結構；第4圖是根據本發明的一實施例的一快閃記憶體系統之一方塊圖；第5圖是根據本發明的一實施例而由第4圖所示之快閃記憶體控制器發出的燒錄命令之一時序圖；第6圖是第4圖所示之快閃記憶體系統的每一記憶體裝置接收的燒錄命令之一時序圖；第7圖是根據本發明的一實施例的一高速交插燒錄方法之一流程圖；第8圖示出起因於第7圖所示之高速交插燒錄方法的 第4圖所示的快閃記憶體系統中之一檔案結構；第9圖是根據本發明的一實施例的一高速耗損程度控制燒錄方法之一流程圖；以及第10圖是被交插的讀取及燒錄作業之一時序圖。
一快閃記憶體系統架構具有串聯的一些快閃記憶體裝置，用以實現資料的高速燒錄。係將各分頁的資料交插到該系統中之該等記憶體裝置，以便將不同分頁的資料儲存在不同的記憶體裝置，而實現資料的高速燒錄。一記憶體控制器在具有一或多個信號線的一位元流中將燒錄命令發出到每一記憶體裝置。當每一記憶體裝置接收到一燒錄命令時，該記憶體裝置開始一燒錄作業，或將該命令傳送到次一記憶體裝置。因此，該快閃記憶體系統中之該等記憶體裝置相繼地循序燒錄各分頁的資料，因而將每一分頁的資料燒錄到該快閃記憶體系統之延遲最小化。該記憶體控制器執行耗損程度控制演算法，以便將燒錄之效能以及任何大小的資料之持久性最佳化。
第4圖是根據本發明的一實施例而具有用來執行有耗損程度控制的高速資料燒錄作業的被串聯的記憶體裝置的一快閃記憶體系統之一方塊圖。快閃記憶體系統(100)包含與一主機系統(104)通訊之一快閃記憶體控制器(102)、以及四個被串聯的快閃記憶體裝置(106)、(108)、(110)、及(112)。雖然本實施例中示出四 個記憶體裝置，但是本發明之實施例對具有至少兩個記憶體裝置之記憶體系統也將是有效的。該等四個快閃記憶體裝置中之每一快閃記憶體裝置具有序列輸入/輸出介面電路，用以協助各記憶體裝置間之序列作業。於2005年12月30日提出申請的共用擁有的美國專利申請案11/324,023以及於2006年7月31日提出申請的共用擁有的美國專利申請案11/496,278中說明了此種快閃記憶體裝置之一例子，本發明特此引用該等專利申請案之內容以供參照。美國專利申請案11/324,023之快閃記憶體裝置被稱為多個獨立序列連結(Multiple Independent Serial Link；簡稱MISL)裝置。如同第1圖所示之系統，該主機系統將包含諸如微控制器、微處理器、或一電腦系統等的一處理裝置。
快閃記憶體裝置(106)是鏈中之第一裝置，且自快閃記憶體控制器(102)接收諸如讀取、燒錄、及抹除命令等的命令。在美國專利申請案11/324,023之MISL快閃記憶體裝置中，係以一序列位元流之方式接收所有的命令、資料、及位址資訊。該等命令包括資料資訊、位址資訊、以及記憶體裝置用來執行特定作業所需之任何其他的資訊。因為每一快閃記憶體裝置應包含穿透邏輯電路，所以並非針對一特定裝置的任何被接收之命令將被傳送到次一快閃記憶體裝置，其後之裝置依此類推，直到該命令對預期的快閃記憶體裝置起作用為止。該鏈中之最後一個快閃記憶體裝置(112)具有被連接到快閃記憶體控制器 (102)之輸出端，用以回應讀取命令而提供讀取資料。本發明所示之實施例具有一通道，用以對該鏈的快閃記憶體裝置進行資料的傳送及接收。熟悉此項技術者將可了解：快閃記憶體控制器(102)或可具有多個通道，用以適應對應數目的快閃記憶體裝置鏈。因為最好是以相互緊密接近之方式定位每一快閃記憶體裝置，所以將把使該等快閃記憶體裝置相互連接的導線最小化。因此，如同第1圖所示之快閃記憶體系統(10)，並沒有與匯流排線的長度有關之實體性能限制。
如前文所述，快閃記憶體控制器(102)負責將燒錄命令發出到每一快閃記憶體裝置。對於根據本發明的一實施例之高速資料燒錄而言，係將一資料檔案的各分頁燒錄到不同的記憶體裝置。於執行上述步驟時，係相繼地接續發出燒錄命令，以便以迅速連續之方式開始每一快閃記憶體裝置中之燒錄作業。第5及6圖將協助示出如何實現此種高速燒錄。
第5圖是根據本發明的一實施例而由快閃記憶體控制器(102)發出燒錄命令以便將快閃記憶體系統(100)的整體燒錄速度最大化之一時序圖。在所示例子中，快閃記憶體控制器(102)在各別的時間期間t1至t4中連續地發出四個燒錄命令Data[0]、Data[1]、Data[2]、及Data[3]，以便燒錄一資料檔案。每一燒錄命令的方括弧內之識別號碼指示自快閃記憶體控制器(102)發出燒錄命令的順序。每一燒錄命令將包含(但不限於)針對一特定記憶體 裝置之一命令(200)以及至少一分頁的資料(202)。命令(200)包含該分頁的資料將要被燒錄到之一位址、以及用來將該燒錄命令與該特定記憶體裝置匹配之一裝置識別碼。快閃記憶體裝置(106)、(108)、(110)、及(112)分別回應燒錄命令Data[0]、Data[1]、Data[2]、及Data[3]。因為該等快閃記憶體裝置被串聯，且係連續地發出該等燒錄命令，所以除了接收一燒錄命令的最後一個快閃記憶體裝置之外，每一快閃記憶體裝置之核心燒錄作業都與後續快閃記憶體裝置之作業重疊。
如果假設每一燒錄命令需要大約85微秒才能傳輸到記憶體裝置(時間t1)，傳輸四個燒錄命令的總序列將需要4×85微秒=340微秒。在每一記憶體裝置中燒錄至少一分頁的資料所需之時間是固定的，且假設該時間大約是200微秒。因此，將所有的資料燒錄到快閃記憶體系統(100)的總耗用時間將大約是340微秒+200微秒=540微秒。該200微秒的燒錄時間是接收一命令的該最後一個記憶體裝置所耗用。與之相比，將4分頁的資料燒錄到相同的記憶體裝置將耗用1140微秒。第6圖的放大時序圖中更清楚地示出該等快閃記憶體裝置的重疊之燒錄作業。
第6圖是回應各別的燒錄命令Data[0]、Data[1]、Data[2]、及Data[3]的快閃記憶體裝置(106)、(108)、(110)、及(112)的作業之一放大時序圖。時間期間t1至t4對應於第5圖所示之相同的時間期間。現在將參照第7圖之流程圖而說明第6圖所示之燒錄序 列。參照第7圖而說明之快閃記憶體系統燒錄控制實施例將被稱為高速交插燒錄方法，其中各燒錄作業被交插到不同的記憶體裝置。該方法開始於步驟(300)，其中係將至少兩個燒錄命令連續地提供給該系統中之第一記憶體裝置(106)。該第一燒錄命令對應於燒錄命令Data[0]，而第二燒錄命令對應於燒錄命令Data[1]。在步驟(302)中，記憶體裝置(106)於第一時間期間t1接收燒錄命令Data[0]，然後在步驟(304)中執行一燒錄作業。在時間期間t1，燒錄命令Data[1]被傳輸到記憶體裝置(106)，而記憶體裝置(108)、(110)、及(112)保持在無作業(No OPeration；簡稱NOP)狀態。
當燒錄命令Data[0]已被傳輸到記憶體裝置(106)時，記憶體裝置(108)於步驟(306)中在第二時間期間t2接收該第二燒錄命令Data[1]。然後在步驟(308)中執行一燒錄作業，且因為在在時間期間t1終止時業已開始記憶體裝置(106)的燒錄作業，所以有記憶體裝置(106)及(108)都同時正在執行燒錄作業的一段時間。次一燒錄命令及記憶體裝置將以相同之方式重複該程序。在本例子中，將在時間期間t4終止前完成記憶體裝置(106)及(108)中之燒錄作業。當繼續執行記憶體裝置(112)中之燒錄作業時，將完成記憶體裝置(110)中之燒錄作業。
上述例子呈現了用來接收命令的第一記憶體裝置是記憶體裝置(106)之情形。在替代實施例中，該系統中之 任一記憶體裝置可以是用來接收第一燒錄命令之第一記憶體裝置。假設裝置(106)已完成了其燒錄作業，則在時間期間t4之後，第五燒錄命令被發出到記憶體裝置(106)。熟悉此項技術者當可了解：不同的快閃記憶體裝置將有不同的燒錄時間。在第6圖所示之例子中，於時間期間t4開始時，記憶體裝置(106)已完成了燒錄其資料，因此，當記憶體裝置(112)完成接收燒錄命令Data[3]時，記憶體裝置(106)已準備好可接收次一燒錄命令Data[4]。如果快閃記憶體裝置有極長的核心燒錄時間，則快閃記憶體控制器將需要等候到記憶體裝置(106)完成了燒錄作業，才能發出Data[4]燒錄命令。快閃記憶體裝置通常將一備妥狀態信號提供給快閃記憶體控制器，以便指示已完成了一燒錄作業。
第8圖是在已針對燒錄命令Data[0]、Data[1]、Data[2]、Data[3]、及Data[4]而執行了前文中參照第6圖及第7圖所述的高速燒錄序列之後的快閃記憶體裝置(106)、(108)、(110)、及(112)之檔案結構圖式。第8圖所示之檔案結構假設：在燒錄之前，裝置(106)、(108)、及(112)的記憶體區塊是空的。這是將各分頁燒錄到這些裝置的實體分頁0之原因。另一方面，在記憶體裝置(110)中，記憶體區塊在實體分頁0及1中可能有其他的資料。因此，Data[2]被燒錄到該區塊中之此一可用分頁，亦即，實體分頁2。如第8圖所示，在所示之高速燒錄序列中，記憶體裝置(106)的實體分 頁1是要被燒錄的最後分頁。次一燒錄序列將開始在記憶體裝置(108)的實體分頁1上燒錄資料，且將以前文中參照第6圖所示燒錄序列所述之相同方式繼續進行。因此，當燒錄命令被連續地發出到連續串聯的記憶體裝置時，將獲致快閃記憶體系統(100)的最大燒錄速度。換言之，資料被分佈在串聯式快閃記憶體系統中之最大數目的記憶體裝置之檔案結構將可導致資料檔案的最高速燒錄。請注意，不必然需要將資料燒錄到所有記憶體裝置的相同實體分頁編號中。
雖然高速燒錄有利於使用快閃記憶體系統(100)的系統，但是某些系統可能需要將快閃記憶體系統(100)的持久性最大化。第8圖所示之檔案結構主要因快閃記憶體裝置的區塊抹除架構，而將無法使所有記憶體裝置上的燒錄/抹除耗損最小化。例如，如果一個20分頁的資料檔案被交插燒錄到每一記憶體裝置中之一區塊，則在更新該資料檔案之前，可能將需要對所有四個記憶體裝置執行區塊抹除。相反地，如果所有20分頁都被儲存在一記憶體裝置的一區塊中，則只需抹除該區塊。
因此，根據本發明之另一實施例，調整前文所述之高速燒錄控制方法，以便將燒錄/抹除耗損最小化，或將燒錄效能及燒錄/抹除耗損最佳化。更具體而言，第4圖所示之快閃記憶體控制器(102)根據預定準則，而執行用來將燒錄效能及燒錄/抹除耗損最佳化之一燒錄控制演算法。該預定準則將包括將要被燒錄的資料之特性、以及快 閃記憶體系統的記憶體裝置之特性。資料特性包括將要被燒錄的資料之分頁數，且記憶體裝置特性包括每一區塊的分頁數。
第9圖是燒錄具有高速及耗損程度燒錄控制的一快閃記憶體系統中之多個記憶體裝置的一實施例之一流程圖。該燒錄控制實施例將被稱為高速耗損程度控制燒錄方法。耗損程度控制法意指一種延長快閃記憶體系統的使用期限之機制。所述之實施例將使用各種燒錄設定檔，而將耗損程度控制以及將要被燒錄的任何資料檔案之效能最佳化。一燒錄設定檔通常對應於用來儲存具有一特定檔案儲存結構的一資料檔案的各分頁之一燒錄序列。該燒錄設定檔最後將該資料檔案的各分頁分佈在該快閃記憶體系統的各記憶體裝置。可以具有一些串聯記憶體裝置的一系統中之諸如第4圖所示快閃記憶體控制器(102)等的一記憶體控制器執行所述之方法。
該高速耗損程度控制燒錄方法開始於步驟(400)，此時一變數被設定為該快閃記憶體系統的每一記憶體裝置中之每一區塊的分頁數，且一變數j被設定為該快閃記憶體系統中之記憶體裝置數。假設：該快閃記憶體系統中之所有的記憶體裝置都彼此相同，且具有相同的區塊大小。將該資訊預先燒錄到記憶體控制器。在步驟(402)中，該記憶體控制器接收分頁數為k的一資料檔案，以便燒錄。繼續進入步驟(404)，此時進行一計算，以便決定k是否小於或等於i。如果k小於或等於i(意指資料檔案 小於或等於一記憶體裝置中之一區塊的儲存空間)，則在步驟(406)中將該資料檔案的所有k個分頁都燒錄到一記憶體裝置的一區塊。這是具有單一檔案結構的一燒錄設定檔之一例子。該記憶體控制器根據一或多個選擇參數，而選擇該資料檔案將要被燒錄到的特定記憶體裝置。例如，一選擇參數是具有最高的剩餘燒錄/抹除週期數之記憶體裝置，而另一選擇參數則包括將要被燒錄到的最後一個記憶體裝置。
另一方面，如果k大於i(意指該資料檔案包含比一記憶體裝置中之一區塊的儲存空間更多之分頁)，則該方法進續進入步驟(408)。在步驟(408)中，進行計算，以便決定k/i是否小於或等於j。請注意，k/i的計算應只得到整數。因為該方法決定用來儲存k個分頁資料所需的最小區塊數，所以具有整數及小數部分的非整數結果(亦即，實數)指示：需要大於該整數的一區塊。係利用諸如上限函數等的習知之數學函數執行上述步驟。熟悉此項技術者當可了解：上限函數送回不小於該實數的最小整數。另一方面，k/i的直接整數結果不需要進一步的數學處理。自此點向前，提到k/i的結果時，將假設已將上限函數應用於該結果。
如果k/i的整數值小於j(亦即，快閃記憶體系統中之記憶體裝置數)，則在步驟(410)中將k個分頁的資料交插燒錄到k/i個記憶體裝置。這是具有單一檔案結構的燒錄設定檔之另一例子。如前文中在第7圖的方法中所 述的，將繼續執行該交插燒錄。在一實際的例子中，如果i=32，j=4，且k=61，則k/i=1.90。因為k/i的結果是一實數，所以將應用於1.9的上限函數將得到整數2。因此，在步驟(410)中，將所有k=61個分頁交插燒錄到2個記憶體裝置。記憶體控制器選擇該快閃記憶體系統中之直接或間接被連接在一起的任何兩個記憶體裝置。兩個間接被連接的記憶體裝置可能有被連接於其間的至少一中間記憶體裝置。因為係將該資料檔案燒錄到兩個記憶體裝置內，所以大約一半的分頁被燒錄到一記憶體裝置，且其餘的分頁被儲存在另一記憶體裝置。
如果k/i至少是j(亦即，系統中之記憶體裝置數)，則將不同的最佳化燒錄序列用於燒錄該資料檔案的不同大小之群組。更具體而言，將極大的資料檔案視為多個單元的較小資料檔案，且係根據前文所述的燒錄序列中之任一燒錄序列而燒錄該等較小資料檔案。繼續進入步驟(412)，此時根據步驟(410)的交插燒錄序列，而將該資料檔案的k個分頁之j*i個分頁燒錄到j個記憶體裝置中之每一記憶體裝置的一區塊之所有分頁位置。然後進入步驟(414)，將分頁數k設定成等於k-(j*i)，而更新k。因此，計算將要被燒錄的剩餘之分頁數。該方法回到步驟(404)，以便根據k的更新後之值，而重複決策樹處理及燒錄序列。概要而言，本方法將相同的檔案結構用於該資料檔案的j*i個分頁之每一單位，而反覆地燒錄j*i個分頁之多個單位，然後使用一不同的檔案結構燒錄其餘 的k-(j*i)個分頁。因此，本方法具有其中包含該資料檔案的多個檔案結構之一燒錄設定檔。
現在將一實際的例子用來解說該實施例。如果i=32，j=4，且k=192，則如步驟(412)中所述，將前128個分頁燒錄到所有的記憶體裝置。在步驟(414)中，將k更新為192-(128)=64。然後以步驟(410)所述之方式，將其餘的64個分頁燒錄到兩個記憶體裝置。如前文所述，選擇任何兩個記憶體裝置，以便燒錄其餘的64個分頁。雖然所述之實施例示出一種燒錄之後接著重新計算k的方法，但是快閃記憶體控制器可在任何燒錄作業開始之前使用前文所述之計算，而預先決定整個序列。雖然假定將要被燒錄的資料檔案之第一批分頁是j*i個分頁，但是被燒錄的第一批分頁也可以是k-(j*i)個分頁，然後是j*i個分頁的多個單位。
已針對具有單一通道的一快閃記憶體系統(例如，第4圖所示之實施例)而說明了所述之高速耗損程度控制燒錄方法。將在具有兩個或更多個通道的一快閃記憶體系統中執行本發明的前文所述之實施例。在此種替代實施例中，同時燒錄至少兩個資料檔案，亦即，一通道中之第一資料檔案及另一通道中之第二資料檔案。
此外，已在配合具有單一記憶體組的記憶體裝置之作業而說明了該實施例。當然，亦可使用具有兩個或更多個記憶體組的記憶體裝置，具有兩個記憶體組時，將有兩個可用之分頁緩衝器，用以儲存多達兩個分頁的資料。在多 記憶體組的裝置組態中，可使用數個燒錄選項。在第一選項中，將要被燒錄到一記憶體裝置的所有分頁之資料被燒錄到該記憶體裝置的一記憶體組內之一區塊。該作業將類似於只有一記憶體組的一記憶體裝置。在第二選項中，係同時或以單一燒錄命令將資料檔案的兩個分頁載入一記憶體裝置。此種方式將有效地增加燒錄速率，這是因為每一記憶體裝置將同時燒錄兩個分頁。在第三選項中，係將各燒錄作業交插到記憶體裝置的各記憶體組。例如，係按照下列序列進行將各分頁燒錄到兩個記憶體裝置的作業：裝置1[記憶體組1]、裝置2[記憶體組1]、裝置1[記憶體組2]、以及裝置2[記憶體組2]。該燒錄序列對具有兩個以上的記憶體組之記憶體裝置應是明顯的。
此外，雖然已針對具有串聯或菊輪式鏈接(daisy-chained)記憶體裝置之快閃記憶體系統而說明了前文所述之高速耗損程度控制燒錄方法，但是該等實施例也適用於諸如第1圖所示之多點傳輸組態式快閃記憶體系統。係在不同的時間上，起動適當的記憶體裝置，並將對應的命令資料提供到共同的匯流排，而執行該高速耗損程度控制燒錄方法。
前文所述的本發明之實施例示出第4圖所示快閃記憶體系統中之各燒錄作業被交插之例子。根據本發明之另一實施例，係由第4圖所示之快閃記憶體系統執行被交插之燒錄及讀取作業。
第10圖是第4圖所示快閃記憶體系統的高速被交插 的讀取及燒錄作業之時序圖。在該例子中，係以資料燒錄記憶體裝置(106)及(112)，且同時記憶體裝置(108)及(110)將提供讀取資料。在時間期間t1中，記憶體裝置(106)接收一燒錄命令Data[0]，然後立即開始核心內部序列，以便燒錄資料。時間期間t2開始時，記憶體裝置(108)接收一讀取命令，且繼續進行內部資料傳輸作業(xfer)。一內部資料傳輸作業將耗用諸如20微秒，以便讀出資料並載入資料暫存器，在該時間期間之後，快閃記憶體控制器將在時間期間t3開始時將讀取命令發出到記憶體裝置(110)。記憶體裝置(108)進入一內部無作業(NOP)期間(500)，以便使一命令先穿透到一下游記憶體裝置，然後自其資料暫存器輸出資料。
記憶體裝置(110)在接收到其各別的讀取命令之後，將開始其內部資料傳輸作業。然而，記憶體裝置(108)與(110)間之信號線現在是未被使用的，上游記憶體裝置(108)將開始將其資料暫存器裝之資料輸出到記憶體裝置(110)，且記憶體裝置(110)使該資料被傳送到記憶體裝置(112)。係以諸如循序之方式執行上述步驟。在時間期間t3終止時，記憶體裝置(108)將已完成輸出所有其讀取資料，因而可讓記憶體裝置(110)於時間期間t4開始時開始輸出其讀取資料。因為在記憶體裝置(108)完成輸出其資料之前，記憶體裝置(110)無法輸出其資料，所以進入一內部NOP期間(502)。在時間期間t4結束時，因為來自記憶體裝置(110)的所有資 料已被輸出通過記憶體裝置(112)，所以記憶體裝置(110)與(112)間之信號線將是未被使用的。因此，在時間期間t5開始時，記憶體裝置(112)將接收燒錄命令Data[1]。
雖然已示出被交插的讀取及燒錄作業，但是可以任何組合方式執行被交插的讀取、燒錄、及抹除作業。
前文所述之高速交插式燒錄方法被用來將具有被串聯的記憶體裝置的一快閃記憶體系統中之燒錄效能最大化。高速交插燒錄被應用於任何大小的資料檔案。然而，為了改善所有記憶體裝置的持久性，將一高速耗損程度控制燒錄方法用來根據具有一檔案結構的一資料檔案的大小而分佈該資料檔案之各分頁。雖然該等實施例係有關快閃記憶體裝置，但是亦可將本發明之實施例應用於資料檔案的各分頁被燒錄到或被寫到至少兩個記憶體裝置之其他的記憶體裝置。
在前文之說明中，為了便於解說，述及了許多細節，以便提供對本發明的實施例之徹底了解。然而，熟悉此項技術者當可了解：無須這些特定細節，即可實施本發明。在其他的情形中，係以方塊圖之形式示出習知的電氣結構及電路，以便不會模糊了本發明。例如，並不提供與將本說明書中述及的本發明之實施例實施為軟體常式、硬體電路、韌體、或以上各項的組合有關之特定細節。
可將本發明之實施例表現為機器可讀取的媒體(也被稱為電腦可讀取的媒體、處理器可讀取的媒體、或有電腦 可讀取的程式碼被包含在其中之電腦可使用的媒體)中儲存之軟體產品。該機器可讀取的媒體可以是任何適當的實體媒體，其中包括含有一碟的磁性、光學、或電儲存媒體、唯讀光碟(Compact Disk Read Only Memory；簡稱CD-ROM)、記憶體裝置(揮發性或非揮發性)、或類似的儲存機構。該機器可讀取的媒體可包含各種指令集、程式碼序列、組態資訊、或其他資料，該等指令集等的資料被執行時，將使處理器執行根據本發明的一實施例的一方法中之各步驟。對此項技術具有一般知識者當可了解：亦可將實施所述的本發明必需之其他指令及作業儲存在該機器可讀取的媒體。自該機器可讀取的媒體運行的軟體可與電路聯繫，而執行所述之工作。
前文所述的本發明之實施例的用意只是作為例子。在不脫離最後的申請專利範圍所唯一界定的本發明之範圍下，熟悉此項技術者可作出特定實施例之改變、修改、及變化。
100‧‧‧快閃記憶體系統
104‧‧‧主機系統
102‧‧‧快閃記憶體控制器
106,108,110,112‧‧‧快閃記憶體裝置

Claims (6)

  1. 一種用於具有複數個快閃記憶體裝置的一快閃記憶體系統燒錄之方法，該複數個快閃記憶體裝置之每一者包含至少一區塊以儲存資料之最大數量分頁，該方法包含：接收具有複數個分頁的的資料檔案；決定該複數個分頁是否小於或等於該最大數量；若該資料的該複數個分頁小於或等於該最大數量，燒錄全部的該資料檔案之該複數個分頁至該複數個快閃記憶體裝置之一者的單一該區塊；否則，判斷是否該資料檔案之該數個分頁可放入每一個該複數個記憶體裝置中包含一區塊之複數個區塊中，若該複數個分頁可放入該複數個記憶體裝置之每一者中的一區塊，交錯的燒錄該資料檔案之全部該複數個分頁至整個該複數個記憶體裝置之每一者中包含一區塊之該複數個區塊；以及否則，交錯的燒入該資料檔案之一部份的該複數個分頁至每一該複數個記憶體裝置中包含一區塊之複數個區塊，且從該資料檔案移除該資料檔案之該部份的該複數個分頁。
  2. 如申請專利範圍第1項之方法，更包含重複交錯燒錄該資料檔案之該部份的該複數個分頁至每一該複數個記憶體裝置中包含一區塊之複數個區塊，且從該資料檔案移除該資料檔案之該部份的該複數個分頁。
  3. 如申請專利範圍第1項之方法，更包含根據該記憶體裝置剩餘之最高數量的剩餘燒入/抹除週期，選擇該複數個快閃記憶體裝置之一的該單一區塊。
  4. 如申請專利範圍第1項之方法，更包根據最後燒入的記憶體裝置，選擇該複數個快閃記憶體裝置之一的該單一區塊。
  5. 如申請專利範圍第1項之方法，其中交錯的燒錄包含循序地提供燒錄指令至該複數個記憶體裝置之每一者。
  6. 如申請專利範圍第5項之方法，其中該循序地提供的燒錄指令係在重疊的時間週期執行。
TW103126004A 2006-03-31 2007-03-30 快閃記憶體系統控制設計 TW201445576A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US78808306P 2006-03-31 2006-03-31

Publications (1)

Publication Number Publication Date
TW201445576A true TW201445576A (zh) 2014-12-01

Family

ID=38563033

Family Applications (2)

Application Number Title Priority Date Filing Date
TW096111391A TWI456582B (zh) 2006-03-31 2007-03-30 快閃記憶體系統控制設計
TW103126004A TW201445576A (zh) 2006-03-31 2007-03-30 快閃記憶體系統控制設計

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW096111391A TWI456582B (zh) 2006-03-31 2007-03-30 快閃記憶體系統控制設計

Country Status (10)

Country Link
US (2) US7802064B2 (zh)
EP (2) EP2002442B1 (zh)
JP (1) JP5214587B2 (zh)
KR (1) KR101194965B1 (zh)
CN (2) CN101410906B (zh)
AT (1) ATE488009T1 (zh)
DE (1) DE602007010439D1 (zh)
ES (1) ES2498096T3 (zh)
TW (2) TWI456582B (zh)
WO (1) WO2007112555A1 (zh)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7644239B2 (en) 2004-05-03 2010-01-05 Microsoft Corporation Non-volatile memory cache performance improvement
US7490197B2 (en) 2004-10-21 2009-02-10 Microsoft Corporation Using external memory devices to improve system performance
US8914557B2 (en) 2005-12-16 2014-12-16 Microsoft Corporation Optimizing write and wear performance for a memory
US9003354B2 (en) * 2006-07-20 2015-04-07 Texas Instruments Incorporated Optimizing memory usage and system performance in a file system requiring entire blocks to be erased for rewriting data
TW200828320A (en) * 2006-12-28 2008-07-01 Genesys Logic Inc Method for performing static wear leveling on flash memory
US8631203B2 (en) 2007-12-10 2014-01-14 Microsoft Corporation Management of external memory functioning as virtual cache
KR20100114086A (ko) * 2008-01-25 2010-10-22 램버스 인코포레이티드 다중-페이지 병렬 프로그램 플래시 메모리
WO2009100149A1 (en) * 2008-02-10 2009-08-13 Rambus, Inc. Segmentation of flash memory for partial volatile storage
JP2009266349A (ja) * 2008-04-28 2009-11-12 Toshiba Corp 不揮発性半導体記憶装置
US8275970B2 (en) * 2008-05-15 2012-09-25 Microsoft Corp. Optimizing write traffic to a disk
US9032151B2 (en) 2008-09-15 2015-05-12 Microsoft Technology Licensing, Llc Method and system for ensuring reliability of cache data and metadata subsequent to a reboot
US8032707B2 (en) 2008-09-15 2011-10-04 Microsoft Corporation Managing cache data and metadata
US7953774B2 (en) 2008-09-19 2011-05-31 Microsoft Corporation Aggregation of write traffic to a data store
US8825940B1 (en) 2008-12-02 2014-09-02 Siliconsystems, Inc. Architecture for optimizing execution of storage access commands
US8880970B2 (en) * 2008-12-23 2014-11-04 Conversant Intellectual Property Management Inc. Error detection method and a system including one or more memory devices
US9176859B2 (en) * 2009-01-07 2015-11-03 Siliconsystems, Inc. Systems and methods for improving the performance of non-volatile memory operations
US8412880B2 (en) 2009-01-08 2013-04-02 Micron Technology, Inc. Memory system controller to manage wear leveling across a plurality of storage nodes
US8924661B1 (en) * 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8508998B2 (en) 2009-02-09 2013-08-13 Rambus Inc. Multiple plane, non-volatile memory with synchronized control
TWI396090B (zh) * 2009-02-18 2013-05-11 Silicon Motion Inc 快閃記憶裝置、資料儲存系統、以及傳送特殊命令至快閃記憶裝置之方法
US10079048B2 (en) * 2009-03-24 2018-09-18 Western Digital Technologies, Inc. Adjusting access of non-volatile semiconductor memory based on access time
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8341501B2 (en) 2009-04-30 2012-12-25 International Business Machines Corporation Adaptive endurance coding of non-volatile memories
US8639877B2 (en) 2009-06-30 2014-01-28 International Business Machines Corporation Wear leveling of solid state disks distributed in a plurality of redundant array of independent disk ranks
US8234520B2 (en) 2009-09-16 2012-07-31 International Business Machines Corporation Wear leveling of solid state disks based on usage information of data and parity received from a raid controller
US8327092B2 (en) * 2009-09-21 2012-12-04 Freescale Semiconductor, Inc. Memory device configurable as interleaved or non-interleaved memory
US9244836B2 (en) * 2009-11-23 2016-01-26 Agiga Tech Inc. Flash memory organization for reduced failure rate
TWI486769B (zh) * 2010-05-26 2015-06-01 Netac Technology Co Ltd 存儲設備及其輪詢方法
CN101923570B (zh) * 2010-07-21 2012-07-04 中国电子科技集团公司第三十八研究所 一种在Windows CE环境下建立大页面Nand Flash存储系统的方法
EP2418584A1 (en) 2010-08-13 2012-02-15 Thomson Licensing Method and apparatus for storing at least two data streams into an array of memories, or for reading at least two data streams from an array of memories
US8769374B2 (en) 2010-10-13 2014-07-01 International Business Machines Corporation Multi-write endurance and error control coding of non-volatile memories
WO2012048444A1 (en) 2010-10-14 2012-04-19 Freescale Semiconductor, Inc. Are Memory controller and method for accessing a plurality of non-volatile memory arrays
US8539139B1 (en) 2010-12-17 2013-09-17 Teradota Us, Inc. Managing device wearout using I/O metering
US8797799B2 (en) * 2012-01-05 2014-08-05 Conversant Intellectual Property Management Inc. Device selection schemes in multi chip package NAND flash memory system
WO2014077823A2 (en) 2012-11-15 2014-05-22 Empire Technology Development Llc A scalable storage system having multiple storage channels
US9229854B1 (en) 2013-01-28 2016-01-05 Radian Memory Systems, LLC Multi-array operation support and related devices, systems and software
US10445229B1 (en) 2013-01-28 2019-10-15 Radian Memory Systems, Inc. Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US10642505B1 (en) 2013-01-28 2020-05-05 Radian Memory Systems, Inc. Techniques for data migration based on per-data metrics and memory degradation
US11249652B1 (en) 2013-01-28 2022-02-15 Radian Memory Systems, Inc. Maintenance of nonvolatile memory on host selected namespaces by a common memory controller
US9092353B1 (en) 2013-01-29 2015-07-28 Pmc-Sierra Us, Inc. Apparatus and method based on LDPC codes for adjusting a correctable raw bit error rate limit in a memory system
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US9397701B1 (en) 2013-03-11 2016-07-19 Microsemi Storage Solutions (Us), Inc. System and method for lifetime specific LDPC decoding
US9590656B2 (en) 2013-03-15 2017-03-07 Microsemi Storage Solutions (Us), Inc. System and method for higher quality log likelihood ratios in LDPC decoding
US9454414B2 (en) 2013-03-15 2016-09-27 Microsemi Storage Solutions (Us), Inc. System and method for accumulating soft information in LDPC decoding
US9450610B1 (en) 2013-03-15 2016-09-20 Microsemi Storage Solutions (Us), Inc. High quality log likelihood ratios determined using two-index look-up table
US9728526B2 (en) 2013-05-29 2017-08-08 Sandisk Technologies Llc Packaging of high performance system topology for NAND memory systems
US9324389B2 (en) * 2013-05-29 2016-04-26 Sandisk Technologies Inc. High performance system topology for NAND memory systems
KR102254099B1 (ko) 2014-05-19 2021-05-20 삼성전자주식회사 메모리 스와핑 처리 방법과 이를 적용하는 호스트 장치, 스토리지 장치 및 데이터 처리 시스템
US9417804B2 (en) * 2014-07-07 2016-08-16 Microsemi Storage Solutions (Us), Inc. System and method for memory block pool wear leveling
US9292210B1 (en) 2014-08-29 2016-03-22 International Business Machines Corporation Thermally sensitive wear leveling for a flash memory device that includes a plurality of flash memory modules
US9542118B1 (en) 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
US10552085B1 (en) 2014-09-09 2020-02-04 Radian Memory Systems, Inc. Techniques for directed data migration
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
US10552058B1 (en) 2015-07-17 2020-02-04 Radian Memory Systems, Inc. Techniques for delegating data processing to a cooperative memory controller
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
KR102296740B1 (ko) * 2015-09-16 2021-09-01 삼성전자 주식회사 메모리 장치 및 그것을 포함하는 메모리 시스템
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US10283215B2 (en) 2016-07-28 2019-05-07 Ip Gem Group, Llc Nonvolatile memory system with background reference positioning and local reference positioning
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding
US9928907B1 (en) * 2017-01-27 2018-03-27 Western Digital Technologies, Inc. Block erase schemes for cross-point non-volatile memory devices
US10600484B2 (en) * 2017-12-20 2020-03-24 Silicon Storage Technology, Inc. System and method for minimizing floating gate to floating gate coupling effects during programming in flash memory
US10552319B2 (en) * 2018-06-01 2020-02-04 Intel Corporation Interleave set aware object allocation
KR102671402B1 (ko) 2019-04-16 2024-05-31 삼성전자주식회사 문턱전압 산포 특성을 향상한 메모리 컨트롤러, 메모리 시스템 및 그 동작방법
US11315649B2 (en) 2019-04-16 2022-04-26 Samsung Electronics Co., Ltd. Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
US11049570B2 (en) 2019-06-26 2021-06-29 International Business Machines Corporation Dynamic writes-per-day adjustment for storage drives
US11163482B2 (en) 2019-06-26 2021-11-02 International Business Machines Corporation Dynamic performance-class adjustment for storage drives
US11137915B2 (en) 2019-06-27 2021-10-05 International Business Machines Corporation Dynamic logical storage capacity adjustment for storage drives
US11175984B1 (en) 2019-12-09 2021-11-16 Radian Memory Systems, Inc. Erasure coding techniques for flash memory

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174536A (en) 1977-01-21 1979-11-13 Massachusetts Institute Of Technology Digital communications controller with firmware control
DE3586523T2 (de) 1984-10-17 1993-01-07 Fujitsu Ltd Halbleiterspeicheranordnung mit einer seriellen dateneingangs- und ausgangsschaltung.
US4683555A (en) 1985-01-22 1987-07-28 Texas Instruments Incorporated Serial accessed semiconductor memory with reconfigureable shift registers
EP0417314B1 (en) 1989-03-15 1997-06-04 Oki Electric Industry Company, Limited Serial in to parallel out converting circuit
US5126808A (en) 1989-10-23 1992-06-30 Advanced Micro Devices, Inc. Flash EEPROM array with paged erase architecture
US5175819A (en) 1990-03-28 1992-12-29 Integrated Device Technology, Inc. Cascadable parallel to serial converter using tap shift registers and data shift registers while receiving input data from FIFO buffer
US5243703A (en) 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US5430859A (en) 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US6230233B1 (en) 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
JP3178909B2 (ja) * 1992-01-10 2001-06-25 株式会社東芝 半導体メモリ装置
KR950000761B1 (ko) 1992-01-15 1995-01-28 삼성전자 주식회사 직렬 입력신호의 동기회로
JP3088180B2 (ja) 1992-03-26 2000-09-18 日本電気アイシーマイコンシステム株式会社 シリアル入力インタフェース回路
JP3328321B2 (ja) * 1992-06-22 2002-09-24 株式会社日立製作所 半導体記憶装置
KR960000616B1 (ko) 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
JPH06266596A (ja) * 1993-03-11 1994-09-22 Hitachi Ltd フラッシュメモリファイル記憶装置および情報処理装置
JPH06275069A (ja) 1993-03-20 1994-09-30 Hitachi Ltd シリアルメモリ
US5365484A (en) 1993-08-23 1994-11-15 Advanced Micro Devices, Inc. Independent array grounds for flash EEPROM array with paged erase architechture
JPH0793219A (ja) 1993-09-20 1995-04-07 Olympus Optical Co Ltd 情報処理装置
US5602780A (en) 1993-10-20 1997-02-11 Texas Instruments Incorporated Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
US5452259A (en) 1993-11-15 1995-09-19 Micron Technology Inc. Multiport memory with pipelined serial input
US5404460A (en) 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US5596724A (en) 1994-02-04 1997-01-21 Advanced Micro Devices Input/output data port with a parallel and serial interface
DE4429433C1 (de) 1994-08-19 1995-10-26 Siemens Ag Adreßzuordnungsverfahren
US5473566A (en) 1994-09-12 1995-12-05 Cirrus Logic, Inc. Memory architecture and devices, systems and methods utilizing the same
KR0142367B1 (ko) 1995-02-04 1998-07-15 김광호 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로
US5636342A (en) 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US5568423A (en) * 1995-04-14 1996-10-22 Unisys Corporation Flash memory wear leveling system providing immediate direct access to microprocessor
US5835935A (en) 1995-09-13 1998-11-10 Lexar Media, Inc. Method of and architecture for controlling system data with automatic wear leveling in a semiconductor non-volatile mass storage memory
JP3693721B2 (ja) 1995-11-10 2005-09-07 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
TW307869B (en) 1995-12-20 1997-06-11 Toshiba Co Ltd Semiconductor memory
KR100211760B1 (ko) 1995-12-28 1999-08-02 윤종용 멀티뱅크 구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로
KR0170723B1 (ko) 1995-12-29 1999-03-30 김광호 단일 ras 신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리 장치
US5828899A (en) 1996-01-04 1998-10-27 Compaq Computer Corporation System for peripheral devices recursively generating unique addresses based on the number of devices connected dependent upon the relative position to the port
JPH09231740A (ja) 1996-02-21 1997-09-05 Nec Corp 半導体記憶装置
US5941974A (en) 1996-11-29 1999-08-24 Motorola, Inc. Serial interface with register selection which uses clock counting, chip select pulsing, and no address bits
KR100243335B1 (ko) 1996-12-31 2000-02-01 김영환 독립적인 리프레쉬 수단을 가지는 데이지 체인 구조의 반도체 장치
KR100272037B1 (ko) 1997-02-27 2000-12-01 니시무로 타이죠 불휘발성 반도체 기억 장치
GB2329792A (en) 1997-08-20 1999-03-31 Nokia Telecommunications Oy Identification signals enable a transceiver module to correctly configure itself to an attached functional module
JPH1166841A (ja) 1997-08-22 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
KR100240873B1 (ko) 1997-08-26 2000-01-15 윤종용 송수신 겸용의 레지스터를 갖는 직렬인터페이스장치
JP4039532B2 (ja) 1997-10-02 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
US5937425A (en) 1997-10-16 1999-08-10 M-Systems Flash Disk Pioneers Ltd. Flash file system optimized for page-mode flash technologies
US6148364A (en) 1997-12-30 2000-11-14 Netlogic Microsystems, Inc. Method and apparatus for cascading content addressable memory devices
US6002638A (en) 1998-01-20 1999-12-14 Microchip Technology Incorporated Memory device having a switchable clock output and method therefor
JP3714969B2 (ja) 1998-03-02 2005-11-09 レクサー・メディア・インコーポレイテッド 改良されたオペレーティングモード検出機能を備えたフラッシュメモリーカード及びユーザフレンドリなインターフェーシングシステム
US6085290A (en) 1998-03-10 2000-07-04 Nexabit Networks, Llc Method of and apparatus for validating data read out of a multi port internally cached dynamic random access memory (AMPIC DRAM)
US6144576A (en) 1998-08-19 2000-11-07 Intel Corporation Method and apparatus for implementing a serial memory architecture
US5995417A (en) 1998-10-20 1999-11-30 Advanced Micro Devices, Inc. Scheme for page erase and erase verify in a non-volatile memory array
JP4601737B2 (ja) 1998-10-28 2010-12-22 株式会社東芝 メモリ混載ロジックｌｓｉ
JP2000149564A (ja) 1998-10-30 2000-05-30 Mitsubishi Electric Corp 半導体記憶装置
US6304921B1 (en) 1998-12-07 2001-10-16 Motorola Inc. System for serial peripheral interface with embedded addressing circuit for providing portion of an address for peripheral devices
KR100284742B1 (ko) 1998-12-28 2001-04-02 윤종용 입출력 센스앰프의 개수가 최소화된 메모리장치
US7130958B2 (en) * 2003-12-02 2006-10-31 Super Talent Electronics, Inc. Serial interface to flash-memory chip using PCI-express-like packets and packed data for partial-page writes
US6680904B1 (en) 1999-12-27 2004-01-20 Orckit Communications Ltd. Bi-directional chaining of network access ports
US20050160218A1 (en) 2004-01-20 2005-07-21 Sun-Teck See Highly integrated mass storage device with an intelligent flash controller
US6442098B1 (en) 2000-02-08 2002-08-27 Alliance Semiconductor High performance multi-bank compact synchronous DRAM architecture
WO2001069411A2 (en) 2000-03-10 2001-09-20 Arc International Plc Memory interface and method of interfacing between functional entities
US6816933B1 (en) 2000-05-17 2004-11-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US6535948B1 (en) 2000-05-31 2003-03-18 Agere Systems Inc. Serial interface unit
US6317350B1 (en) 2000-06-16 2001-11-13 Netlogic Microsystems, Inc. Hierarchical depth cascading of content addressable memory devices
US6754807B1 (en) 2000-08-31 2004-06-22 Stmicroelectronics, Inc. System and method for managing vertical dependencies in a digital signal processor
US6317352B1 (en) 2000-09-18 2001-11-13 Intel Corporation Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules
US6853557B1 (en) 2000-09-20 2005-02-08 Rambus, Inc. Multi-channel memory architecture
JP3992960B2 (ja) * 2000-10-26 2007-10-17 松下電器産業株式会社 記録装置及びプログラム
FR2816751A1 (fr) 2000-11-15 2002-05-17 St Microelectronics Sa Memoire flash effacable par page
US6732221B2 (en) 2001-06-01 2004-05-04 M-Systems Flash Disk Pioneers Ltd Wear leveling of static areas in flash memory
US6996644B2 (en) 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
KR100413762B1 (ko) 2001-07-02 2003-12-31 삼성전자주식회사 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법
US6928501B2 (en) 2001-10-15 2005-08-09 Silicon Laboratories, Inc. Serial device daisy chaining method and apparatus
US6763426B1 (en) 2001-12-27 2004-07-13 Cypress Semiconductor Corporation Cascadable content addressable memory (CAM) device and architecture
US7062601B2 (en) 2002-06-28 2006-06-13 Mosaid Technologies Incorporated Method and apparatus for interconnecting content addressable memory devices
KR100499686B1 (ko) 2002-07-23 2005-07-07 주식회사 디지털웨이 메모리 확장 가능한 휴대용 플래쉬 메모리 장치
CA2396632A1 (en) 2002-07-31 2004-01-31 Mosaid Technologies Incorporated Cam diamond cascade architecture
KR100487539B1 (ko) 2002-09-02 2005-05-03 삼성전자주식회사 직렬 에이티에이 케이블과 연결되는 불휘발성 반도체메모리 장치
DE60229649D1 (de) 2002-11-28 2008-12-11 St Microelectronics Srl Nichtflüchtige Speicheranordnungsarchitektur, zum Beispiel vom Flash-Typ mit einer seriellen Übertragungsschnittstelle
US7296112B1 (en) * 2002-12-10 2007-11-13 Greenfield Networks, Inc. High bandwidth memory management using multi-bank DRAM devices
KR100493884B1 (ko) 2003-01-09 2005-06-10 삼성전자주식회사 시리얼 플래시 메모리에서의 현지 실행을 위한 제어 장치및 그 방법, 이를 이용한 플래시 메모리 칩
US20040199721A1 (en) 2003-03-12 2004-10-07 Power Data Communication Co., Ltd. Multi-transmission interface memory card
WO2004102403A2 (en) * 2003-05-13 2004-11-25 Advanced Micro Devices, Inc. A system including a host connected to a plurality of memory modules via a serial memory interconnect
JP4156986B2 (ja) 2003-06-30 2008-09-24 株式会社東芝 不揮発性半導体記憶装置
US7779212B2 (en) * 2003-10-17 2010-08-17 Micron Technology, Inc. Method and apparatus for sending data from multiple sources over a communications bus
US7631138B2 (en) * 2003-12-30 2009-12-08 Sandisk Corporation Adaptive mode switching of flash memory address mapping based on host usage characteristics
CN100495369C (zh) * 2004-01-20 2009-06-03 特科2000国际有限公司 使用多个存储器设备的便携数据存储设备
CN1655277A (zh) * 2004-02-09 2005-08-17 联想(北京)有限公司 多功能数据存储装置及方法
US8375146B2 (en) * 2004-08-09 2013-02-12 SanDisk Technologies, Inc. Ring bus structure and its use in flash memory systems
KR100705221B1 (ko) 2004-09-03 2007-04-06 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
US6950325B1 (en) 2004-10-07 2005-09-27 Winbond Electronics Corporation Cascade-connected ROM

Also Published As

Publication number Publication date
KR101194965B1 (ko) 2012-10-25
CN102063931B (zh) 2014-07-30
CN102063931A (zh) 2011-05-18
JP2009531747A (ja) 2009-09-03
EP2002442A4 (en) 2009-05-06
ES2498096T3 (es) 2014-09-24
WO2007112555A1 (en) 2007-10-11
JP5214587B2 (ja) 2013-06-19
CN101410906A (zh) 2009-04-15
KR20090017494A (ko) 2009-02-18
EP2242058A3 (en) 2011-05-25
EP2002442A1 (en) 2008-12-17
EP2242058B1 (en) 2014-07-16
US20100325353A1 (en) 2010-12-23
US20070233939A1 (en) 2007-10-04
CN101410906B (zh) 2015-04-29
ATE488009T1 (de) 2010-11-15
EP2002442B1 (en) 2010-11-10
EP2242058A2 (en) 2010-10-20
TWI456582B (zh) 2014-10-11
DE602007010439D1 (de) 2010-12-23
TW200805396A (en) 2008-01-16
US7802064B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
TW201445576A (zh) 快閃記憶體系統控制設計
US9330765B2 (en) Non-volatile memory device having configurable page size
US8120990B2 (en) Flexible memory operations in NAND flash devices
JP2017224379A (ja) 内部ｅｃｃ処理を有するｎａｎｄ型フラッシュメモリおよびその動作方法
KR100754226B1 (ko) 비휘발성 데이터 저장장치의 프로그래밍 방법 및 그 장치
WO2013040681A1 (en) Flash memory system
WO2008093327A1 (en) Flash memory with improved programming precision
JP2008112285A (ja) 不揮発性メモリシステム
JP4643729B2 (ja) インタリーブ制御装置、インタリーブ制御方法及びメモリシステム