TW201442177A - 薄型功率器件及其製備方法 - Google Patents

薄型功率器件及其製備方法 Download PDF

Info

Publication number
TW201442177A
TW201442177A TW102114292A TW102114292A TW201442177A TW 201442177 A TW201442177 A TW 201442177A TW 102114292 A TW102114292 A TW 102114292A TW 102114292 A TW102114292 A TW 102114292A TW 201442177 A TW201442177 A TW 201442177A
Authority
TW
Taiwan
Prior art keywords
contact pads
substrate
wafer
contact
opening
Prior art date
Application number
TW102114292A
Other languages
English (en)
Other versions
TWI624021B (zh
Inventor
龔玉平
薛彥迅
魯明朕
黃平
魯軍
哈姆紮 耶爾馬茲
Original Assignee
萬國半導體（開曼）股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體（開曼）股份有限公司 filed Critical 萬國半導體（開曼）股份有限公司
Priority to TW102114292A priority Critical patent/TWI624021B/zh
Publication of TW201442177A publication Critical patent/TW201442177A/zh
Application granted granted Critical
Publication of TWI624021B publication Critical patent/TWI624021B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明一般涉及一種功率器件，尤其是涉及超薄型的功率器件及其製備方法，包括一基板，和貫穿基板厚度的開口，開口對準第二套接觸焊盤中的沒有與第一套接觸焊盤中任何接觸焊盤進行電性連接的一個接觸焊盤，一個晶片被安裝在開口中的，多個導電結構將晶片正面的多個電極分別相對應的電性連接到第一套接觸焊盤中的多個接觸焊盤上。

Description

薄型功率器件及其製備方法
本發明一般涉及一種功率器件，尤其是涉及超薄型的功率器件及其製備方法。
傳統上，器件裏面的互連技術有打線和金屬片連接晶片與引線框架，但是這兩種互連方式存在焊線高度和焊片高度的要求，因此這兩種方式都不能達到更薄器件的要求。例如圖1A所示的功率器件10，MOSFET 12 粘貼在基座11a上，MOSFET 12的柵極通過鍵合引線13電性連接至一個引腳11b上，源極通過多根鍵合引線13電性連接到引腳11c上，基座11a、引腳11b、11c均具有一定的厚度，而且鍵合引線13的線弧也比較高，導致功率器件10難以薄型化。在另一些封裝形式中，如圖1B所示的功率器件20，沒有使用鍵合引線，取而代之的是金屬片23a、23b，MOSFET 22的源極通過金屬片23b電性連接到引腳21b上，柵極通過金屬片23a電性連接引腳21c上，除了，較厚的引腳21b、21c及承載晶片的基座21a導致功率器件20難以薄型化，類似的，還有美國專利申請US2007/114352A1所公開的利用臺階狀的金屬片導出柵極和源極至引腳。這些公開文獻在解決器件薄型化和提高晶片散熱效益等方面，均有待進一步改善。
正是基於以上問題的考慮，提出了本申請後續的各種實施方式。
在一個實施方式中，本發明提供一種薄型功率器件，包括：一基板，及設置在基板正面的第一套接觸焊盤和設置在基板背面的第二套接觸焊盤，第一套接觸焊盤中的多個接觸焊盤分別相對應的與第二套接觸焊盤中的一部分接觸焊盤電性連接；一貫穿基板厚度的開口，所述開口對準第二套接觸焊盤中的沒有與第一套接觸焊盤中任何接觸焊盤進行電性連接的一個接觸焊盤，並從開口中暴露出該接觸焊盤的局部區域；一嵌入在所述開口中的晶片，所述晶片背面的背部金屬層粘附在第二套接觸焊盤中的暴露於所述開口中的接觸焊盤上；多個導電結構，將晶片正面的多個電極分別相對應的電性連接到第一套接觸焊盤中的多個接觸焊盤上。
上述的薄型功率器件，在所述開口的位於晶片周邊外側的剩餘空間中填充有填充材料；以及所述導電結構為氣溶膠，任意一電極與第一套接觸焊盤中最靠近它的接觸焊盤通過氣溶膠進行電性連接，氣溶膠塗覆在任意一電極與第一套接觸焊盤中最靠近它的接觸焊盤之間的基板的上表面、填充材料的上表面、晶片正面的鈍化層上。上述的薄型功率器件，還包括一包覆在基板正面的塑封層，並將晶片、填充材料、導電結構包覆在內。
上述的薄型功率器件，所述導電結構為金屬片或鍵合引線或帶狀的導電帶。上述的薄型功率器件，還包括一包覆在基板正面的塑封層，將晶片、導電結構包覆在內，並且塑封層的一部分填充在所述開口的位於晶片周邊外側的剩餘空間中。
上述的薄型功率器件，第一套接觸焊盤中的每個接觸焊盤均與第二套接觸焊盤中的一個相對應的接觸焊盤形成交疊；第一套接觸焊盤中任一接觸焊盤和第二套接觸焊盤中與其交疊的一個接觸焊盤之間的基板中形成有通孔或溝槽，並在通孔或溝槽內形成有導電的互連結構，以使第一套接觸焊盤中任一接觸焊盤和第二套接觸焊盤中與之交疊的接觸焊盤形成電性連接。
在一個實施方式中，本發明還提供一種薄型功率器件的製備方法，包括以下步驟：步驟S1、提供一基板，在基板的正面和背面分別設置第一套接觸焊盤和第二套接觸焊盤，利用埋置在基板內的互連結構，將第一套接觸焊盤中的多個接觸焊盤相對應的與第二套接觸焊盤中的一部分接觸焊盤進行電性連接；其中，在基板上形成有一貫穿基板厚度的開口，所述開口對準第二套接觸焊盤中的沒有與第一套接觸焊盤中任何接觸焊盤進行電性連接的一個接觸焊盤，並在開口中暴露出該接觸焊盤的局部區域；步驟S2、將一晶片嵌入或安裝在所述開口中，將所述晶片背面的背部金屬層粘附在第二套接觸焊盤中的暴露於所述開口中的接觸焊盤上，其正面朝上；步驟S3、利用多個導電結構，將晶片正面的多個電極分別相對應的電性連接到第一套接觸焊盤中的多個接觸焊盤上。
上述的方法，在步驟S2之後，包括在開口的位於晶片周邊外側的剩餘空間中填充有填充材料的步驟；以及在步驟S3中，使任意一電極與第一套接觸焊盤中最靠近它的接觸焊盤通過氣溶膠的導電結構進行電性連接，氣溶膠塗覆在任意一電極與第一套接觸焊盤中最靠近它的接觸焊盤之間的基板的上表面、填充材料的上表面、晶片正面的鈍化層上。
上述的方法，所述導電結構為金屬片或帶狀的導電帶或鍵合引線；在步驟S3中，每個導電結構的一端粘附或鍵合在一個電極上，另一端粘附或鍵合在第一套接觸焊盤中的最靠近該電極的一個相應的接觸焊盤上。
上述的方法，第一套接觸焊盤中的每個接觸焊盤以與第二套接觸焊盤中的一個相應的接觸焊盤形成交疊的方式佈置；第一套接觸焊盤中任一接觸焊盤和第二套接觸焊盤中與其交疊的一個接觸焊盤之間的基板中形成有通孔或溝槽，並在通孔或溝槽內形成有導電的互連結構，以使第一套接觸焊盤中任一接觸焊盤和第二套接觸焊盤中的與之交疊的一個接觸焊盤形成電性連接。
10．．．功率器件
11a．．．基座
11b．．．引腳
11c．．．引腳
12．．．MOSFET
13．．．鍵合引線
20．．．功率器件
21a．．．基座
21b．．．引腳
21c．．．引腳
22．．．MOSFET
23a、23b．．．金屬片
100．．．基板
101a、101b．．．接觸焊盤
101'a、101'b．．．接觸焊盤
101c．．．接觸焊盤
104．．．溝槽
104'．．．通孔
105、105'．．．互連結構
105a、105'a．．．襯墊層
105b、105'b．．．導電材料
110．．．開口
115．．．晶片
115a．．．柵極電極
115b．．．源極電極
116．．．粘合材料
117．．．填充材料
118a、118b、118c．．．氣溶膠
119．．．鍵合引線
119a、119b、119c．．．金屬片
150．．．塑封層
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
圖1A~1B是背景技術涉及到的功率器件。
圖2A~2B分別是基板的正面、背面俯視圖。
圖2C是在基板沿圖2A中虛線AA的豎截面示意圖。
圖2D是互連結構容納在通孔中的一種實施方式。
圖3是MOSFET晶片的結構示意圖。
圖4A~4E是功率器件的製備流程圖。
圖5A~5B是導電結構為鍵合引線的實施方式。
圖5C是導電結構為金屬片的實施方式。
如圖2A~2B，基板100通常是絕緣基板，從圖2A中觀察，在基板100的正面佈置有第一套接觸焊盤，如一個接觸焊盤101a、數個接觸焊盤101b等。從圖2B中觀察，在基板100的背面佈置有第二套接觸焊盤，如一個接觸焊盤101'a、數個接觸焊盤101'b等，第二套接觸焊盤還至少包括一個接觸焊盤101c。在基板100的較中心位置，開設有一個貫穿基板100的開口110，開口110一般為方形，開口110對準第二套接觸焊盤中的接觸焊盤101c並從開口110中暴露出該接觸焊盤101c的局部區域，為了詳細描述基板100的結構，圖2C展示了圖2A中沿著虛線A~A的剖面圖。第一套接觸焊盤中的接觸焊盤101a、101b分別相對應的與第二套接觸焊盤中的一部分數量的接觸焊盤101'a、101'b進行電性連接，例如接觸焊盤101a通過埋設於基板100內的互連結構（未示出）電性連接到接觸焊盤101'a，一個接觸焊盤101b通過埋設於基板100內的互連結構105相對應的電性連接到一個接觸焊盤101'b，值得注意的是，單獨留下接觸焊盤101c不與第一套接觸焊盤中的任何接觸焊盤進行電性連接。較佳的，銅材質的第一、第二套接觸焊盤中的每個接觸焊盤的表面均鍍有Ni/Au，而且基板100的表面往往還覆蓋有焊接掩膜（Solder mask），但未覆蓋第一、第二套接觸焊盤。在一些實施方式中，開口110並非必須設置在基板100的中心位置，例如可以位於其任意一角落處，或者靠近其任意一條邊緣並位於該邊緣兩端的對稱中心附近。而且只要開口110能夠容納得下晶片115，其形狀也不僅僅限制於方形，例如圓形、橢圓形、三角形或其他任意多邊形等。
在一些可選實施方式中，第一套接觸焊盤中的每個接觸焊盤皆與第二套接觸焊盤中的一個相應的接觸焊盤形成交疊，譬如，接觸焊盤101a與接觸焊盤101'a形成交疊，以及一個接觸焊盤101b與相應的一個接觸焊盤101'b形成交疊，但是無需考慮接觸焊盤101c是否與第一套接觸焊盤中的任何接觸焊盤形成交疊的情況。如圖2C，基板100在夾在接觸焊盤101b和與該接觸焊盤101b形成交疊的接觸焊盤101'b之間的部分中形成有溝槽104，互連結構105就位於貫穿基板100的條狀溝槽104內。作為優選，通常在溝槽104的側壁上覆蓋有金屬材質的襯墊層105a（例如銅等），例如以電鍍的方式所形成的，以及在溝槽104內填充有導電材料105b（例如鎢、焊錫膏等），互連結構105包括了襯墊層105a和導電材料105b。在另一些可選實施方式中，如圖2D，刻意揭去了接觸焊盤101b，溝槽104被通孔104'取代，基板100在接觸焊盤101b和與接觸焊盤101b形成交疊的接觸焊盤101'b之間的部分中形成有相互間隔開的多個通孔104'，通孔104'貫穿基板100，並且通孔104'的側壁上覆蓋有襯墊層105'a，以及在通孔104'內填充有導電材料105'b，互連結構105'包括了襯墊層105'a和導電材料105'b。典型的，通孔104'的橫截面可以是圓形、橢圓形、三角形或任意多邊形等形狀。同樣，在基板100的夾在接觸焊盤101a和與接觸焊盤101a形成交疊的接觸焊盤101'a之間的部分中亦形成有未示意出的溝槽或通孔，電性連接該接觸焊盤101a和與接觸焊盤101a形成交疊的接觸焊盤101'a的互連結構就位於溝槽或通孔中。
圖3是晶片115的結構示意圖，為垂直式的功率MOSFET，在其正面設置有柵極電極115a、源極電極115b，其背面覆蓋有未示意出的背部金屬層（如Ti/Ni/Ag）作為漏極電極，本領域的技術人員都知道，晶片115的正面還往往覆蓋有起到物理保護作用的鈍化層（未標注），將柵極電極115a、源極電極115b從鈍化層中露出但同時將它們進行隔離和絕緣。
如圖4A~4B，在接觸焊盤101c暴露於開口110的區域上塗覆導電的粘合材料116，如焊錫膏或導電銀漿等，將晶片115以嵌入在開口110中的方式安裝在接觸焊盤101c暴露於開口110的區域上，通常接觸焊盤101c的尺寸大於開口110的尺寸，而開口110的尺寸略大於晶片115的尺寸，通常會在晶片115的周邊和基板100由於開設開口110而形成的內側邊緣之間留有縫隙。在圖4C中，在開口110位於晶片115周邊外側的剩餘空間中填充一種非導電的填充材料（Underfill）117，固化前的填充材料117具有良好的流動性，能完全佔據開口110的剩餘空間。在圖4D中，在電極115a和最靠近它的接觸焊盤101a之間的基板100的上表面、填充材料117的上表面、晶片115正面的鈍化層上塗覆有一條帶狀的氣溶膠（Aerosol Jet）118a作為導電結構，氣溶膠118a被從噴嘴噴出的時候略顯霧狀但立即聚攏並隨後固化形成可以導電的膠帶狀結構，其大致厚度為6~15um，優選10 um。同樣，電極115b和最靠近它的兩個接觸焊盤101b之間的基板100的上表面、填充材料117的上表面、晶片115正面的鈍化層上分別塗覆有兩條帶狀的氣溶膠118b、118c作為導電結構，因為源極電極115b常常有較大值的電流通過，所以源極電極115b被兩條寬度較寬（相對較窄的氣溶膠118a而言）的氣溶膠118b、118c電性連接到兩個不同的接觸焊盤101b上。在氣溶膠118a ~118c的塗覆工藝制程中，若是填充材料117不足而導致其上表面向下凹陷，則霧狀的氣溶膠在自身重力作用下容易發生坍塌，體現在填充材料117與基板100的內側邊緣的交界處或者填充材料117與晶片115的周邊的交界處使氣溶膠趨向于變薄甚至斷開。若是填充材料117的注入量過多，填充材料117的上表面會形成一個拱形頂部，氣溶膠容易自該頂部向頂部兩側滑落而使得氣溶膠在該處變薄甚至斷開。氣溶膠的塗覆厚度越薄，這些困境就顯得越嚴重，所以控制好填充材料117的量尤為重要。較佳的，填充材料117的厚度與基板100、晶片115各自的厚度大體相同，以保障它們的上表面大致上是共面的。然後，如圖4E，利用環氧樹脂類的塑封材料形成一個塑封層150覆蓋在基板100的正面，同時將氣溶膠118a~118c和晶片115以及填充材料117予以包覆。
圖5A是另一種實施方式，導電結構的類型發生了改變，氣溶膠118a~118c被若干條鍵合引線119取代，一些鍵合引線119將電極115a電性連接到接觸焊盤101a（可定義為內部柵極接觸焊盤）上，另一些鍵合引線119將電極115b電性連接到數個接觸焊盤101b（可定義為內部源極接觸焊盤）上，因為鍵合引線119的中間段在引線鍵合工藝中會形成具一定高度的弧線段，所以無需填充材料117的物理支撐作用，這與氣溶膠不同，此時填充材料117可有可無，分別如圖5A~5B。當有填充材料117時，塑封層150將晶片115和鍵合引線119、填充材料117予以包覆。當沒有填充材料117時，塑封層150除了將鍵合引線119和晶片115包覆在內之外，塑封層150的一部分還填充在開口110位於晶片115周邊外側的剩餘空間中。
圖5C與圖5A~5B的區別僅僅在於，鍵合引線119被金屬片119a~119c這種類型的導電結構取代。金屬片119a~119c為橋式結構，包括一個處於中間位置的主平板部分和主平板部分兩側的兩個副平板部分，主平板和副平板之間具有高度落差，前者具有相對較高的位置。通過導電的粘合材料，金屬片119a的兩個副平板部分分別粘附在電極115a和靠近電極115a的接觸焊盤101a上，金屬片119b的兩個副平板部分分別粘附在電極115b和一個靠近電極115b的接觸焊盤101b上，金屬片119c的兩個副平板部分分別粘附在電極115b和另一個靠近電極115b的接觸焊盤101b上。此實施方式中，填充材料117也可有可無，當有填充材料117時，塑封層150還將晶片115、金屬片119a~119c和填充材料117予以包覆。當沒有填充材料117時，塑封層150除了將金屬片119a~119c和晶片115包覆之外，塑封層150的一部分還填充在開口110位於晶片115周邊外側的剩餘空間中。
接觸焊盤101'a可定義為外部柵極接觸焊盤，接觸焊盤101'b可定義為外部源極接觸焊盤，接觸焊盤101c可定義為外部漏極接觸焊盤，它們通過焊錫膏類的導電粘合材料可以直接與PCB上的焊盤進行對接焊接。
鍵合引線119、金屬片119a~119c代替氣溶膠118a~118c，會使得塑封層150的厚度略有增加，但是基板100的厚度卻可以做的很薄，而且晶片115是容納在開口110中，而不是直接粘貼在基板100的正面，所以相對背景技術圖1A~1B而言，器件最終的整體厚度的縮減程度，大致等於晶片115自身厚度值。
對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的申請專利範圍應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在申請專利範圍書範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
101a、101b．．．接觸焊盤
115a．．．柵極電極
115b．．．源極電極
118a、118b、118c．．．氣溶膠

Claims (10)

  1. 一種薄型功率器件，其特徵在於，包括：
    一基板，及設置在基板正面的第一套接觸焊盤和設置在基板背面的第二套接觸焊盤，第一套接觸焊盤中的多個接觸焊盤分別相對應的與第二套接觸焊盤中的一部分接觸焊盤電性連接；
    一貫穿基板厚度的開口，所述開口對準第二套接觸焊盤中的沒有與第一套接觸焊盤中任何接觸焊盤進行電性連接的一個接觸焊盤，並從開口中暴露出該接觸焊盤的局部區域；
    一嵌入在所述開口中的晶片，所述晶片背面的背部金屬層粘附在第二套接觸焊盤中的暴露於所述開口中的接觸焊盤上；
    多個導電結構，將晶片正面的多個電極分別相對應的電性連接到第一套接觸焊盤中的多個接觸焊盤上。
  2. 如申請專利範圍第1項所述的薄型功率器件，其特徵在於，在所述開口的位於晶片周邊外側的剩餘空間中填充有填充材料；以及
    所述導電結構為氣溶膠，任意一電極與第一套接觸焊盤中最靠近它的接觸焊盤通過氣溶膠進行電性連接，氣溶膠塗覆在任意一電極與第一套接觸焊盤中最靠近它的接觸焊盤之間的基板的上表面、填充材料的上表面、晶片正面的鈍化層上。
  3. 如申請專利範圍第2項所述的薄型功率器件，其特徵在於，還包括一包覆在基板正面的塑封層，並將晶片、填充材料、導電結構包覆在內。
  4. 如申請專利範圍第1項所述的薄型功率器件，其特徵在於，所述導電結構為金屬片或鍵合引線或帶狀的導電帶。
  5. 如申請專利範圍第4項所述的薄型功率器件，其特徵在於，還包括一包覆在基板正面的塑封層，將晶片、導電結構包覆在內，並且塑封層的一部分填充在所述開口的位於晶片周邊外側的剩餘空間中。
  6. 如申請專利範圍第1項所述的薄型功率器件，其特徵在於，第一套接觸焊盤中任一接觸焊盤和第二套接觸焊盤中與其交疊的一個接觸焊盤之間的基板中形成有通孔或溝槽，並在通孔或溝槽內形成有導電的互連結構，以使第一套接觸焊盤中任一接觸焊盤和第二套接觸焊盤中與之交疊的接觸焊盤形成電性連接。
  7. 一種薄型功率器件的製備方法，其特徵在於，包括以下步驟：
    步驟S1、提供一基板，在基板的正面和背面分別設置第一套接觸焊盤和第二套接觸焊盤，利用埋置在基板內的互連結構，將第一套接觸焊盤中的多個接觸焊盤相對應的與第二套接觸焊盤中的一部分接觸焊盤進行電性連接；
    其中，在基板上形成有一貫穿基板厚度的開口，所述開口對準第二套接觸焊盤中的沒有與第一套接觸焊盤中任何接觸焊盤進行電性連接的一個接觸焊盤，並在開口中暴露出該接觸焊盤的局部區域；
    步驟S2、將一晶片嵌入在所述開口中，將所述晶片背面的背部金屬層粘附在第二套接觸焊盤中的暴露於所述開口中的接觸焊盤上；
    步驟S3、利用多個導電結構，將晶片正面的多個電極分別相對應的電性連接到第一套接觸焊盤中的多個接觸焊盤上。
  8. 如申請專利範圍第7項所述的方法，其特徵在於，在步驟S2之後，還包括在所述開口的位於晶片周邊外側的剩餘空間中填充有填充材料的步驟；
    以及在步驟S3中，使任意一電極與第一套接觸焊盤中最靠近它的接觸焊盤通過氣溶膠的導電結構進行電性連接，氣溶膠塗覆在任意一電極與第一套接觸焊盤中最靠近它的接觸焊盤之間的基板的上表面、填充材料的上表面、晶片正面的鈍化層上。
  9. 如申請專利範圍第7項所述的方法，其特徵在於，所述導電結構為金屬片或帶狀的導電帶或鍵合引線；
    在步驟S3中，每個導電結構的兩端分別粘附或鍵合在一個電極上和第一套接觸焊盤中的最靠近該電極的一個相應的接觸焊盤上。
  10. 如申請專利範圍第7項所述的方法，其特徵在於，第一套接觸焊盤中任一接觸焊盤和第二套接觸焊盤中與其交疊的一個接觸焊盤之間的基板中形成有通孔或溝槽，並在通孔或溝槽內形成有導電的互連結構，以使第一套接觸焊盤中任一接觸焊盤和第二套接觸焊盤中的與之交疊的一個接觸焊盤形成電性連接。
TW102114292A 2013-04-23 2013-04-23 薄型功率器件及其製備方法 TWI624021B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102114292A TWI624021B (zh) 2013-04-23 2013-04-23 薄型功率器件及其製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102114292A TWI624021B (zh) 2013-04-23 2013-04-23 薄型功率器件及其製備方法

Publications (2)

Publication Number Publication Date
TW201442177A true TW201442177A (zh) 2014-11-01
TWI624021B TWI624021B (zh) 2018-05-11

Family

ID=52423006

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114292A TWI624021B (zh) 2013-04-23 2013-04-23 薄型功率器件及其製備方法

Country Status (1)

Country Link
TW (1) TWI624021B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW359880B (en) * 1995-08-30 1999-06-01 Samsung Electronics Co Ltd Method of manufacturing semiconductor chip package
US7948069B2 (en) * 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
KR20080003802A (ko) * 2005-04-15 2008-01-08 로무 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US8237257B2 (en) * 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
TWI514543B (zh) * 2008-12-09 2015-12-21 Invensas Corp 由導電材料的氣溶膠施加所形成的半導體晶粒互連線
US20110209908A1 (en) * 2009-08-06 2011-09-01 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
US8951839B2 (en) * 2010-03-15 2015-02-10 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP
US8466544B2 (en) * 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
US8848380B2 (en) * 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction

Also Published As

Publication number Publication date
TWI624021B (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
US10312171B2 (en) Semiconductor device
TWI512851B (zh) 帶有厚底部基座的晶圓級封裝器件及其製備方法
TWI527175B (zh) 半導體封裝件、基板及其製造方法
CN103824836B (zh) 半导体承载元件及半导体封装件
JP6323942B2 (ja) ヒートスプレッダを有する半導体デバイスアセンブリを形成するための方法
JP2009099697A (ja) 半導体装置及びその製造方法
TW201142960A (en) Semiconductor device and method for manufacturing same
TW201813034A (zh) 導線架及電子組件裝置
JP2012015202A (ja) 半導体装置およびその製造方法
JP7413485B2 (ja) 半導体装置
TW201340261A (zh) 半導體裝置及其製造方法
CN103545268B (zh) 底部源极的功率器件及制备方法
TWI406376B (zh) 晶片封裝構造
TW201401459A (zh) 半導體裝置之製造方法及半導體裝置
TW201247093A (en) Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same
CN101635280B (zh) 窗口型球栅阵列封装构造及其制造方法
TWI503929B (zh) 底部源極的功率裝置及製備方法
TWI536507B (zh) 超薄半導體器件及製備方法
TW201601272A (zh) 封裝結構
TWI624021B (zh) 薄型功率器件及其製備方法
US9854686B2 (en) Preparation method of a thin power device
JP2002134439A (ja) 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
CN104124221B (zh) 薄型功率器件及其制备方法
TWI505422B (zh) 分散晶片角隅應力之窗口型球格陣列封裝構造
WO2023040144A1 (zh) 芯片封装结构及制备方法、半导体结构的封装方法