TW201440183A - 接地參考單端傳訊連接的圖形處理單元多晶片模組 - Google Patents

接地參考單端傳訊連接的圖形處理單元多晶片模組 Download PDF

Info

Publication number
TW201440183A
TW201440183A TW102145413A TW102145413A TW201440183A TW 201440183 A TW201440183 A TW 201440183A TW 102145413 A TW102145413 A TW 102145413A TW 102145413 A TW102145413 A TW 102145413A TW 201440183 A TW201440183 A TW 201440183A
Authority
TW
Taiwan
Prior art keywords
chip
ended
ground reference
wafer
interconnect
Prior art date
Application number
TW102145413A
Other languages
English (en)
Other versions
TWI560819B (en
Inventor
William James Dally
Jonah M Alben
John W Poulton
Greer, Iii
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/844,570 external-priority patent/US9147447B2/en
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of TW201440183A publication Critical patent/TW201440183A/zh
Application granted granted Critical
Publication of TWI560819B publication Critical patent/TWI560819B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭示一種包含一多晶片模組(MCM，multi-chip module)的晶片之互連系統，其包含一第一處理器晶片、一圖形處理叢集(GPC，graphics processing cluster)晶片以及設置成包含該第一處理器晶片、該圖形處理叢集晶片以及一互連電路的一多晶片模組封裝。該第一處理器晶片設置成包含一第一接地參考單端傳訊介面電路。在該多晶片模組封裝之內製作的一第一組電線路，設置成將該第一單端傳訊介面電路耦合至該互連電路。該圖形處理叢集晶片設置成包含一第二單端傳訊介面電路，並且執行著色程式。一第二組電線路，其在該多晶片模組封裝之內製作，並且設置成將該第二單端傳訊介面電路耦合至該互連電路。在一個具體實施力內，每一單端傳訊介面都有利地實施接地參考單端傳訊。

Description

接地參考單端傳訊連接的圖形處理單元多晶片模組
本發明係關於多處理器架構，尤其係關於接地參考單端傳訊連接的圖形處理單元多晶片模組。
典型的計算系統包含一中央處理單元(CPU，central processing unit)、一圖形處理單元(GPU，graphics processing unit)、一高容量記憶體子系統以及介面子系統的集合。為了達成系統效能世代增加，圖形處理單元裝置的序列產生通常需要提高程度的效能與整合。傳統圖形處理單元裝置通常利用在單一晶粒或「晶片」上增加圖形處理叢集(GPC，graphics processing cluster)分割以及相關訊框緩衝器(FB，frame buffer)分割數量，達成較高程度的效能與整合。該等圖形處理叢集分割通常透過一橫桿電路耦合至該訊框緩衝器分割。每一晶片內也可加入快去記憶體。
隨著更多圖形處理叢集分割以及更多訊框緩衝器分割，每一種的複雜度都提高，整合至單一圖形處理單元晶片，圖形處理單元裝置上晶粒面積的規模與日俱增。將多個分割與其他子系統整合至單一晶粒的一項優勢為：利用調整傳統設計技術並且運用可讓電路密度更大的製造技術優勢，就可達成高效能。
不過，在單一晶片上簡單整合更多電路的一項缺點為：增加的晶片製造成本通常與晶粒面積不成比例，增加每一額外圖形處理叢集或訊框緩衝器伴隨的邊際成本。尤其是，已知晶片的製造成本通常為該晶片中晶粒面積的關鍵因素。在許多情況下，與高整合度圖形處理單元裝置相關聯的晶粒面積會超過一特性成本門檻，導致製造先進圖形處理單元晶片伴隨不成比例的成本低效率。
因此對於改善圖形處理單元架構及/或先前技術所伴隨其他問題而言有所需求。
【簡述】
本發明揭示一種包含一多晶片模組(MCM，multi-chip module)互連晶片的系統。該系統包含一第一處理器晶片、一圖形處理叢集(GPC，graphics processing cluster)晶片以及一多晶片模組封裝，該封裝設置成包含該第一處理器晶片、該圖形處理叢集晶片以及一互連電路。該第一處理器晶片設置成包含一第一單端傳訊介面電路。在該多晶片模組封裝之內製作的一第一組電線路，設置成將該第一單端傳訊介面電路耦合至該互連電路。該圖形處理叢集晶片設置成包含設置來執行圖形著色程式的一多執行緒處理器核心以及一第二單端傳訊介面。在該多晶片模組封裝之內製作的一第二組電線路，設置成將該第二單端傳訊介面電路耦合至該互連電路。
100‧‧‧接地參考單端傳訊系統
105‧‧‧信號線
107‧‧‧接地網路
110‧‧‧接地參考單端傳訊發送器
112‧‧‧資料驅動器
114‧‧‧資料驅動器
116‧‧‧Vout
120‧‧‧焊墊
122‧‧‧焊墊
124‧‧‧焊墊
126‧‧‧焊墊
130‧‧‧接地參考單端傳訊接收器
132‧‧‧放大器輸出信號
150‧‧‧接地參考單端傳訊發送器
152‧‧‧資料驅動器
154‧‧‧資料驅動器
162‧‧‧接地參考單端傳訊資料驅動器
172‧‧‧接地參考單端傳訊資料驅動器
190‧‧‧多晶片模組封裝
190‧‧‧多晶片模組封裝
262‧‧‧差分信號
264‧‧‧Vin
266‧‧‧GRef
268‧‧‧時脈信號
270‧‧‧接地參考單端傳訊接收器單元
272‧‧‧負邊緣觸發正反器
274‧‧‧正邊緣觸發正反器
300‧‧‧收發器配對
310‧‧‧收發器單元
312‧‧‧參考時脈
313‧‧‧傳輸資料時脈
314‧‧‧發送資料
315‧‧‧接收資料時脈
316‧‧‧接收資料
318‧‧‧接收時脈
322‧‧‧接地參考單端傳訊發送器
324‧‧‧接地參考單端傳訊發送器
328‧‧‧接地參考單端傳訊接收器
332‧‧‧可調整相位延遲
334‧‧‧序列器
336‧‧‧解序列器
338‧‧‧可調整相位延遲
342‧‧‧焊墊
346‧‧‧焊墊
352‧‧‧信號線
354‧‧‧信號線
356‧‧‧信號線
358‧‧‧信號線
362‧‧‧焊墊
366‧‧‧焊墊
370‧‧‧收發器單元
373‧‧‧接收器資料時脈
374‧‧‧接收資料
376‧‧‧發送資料
382‧‧‧接地參考單端傳訊接收器
383‧‧‧本機參考時脈
384‧‧‧接地參考單端傳訊接收器
386‧‧‧接地參考單端傳訊發送器
394‧‧‧解序列器
400‧‧‧接地參考單端傳訊資料驅動器
410‧‧‧節點
412‧‧‧輸出節點
416‧‧‧Vout
502‧‧‧控制邏輯
510‧‧‧驅動器控制信號
512‧‧‧驅動器控制信號
516‧‧‧Vout
520‧‧‧焊墊
522‧‧‧焊墊
550‧‧‧接地參考單端傳訊發送器
560‧‧‧方法
600‧‧‧多晶片模組
610‧‧‧圖形處理叢集晶片
611‧‧‧圖形處理叢集電路
612‧‧‧互連連結
614‧‧‧互連
616‧‧‧互連連結
618‧‧‧系統功能晶片
620‧‧‧訊框緩衝器晶片
621‧‧‧訊框緩衝器電路
622‧‧‧互連連結
624‧‧‧記憶體連結
630‧‧‧記憶體子系統
640‧‧‧集線器晶片
650‧‧‧路由器晶片
652‧‧‧內部路由器連結
660‧‧‧焊珠
670‧‧‧晶片堆疊
672‧‧‧用戶端晶片
675‧‧‧處理晶片
677‧‧‧處理晶片
700‧‧‧示範系統
701‧‧‧中央處理器
702‧‧‧通訊匯流排
704‧‧‧主記憶體
706‧‧‧圖形處理器
708‧‧‧顯示器
710‧‧‧次要儲存裝置
712‧‧‧輸入裝置
第一A圖根據一個具體實施例，例示根據一飛行電容器電荷泵實施一接地參考單端傳訊(GRS，ground-referenced single-ended signaling)發送器的一接地參考單端傳訊系統；第一B圖根據一個具體實施例，例示一資料驅動器在一預先充電狀態以及在兩不同資料相依驅動狀態下之操作；第一C圖根據一個具體實施例，例示根據一雙電容器電荷泵實施一接地參考單端傳訊發送器的一接地參考單端傳訊系統；第一D圖根據一個具體實施例，例示一資料驅動器在一預先充電狀態下之操作；第一E圖根據一個具體實施例，例示一資料驅動器在不同資料相依驅動狀態下之操作；第一F圖根據一個具體實施例，例示根據一飛行電容器電荷泵的一接地參考單端傳訊資料驅動器之操作；第一G圖根據一個具體實施例，例示根據一雙電容器電荷泵的一接地參考單端傳訊資料驅動器之操作； 第二A圖根據一個具體實施例，例示一示範接地參考單端傳訊接收器；第二B圖根據一個具體實施例，例示設置成解多工傳入資料的一示範接地參考單端傳訊接收器；第三圖根據一個具體實施例，例示設置成實施接地參考單端傳訊的一示範收發器配對；第四A圖根據一個具體實施例，例示包含一互補金屬氧化物半導體電路的一接地參考單端傳訊資料驅動器；第四B圖根據一個具體實施例，例示在伴隨驅動零資料值的一預先充電狀態下之一接地參考單端傳訊資料驅動器；第四C圖根據一個具體實施例，例示在伴隨驅動一資料值的一預先充電狀態下之一接地參考單端傳訊資料驅動器；第四D圖根據一個具體實施例，例示在一驅動狀態下的一接地參考單端傳訊資料驅動器；第五A圖根據一個具體實施例，例示包含一接地參考單端傳訊資料驅動器的兩實例之一接地參考單端傳訊發送器；第五B圖根據一個具體實施例，例示包含兩個接地參考單端傳訊資料驅動器的一接地參考單端傳訊發送器之時序；第五C圖根據一個具體實施例，例示用於產生一接地參考單端傳訊的方法流程圖；第六A圖根據一個具體實施例，例示實施當成一多晶片模組的一多晶片圖形處理單元；第六B圖根據一個具體實施例，例示實施當成一多晶片模組的一直接連接型多晶片圖形處理單元；第六C圖根據一個具體實施例，例示實施當成一多晶片模組的一集線器連接型多晶片圖形處理單元；第六D圖根據一個具體實施例，例示實施當成一多晶片模組的一網路連接型多晶片圖形處理單元；第六E圖根據一個具體實施例，例示具有訊框緩衝器固定 式記憶體實施當成一多晶片模組的一網路連接型多晶片圖形處理單元；第六F圖根據一個具體實施例，描述設置成實施一晶片堆疊其中包含一訊框緩衝器晶片與一記憶體子系統的一多晶片模組剖面圖；第六G圖根據一個具體實施例，例示設置成在一多晶片模組內包含一處理晶片與一系統功能晶片的一多晶片圖形處理單元；第六H圖根據一個具體實施例，例示設置成在一多晶片模組內容納一額外處理晶片的一多晶片圖形處理單元；以及第七圖說明其中可實施許多先前具體實施例的許多架構和/或功能性之示範系統。
本發明提供一種在包含系統級封裝裝置的不同晶片之間高速、單端傳訊之技術。一接地參考驅動器發送一脈衝，其具有由一對應邏輯狀態決定的一極性。該脈衝通過單一路徑，並且由一接地參考放大器接收，其將該脈衝放大用來解析成為一傳統邏輯信號。實施高速介面的接地參考驅動器與接地參考放大器之組合設置成，將包含該系統級晶片裝置的不同晶片互連。接地參考傳訊所啟用的這種高速通訊能有利地改善系統級封裝之內不同晶片間之頻寬，比傳統傳訊技術提供更高效能與更高密度系統。
本發明的具體實施例實施一種系統，其包含複數個不同處理器晶片、一或多個記憶體晶片以及耦合至一多晶片封裝的專屬功能晶片。該等不同晶片之間的互連都通過該多晶片封裝繞送。至少一個該等互連設置成包含一接地參考單端傳訊(GRS，ground-referenced single-ended signaling)連結，如底下所述。
一接地參考單端傳訊資料驅動器實施一電荷泵驅動器，設置成在一相關信號線上發送一接地參考脈衝。在一個實施當中，正電荷的脈衝指示一邏輯一，而負電荷的脈衝指示一邏輯零。該電荷泵驅動器利用強迫瞬間信號電流與接地電流在本地端上平衡，並且利用每半個時脈循環從該電源供應器消耗等量電荷，免除單端傳訊時常伴隨的同時切換雜訊(SSN，simultaneous switching noise)，這與所發送的資料無關。由設置成使 用一本機接地信號當成一輸入參考的一共用閘放大器階，接收並放大該脈衝。此設置對於共用模式雜訊，就是單端傳訊內傳輸錯誤的主要來源，提供實質性的免疫。一第二放大器階將一已知接收脈衝轉譯成全擺邏輯電壓，允許由傳統邏輯電路將該接收的脈衝正確解析成為一或二個邏輯狀態。在一個具體實施例內，一接地參考單端傳訊接收器包含一共用閘道放大器階、該第二放大器階以及設置成在交替時脈脈衝期間接收資料的兩儲存元件，例如正反器。
一接地參考單端傳訊收發器包含一接地參考單端傳訊資料 驅動器以及一接地參考單端傳訊接收器。該接地參考單端傳訊收發器透過該接地參考單端傳訊資料驅動器發送外送資料，並且透過該接地參考單端傳訊接收器接收內送資料。一同步接地參考單端傳訊收發器也可將具有一固定相位關係的時脈資訊發送給該外送資料，並且將具有一固定相位關係的時脈資訊接收給該內送資料。一接地參考單端傳訊互連包含兩個不同的接地參考單端傳訊收發器，透過一共用多晶片模組封裝之內製造的電線路耦合在一起。
第一A圖根據一個具體實施例，例示根據一飛行電容器電 荷泵實施一接地參考單端傳訊(GRS，ground-referenced single-ended signaling)發送器110的一接地參考單端傳訊系統100。接地參考單端傳訊系統100包含接地參考單端傳訊發送器110、包含一信號線105與一接地網路107的一傳輸路徑以及一接地參考單端傳訊接收器130。在一個具體實施例內，接地參考單端傳訊發送器110包含兩資料驅動器112、114。根據一個時脈信號CLK，將輸入資料信號D0和D1呈現給接地參考單端傳訊發送器110。資料驅動器112設置成擷取輸入D0伴隨的一邏輯狀態，並且在CLK為低狀態時，使用對應至輸入D0邏輯狀態的一脈衝，驅動輸出信號Vout 116至信號線105上。類似地，資料驅動器114設置成擷取輸入D1伴隨的一邏輯狀態，並且在CLK為高狀態時，使用對應至輸入D1邏輯狀態的一脈衝，驅動輸出信號Vout 116至信號線105上。沿著信號線105形成一系列脈衝，對應至來自輸入D0和D1的一系列輸入資料。該等系列脈衝參照至接地，具有可能低於傳統邏輯電壓震盪的電壓震盪。接地參考單端傳訊接收器130 設置成放大來自信號線105的一傳入系列脈衝，並且將該等脈衝轉譯成一傳統邏輯電壓震盪，如此該等脈衝可正確解析成為放大器輸出信號132上的邏輯信號。例如：沿著信號線105的該等系列脈衝具有脈衝的標稱振幅或減掉一百萬微伏特，而若耦合至放大器輸出信號132的邏輯在一千二百微伏特正供電軌上運作，則放大器輸出信號132可具有一千二百微伏特至零伏特的電壓震盪。
在一個具體實施例內，在一發送器晶片上製造接地參考單端 傳訊發送器110，並且在遠離該發送器晶片的一接收器晶片上製造接地參考單端傳訊接收器130。焊墊120包含接合焊墊，設置成將來自該發送器晶片的輸出信號Vout 116耦合至信號線105，其製作成一多晶片模組(MCM，multi-chip module)封裝190之內一阻抗控制線路。焊墊122包含接合焊墊，設置成將該發送器晶片之內一邏輯接地信號耦合至接地網路107，該網路製作於多晶片模組封裝190之內。類似地，焊墊124包含接合焊墊，設置成將信號線105耦合至該接收器晶片內接地參考單端傳訊接收器130的一輸入信號，並且焊墊126包含接合焊墊，設置成將接地網路107耦合至該接收器晶片之內一本機接地。一終端電阻器RTx耦合在輸出信號Vout 116與該發送器晶片之內該本機接地之間，以吸收傳入的信號，例如反射或感應的雜訊信號。一終端電阻器RRx耦合橫跨至接地參考單端傳訊接收器130的輸入，如同在該接收器晶片上吸收傳入信號一樣。
資料驅動器112包含電容器C0以及開關S01至S06。開關 S01可讓電容器C0的一第一節點耦合至一正供電軌，而開關S02可讓電容器C0的一第二節點耦合至本機接地網。在資料驅動器112的預先充電狀態期間，開關S01和S02都啟動(接通)，在CLK等於邏輯「1」值時定義。開關S03可讓電容器C0的該第一節點耦合至接地，而開關S06可讓電容器C0的該第二節點耦合至接地。開關S04可讓電容器C0的該第一節點耦合至Vout 116，而開關S05可讓電容器C0的該第二節點耦合至Vout 116。CLK等於邏輯「0」值時，開關S04和S06會在資料驅動器112將邏輯「1」值驅動至Vout 116時啟動，或開關S03和S05會在資料驅動器112將邏輯「0」值驅動至Vout 116時啟動。資料驅動器114包含一實質上一致的電路拓撲， 具備反向的CLK，如此CLK等於邏輯「0」值時，資料驅動器114位於預先充電狀態內，並且CLK等於邏輯「1」值時，則驅動Vout 116。
在一個具體實施例內，使用例如強化模式n通道與p通道場效電晶體這類單層互補金屬氧化物半導體(CMOS，complementary metal-oxide semiconductor)裝置，製造開關S01至S06以及開關S11至S16。在不背離本發明具體實施例的領域與精神之下，任何技術上可行的邏輯電路拓撲都可實施來將開關S01-S06和開關S11-S16驅動成單獨啟動或未啟動狀態。
第一B圖根據一個具體實施例，例示一資料驅動器112在一預先充電狀態以及在兩不同資料相依驅動狀態下之操作。如所示，CLK等於邏輯「1」值時，資料驅動器112在預先充電狀態內，因此開關S01和S02已經啟動並且電容器C0充電至一電壓，大約對應至一正供電軌，例如「VDD」供電軌。在該預先充電狀態期間，所有開關S03-S06都未啟動(斷開)。CLK等於邏輯「0」值時，開關S03-S06當中的兩個設置成將電容器C0耦合至Vout 116，以傳輸具有極性對應至D0邏輯值的脈衝。若要驅動邏輯「0」值，則驅動啟動開關S03和S05，藉此將相對於接地的一負電荷耦合至Vout 116。若要驅動邏輯「1」值，則驅動啟動開關S04和S06，藉此將相對於接地的一正電荷耦合至Vout 116。
第一C圖根據一個具體實施例，例示根據一雙電容器電荷泵實施一接地參考單端傳訊發送器150的一接地參考單端傳訊系統102。接地參考單端傳訊系統102包含接地參考單端傳訊發送器150、包含一信號線105與一接地網路107的一傳輸路徑以及一接地參考單端傳訊接收器130。在一個具體實施例內，接地參考單端傳訊發送器150包含兩資料驅動器152和154。接地參考單端傳訊系統102的操作大體上與上面第一A圖和第一B圖內所述接地參考單端傳訊系統100的操作一致，例外之處在於內部拓撲以及資料驅動器152和154的操作。
資料驅動器152包含電容器C0A和C0B以及開關S0A至S0H。開關S0A可讓電容器C0A的一第一節點耦合至一正供電軌，而開關S0C可讓電容器該第一節點耦合至一本機接地網。開關S0B可讓電容器C0A 的一第二節點耦合至Vout 116，而開關S0D可讓電容器該第二節點耦合至該本機接地網。類似地，開關S0E可讓電容器C0B的一第一節點耦合至一正供電軌，而開關S0G可讓電容器該第一節點耦合至該本機接地網。開關S0F可讓電容器C0B的一第二節點耦合至Vout 116，而開關S0H可讓電容器該第二節點耦合至該本機接地網。
在CLK等於邏輯「1」值時，定義資料驅動器152的預先充 電狀態。在該預先充電狀態期間，驅動啟動開關S0A、S0D、S0G和S0H，將電容器C0A預先充電至一電壓，對應至相對於該本機接地網路的該正供電軌，並且將電容器C0B預先充電成大約無電荷。CLK等於邏輯「0」值時，電容器C0A耦合至Vout 116來產生一負脈衝，或電容器C0B耦合至Vout 116來產生一正脈衝，如底下連結第一E圖所述。資料驅動器154包含一實質上一致的電路拓撲，具備反向的CLK，如此CLK等於邏輯「0」值時，資料驅動器154位於預先充電狀態內，並且CLK等於邏輯「1」值時，則驅動Vout 116。
在一個具體實施例內，使用例如強化模式n通道與p通道場 效電晶體這類單層互補金屬氧化物半導體裝置，製造開關S0A至S0H以及開關S1A至S1H。在不背離本發明具體實施例的領域與精神之下，任何技術上可行的邏輯電路拓撲都可實施來將開關S0A-S0H和開關S1A-S1H驅動成單獨啟動或未啟動狀態。
第一D圖根據一個具體實施例，例示資料驅動器152在一 預先充電狀態下之操作。如所示，CLK等於邏輯「1」值時，開關S0A已經啟動，將電容器C0A的一第一節點耦合至一正供電軌，並且開關S0D已經啟動，將電容器C0A的一第二節點耦合至一本機接地網。同時，開關S0G已經啟動，將電容器C0B的一第一節點耦合至接地，並且開關S0H已經啟動，將電容器C0B的一第二節點耦合至接地。在此預先充電狀態結束時，電容器C0B大體上已經放電。
第一E圖根據一個具體實施例，例示資料驅動器152在不 同資料相依驅動狀態下之操作。如所示，CLK等於邏輯「0」值並且D0等於邏輯「0」值時，開關S0C和S0B都設置成將電容器C0A耦合至Vout 116， 以傳輸具有一負極性的脈衝。另外，CLK等於邏輯「0」值並且D0等於邏輯「1」值時，開關S0E和S0F都設置成將電容器C0B耦合至Vout 116，以傳輸具有一正極性的脈衝。在此，該正供電軌假設具有足夠高頻電容耦合至該本機接地網，強迫瞬間返回電流通過該本機接地網，結合使用一正脈衝驅動Vout 116。
此時將公佈有關許多選擇架構和功能，如此可依照設計者或 使用者意願實施或不實施前述結構之更多說明資訊。吾人應該特別注意，下列資訊僅供說明，不應解釋為以任何方式進行限制。下列任何功能都可在排除或不排除所說明其他功能之下選擇性併入。
第一F圖根據一個具體實施例，例示根據一飛行電容器電 荷泵的一接地參考單端傳訊資料驅動器162之操作。資料驅動器162的一或多個實例可設置當成接地參考單端傳訊發送器之內資料驅動器來操作，例如：資料驅動器162的實例可設置成操作取代第一A圖中接地參考單端傳訊發送器110之內的資料驅動器112。類似地，資料驅動器162的實例可設置成操作取代資料驅動器114。
資料驅動器162包含電容器C2以及開關S20、S21、S22、 S23和S24，設置成在預先充電相位期間將電容器C2預先充電，以及在資料輸出相位期間將電容器C2放電至Vout 116。在一個具體實施例內，資料驅動器162的第一實例設置成：一時脈信號位於邏輯「0」狀態下在一預先充電相位內操作，以及該時脈信號在邏輯「1」狀態下在一資料輸出相位內操作。資料驅動器162的第二實例設置成：該時脈信號位於邏輯「1」狀態下在一預先充電相位內操作，以及該時脈信號在邏輯「0」狀態下在一資料輸出相位內操作。
資料驅動器162的每一實例都在該預先充電相位內時，若 D0在邏輯「1」狀態下，則開關S22和S21啟動，而開關S20、S23和S24未啟動。在該預先充電相位內時，若D0在邏輯「0」狀態下，則開關S20和S23啟動，而開關S21、S22和S24未啟動。在資料輸出相位期間，開關S21和S24已經啟動，而開關S20、S22和S23未啟動。總結來說，在該預先充電相位期間，使用正或負極性電荷將飛行電容器C2預先充電。然後在 該資料輸出相位期間，透過接地與Vout 116將該電荷放電。
第一G圖根據一個具體實施例，例示根據一雙電容器電荷 泵的一接地參考單端傳訊資料驅動器172之操作。資料驅動器172的一或多個實例可設置當成接地參考單端傳訊發送器之內資料驅動器來操作，例如：資料驅動器172的實例可設置成操作取代第一A圖中接地參考單端傳訊發送器110之內的資料驅動器112。類似地，資料驅動器162的實例可設置成操作取代資料驅動器114。
資料驅動器172包含電容器C3、C4以及開關S30、S31、 S32、S33、S40、S41和S42，設置成在預先充電相位期間將電容器C3和C4預先充電，以及在資料輸出相位期間將電容器C3、C4放電至Vout 116。 在一個具體實施例內，資料驅動器172的第一實例設置成：一時脈信號位於邏輯「0」狀態下在一預先充電相位內操作，以及該時脈信號在邏輯「1」狀態下在一資料輸出相位內操作。資料驅動器172的第二實例設置成：該時脈信號位於邏輯「1」狀態下在一預先充電相位內操作，以及該時脈信號在邏輯「0」狀態下在一資料輸出相位內操作。
資料驅動器172的每一實例都在該預先充電相位內時，開關S30、S33、S40和S41啟動，而開關S31、S32和S42未啟動。在該資料輸出相位期間，若D0在邏輯「0」狀態下，則開關S31和S32啟動，允許電容器C3將一負極性電荷放電至Vout 116。在同一時間上，開關S30、S33和S40-S42未啟動。在該資料輸出相位期間，若D0在邏輯「1」狀態下，則開關S41和S42啟動，允許電容器C4將一正極性電荷放電至Vout 116。在同一時間上，開關S40和S30-S433啟動。
第二A圖根據一個具體實施例，例示一示範接地參考單端傳訊接收器130。如所示，接地參考單端傳訊接收器130接收信號Vin 264和GRef 266，並且產生放大器輸出信號132。在一個具體實施例內，Vin 264上的到達脈衝具有相對於GRef 266來說代表邏輯「1」的正電壓，並且Vin 264上的到達脈衝具有相對於GRef 266來說代表邏輯「0」的負電壓。接地參考單端傳訊接收器130放大輸入信號Vin 264與GRef 266之間的差分電壓，以產生一對應的差異信號262。在一個具體實施例內，接地參考單端傳 訊接收器130設計成偏向差異信號262往反向器inv3的震盪臨界集中，如此根據傳統邏輯電壓位準，放大差異信號262以產生放大器輸出信號132。
在一個具體實施例內，接地參考單端傳訊接收器130包含電阻器R1至R4、反向器inv1至inv3、電容器C5以及場效電晶體n1和n2。電阻器R2和R4可運用任何技術上可行的技術，實施當成可變電阻器。可變電阻器的一個示範實施提供電阻值的數位控制，並且包含並聯的一組n通道場效電晶體。每一n通道場效電晶體由來自一控制字元，用於建立該電阻值的不同數位控制信號所控制。若該控制字元定義為二進位數，則在該等n通道場效電晶體大小適中時，該組n通道場效電晶體的對應電阻值不變。在一實際實施當中，由接地參考單端傳訊接收器130調整電阻器R2和R4，將傳入脈衝的終端以及注入Vin 264和GRef 266的電流平衡。從二進位碼字到電阻值的單一映射，將達成平衡終端所需的任何數位修改簡化。任何技術上可行的技術都可實施來調整電阻器R2和R4，以達成平衡終端。
電阻器R1和R3也可使用任何技術上可行的技術來實施，例如：電阻器R1和R3可實施當成已經適當偏壓的p通道場效電晶體。反向器inv1和inv2提供增益，而電容器C5用來穩定由反向器inv1和inv2結合電阻器R1和場效電晶體n1形成的迴路。
第二B圖根據一個具體實施例，例示設置成解多工傳入資料的一示範接地參考單端傳訊接收器單元270。接地參考單端傳訊接收器單元270包含接地參考單端傳訊接收器130，以及儲存元件，設置成擷取並儲存交錯時脈相位上放大器輸出信號132的邏輯狀態，以便將呈現為輸入信號Vin 264上到達脈衝，稱為輸入信號GRef 266的輸入資料解除多工狀態。每一輸出信號D0 284和D1 282都代表該到達資料脈衝一半頻率上的已擷取輸入資料。
在一個具體實施例內，該等儲存元件包含一正邊緣觸發正反器274以及一負邊緣觸發正反器272。如所示，正邊緣觸發正反器274設置成在一時脈信號CLK 268的該上升邊緣期間擷取D0，而負邊緣觸發正反器272設置成在CLK 268的一下降邊緣期間擷取D1。這種組態假設CLK 268和放大器輸出信號132一起轉換，並且正反器272和274需要比維持時間還要多的設定時間。在替代具體實施例內，在CLK 268的下降邊緣上擷取D0，而在CLK 268的上升邊緣上擷取D1。在其他替代具體實施例內，該等儲存元件包含位準敏感栓鎖器而非正反器。
第三圖根據一個具體實施例，例示設置成實施接地參考單端 傳訊的一示範收發器配對300。如所示，收發器配對300包含收發器單元310，其透過信號線352、354、356和358耦合至收發器單元370。信號線352、354、356和358可製作成為一多晶片模組封裝190內嵌的控制阻抗線路。收發器310設置成針對該等信號線，接收以一半該資料傳輸率操作的一參考時脈312。可調整相位延遲332可在發送參考時脈312至接地參考單端傳訊發送器322、接地參考單端傳訊發送器324以及序列器334之前，導入一可調整相位延遲。
如所示，接地參考單端傳訊發送器322設置成通過焊墊 342、信號線352以及焊墊362，將一序列「01」圖案發送至接地參考單端傳訊接收器382。在一個具體實施例內，此「01」圖案以已發送資料大體上相同的相位來發送，從接地參考單端傳訊發送器324通過焊墊344、信號線354以及焊墊364到接地參考單端傳訊接收器384。序列器334以比參考時脈312還要低的頻率，但是以對應較寬的並聯寬度，接收發送資料314。例如：若參考時脈312設置成以10GHz運作，並且序列器334設置成將十六個二進位字元多工為兩個位元，透過接地參考單端傳訊發送器324傳輸，則十六個二進位字元以10GHz除以八或1.25GHz的速率到達。在此，由序列器334產生的一傳輸資料時脈313以1.25GHz運作，用於到達發送資料314的時序轉換。在此範例中，參考時脈312具有100pS的週期，並且由接地參考單端傳訊發送器322和324發送的每一不同位元都具有50pS的單位間隔。
接地參考單端傳訊接收器382透過信號線352接收參考時脈 312的相位延遲版本並且產生一本機參考時脈383，其可耦合至接地參考單端傳訊接收器384，用來擷取信號線354上的到達脈衝。本機參考時脈383也可耦合至解序列器394，用於擷取來自接地參考單端傳訊接收器384的資 料並解除多工。延伸以上範例，接地參考單端傳訊接收器384可擷取本機參考時脈383交替時脈相位上以10GHz運作的到達脈衝，以每100pS產生兩個位元。解序列器394設置成將包含來自接地參考單端傳訊接收器384的兩個位元之序列資料解除多工，並且以1.25GHz的速率產生對應十六個二進位字元。該等十六個二進位字元呈現為接收資料374。解序列器394可產生接收器資料時脈373，以反應適當時脈給接收資料374。接收資料374代表發送資料314的本機副本。在一個具體實施例內，解序列器394設置成沿著字元邊界對準到達資料。精通技術人士將了解，並行資料的序列化以及解序列化需要並行資料沿著字元邊界對準，並且在不背離本發明具體實施例的領域和精神之下，可由收發器單元370或相關邏輯實施業界內已知技術。
序列器396擷取到達的發送資料376，並且將由接地參考單 端傳訊發送器386通過信號線356傳輸的該資料序列化。在一個具體實施例內，序列器396根據本機參考時脈383產生發送資料時脈375，當成到達發送資料376的一時脈參考。接地參考單端傳訊接收器326擷取從信號線356和解序列器336到達的該資料，並且將該資料解多工成為文字，呈現為接收資料316。接地參考單端傳訊發送器388設置成通過焊墊368、信號線358以及焊墊348，將一序列「01」圖案發送至接地參考單端傳訊接收器328。 在一個具體實施例內，此「01」圖案以已發送資料大體上相同的相位來發送，從接地參考單端傳訊發送器386通過焊墊366、信號線356以及焊墊346到接地參考單端傳訊接收器326。接地參考單端傳訊接收器328與可調整相位延遲338都根據該序列「01」圖案產生接收時脈318。在一個具體實施例內，由解序列器336產生接收資料時脈315，以反應適當時脈給接收資料316。
決定可調整相位延遲332與可調整相位延遲338的正確相位 延遲值，可使用任何技術上可行的技術來執行。例如：在一連結訓練相位期間，可調整相位延遲332和可調整相位延遲338的相位延遲值可在相位延遲值的範圍內交換，藉此決定訓練期間對應至一實質上最小位元錯誤率的相位延遲，並且用於正常連結操作。
雖然本說明書內例示同步時脈模型用於在收發器單元310 與收發器單元370之間傳輸資料，在不背離本發明具體實施例的領域與精神之下，任何技術上可行的時脈模型都可實施。
第四A圖根據一個具體實施例，例示包含一互補金屬氧化 物半導體電路的一接地參考單端傳訊資料驅動器400。如所示，該互補金屬氧化物半導體電路例示一電路拓撲，可用於運用互補金屬氧化物半導體電路元件實施第一F圖的資料驅動器162。尤其是，開關S20和S22分別實施為p通道場效電晶體p40以及p通道場效電晶體p42，並且開關S21、S23和S24分別實施為n通道場效電晶體n41、n通道場效電晶體n43以及n通道場效電晶體n44。一參考節點410耦合至一電容器C7、一p通道場效電晶體p40以及n通道場效電晶體n41。一輸出節點412耦合至電容器C7的另一側，以及耦合至p通道場效電晶體p42、n通道場效電晶體n43以及n通道場效電晶體n44。
控制信號g40耦合至p通道場效電晶體p40的一閘極節點。 驅動控制信號g40至一邏輯0位準時，p通道場效電晶體p40開啟，將節點410拉至VDD伴隨的一電壓位準。控制信號g41耦合至n通道場效電晶體n41的一閘極節點。驅動控制信號g41至一邏輯1位準時，n通道場效電晶體n41開啟，將節點410拉至GND伴隨的一電壓位準。類似地，p通道場效電晶體p42回應控制信號g42，選擇性將節點412拉至VDD，而n通道場效電晶體n43回應控制信號g43，選擇性將節點412拉至GND。控制信號g44耦合至n通道場效電晶體n44的一閘極節點。驅動控制信號g44至一邏輯0位準時，n通道場效電晶體n44大體上將節點412與節點Vout 416隔離。不過，驅動控制信號g44至一邏輯1位準時，n通道場效電晶體n44在節點412與Vout 416之間形成一低阻抗路徑。如底下結合第四D圖所描述，此低阻抗路徑有助於使用適當信號驅動Vout 416。
接地參考單端傳訊資料驅動器400主要在三種不同狀態下 操作，包含依序驅動零資料值的一第一預先充電狀態、依序驅動一資料值的一第二預先充電狀態，以及用於使用對應至一前述預先充電狀態的信號驅動一信號線，例如信號線105的一驅動狀態。這些狀態例示於底下的第 四B圖至第四D圖內。預先充電狀態與該驅動狀態之間的轉換由控制信號g40至g44編排。
第四B圖根據一個具體實施例，例示在伴隨驅動零資料值 的該第一預先充電狀態下之接地參考單端傳訊資料驅動器400。如所示，在該第一預先充電狀態下，控制信號g40設定為零，開啟p通道場效電晶體p40，藉此將節點410耦合至VDD。同時，控制信號g43設定為一(1)，開啟n通道場效電晶體n43，藉此將節點412耦合至GND。另外，控制信號g42設定為一來關閉p通道場效電晶體p42，並且控制信號g41和g44設定為零，以分別關閉n通道場效電晶體n41和n通道場效電晶體n44。在此第一預先充電狀態下，電容器C7以節點410上的正電荷以及節點412上的負電荷充電，其與節點Vout 416電絕緣。
第四C圖根據一個具體實施例，例示在伴隨驅動一資料值 的該第二預先充電狀態下之接地參考單端傳訊資料驅動器400。如所示，在該第二預先充電狀態下，控制信號g42設定為零，開啟p通道場效電晶體p42，藉此將節點412耦合至VDD。同時，控制信號g41設定為一，開啟n通道場效電晶體n41，藉此將節點410耦合至GND。另外，控制信號g40設定為一來關閉p通道場效電晶體p40，並且控制信號g43和g44設定為零，以分別關閉n通道場效電晶體n43和n通道場效電晶體n44。在此第二預先充電狀態下，電容器C7以節點410上的負電荷以及節點412上的正電荷充電，其與節點Vout 416電絕緣。
第四D圖根據一個具體實施例，例示在一驅動狀態下之的 接地參考單端傳訊資料驅動器400。如所示，控制信號g41設定為一，將節點410耦合至GND，並且控制信號g44設定為一，將節點412耦合至節點Vout 416。控制信號g40和g42都設定為一，分別關閉p通道場效電晶體FET p40以及p通道場效電晶體p42。此外，控制信號g43設定為零，以關閉n通道場效電晶體n43。在此狀態下，電容器C7放電至節點Vout 416。 若在先前預先充電狀態下已經在電容器C7內累積一負電荷，則C7將該負電荷相對於GND放電至節點Vout 416。否則，若在先前預先充電狀態下已經在電容器C7內累積一正電荷，則C7將該正電荷相對於GND放電至節 點Vout 416。通過節點Vout 416的電流大體上與通過GND的對應接地電流平衡。
在不背離本發明範疇與精神之下，可使用任何技術上可行的 技術實施電容器C7。在一個具體實施例內，使用n通道場效電晶體實施該電容器C7。例如：一第一n通道場效電晶體的一閘極節點可耦合至第四A圖的節點412，以形成背靠背金屬氧化物電晶體電容器。此外，該第一n通道場效電晶體的源極與汲極節點都可耦合至節點410。一第二n通道場效電晶體的閘極節點可耦合至節點410，而該第二n通道場效電晶體的源極與汲極節點都可耦合至節點412。相較於互補金屬氧化物半導體製程之內可用的其他電容器結構，閘極靜電容量較有面積效率。不過，閘極靜電容量隨電荷極性顯著改變。為了補償極性相依閘極靜電容量，對稱設置兩個n通道裝置來儲存相反極性的電荷。在此方式中，放電進入節點Vout 416的一正脈衝具有相對於放電進入節點Vout 416的一負脈衝大體上相等之振幅。
在另一個具體實施例內，可使用相鄰金屬層內的線路實施該 電容器C7。例如：連續金屬層內的線路可設置成在節點410與412之間提供平板靜電容量(Cp)以及邊緣靜電容量(Ce)。不同於閘極靜電容量，傳統介電材料之內嵌金屬結構間之平板與邊緣靜電容量相對於極性穩定。不過，針對同等靜電容量值而言，使用金屬層線路形成的一電容器相較於使用閘極靜電容量形成的一電容器，需要更多晶粒面積。雖然可使用兩相鄰層上的兩平行線路來實施該電容器C7，不過精通技術人士將了解，可使用超過兩層以及每一層上超過兩條相鄰線路，來實現這種金屬氧化物金屬(MOM，metal-oxide-metal)電容器。
第五A圖根據一個具體實施例，例示包含一接地參考單端 傳訊資料驅動器400的兩個實例之一接地參考單端傳訊發送器550。如所示，接地參考單端傳訊發送器550接收與時脈信號CLK同步的資料輸入信號D0和D1。控制邏輯502接收信號D0、D1和CLK，並且在回應上，產生驅動器控制信號510以及驅動器控制信號512。在一個具體實施例內，驅動器控制信號510包含控制信號g40至g44，用於接地參考單端傳訊資料驅動器400的實例400(0)，並且驅動器控制信號512包含控制信號g40至g44， 用於接地參考單端傳訊資料驅動器400的實例400(1)。
在一個具體實施例內，CLK在邏輯一狀態下時，控制邏輯 502設置實例400(0)來在預先充電狀態下操作。若D0在邏輯零狀態下，則實例400(0)進入驅動零資料值伴隨的該預先充電狀態，如先前第四B圖內所例示。在此產生驅動器控制信號510，如此g40=0、g41=0、g42=1、g43=1以及g44=0。另外若D0在邏輯一狀態下，則實例400(0)進入驅動一資料值伴隨的該預先充電狀態，如先前第四C圖內所例示。在此產生驅動器控制信號510，如此g40=1、g41=1、g42=0、g43=0以及g44=0。CLK在邏輯零狀態下時，控制邏輯502設置實例400(0)來在該驅動狀態下操作，如先前第四D圖內所例示。在此產生驅動器控制信號510，如此g40=1、g41=1、g42=1、g43=0以及g44=1。
CLK在邏輯零狀態下時，控制邏輯502設置實例400(1)來 在預先充電狀態下操作。若D1在邏輯零狀態下，則實例400(1)進入驅動零資料值伴隨的該預先充電狀態，如先前第四B圖內所例示。在此產生驅動器控制信號512，如此g40=0、g41=0、g42=1、g43=1以及g44=0。另外若D1在邏輯一狀態下，則實例400(1)進入驅動一資料值伴隨的該預先充電狀態，如先前第四C圖內所例示。在此產生驅動器控制信號512，如此g40=1、g41=1、g42=0、g43=0以及g44=0。CLK在邏輯一狀態下時，控制邏輯502設置實例400(1)來在該驅動狀態下操作，如先前第四D圖內所例示。在此產生驅動器控制信號510，如此g40=1、g41=1、g42=1、g43=0以及g44=1。
每一實例400(0)、400(1)都耦合至一共用Vout 416信號，然 後進一步耦合至焊墊520。在一個具體實施例內，Vout 416透過電阻器RTx耦合至焊墊522。焊墊522耦合至一電路接地節點，對應至第四A圖至第四D圖內的GND。
在一個具體實施例內，接地參考單端傳訊發送器550設置成 取代第一A圖的接地參考單端傳訊發送器110。在此，焊墊520將Vout 416耦合至信號線105，並且焊墊522將GND耦合至接地網路107。在這種設置當中，接地參考單端傳訊接收器130接收來自接地參考單端傳訊發送器550的資料。在特定具體實施例內，接地參考單端傳訊發送器550包含第三 圖的接地參考單端傳訊Tx 322、接地參考單端傳訊Tx 324、接地參考單端傳訊Tx 386以及接地參考單端傳訊Tx 388。
第五B圖根據一個具體實施例，例示一接地參考單端傳訊發送器550的時序。如所示，CLK在邏輯零狀態下時，於時間k+1期間，將來自輸入D0的一個資料位元發送至Vout 416，並且CLK在邏輯一狀態下時，於時間k+2期間，將來自輸入D1的一個資料位元發送至Vout 416。在一個具體實施例內，輸入D0和D1同步於CLK的上升邊緣並更新。在這種具體實施例內，輸入D0和D1改變來回應CLK的上升邊緣進入時間k時，實例400(1)在資料驅動狀態下。在CLK的上升邊緣進入時間k時，實例400(0)進入預先充電狀態，藉此取樣D0上的資料。在CLK離開時間k並進入時間k+1的上升邊緣上，實例400(0)進入一資料驅動狀態，並且將來自D0的擷取資料驅動到Vout 416。在CLK的下降邊緣進入時間k+1時，實例400(1)進入預先充電狀態，藉此取樣D1上的資料。在CLK離開時間k+1並進入時間k+2的上升邊緣上，實例400(1)進入一資料驅動狀態，並且將來自D1的擷取資料驅動到Vout 416。如此，使用具有傳統單端同步時序的傳統邏輯，可將包含D0和D1的資料呈現給接地參考單端傳訊發送器550，而接地參考單端傳訊發送器550將該資料進行時間多工，以便用雙資料速率傳輸。換言之，在該CLK的每一週期或循環內發生兩個資料轉換。在較佳具體實施例內，CLK為低狀態時鎖定D0，以確定D0穩定，可用於控制實例400(0)的該預先充電。類似地，CLK為高狀態時鎖定D1，以確定D1穩定，可用於控制實例400(1)的該預先充電。
在其他具體實施例內，包含超過兩個接地參考單端傳訊資料驅動器400實例的一接地參考單端傳訊發送器，設置成接收接地參考單端傳訊資料驅動器400的每一實例之資料位元，並且以對應的較高資料速率，將該資料進行時間多工處理。在這種具體實施例內，需要多個時脈信號提供適當時序給預先充電，並且驅動資料來將該資料進行時間多工處理。
第五C圖根據一個具體實施例，例示用於產生一接地參考單端傳訊的方法560之流程圖。雖然結合第四A圖至第五B圖來描述方法560，實施輸入資料至輸出資料的二比一時間多工率，不過精通技術人士將 了解，執行方法560的任何系統都在本發明具體實施例的領域與精神之內。
方法560從步驟565開始，在此一第一資料驅動器，例如接 地參考單端傳訊資料驅動器400的實例400(0)，在一第一時間k期間利用預先充電一第一電容器，取樣資料的一第一位元。該第一電容器充電至具有極性，對應至該資料第一位元的一邏輯位準。在步驟570上，一第二資料驅動器，例如接地參考單端傳訊資料驅動器400的實例400(1)，在一時間k+1期間利用預先充電一第二電容器，取樣資料的一第二位元。該第二電容器充電至具有極性，對應至該資料第二位元的一邏輯位準。
在步驟575上，利用在該時間k+1期間，將該第一電容器 耦合至該輸出信號，則該第一資料驅動器驅動一輸出信號，例如第四A圖至第四D圖的Vout 416或第五A圖的Vout 416，以反應資料的該第一位元。 在此，該第一電容器耦合在一接地網路與該輸出信號之間。在步驟565內已經根據資料的該第一位元之邏輯位準，建立該第一電容器上電荷的極性。耦合至該輸出信號時，該第一電容器因此反應該邏輯位準給資料的該第一位元。
在步驟580內，在時間k+2期間，利用將該第二電容器耦 合至該輸出信號，該第二資料驅動器驅動該輸出信號來反應資料的該第二位元。在此，該第二電容器耦合在一接地網路與該輸出信號之間。在步驟570內已經根據資料的該第二位元之邏輯位準，建立該第二電容器上電荷的極性。耦合至該輸出信號時，該第二電容器因此反應該邏輯位準給資料的該第一位元。在驅動該輸出信號來反應資料的該第二位元之後，終止方法560。
在其他具體實施例內，可實施大於二的時間多工率，並且至 少一個額外相位相關時脈可提供來協調超過三個接地參考單端傳訊資料驅動器400實例之操作。
使用接地參考單端的多晶片圖形處理單元系統
第六A圖根據一個具體實施例，例示實施當成一多晶片模組(MCM，multi-chip module)600的一多晶片圖形處理單元(GPU，graphics processing unit)。如所示，多晶片模組600包含一多晶片模組封裝190、二 或多個圖形處理叢集(GPC，graphics processing cluster)晶片610以及一互連614，設置成幫助圖形處理叢集晶片610之間以及訊框緩衝器(FB，frame buffer)晶片620之間的通訊。
每一圖形處理叢集晶片610都可包含一或多個多執行緒圖 形處理核心，設置成執行一或多個執行緒程式。該等執行緒程式可實施幾何操作、像素操作、一般用途計算操作或這些的任意組合，並不限制。該等執行緒程式可包含圖形著色程式。每一圖形處理叢集晶片610也可包含用於每一圖形處理核心的快取記憶體，以及由二或多個圖形處理核心共享的快取記憶體。例如：每一圖形處理叢集晶片610都可包含與每一圖形處理核心相關聯的第一階快取。每一圖形處理叢集晶片610也可包含一第二階快取，由圖形處理叢集晶片610內含的一或多個圖形處理核心共享。在特定具體實施例內，圖形處理叢集晶片610(0)設置成提供高計算效能，而圖形處理叢集晶片610(1)設置成以低功率消耗來運作。在這種具體實施例內，圖形處理叢集晶片610(0)由高效能製造技術製造，而圖形處理叢集晶片610(1)由低功率製造技術製造。在特定具體實施例內，圖形處理叢集晶片610(0)設計用於相對高效能，而圖形處理叢集晶片610(1)設計使用該相同製造技術用於相對低功率。在一個具體實施例內，圖形處理叢集晶片610(0)包含數量超過圖形處理叢集晶片610(1)的圖形處理核心。每一個圖形處理叢集晶片610(2)和610(3)都可設計用於高效能或用於低功率消耗。在一個具體實施例內，使用與圖形處理叢集晶片610或訊框緩衝器晶片620不同的製造技術來製造系統功能晶片618。例如：系統功能晶片618使用上一世代製造技術製造，而圖形處理叢集晶片610使用更先進並且較高效能製造技術製造。
每一圖形處理叢集晶片610都透過一對應互連連結612耦合 至一互連614。如第六B圖至第六E圖內更詳細例示，互連614可實施幫助圖形處理叢集晶片610與訊框緩衝器晶片620之間通訊的不同拓撲。在一個具體實施例內，每一互連連結612都包含位於一對應圖形處理叢集晶片610之內的一或多個接地參考單端傳訊收發器，以及包含多晶片模組封裝190之內製作的相關電線路。根據專屬實施需求，每一接地參考單端傳 訊收發器都可包含一或多個雙向或一或多個單方向資料信號。
在一個具體實施例內，每一收發器都設置成都以十六比一的 比例，將來自核心電路的資料多工化，如此每一圖形處理叢集信號線都以核心電路操作頻率，在每信號一位元所需的時間內發送十六位元。在這種具體實施例內，二百五十六位元晶片上資料匯流排可多工處理進入十六條接地參考單端傳訊信號線內。在特定具體實施例內，一個十六信號接地參考單端傳訊通道設置成發送來自圖形處理叢集晶片610的資料，並且另一個十六信號接地參考單端傳訊通道設置成發送資料至圖形處理叢集晶片610。
每一視訊緩衝器晶片620都透過一對應互連連結622耦合至 互連614。每一訊框緩衝器晶片620也透過一對應的記憶體連結624耦合至一記憶體子系統(未顯示)。一已知的訊框緩衝器晶片620可實施、不實施像素混和以及合成操作。不同的混合模式都可實施，並且根據該資料的特定演算法需求，訊框緩衝器晶片620可在從圖形處理叢集晶片610發送至該記憶體子系統的像素資料上，執行一或多種不同的混合模式。總而言之，視訊緩衝器晶片620實施一光柵操作單元，包含讀取修改寫入操作至一訊框緩衝器記憶體。每一訊框緩衝器晶片620都可包含一快取，例如一層兩快取。尤其是，每一訊框緩衝器晶片620都實施一記憶體控制器，並且可在其他系統元件的一半上操作當成一記憶體控制器，例如圖形處理叢集610。
任何技術上可行的通訊協定都可實施用來透過互連連結 612發送資料。在一個具體實施例內，該通訊協定指定，不限制，包含一存取位址的一記憶體讀取要求、包含一存取位址和寫入資料的一記憶體寫入要求，以及指出一成功寫入操作的一寫入確認。在特定具體實施例內，該讀取要求與該寫入要求也包含以位元組、字元或任何技術上可行的資料長度測量所指定之存取長度。在一個具體實施例內，一已知的存取要求包含一分離交易。在一替代具體實施例內，一已知的存取要求包含一封鎖交易。 在特定具體實施例內，該通訊協定指定一訊息傳遞機構，用於將資料封包發送至一目的地裝置。在一個具體實施例內，實施用於透過互連連結612 發送資料的該通訊協定指定一快取一致性協定。該快取一致性協定可提供維持快取一致性的一廣播機構、維持快取一致性的一目錄型機構，或在不背離本發明具體實施例的領域與精神之下，維持二或多個快取或記憶體子系統之間快取一致性的任何技術上可行之機構。在一個具體實施例內，該快取一致性協定實施一無效化機構，用於處理快取寫入。另外，該快取一致性協定實施一更新機構，用於處理快取寫入。在一個具體實施例內，該快取一致性協定實施一寫過機構，用於處理特定寫入。
多晶片模組600也可包含一或多個記憶體子系統(未顯示)， 直接或透過額外互連(未顯示)耦合至訊框緩衝器晶片620。在一個具體實施例內，每一記憶體子系統都包含一動態隨機存取記憶體晶片。在另一個具體實施例內，每一記憶體子系統都包含一快取記憶體晶片。該快取記憶體晶片可包含一第二階快取、一第三階快取、一快取片或任何其他技術上可行的快取記憶體元件。尚且在另一個具體實施例內，每一記憶體子系統都包含記憶體晶片的堆疊，包含至少一個動態隨機存取記憶體或至少一個快取記憶體晶片或這些的組合。仍舊在另一個具體實施例內，每一記憶體子系統都包含一個介面精簡晶片以及至少一個動態隨機存取記憶體晶片、至少一個快取記憶體晶片或至少一個動態隨機存取記憶體晶片與至少一個快取記憶體晶片。該介面精簡晶片可包含一記憶體控制器，設置成接收存取要求(指令)，並且利用產生目標直接在耦合至該精簡晶片的動態隨機存取記憶體晶片或快取記憶體晶片之進一步存取要求，來處理該等存取要求。在特定具體實施例內，記憶體子系統設置成透過包含一或多個資料信號的一接地參考單端傳訊收發器，與至少一個訊框緩衝器晶片620通訊。在這種具體實施例內，一已知記憶體子系統可直接耦合至該至少一個訊框緩衝器晶片620，或該記憶體子系統可透過互連614或其他互連間接耦合。
在一個具體實施例內，例示於底下的第六F圖內，一已知 訊框緩衝器晶片620包含在包含一對應記憶體子系統的垂直晶片堆疊之內。在特定具體實施例內，一訊框緩衝器晶片620耦合至多晶片模組封裝190，並且包含該記憶體子系統的一或多個晶片耦合至訊框緩衝器晶片620來形成一晶片堆疊。
多晶片模組600也可包含一系統功能晶片618，該晶片設置 成實施多晶片模組600所要求的功能性，但不在圖形處理叢集晶片610、訊框緩衝器晶片620或互連614之內實施。例如：系統功能晶片618可實施電源管理功能、系統控制功能以及看門狗功能，或上述與圖形處理叢集晶片610結合的任何組合。系統功能晶片618可耦合至一或多個圖形處理叢集晶片610、一或多個訊框緩衝器晶片620、互連614或以上任何技術上可行的組合。在一個具體實施例內，系統功能晶片618實施一主機介面。與該主機介面相關聯的信號可透過多晶片模組封裝190到外部接腳，例如耦合至多晶片模組封裝190的外部焊珠，路由至一主機系統。在特定具體實施例內，系統功能晶片618也實施一或多個顯示控制器，設置成提供光柵刷新至顯示裝置，例如液晶顯示器面板。視訊信號也透過多晶片模組封裝190至外部接腳，路由至對應的顯示裝置。
第六B圖根據一個具體實施例，例示實施當成多晶片模組 600的一直接連接型多晶片圖形處理單元。如所示，互連614設置成將每一圖形處理叢集晶片610直接連接至訊框緩衝器晶片620。在第六B圖內所示的直接連接拓撲當中，第六A圖內所例示的每一互連連結612都包含直接連接連結或組織當成通道，具有一個通道連接一個圖形處理叢集晶片610連接至訊框緩衝器晶片620。在一個具體實施例內，與互連連結612相關聯的一已知連結包含一對接地參考單端傳訊收發器。該對接地參考單端傳訊收發器的一第一接地參考單端傳訊收發器包含在一個圖形處理叢集晶片610內，並且該對接地參考單端傳訊收發器的一第二接地參考單端傳訊收發器包含在訊框緩衝器晶片620內。多晶片模組封裝190內製造的相關電線路將該第一接地參考單端傳訊收發器耦合至該第二接地參考單端傳訊收發器，以完成該連結。在一個具體實施例內，系統功能晶片618透過一對應互連連結616耦合至一或多個圖形處理叢集晶片610。互連連結616可包含單端傳訊、差分信號或以上任何技術上可行的組合。在一個具體實施例內，互連連結616包含接地參考單端傳訊信號。在這種具體實施例內，至少一個接地參考單端傳訊收發器在系統功能晶片618之內製造，並且耦合至互連連結616。一第二接地參考單端傳訊收發器可在圖形處理叢集晶片610之 內，或耦合至互連連結616的任何其他裝置之內製造。
在一個具體實施例內，每一訊框緩衝器晶片620都透過相關 記憶體連結624耦合至一對應的記憶體子系統(未顯示)。在特定具體實施例內，每一記憶體連結624都包含一對接地參考單端傳訊收發器。該對接地參考單端傳訊收發器的一第一接地參考單端傳訊收發器包含在一個訊框緩衝器晶片620內，並且該對接地參考單端傳訊收發器的一第二接地參考單端傳訊收發器包含在內含一對應記憶體子系統的一晶片內。多晶片模組封裝190內製造的相關電線路將該第一接地參考單端傳訊收發器耦合至該第二接地參考單端傳訊收發器，以完成該連結。如先前所述，該記憶體子系統可包含至少一個記憶體晶片，例如動態隨機存取記憶體或快取記憶體晶片。該至少一個記憶體晶片可組合成一堆疊。
在一個具體實施例內，例示於底下的第六F圖內，一已知 訊框緩衝器晶片620包含在包含一對應記憶體子系統的垂直晶片堆疊之內。在特定具體實施例內，一訊框緩衝器晶片620耦合至多晶片模組封裝190，並且包含該記憶體子系統的一或多個晶片耦合至訊框緩衝器晶片620來形成一晶片堆疊。
在一個具體實施例內，每一訊框緩衝器晶片620都設置成在 一對應記憶體連結624上發送一記憶體存取協定，其指定但不限制設置成包含一存取位址的一讀取要求，以及設置成包含一存取位址和寫入資料的一記憶體寫入要求。在一個具體實施例內，每一記憶體連結624都實施結合第六A圖所描述的該記憶體存取協定。在特定具體實施例內，互連連結612、622、616每一都可包含兩裝置之間的一主要通訊介面。在一個具體實施例內，一主要通訊介面定義為一個介面，例如一或多個接地參考單端傳訊收發器的組合，其設置成在該相同裝置之內製造的一或多個介面之間提供最高頻寬。在另一個具體實施例內，一主要通訊介面定義為一個設置成傳輸記憶體存取要求以及相關資料的介面。尚且在另一個具體實施例內，一主要通訊介面定義為一個設置成在兩裝置之間傳輸資料，例如著色程式資料或應用程式資料的介面。在較佳具體實施例內，每一主要通訊介面都實施一單端傳訊制度。
第六C圖根據一個具體實施例，例示實施當成多晶片模組 600的一集線器連接型多晶片圖形處理單元。如所示，相較於第六A圖，用一集線器晶片640取代互連614，將每一圖形處理叢集晶片610耦合至每一訊框緩衝器晶片620。在第六C圖內所示的集線器連接拓撲當中，每一互連連結612都代表圖形處理叢集晶片610與集線器晶片640之間的連接。 類似地，每一互連連結622都代表視訊緩衝器晶片620與集線器晶片640之間的連接。在一個具體實施例內，一已知的互連連結612包含一對接地參考單端傳訊收發器。該對接地參考單端傳訊收發器的一第一接地參考單端傳訊收發器包含在一個圖形處理叢集晶片610內，並且一第二對應的接地參考單端傳訊收發器包含在集線器晶片640內。多晶片模組封裝190內製造的相關電線路將該第一接地參考單端傳訊收發器耦合至該第二接地參考單端傳訊收發器，以完成該連結。在一個具體實施例內，系統功能晶片618透過互連連結616耦合至集線器晶片640。
在一個具體實施例內，每一訊框緩衝器晶片620都透過一對 應記憶體連結624耦合至一記憶體子系統(未顯示)。在一個具體實施例內，每一記憶體連結624都包含一對接地參考單端傳訊收發器。該對接地參考單端傳訊收發器的一第一接地參考單端傳訊收發器包含在一個訊框緩衝器晶片620內，並且該對接地參考單端傳訊收發器的一第二接地參考單端傳訊收發器包含在內含一對應記憶體子系統的一晶片內。多晶片模組封裝190內製造的相關電線路將該第一接地參考單端傳訊收發器耦合至該第二接地參考單端傳訊收發器，以完成該連結。如先前所述，記憶體子系統可包含至少一個記憶體晶片，例如動態隨機存取記憶體或快取記憶體晶片。該至少一個記憶體晶片可組合成一堆疊。
集線器晶片640可實施任何技術上可行的內部通訊協定，例 如橫桿、環形、蝴蝶型、共用LISP語言物件系統(Clos)或一般網狀網路至互連連結612、622。任何技術上可行的管理控制以及仲裁機構都可實施，來管理與仲裁進入與外出流量。雖然第六C圖內顯示多晶片模組600包含四個圖形處理叢集晶片610(0)-610(3)，不過任何數量的圖形處理叢集晶片以及任何數量的訊框緩衝器晶片都可包含在多晶片模組600之內，並且耦 合至集線器晶片640。類似地，任何數量的記憶體子系統都可包含在多晶片模組600之內。
第六D圖根據一個具體實施例，例示實施當成多晶片模組 600的一網路連接型多晶片圖形處理單元。如所示，互連614包含彼此耦合以及耦合至圖形處理叢集晶片610以及相關訊框緩衝器晶片620的兩個路由器晶片650。在第六D圖內所示的網路連接拓撲當中，每一互連連結612、622都代表至一對應路由器晶片650的一連接。在一個具體實施例內，一已知的互連連結612包含一對接地參考單端傳訊收發器。該對接地參考單端傳訊收發器的一第一接地參考單端傳訊收發器包含在一個圖形處理叢集晶片610內，並且一第二對應的接地參考單端傳訊收發器包含在一對應的路由器晶片650內。多晶片模組封裝190內製造的相關電線路將該第一接地參考單端傳訊收發器耦合至該第二接地參考單端傳訊收發器，以完成該連結。在一個具體實施例內，系統功能晶片618透過互連連結616耦合至一或多個路由器晶片650。
在一個具體實施例內，每一訊框緩衝器晶片620都透過一記 憶體連結624耦合至一記憶體子系統(未顯示)。在一個具體實施例內，每一記憶體連結624都包含一對接地參考單端傳訊收發器。該對接地參考單端傳訊收發器的一第一接地參考單端傳訊收發器包含在一個訊框緩衝器晶片620內，並且該對接地參考單端傳訊收發器的一第二接地參考單端傳訊收發器包含在內含一對應記憶體子系統的一晶片內。多晶片模組封裝190內製造的相關電線路將該第一接地參考單端傳訊收發器耦合至該第二接地參考單端傳訊收發器，以完成該連結。如先前所述，記憶體子系統可包含至少一個記憶體晶片，例如動態隨機存取記憶體或快取記憶體晶片。該至少一個記憶體晶片可組合成一堆疊。
在正常操作期間，路由器晶片650(0)可從一來源裝置接收一 資料封包，用於遞送至一目的地裝置。該來源裝置以及該目的地裝置都可單獨包含一圖形處理叢集晶片610、一訊框緩衝器晶片620、一系統功能晶片618或任何其他技術上可行的目的地裝置。該資料封包可包含一讀取要求、一寫入要求、對先前要求的確認、一資料訊息、一指令或任何其他技 術上可行的資訊單元。路由器晶片650(0)設置成沿著一轉送路徑將該資料封包轉送至該目的地裝置。該轉送路徑可包含但不限制一互連連結612、一互連連結622、一內部路由器連結652或任何技術上可行的組合。若該來源裝置以及該目的地裝置都直接耦合至路由器晶片650(0)，則路由器晶片650(0)可將該資料封包直接從該來源裝置轉送至該目的地裝置。若該目的地裝置直接耦合至路由器晶片650(1)，則路由器晶片650(0)透過內部路由器連結652將該資料封包轉送至路由器晶片650(1)，然後將該資料封包轉送至該目的地裝置。在一個具體實施例內，內部路由器連結652都包含一對接地參考單端傳訊收發器。該對接地參考單端傳訊收發器的一第一接地參考單端傳訊收發器包含在一個路由器晶片650(0)內，並且該對接地參考單端傳訊收發器的一第二接地參考單端傳訊收發器包含在路由器晶片650(1)內。多晶片模組封裝190內製造的相關電線路將該第一接地參考單端傳訊收發器耦合至該第二接地參考單端傳訊收發器，以完成該連結。
如所示，多晶片模組600包含兩個路由器晶片650(0)、650(1)，其設置成形成兩個節點多跳躍網路。不過，在不背離本發明具體實施例的領域與精神之下，多晶片模組600可包含任意數量的路由器晶片650，透過一對應的接地參考單端傳訊收發器集合互連，以形成一任務多跳躍網路拓撲，例如網狀、圓環形、蝴蝶形、扁平蝴蝶形或共用LISP語言物件系統(Clos。)
該來源裝置之內的一接地參考單端傳訊收發器包含一接地參考單端傳訊發送器，其設置成發送包含該資料封包的序列化資料，直到該資料封包完整發送至該目的地裝置之內，或準備轉送該資料封包的互連晶片之內的一接地參考單端傳訊接收器。該接地參考單端傳訊發送器可利用實施一對應數量的接地參考單端傳訊資料驅動器以及適當的時脈電路，實施二或更多個多工度。該接地參考單端傳訊發送器可設置成執行方法560，來產生包含該序列化資料的個別位元以便傳輸。第一A圖至第五B圖內所例示的示範接地參考單端傳訊發送器實施二至一個多工；不過，精通技術人士將了解，在不背離本發明具體實施例的領域與精神之下，可類似實施任意程度的多工。該目的地裝置可將該序列化位元解序列化，以建 構該存取要求。若該目的地裝置設置成做為一橋接器或集線器，則該存取要求可轉送至一目的地裝置進行處理。在特定具體實施例內，執行第五C圖的數據機560來產生接地參考單端傳訊信號，其通過一或多個互連連結612、622、一或多個內部路由器連結652或這些的任意組合來發送。
在一個具體實施例內，互連連結612、622以及內部路由器 連結652都包含多晶片模組封裝190之內的電線路。在特定具體實施例內，記憶體連結624也包含多晶片模組封裝190之內的電線路。每一電線路都包含固定至一介電基板，例如多晶片模組封裝190的有機基板層的一導電元件。每一電線路都可設置成展現出一受控制的電阻抗。在一個具體實施例內，多晶片模組封裝190包含一有機基板、一矽基板或一陶瓷基板。
在一個具體實施例內，由該來源裝置產生該資料封包，以便 傳輸至一目的地裝置進行處理。特定資料封包包含一組要求欄位，不限制包含一位址欄位，其可唯一識別該目的地裝置以及該目的地裝置之內一特定位址。該存取要求透過一接地參考單端傳訊互連發送至該目的地裝置。
在一個具體實施例內，一非暫態電腦可讀取媒體設置成呈現 多晶片模組封裝190的細部設計，包含所有電連接。這種電連接包含設計來支援接地參考單端傳訊的電線路，包含但不限制於互連連結612、622、記憶體連結624以及內部路由器連結652。每一接地參考單端傳訊互連都可包含連接性的抽象表示，例如一網路清單內呈現的連接性。個別線路可呈現為一網路清單檔案內的程式碼。精通技術人士將了解，許多網路清單格式都可用，並且設置成呈現系統級封裝600的任何技術上可行之非暫態電腦可讀取媒體都在本發明的領域與精神之內。
第六E圖根據一個具體實施例，例示具有訊框緩衝器固定 式記憶體實施當成一多晶片模組600的一網路連接型多晶片圖形處理單元。如所示，一記憶體子系統630透過一對應記憶體連結624耦合至第六D圖的每一訊框緩衝器晶片620。每一記憶體子系統630都包含但不限制一或多個動態隨機存取記憶體晶片、一或多個快取記憶體晶片、一精簡介面晶片或以上任何技術上可行的組合。
在一個具體實施例內，例示於底下的第六F圖內，一已知 訊框緩衝器晶片620包含在包含一對應記憶體子系統的垂直晶片堆疊之內。在特定具體實施例內，一訊框緩衝器晶片620耦合至多晶片模組封裝190，並且包含該記憶體子系統的一或多個晶片耦合至訊框緩衝器晶片620來形成一晶片堆疊。
第六F圖根據一個具體實施例，描述設置成實施一晶片堆 疊670其中包含一訊框緩衝器晶片620與一記憶體子系統630的一多晶片模組600之剖面圖。如所示，晶片堆疊670包含一訊框緩衝器晶片620，例如第六A圖、第六B圖、第六C圖、第六D圖或第六E圖的訊框緩衝器晶片620(0)，以及一記憶體子系統，例如第六E圖的記憶體子系統630(0)。 訊框緩衝器晶片620透過多晶片模組封裝190之內製造的互連連結622，耦合至一用戶端晶片672。訊框緩衝器晶片620也透過晶片堆疊670之內的記憶體連結624，耦合至一或多個包含記憶體子系統630的記憶體晶片。
在一個具體實施例內，用戶端晶片672包含一圖形處理叢集 晶片610，如第六B圖內所例示。在另一個具體實施例內，用戶端晶片672包含第六C圖的集線器晶片640。尚且在另一個具體實施例內，用戶端晶片672包含第六D圖或第六E圖的一路由器晶片650。
耦合至多晶片模組封裝190的一組焊珠660設置成將一組信 號耦合至主機系統(未顯示)。該組信號可包含但不限制一主機介面匯流排或一或多個視訊匯流排。該等焊珠也可將與多晶片模組600相關聯的電源與接地網路耦合至該主機系統提供的對應電力與接地網路。
在第六B圖內例示的該直接連接型拓撲具體實施例內，每 一圖形處理叢集晶片610都製造成在互連連結612之內包含至少一個額外通道，並且每一訊框緩衝器晶片620製造成在互連連結622之內包含至少一個額外通道。在此具體實施例內，每一額外通道大體上都有作用，但是保留未連接至另一個裝置。例如：第六B圖的圖形處理叢集晶片610(0)-610(3)可製造成在互連連結612之內包含五個通道；不過，該等五個通道之一者並未透過互連614連接至一對應訊框緩衝器晶片620。在該直接連接型拓撲的第二具體實施例內，一第五圖形處理叢集晶片610搭配一第五訊框緩衝器晶片620，有利地加入多晶片模組600。在此，互連連結612之內的該額 外通道透過互連614耦合至互連622之內的該額外通道。
在特定具體實施例內，多晶片模組600設計成容納對應至互連連結612之內通道數量的最大量圖形處理叢集晶片610，以及一對應的訊框緩衝器晶片620數量，設置成在互連連結622之內包含相同數量的通道。在一個設置當中，多晶片模組600包含特定數量的圖形處理叢集晶片610以及對應並且小於最多圖形處理叢集晶片610數量的訊框緩衝器晶片620。在不同的組態中，多晶片模組600包含該最多圖形處理叢集晶片610數量以及對應的訊框緩衝器晶片620。如此，利用增加或減少多晶片模組600之內的圖形處理叢集晶片610以及訊框緩衝器晶片620，就可調整總體圖形處理單元效能。因為指定多晶片模組600之內哪些佔用面積應該用於組件，代表比起重新設計一般圖形處理單元晶片而言省下許多力氣，這種縮放圖形處理單元效能的方式比先前技術方式更有研發效率。在其他具體實施例內，多晶片模組600可設計成根據揭露的圖形處理單元要求，容納特定數量的圖形處理叢集晶片610與訊框緩衝器晶片620。在這種具體實施例內，可達成顯著的研發效率，因為設計一多晶片模組封裝代表比起設計不同的圖形處理單元組態顯著比較不費力。
在另一個具體實施例內，第六C圖的集線器晶片640製造成包含最多數量的互連連結612以及互連連結622。每一互連連結612都耦合至一圖形處理叢集晶片610，而每一互連連結622都耦合至一訊框緩衝器晶片620。在這種具體實施例內，可從集線器晶片640獲得的互連連結612、622數量決定圖形處理叢集晶片610與訊框緩衝器晶片620的最大數量。在多晶片模組600的一個組態中，在多晶片模組600內包含小於最多數量的圖形處理叢集晶片610搭配對應的訊框緩衝器晶片620。在第二組態中，多晶片模組600內包含一最多數量的圖形處理叢集晶片610以及對應的訊框緩衝器晶片620。在這種具體實施例內，可達成顯著的研發效率，因為設計一多晶片模組封裝的組態代表比起設計不同的圖形處理單元組態顯著比較不費力。
尚且在另一個具體實施例內，第六D圖的路由器晶片650製造成包含最多數量的互連連結612以及互連連結622。每一互連連結612 都耦合至一圖形處理叢集晶片610，而每一互連連結622都耦合至一訊框緩衝器晶片620。在這種具體實施例內，可從多晶片模組600之內集線器晶片650集中獲得的互連連結612、622數量，決定圖形處理叢集晶片610與訊框緩衝器晶片620的最大數量。在多晶片模組600的一個組態中，在多晶片模組600內包含小於最多數量的圖形處理叢集晶片610搭配對應的訊框緩衝器晶片620。在第二組態中，多晶片模組600內包含一最多數量的圖形處理叢集晶片610以及對應的訊框緩衝器晶片620。在這種具體實施例內，可達成顯著的研發效率，因為設計一多晶片模組封裝的組態代表比起設計不同的圖形處理單元組態顯著比較不費力。
在一個具體實施例內，多晶片模組600設置成包含一般用途 中央處理單元(CPU，central processing unit)。該中央處理單元可耦合至互連614、一或多個圖形處理叢集晶片610、一或多個訊框緩衝器晶片620、系統功能晶片618或以上任何技術上可行的組合。
第六G圖根據一個具體實施例，例示設置成在多晶片模組 600之內包含一處理晶片675與一系統功能晶片618的一多晶片圖形處理單元。如所示，多晶片模組600設置成包含處理晶片675以及系統功能晶片618。處理晶片675包含圖形處理叢集電路611、訊框緩衝器電力621以及互連614。每一圖形處理叢集電路611都設置成實施第六A圖的圖形處理叢集晶片610之處理功能。每一訊框緩衝器電路621都設置成實施訊框緩衝器晶片620之處理與介面功能。系統功能晶片618耦合至處理晶片675。 圖形處理叢集電路611可透過互連連結612耦合至互連614，並且訊框緩衝器電路621可透過互連連結622耦合至互連614。在一個具體實施例內，在多晶片模組600之內製造關聯於互連連結612和互連連結622的電線路。 在一個具體實施例內，系統功能晶片618透過互連連結616耦合至處理晶片675。在特定具體實施例內，使用與處理晶片675不同的製造技術來製造系統功能晶片618。
在一個具體實施例內，處理晶片675也包含一或多個中央處 理單元核心(未顯示)。該等一或多個中央處理單元核心可耦合至互連614，並且設置成執行位於任何技術上可行的記憶體系統之內，例如一或多個記 憶體子系統或一主機伴隨的系統記憶體之程式編輯指令。在一個替代具體實施例內，多晶片模組600包含耦合至處理晶片675的一或多個中央處理單元晶片(未顯示)。
第六H圖根據一個具體實施例，例示設置成在多晶片模組 600內容納一額外處理晶片的一多晶片圖形處理單元。如所示，多晶片模組600設置成包含處理晶片677以及系統功能晶片618。多晶片模組600也包含一或多個額外處理晶片，例如圖形處理叢集晶片610(0)和訊框緩衝器晶片620(0)。處理晶片677包含與第六G圖中處理晶片675相關聯的功能與電路，另外加入一或多個互連連結612、622，其設置成將互連614連接至額外處理晶片，例如圖形處理叢集晶片610(0)或620(0)。在一個具體實施例內，系統功能晶片618透過互連連結616耦合至處理晶片677。在特定具體實施例內，使用與處理晶片677不同的製造技術來製造系統功能晶片618。
在一個具體實施例內，多晶片模組600包含處理晶片677 以及系統功能晶片618。在另一個具體實施例內，多晶片模組600包含處理晶片677、系統功能晶片618以及圖形處理叢集晶片610(0)。尚且在另一個具體實施例內，多晶片模組600包含處理晶片677、系統功能晶片618、圖形處理叢集晶片610(0)以及訊框緩衝器晶片620(0)。仍舊尚且在另一個具體實施例內，多晶片模組600包含處理晶片677、系統功能晶片618以及訊框緩衝器晶片620(0)。在每一具體實施例內，多晶片模組600也包含記憶體晶片，該晶片包含一或多個記憶體子系統。
第七圖說明其中可實施許多先前具體實施例的許多架構和/ 或功能性之示範系統700。如所示，提供的系統700包含至少一個中央處理器701，其連接至通訊匯流排702。通訊匯流排702可使用任何合適的通訊協定來實施，例如PCI(週邊組件互連)、PCI-Express、AGP(加速圖形連接埠)、HyperTransport或任何其他匯流排或點對點通訊協定。系統700也包含主記憶體704。控制邏輯(軟體)以及資料都儲存在主記憶體704內，此記憶體可採用隨機存取記憶體(RAM，random access memory)。在一個具體實施例內，圖形處理器706以及主記憶體704的至少一部分包含第六A圖至第六F圖的多晶片模組600。
系統700也包含輸入裝置712、一圖形處理器706以及一顯 示器708，即是一傳統CRT(陰極射線管)、LCD(液晶顯示器)、LED(發光二極體)、電漿顯示器等等。使用者輸入可從輸入裝置712接收，例如鍵盤、滑鼠、觸控板、麥克風等等。在一個具體實施例中，圖形處理器706可包含複數個著色(Shader)模組以及一個光柵化(Rasterization)模組等等。 每一前述模組都適合在單一半導體平台上形成圖形處理單元(GPU，graphics processing unit)。
在本說明當中，單一半導體平台可稱為單體半導體式積體電 路或晶片。吾人應該注意，單一半導體平台一詞也表示多晶片模組，其具備提高的連線性來模擬晶片上運算，並且運用傳統中央處理單元(CPU，central processing unit)和匯流排做大幅改善。當然，依照使用者的意願，許多模組也可分開或與半導體平台進行許多結合。
系統700也包含次要儲存裝置710。次要儲存裝置710包含 例如：硬碟機以及/或可移除式儲存裝置，像是軟碟機、磁帶機、光碟機、數位多功能光碟(DVD)機、記錄裝置、萬用序列匯流排(USB)快閃記憶體。 可移除式儲存裝置用已知的方式讀寫可移除式儲存單元。電腦程式(或電腦控制邏輯)可儲存在主記憶體704以及/或次要儲存裝置710內，這種電腦程式在執行時可讓系統700執行許多功能。主記憶體704、儲存裝置710及/或任何其他儲存裝置都可為電腦可讀取媒體的範例。
在一個具體實施例內，許多附圖的架構以及/或功能性都可 在由中央處理器701、圖形處理器706、積體電路(未顯示，可具有至少部分中央處理器701和圖形處理器706的能力)、晶片組(即是設計來執行相關功能的積體電路群組)以及/或其他任何積體電路所構成結構內實施。
仍舊是，許多附圖的架構以及/或功能性都可在一般電腦系 統、電路板系統、娛樂專用遊戲控制台系統、應用專屬系統以及/或其他任何所要系統的範圍內實施。例如：系統700可為桌上型電腦、膝上型電腦、伺服器、工作站、遊戲主機、嵌入式系統及/或其他任何邏輯形式。仍舊是，系統700可為許多其他裝置的形式，包含但不受限於個人數位助理(PDA)裝置、行動電話裝置、電視等等。
進一步，雖然未顯示，系統700可連結至網路(例如通訊網路、區域網路(LAN，local area network)、無線網路、廣域網路(WAN，wide area network)，像是網際網路、點對點網路、有線電視網路等等)用來通訊。
在一個具體實施例內，匯流排702之內的特定信號可實施為接地參考單端傳訊，如上面第一A圖至第六F圖內所描述。
當上面已經說明許多具體實施例時，必須了解到它們係僅藉由範例來呈現，並非構成限制。因此，較佳具體實施例之廣度及範疇並不侷限於上述任何示範性具體實施例，而應僅根據以下的申請專利範圍及其等效內容來定義。
190‧‧‧多晶片模組封裝
600‧‧‧多晶片模組
610‧‧‧圖形處理叢集晶片
612‧‧‧互連連結
614‧‧‧互連
618‧‧‧系統功能晶片
620‧‧‧訊框緩衝器晶片
622‧‧‧互連連結
624‧‧‧記憶體連結

Claims (20)

  1. 一種系統，包含：一第一處理器晶片，其設置成包含一第一單端傳訊介面電路；一圖形處理叢集(GPC，graphics processing cluster)晶片，其設置成包含設置來執行圖形著色程式的一多執行緒處理器核心以及一第二單端傳訊介面電路；一多晶片模組(MCM，multi-chip module)封裝，其設置成包含該第一處理器晶片、該圖形處理叢集晶片以及一互連電路；一第一組電線路，其在該多晶片模組封裝之內製作，並且設置成將該第一單端傳訊介面電路耦合至該互連電路；以及一第二組電線路，其在該多晶片模組封裝之內製作，並且設置成將該第二單端傳訊介面電路耦合至該互連電路。
  2. 如申請專利範圍第1項之系統，其中該第一單端傳訊介面電路包含一第一接地參考單端傳訊(GRS，ground-referenced single-ended signaling)介面電路，並且該第二單端傳訊介面電路包含一第二接地參考單端傳訊介面電路。
  3. 如申請專利範圍第2項之系統，其中該第一接地參考單端傳訊介面電路包含：一第一接地參考單端傳訊驅動器電路，設置成：在一第一預先充電相位期間，將一第一電容器預先充電來儲存一第一電荷；以及在一第一驅動相位期間，根據該第一電荷，相對於一接地網路驅動一輸出信號；一第二接地參考單端傳訊驅動器電路，設置成：在一第二預先充電相位期間，將一第二電容器預先充電來儲存一第二電荷；以及在一第二驅動相位期間，根據該第二電荷，相對於一接地網路驅動該輸出信號；以及一接收器電路，其設置成將一接地參考單端傳訊輸入信號轉譯成一 對應邏輯信號，其中該第一組電線路包含該輸入信號、該輸出信號以及該接地網路。
  4. 如申請專利範圍第1項之系統，其中該第一處理器晶片包含一圖形處理單元。
  5. 如申請專利範圍第1項之系統，另包含：一記憶體控制器晶片，其設置成對一訊框緩衝器記憶體執行讀取修改寫入操作，並且包含一第三單端傳訊介面電路；以及一第三組電線路，其在該多晶片模組封裝之內製作，並且設置成將該第三單端傳訊介面電路耦合至該互連電路。
  6. 如申請專利範圍第5項之系統，其中該記憶體控制器晶片包含一記憶體介面電路以及一光柵操作單元，其設置成執行圖形混合操作。
  7. 如申請專利範圍第5項之系統，另包含一記憶體子系統，其包含在該多晶片模組封裝之內，並且耦合至該記憶體控制器晶片。
  8. 如申請專利範圍第7項之系統，其中該記憶體子系統包含至少兩堆疊晶片。
  9. 如申請專利範圍第7項之系統，其中該記憶體子系統與該記憶體控制器晶片設置成形成一垂直堆疊。
  10. 如申請專利範圍第5項之系統，其中該第一處理器晶片由一第一製程來製造，並且該記憶體控制器晶片由一第二製程來製造。
  11. 如申請專利範圍第5項之系統，其中該互連電路包含一第一互連晶片，並且另包含一第二互連晶片，其耦合至該第一互連晶片，並且設置成將一存取要求從一第二處理器晶片發送至該第一互連晶片，其中該第一互連晶片設置成將該存取要求發送至一記憶體控制晶片，並且該記憶體控制晶片設置成回覆該存取要求。
  12. 如申請專利範圍第2項之系統，另包含一第一記憶體子系統，包含：一介面精簡晶片，其包含一第三介面電路以及耦合至該第三接地參考單端傳訊介面電路的一記憶體控制電路；一第三組電線路，其在該多晶片模組封裝之內製作，並且設置成將 該第三接地參考單端傳訊介面電路耦合至一記憶體控制器晶片；以及至少耦合至該記憶體控制器電路的一記憶體晶片，其中該記憶體控制器電路發送與該第三接地參考單端傳訊介面電路與該至少一個記憶體晶片之間記憶體存取要求相關聯的資料。
  13. 如申請專利範圍第2項之系統，其中該互連電路包含一第一互連晶片，其包含在該多晶片模組封裝之內，並且設置成在該第一處理器晶片與一記憶體控制器晶片之間發送資料，並且進一步包含：一第三接地參考單端傳訊介面電路，其包含在該第一互連晶片之內；一第二互連晶片，其包含在該多晶片模組封裝之內，並且設置成包含一第四接地參考單端傳訊介面電路以及一第五接地參考單端傳訊介面電路；一第三組電線路，其在該多晶片模組封裝之內製作，並且設置成將該第三接地參考單端傳訊介面電路耦合至該第四接地參考單端傳訊介面電路；一第二處理器晶片，其設置成包含一第六接地參考單端傳訊介面電路；以及一第四組電線路，其在該多晶片模組封裝之內製作，並且設置成將該第五接地參考單端傳訊介面電路耦合至該第六接地參考單端傳訊介面電路，其中該第二互連晶片設置成將一存取要求從該第二處理器晶片發送至該第一互連晶片，該第一互連晶片設置成將該存取要求發送至該記憶體控制器晶片，並且該記憶體控制器晶片設置成回覆該存取要求。
  14. 如申請專利範圍第1項之系統，其中與該第一互連晶片相關聯的至少一介面通道設置成耦合至該多晶片模組封裝時未連接。
  15. 如申請專利範圍第1項之系統，其中該互連電路包含該第一組電線路以及該第二組電線路。
  16. 如申請專利範圍第1項之系統，另包含一系統功能晶片，其設置成產生與該多晶片模組封裝內含的一或多記憶體子系統之內所儲存資料相 關聯之一視訊刷新。
  17. 如申請專利範圍第1項之系統，其中該多晶片模組封裝包含一有機基板。
  18. 如申請專利範圍第1項之系統，另包含一中央處理單元，其包含在該多晶片模組封裝之內。
  19. 如申請專利範圍第1項之系統，其中與該第一處理器晶片相關聯的至少一介面通道設置成耦合至該多晶片模組封裝時未連接。
  20. 一種非暫態電腦可讀取媒體，包含：呈現一第一組電線路的程式碼，設置成將一第一處理器晶片的一第一單端傳訊介面電路耦合至一多晶片模組(MCM，multi-chip module)封裝之內一互連電路；以及呈現一第一組電線路的程式碼，設置成將一圖形處理叢集(GPC，graphics processing cluster)晶片的一第二單端傳訊介面電路耦合至一多晶片模組封裝之內該互連電路，其中該圖形處理叢集晶片包含設置成執行圖形著色程式的一多執行緒處理器核心，其中該第一組電線路與該第二組電線路包含接地參考單端(GRS，ground-referenced single-ended)信號線。
TW102145413A 2013-03-15 2013-12-10 Ground-referenced single-ended signaling connected graphics processing unit multi-chip module TWI560819B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/844,570 US9147447B2 (en) 2013-03-15 2013-03-15 Ground-referenced single-ended memory interconnect
US13/973,947 US9153539B2 (en) 2013-03-15 2013-08-22 Ground-referenced single-ended signaling connected graphics processing unit multi-chip module

Publications (2)

Publication Number Publication Date
TW201440183A true TW201440183A (zh) 2014-10-16
TWI560819B TWI560819B (en) 2016-12-01

Family

ID=51418893

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145413A TWI560819B (en) 2013-03-15 2013-12-10 Ground-referenced single-ended signaling connected graphics processing unit multi-chip module

Country Status (4)

Country Link
US (1) US9153539B2 (zh)
CN (1) CN104050618B (zh)
DE (1) DE102013224636B4 (zh)
TW (1) TWI560819B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8611437B2 (en) 2012-01-26 2013-12-17 Nvidia Corporation Ground referenced single-ended signaling
US9338036B2 (en) 2012-01-30 2016-05-10 Nvidia Corporation Data-driven charge-pump transmitter for differential signaling
US9170980B2 (en) 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
US9153314B2 (en) 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended memory interconnect
US9147447B2 (en) 2013-03-15 2015-09-29 Nvidia Corporation Ground-referenced single-ended memory interconnect
US9171607B2 (en) 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended system-on-package
US9076551B2 (en) 2013-03-15 2015-07-07 Nvidia Corporation Multi-phase ground-referenced single-ended signaling
CN104579786B (zh) * 2015-01-20 2017-11-03 浪潮电子信息产业股份有限公司 一种基于2D Torus网络拓扑架构的服务器设计方法
US9946676B2 (en) * 2015-03-26 2018-04-17 Intel Corporation Multichip package link
KR20160117087A (ko) * 2015-03-31 2016-10-10 에스케이하이닉스 주식회사 반도체장치
CN105824990B (zh) * 2016-03-10 2019-03-15 盛科网络（苏州）有限公司 一种实现芯片验证高效仿真编译的方法
KR20220112968A (ko) 2021-02-05 2022-08-12 삼성전자주식회사 출력 드라이버 및 이를 포함하는 반도체 메모리 장치
CN113312304B (zh) * 2021-06-04 2023-04-21 海光信息技术股份有限公司 一种互联装置、主板及服务器

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6125047A (en) 1993-12-14 2000-09-26 Seagate Technology, Inc. Regulated inverting power supply
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US6188877B1 (en) 1997-07-03 2001-02-13 Ericsson Inc. Dual-band, dual-mode power amplifier with reduced power loss
US6754838B2 (en) 2001-01-26 2004-06-22 Hewlett-Packard Development Company, L.P. Method for reducing tuning etch in a clock-forwarded interface
US7702293B2 (en) 2001-11-02 2010-04-20 Nokia Corporation Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces
EP1333380A1 (en) 2002-01-30 2003-08-06 STMicroelectronics Limited DMA access generator
US7010637B2 (en) * 2002-05-02 2006-03-07 Intel Corporation Single-ended memory interface system
JP4060696B2 (ja) 2002-12-13 2008-03-12 日本オプネクスト株式会社 光送信モジュール
US7173547B2 (en) 2004-03-22 2007-02-06 International Business Machines Incorporated Offset compensation in local-probe data storage devices
US7633505B1 (en) * 2004-11-17 2009-12-15 Nvidia Corporation Apparatus, system, and method for joint processing in graphics processing units
US7375992B2 (en) 2005-01-24 2008-05-20 The Hong Kong University Of Science And Technology Switched-capacitor regulators
JP4086855B2 (ja) 2005-04-15 2008-05-14 エルピーダメモリ株式会社 デューティ検出回路及びその制御方法
KR101119066B1 (ko) 2005-08-12 2012-03-15 삼성전자주식회사 멀티칩 패키지
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US7728841B1 (en) * 2005-12-19 2010-06-01 Nvidia Corporation Coherent shader output for multiple targets
TWI269462B (en) 2006-01-11 2006-12-21 Advanced Semiconductor Eng Multi-chip build-up package of an optoelectronic chip and method for fabricating the same
US20070211711A1 (en) 2006-03-08 2007-09-13 Clayton James E Thin multichip flex-module
US7423458B2 (en) 2006-03-08 2008-09-09 Analog Devices, Inc. Multiple sampling sample and hold architectures
US20080189457A1 (en) 2006-12-06 2008-08-07 International Business Machines Corporation Multimodal memory controllers
US7904048B2 (en) * 2007-06-29 2011-03-08 Texas Instruments Incorporated Multi-tap direct sub-sampling mixing system for wireless receivers
JP2009022093A (ja) 2007-07-11 2009-01-29 Ricoh Co Ltd 多出力電源装置
US8892942B2 (en) 2007-07-27 2014-11-18 Hewlett-Packard Development Company, L.P. Rank sparing system and method
US7760010B2 (en) 2007-10-30 2010-07-20 International Business Machines Corporation Switched-capacitor charge pumps
TWI347097B (en) 2007-12-31 2011-08-11 Ind Tech Res Inst Circuit with programmable signal bandwidth and method thereof
US7583133B2 (en) 2008-01-25 2009-09-01 Texas Instruments Incorporated Self-oscillating regulated low-ripple charge pump and method
US7701763B2 (en) 2008-04-23 2010-04-20 Micron Technology, Inc. Leakage compensation during program and read operations
US7848153B2 (en) 2008-08-19 2010-12-07 Qimonda Ag High speed memory architecture
US8065540B2 (en) 2008-10-31 2011-11-22 Dell Products, Lp Power control for information handling system having shared resources
US8605397B2 (en) 2009-05-07 2013-12-10 Rambus Inc. Configurable, power supply voltage referenced single-ended signaling with ESD protection
WO2011025557A1 (en) 2009-08-31 2011-03-03 Rambus Inc. Forwarding signal supply voltage in data transmission system
JP5607904B2 (ja) 2009-08-31 2014-10-15 パナソニック株式会社 ダイレクトサンプリング回路及び受信機
US20110063306A1 (en) * 2009-09-16 2011-03-17 Nvidia Corporation CO-PROCESSING TECHNIQUES ON HETEROGENEOUS GPUs INCLUDING IDENTIFYING ONE GPU AS A NON-GRAPHICS DEVICE
JP2011114622A (ja) 2009-11-27 2011-06-09 Panasonic Corp フィルタ自動調整回路及び方法並びに無線通信装置
JP5032623B2 (ja) * 2010-03-26 2012-09-26 株式会社東芝 半導体記憶装置
KR101710658B1 (ko) * 2010-06-18 2017-02-27 삼성전자 주식회사 관통 전극을 갖는 3차원 적층 구조의 반도체 장치 및 그 반도체 장치의 시그널링 방법
JP2012059991A (ja) 2010-09-10 2012-03-22 Toshiba Corp 半導体集積回路
US8395416B2 (en) 2010-09-21 2013-03-12 Intel Corporation Incorporating an independent logic block in a system-on-a-chip
WO2012056491A1 (en) 2010-10-26 2012-05-03 Hitachi, Ltd. Storage apparatus and data control method
JP6030298B2 (ja) 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
US8621131B2 (en) 2011-08-30 2013-12-31 Advanced Micro Devices, Inc. Uniform multi-chip identification and routing system
US8624626B2 (en) 2011-11-14 2014-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. 3D IC structure and method
TWI478490B (zh) 2011-12-14 2015-03-21 Ind Tech Res Inst 電荷域濾波器及其方法
GB2510523B (en) 2011-12-22 2014-12-10 Ibm Storage device access system
US8611437B2 (en) 2012-01-26 2013-12-17 Nvidia Corporation Ground referenced single-ended signaling
US9338036B2 (en) 2012-01-30 2016-05-10 Nvidia Corporation Data-driven charge-pump transmitter for differential signaling
US8538558B1 (en) 2012-03-01 2013-09-17 Texas Instruments Incorporated Systems and methods for control with a multi-chip module with multiple dies
US9111601B2 (en) 2012-06-08 2015-08-18 Qualcomm Incorporated Negative voltage generators
US8953384B2 (en) 2012-07-31 2015-02-10 Winbond Electronics Corporation Sense amplifier for flash memory
US9153314B2 (en) 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended memory interconnect
US9170980B2 (en) 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
US9171607B2 (en) 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended system-on-package
US9076551B2 (en) 2013-03-15 2015-07-07 Nvidia Corporation Multi-phase ground-referenced single-ended signaling
US8854123B1 (en) 2013-03-15 2014-10-07 Nvidia Corporation On-package multiprocessor ground-referenced single-ended interconnect
US9147447B2 (en) 2013-03-15 2015-09-29 Nvidia Corporation Ground-referenced single-ended memory interconnect

Also Published As

Publication number Publication date
CN104050618A (zh) 2014-09-17
US20140266417A1 (en) 2014-09-18
TWI560819B (en) 2016-12-01
DE102013224636A1 (de) 2014-09-18
CN104050618B (zh) 2017-08-15
DE102013224636B4 (de) 2024-03-14
US9153539B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
TWI514153B (zh) 一種用於封裝上多處理器接地參考單端互連的系統及非暫態電腦可讀取媒體
TW201440183A (zh) 接地參考單端傳訊連接的圖形處理單元多晶片模組
US9170980B2 (en) Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
TWI529532B (zh) 接地參考單端系統級封裝
USRE49439E1 (en) Scalable polylithic on-package integratable apparatus and method
US9147447B2 (en) Ground-referenced single-ended memory interconnect
US9153314B2 (en) Ground-referenced single-ended memory interconnect
TW201435594A (zh) 多相位接地參考單端傳訊
US8736328B2 (en) Low power, jitter and latency clocking with common reference clock signals for on-package input/output interfaces
US9667230B1 (en) Latch and flip-flop circuits with shared clock-enabled supply nodes
TW201347428A (zh) 具有全和半雙工模式之封裝上輸入／輸出群集介面
US9535865B2 (en) Interconnection of multiple chips in a package
TWI566100B (zh) 接地參考單端記憶體內連線
JP2019537841A (ja) ダイツーダイＳｅｒＤｅｓのための分離チップ解決法
KR102204597B1 (ko) 반도체 장치
US9760515B2 (en) Shared control of a phase locked loop (PLL) for a multi-port physical layer (PHY)
Figliolia et al. The Conical-Fishbone Clock Tree: A Clock-Distribution Network for a Heterogeneous Chip Multiprocessor AI Chiplet