CN105824990B - 一种实现芯片验证高效仿真编译的方法 - Google Patents

一种实现芯片验证高效仿真编译的方法 Download PDF

Info

Publication number
CN105824990B
CN105824990B CN201610136363.7A CN201610136363A CN105824990B CN 105824990 B CN105824990 B CN 105824990B CN 201610136363 A CN201610136363 A CN 201610136363A CN 105824990 B CN105824990 B CN 105824990B
Authority
CN
China
Prior art keywords
emulation
catalogue
emulation module
path
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610136363.7A
Other languages
English (en)
Other versions
CN105824990A (zh
Inventor
段光生
唐飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Centec Communications Co Ltd
Original Assignee
Centec Networks Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centec Networks Suzhou Co Ltd filed Critical Centec Networks Suzhou Co Ltd
Priority to CN201610136363.7A priority Critical patent/CN105824990B/zh
Publication of CN105824990A publication Critical patent/CN105824990A/zh
Application granted granted Critical
Publication of CN105824990B publication Critical patent/CN105824990B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本发明揭示了一种实现芯片验证高效仿真编译的方法，包括根据仿真模块自适应解析需要用到的公共文件路径和在编译运行指令中增加相应的约束项，所述公共文件路径包括多个第一目录和多个第一级子目录与多个第二级子目录，所述多个子目录可设置为不同的仿真场景，所述公共文件路径根据仿真模块的路径信息与之在同一个目录下或者同级别的其他仿真模块目录则不需要解析，所述仿真模块的验证仿真时包括两个阶段：首先按照仿真模块的路径信息自适应的排除同级别以及同目录下的其他目录，其次根据输入的约束项指定所属的分类定向的解析其中的某一类或者某几类的路径信息。本发明减少在芯片验证过程中编译的时间。

Description

一种实现芯片验证高效仿真编译的方法
技术领域
本发明涉及通讯技术领域，尤其是涉及一种实现芯片验证高效仿真编译的方法。
背景技术
现有技术中，在大规模以及超大规模的芯片验证过程中，每次编译都需要引用大量的源文件以及相关的文件，并且由于这些文件会存放在不同的路径下，编译工程时需要分析这些路径下的文件，需要消耗大量的时间，所以如何高效编译则成为提高芯片验证效率的关键。
传统的方法是将所有可能要使用到的路径都添加到编译的引用路径中，然后通过分析这些路径来得到需要引用的源文件以及相关文件。如图1所示，首先从当前的仿真目录回溯到所有需要引用文件的根目录，然后在该目录下存放一个文件该文件记录了所用需要引用到的路径，解析该文件获得所有引用的路径获得所有用到的文件。假设根目录为目录1，在目录1存放一个文件“路径信息”，另外目录1下有各级子目录：子目录1，子目录2，子目录3，子目录4，子目录5，子目录6，同样各级子目录还有更低一级的子目录，以此类推得到整个芯片的目录结构。
传统的解析和编译方式过程如下：
1)从当前的仿真目录子目录2-2根据该目录的路径向上逐级回溯到目录1；
2)解析文件“路径信息”获得所有的路径信息；
3)解析路径：目录1/子目录1/子目录1-1的文件；
4)重复步骤3依次解析所有路径的文件；
由此可见芯片验证环境越庞大，路径和文件越多在编译阶段消耗的时间就会大量的增加。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种实现芯片验证高效仿真编译的方法。
为实现上述目的，本发明提出如下技术方案：实现芯片验证高效仿真编译的方法，包括根据仿真模块自适应解析需要用到的公共文件路径和在编译运行指令中增加相应的约束项，所述公共文件路径包括多个第一目录和多个第一级子目录与多个第二级子目录，所述多个子目录可设置为不同的仿真场景，所述公共文件路径根据仿真模块的路径信息与之在同一个目录下或者同级别的其他仿真模块目录则不需要解析，所述仿真模块的验证仿真时包括两个阶段：首先按照仿真模块的路径信息自适应的排除同级别以及同目录下的其他目录，其次根据输入的约束项指定所属的分类定向的解析其中的某一类或者某几类的路径信息。
优选地，所述约束项可指定某一个或者某几个目录。
优选地，所述约束项可指定添加目录，用以定向解析需要用到的文件路径。
优选地，所述约束项可指定特定的仿真场景。
优选地，所述不同的仿真场景包括行为级仿真所用到的目录以及库文件、门级仿真所用到的目录以及库文件、针对FPGA(Field-Programmable Gate Array，现场可编程门阵列)仿真的目录以及库文件和带有PCIE(Peripheral Component Interface Express)仿真的目录以及库文件。
本发明实现芯片验证高效仿真编译的过程包括：
步骤1，从当前的仿真目录：第一目录/第一子目录/第二子目录回溯到第一目录；
步骤2，解析文件“路径信息”获得所有的路径信息；
步骤3，按照当前仿真模块和仿真类型自适应的解析所需路径的文件；
步骤4，重复步骤3，解析得到按照分类所需要路径的文件。
本发明的有益效果是：提供了一种高效编译仿真的方法，大大缩短了在验证仿真时工程编译的时间，同时很好的支持传统的路径解析方式，使用灵活，采用脚本实现简单，可以显著的提高芯片的验证效率。
附图说明
图1是本发明的芯片验证仿真目录结构示意图；
图2是本发明的芯片验证仿真目录结构分类示意图。
具体实施方式
下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。
结合图1和图2所示，本发明所揭示的一种实现芯片验证高效仿真编译的方法，其技术实现方案包括如下两个部分：
第一部分：根据仿真模块自适应解析需要用到的公共文件路径。根据仿真模块的路径信息与之在同一个目录下或者同级别的其他仿真模块目录则不需要解析，例如与子目录2-2相同路径的子目录2-1所包含的文件则不需要分析。
第二部分，在编译运行指令中增加相应的约束项，这些约束项指定特定的仿真场景，如果是行为级仿真则只需要使用到行为级仿真的库文件所在的路径信息，假如行为级仿真的库文件都存放于第一子目录(子目录1)以及第一子目录(子目录1)的下级目录，此时不需要解析其余的库文件；另外约束项可以更加细化的指定某一个或者某几个目录，例如使用行为级仿真的库文件子第一目录(目录1)的时候不需要第二子目录(子目录1-3)则使用约束项排除掉，同理也可以指定添加目录，用以定向解析需要用到的文件路径。
本发明完整的实现方案介绍如下：
用于解析所用引用路径的脚本需要先将所有的引用路径进行分类处理，按照芯片内部功能模块和仿真类型划分，即将“路径信息”中的路径信息全部分到相应的类型，此处以图1的结构为例，则“路径信息”中的信息如下：
目录1/子目录1；
目录1/子目录1/子目录1-1；
目录1/子目录1/子目录1-2；
目录1/子目录1/子目录1-3；
目录1/子目录1/子目录1-4
目录1/子目录2；
目录1/子目录4；
目录1/子目录5；
将这些信息按照仿真场景分为n类，例如可以分为以下几类：
第1类：行为级仿真所用到的目录以及库文件；
第2类：门级仿真所用到的目录以及库文件；
第3类：针对FPGA仿真的目录以及库文件；
……
第n类：带有PCIE仿真的目录以及库文件。
这样在某一个模块的验证仿真时主要分为两个阶段，首先按照仿真模块的路径信息自适应的排除同级别以及同目录下的其他目录，其次根据输入的约束项指定所属的分类定向的解析其中的某一类或者某几类，不需要将全部的路径信息解析一遍，消耗的时间也只需要使用到的某一类或者某几类的时间。
使用本发明方法在芯片仿真编译的过程如下：
1，从当前的仿真目录：目录1/子目录2/子目录2-1回溯到目录1；
2，解析文件“路径信息”获得所有的路径信息；
3，按照当前仿真模块和仿真类型自适应的解析所需路径的文件；
4，重复步骤3解析得到按照分类所需要路径的文件。
本发明由于采用自适应以及约束项定向解析的方式，因此解析路径的时间只需要相应比例的时间，相比于传统解析路径的编译方式，节省了大量的时间。
本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims (2)

1.一种实现芯片验证高效仿真编译的方法，其特征在于，包括根据仿真模块自适应解析需要用到的公共文件路径和在编译运行指令中增加相应的约束项，所述公共文件路径包括多个第一目录和多个第一级子目录与多个第二级子目录，多个子目录可设置为不同的仿真场景，所述公共文件路径根据仿真模块的路径信息与所述仿真模块的路径在同一个目录下或者同级别的其他仿真模块目录则不需要解析，所述仿真模块的验证仿真时包括两个阶段：首先按照仿真模块的路径信息自适应的排除同级别以及同目录下的其他目录，其次根据输入的约束项指定所属的分类定向的解析其中的某一类或者某几类的路径信息；所述不同的仿真场景包括行为级仿真所用到的目录以及库文件、门级仿真所用到的目录以及库文件、针对FPGA仿真的目录以及库文件和带有PCIE仿真的目录以及库文件；所述约束项可指定某一个或者某几个目录，或所述约束项可指定添加目录，用以定向解析需要用到的文件路径，或所述约束项可指定特定的仿真场景。
2.根据权利要求1所述的实现芯片验证高效仿真编译的方法，其特征在于，芯片仿真编译的过程包括：
步骤1，从当前的仿真目录：第一目录/第一子目录/第二子目录，回溯到第一目录；
步骤2，解析文件“路径信息”获得所有的路径信息；
步骤3，按照当前仿真模块和仿真类型自适应的解析所需路径的文件；
步骤4，重复步骤3，解析得到按照分类所需要路径的文件。
CN201610136363.7A 2016-03-10 2016-03-10 一种实现芯片验证高效仿真编译的方法 Active CN105824990B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610136363.7A CN105824990B (zh) 2016-03-10 2016-03-10 一种实现芯片验证高效仿真编译的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610136363.7A CN105824990B (zh) 2016-03-10 2016-03-10 一种实现芯片验证高效仿真编译的方法

Publications (2)

Publication Number Publication Date
CN105824990A CN105824990A (zh) 2016-08-03
CN105824990B true CN105824990B (zh) 2019-03-15

Family

ID=56987343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610136363.7A Active CN105824990B (zh) 2016-03-10 2016-03-10 一种实现芯片验证高效仿真编译的方法

Country Status (1)

Country Link
CN (1) CN105824990B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116719729B (zh) * 2023-06-12 2024-04-09 南京金阵微电子技术有限公司 通用验证平台、通用验证方法、介质及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211308A (zh) * 2006-12-27 2008-07-02 无锡华润矽科微电子有限公司 一种微控制器仿真系统
CN102253884A (zh) * 2011-05-12 2011-11-23 中兴通讯股份有限公司 模拟单板软件运行环境的方法及装置
CN103914580A (zh) * 2012-12-31 2014-07-09 复旦大学 一种用于fpga电路位流仿真的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153539B2 (en) * 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211308A (zh) * 2006-12-27 2008-07-02 无锡华润矽科微电子有限公司 一种微控制器仿真系统
CN102253884A (zh) * 2011-05-12 2011-11-23 中兴通讯股份有限公司 模拟单板软件运行环境的方法及装置
CN103914580A (zh) * 2012-12-31 2014-07-09 复旦大学 一种用于fpga电路位流仿真的方法

Also Published As

Publication number Publication date
CN105824990A (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN105426759A (zh) Url的合法性识别方法及装置
US10613844B2 (en) Using comments of a program to provide optimizations
CN103699389A (zh) 一种基于编译选项的Linux内核模块关系提取方法
CN105577528B (zh) 一种基于虚拟机的微信公众号数据采集方法及装置
CN102495797A (zh) 智能卡测试装置和测试方法
CN106201890A (zh) 一种应用的性能优化方法及服务器
CN104346150B (zh) 多实例业务的可执行文件的生成方法和装置
CN102693323A (zh) 级联样式表解析方法及解析器、网页展示方法及服务器
CN110489087A (zh) 一种生成分形结构的方法、装置、介质和电子设备
CN108090041B (zh) 一种广告创意的生成方法及装置
CN103077254A (zh) 网页获取方法和装置
CN108304483A (zh) 一种网页分类方法、装置及设备
CN104408193B (zh) 数据可视化模型的处理方法及装置
CN105824990B (zh) 一种实现芯片验证高效仿真编译的方法
CN106897313B (zh) 一种海量用户业务偏好评估方法和装置
CN105335156B (zh) 一种java对象序列化的方法以及系统
CN106126299A (zh) 业务插件的处理方法及装置
CN104778162A (zh) 基于最大熵的主题分类器的训练方法及系统
CN112035622A (zh) 一种自然语言处理的集成平台及方法
JP2018508080A (ja) 入力データの処理方法、装置、デバイス及び不発揮性コンピュータ記憶媒体
CN102141912B (zh) 一种处理多类引擎Widget的方法及装置
Comber et al. Semantic analysis of citizen sensing, crowdsourcing and VGI
CN103823905A (zh) 对搜索结果页中网址进行标示的方法和装置
US11106864B2 (en) Comment-based article augmentation
CN104462360A (zh) 一种为文本集合生成语义标识的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province

Patentee after: Suzhou Shengke Communication Co.,Ltd.

Address before: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province

Patentee before: CENTEC NETWORKS (SU ZHOU) Co.,Ltd.

CP01 Change in the name or title of a patent holder