TW201438017A - 非揮發性半導體記憶體之檢查方法及儲存有檢查程式之記錄媒體 - Google Patents

非揮發性半導體記憶體之檢查方法及儲存有檢查程式之記錄媒體 Download PDF

Info

Publication number
TW201438017A
TW201438017A TW102138957A TW102138957A TW201438017A TW 201438017 A TW201438017 A TW 201438017A TW 102138957 A TW102138957 A TW 102138957A TW 102138957 A TW102138957 A TW 102138957A TW 201438017 A TW201438017 A TW 201438017A
Authority
TW
Taiwan
Prior art keywords
block
reading
processing
data
read
Prior art date
Application number
TW102138957A
Other languages
English (en)
Other versions
TWI533314B (zh
Inventor
Daisuke Hashimoto
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201438017A publication Critical patent/TW201438017A/zh
Application granted granted Critical
Publication of TWI533314B publication Critical patent/TWI533314B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories

Landscapes

  • Read Only Memory (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

根據實施形態，本發明之檢查方法係用於檢查包含具備複數個區塊之第1區域與第2區域之非揮發性半導體記憶體，執行對上述第1區域所包含之每個區塊執行第1至第6處理之第1檢查處理。上述第1處理進行區塊抹除；上述第2處理係於上述第1處理之後，對已進行上述區塊抹除之第1區塊進行資料寫入；上述第3處理係於上述第2處理之後，進行自上述第1區塊內之第2頁面以外之複數個第1頁面讀取資料之第1讀取；上述第4處理係於上述第3處理之後，進行自上述第2頁面讀取資料之第2讀取；上述第5處理係於上述第3處理中發生讀取錯誤之情形時，將表示發生第1讀取錯誤之事件記錄於上述第2區域；上述第6處理係於上述第4處理中發生讀取錯誤之情形時，將表示發生第2讀取錯誤之事件記錄於上述第2區域。

Description

非揮發性半導體記憶體之檢查方法及儲存有檢查程式之記錄媒體 [關連申請案]
本申請案享有以美國專利臨時申請案第61/803932號(申請日：2013年3月21日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
本發明之實施形態係關於非揮發性半導體記憶體之檢查方法及儲存有檢查程式之記錄媒體。
作為個人電腦等資訊處理裝置之外部記憶裝置，除HDD(Hard Disk Drive：硬碟驅動器)以外，尚使用SSD(Solid State Drive：固態驅動器)。SSD具備NAND型快閃記憶體作為非揮發性半導體記憶體。
例如，以與HDD相同之環境使用SSD時，若頻繁發生資料之重寫，則SSD之陳化(wear-out：老化)加劇。因此，若製品出貨前之檢查(screening：篩選)不充分，則會使製品出貨後之不良率(failure rate)增加。
又，為提高SSD之可靠性，可考慮於篩選工序(screening process)中對SSD反復進行資料之重寫。然而，進行此種篩選之情形時，會造成檢查時間及檢查成本增加。
本發明之實施形態提供一種可減少非揮發性半導體記憶體之檢查時間及檢查成本之檢查方法。
本發明之一例之實施形態係一種儲存有非揮發性半導體記憶體之檢查程式之記錄媒體；上述非揮發性半導體記憶體係以頁面單位進行資料之寫入，以上述頁面單位之二以上之自然數倍之區塊單位進行資料之抹除，且包含具備複數個區塊之第1區域與第2區域；上述程式構成為使用以控制上述非揮發性半導體記憶體之控制器執行第1檢查處理；上述第1檢查處理係對上述第1區域所包含之每個區塊執行第1至第6處理；上述第1處理係進行區塊抹除；上述第2處理係於上述第1處理之後，對已進行上述區塊抹除之第1區塊進行資料寫入；上述第3處理係於上述第2處理之後，進行自上述第1區塊內之第2頁面以外之複數個第1頁面讀取資料之第1讀取；上述第4處理係於上述第3處理之後，進行自上述第2頁面讀取資料之第2讀取；上述第5處理係於上述第3處理中發生讀取錯誤之情形時，將表示發生第1讀取錯誤之事件記錄於上述第2區域；上述第6處理係於上述第4處理中發生讀取錯誤之情形時，將表示發生第2讀取錯誤之事件記錄於上述第2區域。
1‧‧‧記憶體系統
2‧‧‧SSD控制器(記憶裝置控制部)
2A‧‧‧RAM
2B‧‧‧ECC電路
3‧‧‧NAND型快閃記憶體/非揮發性半導體記憶裝置
3A‧‧‧FW區域
3B‧‧‧管理資訊區域
3C‧‧‧使用者區域
3D‧‧‧壞塊管理表格
3E‧‧‧篩選記錄表區域
4‧‧‧介面控制器(介面部)
5‧‧‧電源供給部
6‧‧‧匯流排
7a‧‧‧電源線
7b‧‧‧電源線
7c‧‧‧電源線
10‧‧‧主機裝置
11‧‧‧介面
12‧‧‧電源線
20‧‧‧NAND記憶體晶片
21‧‧‧記憶體胞陣列控制部(NAND控制器)
22‧‧‧記憶體胞陣列
23‧‧‧位元線控制電路
24‧‧‧行解碼器
25‧‧‧字元線控制電路
26‧‧‧控制電路
27‧‧‧控制信號輸入端子
28‧‧‧資料輸入輸出端子
29‧‧‧資料輸入輸出緩衝器
40‧‧‧電源裝置
41‧‧‧恆溫槽
42‧‧‧LED
100‧‧‧檢查裝置
A1‧‧‧臨限值電壓分佈
B2‧‧‧臨限值電壓分佈
BG‧‧‧後閘極線
BL‧‧‧位元線
BL0~BLn-1‧‧‧位元線
BLK‧‧‧區塊
BT‧‧‧後閘極
C2‧‧‧臨限值電壓分佈
ER‧‧‧臨限值電壓分佈
ER1‧‧‧臨限值電壓分佈
ER2‧‧‧臨限值電壓分佈
IN2‧‧‧記憶閘極絕緣層
IN2a‧‧‧區塊絕緣層
IN2b‧‧‧電荷儲存層
IN2c‧‧‧通道絕緣層
IN3‧‧‧絕緣膜
MC‧‧‧記憶體胞
MC0~MC15‧‧‧記憶體胞
MS‧‧‧記憶串
MU‧‧‧記憶體單元
S1‧‧‧選擇閘極
S2‧‧‧選擇閘極
SGD‧‧‧選擇閘極線
SGS‧‧‧選擇閘極線
SP‧‧‧半導體層
SRC‧‧‧共通源極線
sub‧‧‧基板
VA1‧‧‧電壓
VA1V‧‧‧驗證電壓
VA2‧‧‧電壓
VA2V‧‧‧驗證電壓
VB2‧‧‧電壓
VB2V‧‧‧驗證電壓
VC2‧‧‧電壓
VC2V‧‧‧驗證電壓
Vev‧‧‧抹除驗證電壓
Vev1‧‧‧抹除驗證電壓
Vev2‧‧‧抹除驗證電壓
Vread1‧‧‧讀取電壓
Vread2‧‧‧讀取電壓
Vth‧‧‧臨限值電壓
WL‧‧‧字元線(控制閘極)
WL0~WLm-1‧‧‧字元線
圖1係第1實施形態之記憶體系統之方塊圖。
圖2係NAND型快閃記憶體之方塊圖。
圖3係NAND記憶體晶片之方塊圖。
圖4係記憶體胞陣列之方塊圖。
圖5係記憶體胞陣列所包含之1個平面之電路圖。
圖6係顯示2位元資料與記憶體胞之臨限值電壓分佈之關係之 圖。
圖7係顯示SSD之啟動順序之流程圖。
圖8係電源裝置之模式圖。
圖9係恆溫槽及電源裝置之模式圖。
圖10係顯示第1實施形態之篩選動作之流程圖。
圖10A係顯示篩選動作之流程圖。
圖11係顯示讀取動作之流程圖。
圖12係顯示讀取動作之流程圖。
圖13係說明頁面之讀取順序之圖。
圖14係說明頁面之讀取順序之圖。
圖15係說明頁面位址與循環之關係之圖。
圖16係說明頁面位址與循環序號之關係之圖。
圖17係顯示篩選日誌之一例之圖。
圖18係顯示篩選日誌之一例之圖。
圖19係顯示篩選之整體工序之流程圖。
圖20係顯示篩選之整體工序之流程圖。
圖21係顯示篩選之整體工序之流程圖。
圖22係檢查裝置之模式圖。
圖23係篩選工序後檢查之流程圖。
圖24係顯示讀取干擾不良產生次數之分佈之圖。
圖25係說明製品出貨前處理之處理內容之圖。
圖26係顯示第2實施形態之通常模式與自我測試模式之切換動作之狀態轉變圖。
圖27係顯示第3實施形態之通常模式與自我測試模式之切換動作之狀態轉變圖。
圖28係顯示第4實施形態之讀取動作之流程圖。
圖29係顯示第4實施形態之讀取動作之流程圖。
圖30係顯示第5實施形態之篩選動作之流程圖。
圖31係顯示讀取動作之流程圖。
圖32係顯示讀取動作之流程圖。
圖33係說明頁面之讀取順序之圖。
圖34係記憶體胞陣列之一部分之立體圖。
圖35係記憶體胞陣列之一部分之電路圖。
圖36係記憶體胞之剖面圖。
圖37係顯示第6實施形態之SSD之篩選動作之流程圖。
圖37A係顯示SSD之篩選動作之流程圖。
圖38係說明編程動作之圖。
圖39係說明編程動作之圖。
圖40係顯示讀取動作之流程圖。
圖41係顯示篩選之整體工序之流程圖。
以下，參照圖式對本發明之實施形態進行說明。另，在以下說明中，對具有相同功能及構成之要件標註相同符號，且僅於必要時進行重複說明。
各功能區塊可作為硬體、電腦軟體之任一者或將兩者組合者而實現。因此，為明確功能區塊為該等之何者，以下大致從該等之功能之觀點進行說明。如此之功能係作為硬體執行，還是作為軟體執行，依存於具體實施態樣或系統整體所要求之設計制約。本領域技術人員於每個具體實施態樣中，可以各種方法實現該等功能，任一實現方法均包含於實施形態之範疇內。又，各功能區塊並非必須如以下之具體例般加以區別。例如，亦可由與以下說明中所例示之功能區塊不同之功能區塊執行一部分功能。再者，亦可將例示之功能區塊進而分割 為更細之功能子區塊。並非藉由利用哪一功能區塊予以特定而限定實施形態。
[第1實施形態] [1.記憶體系統之構成]
圖1係顯示第1實施形態之記憶體系統1之構成之方塊圖。記憶體系統1具備非揮發性半導體記憶裝置3。非揮發性半導體記憶裝置3係即使電源被切斷仍不會丟失資料之非揮發性記憶體(非暫時記憶體)，在本實施形態中，作為非揮發性半導體記憶裝置3，舉出NAND型快閃記憶體為例進行說明。又，作為記憶體系統1，舉出具備NAND型快閃記憶體之SSD(Solid State Drive：固態驅動器)為例進行說明。
SSD1係經由介面11及電源線12而連接於主機裝置10(資訊處理裝置)。主機裝置10包含例如個人電腦、CPU核心、或連接於網路之伺服器等。主機裝置10對SSD1執行資料存取控制，例如，對SSD1發送寫入要求、讀取要求、及抹除要求，藉此對SSD1執行資料之寫入、讀取、及抹除。
SSD1具備SSD控制器(記憶裝置控制部)2、NAND型快閃記憶體3、介面控制器(介面部)4、及電源供給部5。SSD控制器2、介面控制器4、及NAND型快閃記憶體3係以匯流排6相互連接。
電源供給部5藉由電源線12而連接於主機裝置10，並接收自主機裝置10供給之外部電源。電源供給部5與NAND型快閃記憶體3係以電源線7a連接，電源供給部5與SSD控制器2係以電源線7b連接，電源供給部5與介面控制器4係以電源線7c連接。電源供給部5將外部電源進行升壓及降壓而產生各種電壓，並對SSD控制器2、NAND型快閃記憶體3、及介面控制器4供給各種電壓。
介面控制器4藉由介面11連接於主機裝置10。介面控制器4執行與主機裝置10之介面處理。作為介面11，可使用SATA(Serial Advanced Technology Attachment：串列進階技術附著構件)、PCI Express(Peripheral Component Interconnect Express：快速周邊组件互連)、SAS(Serial Attached SCSI：串列連接SCSI)、USB(Universal Serial Bus：通用串列匯流排)等。在本實施形態中，舉出將SATA使用為介面11之情形為例進行說明。
NAND型快閃記憶體3非揮發地記憶資料。於NAND型快閃記憶體3之實體位址空間中，確保有儲存韌體(FW)之FW區域3A、儲存管理資訊之管理資訊區域3B、儲存使用者資料之使用者區域3C、及儲存例如測試工序時之各種日誌之篩選日誌區域3E。對NAND型快閃記憶體3之電路構成進行後述。
SSD控制器2控制SSD1之各種動作。SSD控制器2係藉由執行儲存於NAND型快閃記憶體3之FW區域3A中之韌體之處理器與各種硬體電路等實現其功能，執行對來自主機裝置10之寫請求、快取刷新請求、讀請求等各種指令之主機裝置10-NAND型快閃記憶體3間之資料傳送控制，及記憶於RAM2A及NAND型快閃記憶體3中之各種管理表格之更新、管理、及篩選處理等。SSD控制器2自電源線7b接收電源時，自FW區域3A讀取韌體，此後，基於所讀取之韌體進行處理。SSD控制器2具備作為快取區域及作業區域之RAM2A、及ECC(Error Checking and Correcting：錯誤檢查與訂正)電路2B。
RAM2A包含DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)或SRAM(Static Random Access Memory：靜態隨機存取記憶體)等揮發性RAM、或MRAM(Magnetoresistive Random Access Memory：磁阻隨機存取記憶體)、FeRAM(Ferroelectric Random Access Memory：鐵電隨機存取記憶體)、ReRAM(Resistance Random Access Memory：電阻式隨機存取記憶體)、PRAM(Phase-change Random Access Memory：相變隨機存取記憶體)等非揮發性RAM。
ECC電路2B於資料寫入時，對寫入資料產生錯誤訂正符號，並將該錯誤訂正符號附加於寫入資料而發送至NAND型快閃記憶體3。又，ECC電路2B於資料讀取時，利用讀取資料所包含之錯誤訂正符號，對讀取資料進行錯誤檢測(錯誤位元檢測)及錯誤訂正。ECC電路2B之ECC編碼或ECC解碼時，使用例如Bose-Chaudhuri-Hocquenghem(BCH)編碼、Reed-Solomon(RS)編碼、或Low-Density Parity-Check(LDPC)編碼。電路2B亦可為使用Cyclic Redundancy Check(CRC)編碼進行錯誤檢測之CRC電路2B。
圖2係顯示NAND型快閃記憶體3之構成之方塊圖。NAND型快閃記憶體3具備1個以上之NAND記憶體晶片20。圖3係顯示NAND記憶體晶片20之構成之方塊圖。
記憶體胞陣列22係將可電性重寫資料之記憶體胞配置成矩陣狀而構成。於記憶體胞陣列22中配設有複數條位元線、複數條字元線、及共通源極線。於位元線與字元線之交叉區域中配置有記憶體胞。
作為列解碼器之字元線控制電路25係連接於複數條字元線，於資料之讀取、寫入及抹除時，進行字元線之選擇及驅動。位元線控制電路23係連接於複數條位元線，於資料之讀取、寫入及抹除時，控制位元線之電壓。又，位元線控制電路23係於資料之讀取時檢測位元線之資料，於資料之寫入時將與寫入資料相應之電壓施加至位元線。行解碼器24係根據位址產生用於選擇位元線之行選擇信號，並將該行選擇信號發送至位元線控制電路23。
自記憶體胞陣列22讀取之讀取資料經由位元線控制電路23、資料輸入輸出緩衝器29而自資料輸入輸出端子28輸出至外部。又，自外部輸入於資料輸入輸出端子28之寫入資料係經由資料輸入輸出緩衝器29而輸入於位元線控制電路23。
記憶體胞陣列22、位元線控制電路23、行解碼器24、資料輸入 輸出緩衝器29、及字元線控制電路25係連接於控制電路26。控制電路26基於自外部輸入至控制信號輸入端子27之控制信號，產生用於控制記憶體胞陣列22、位元線控制電路23、行解碼器24、資料輸入輸出緩衝器29、及字元線控制電路25之控制信號及控制電壓。將NAND記憶體晶片20中記憶體胞陣列22以外之部分統稱為記憶體胞陣列控制部(NAND控制器)21。
圖4係顯示記憶體胞陣列22之構成之方塊圖。記憶體胞陣列22具備1個或複數個平面(plane)(或District：區)。在圖4中，例示有記憶體胞陣列22具備2個平面(平面0及平面1)之情形。各平面具備複數個區塊BLK。各區塊BLK係由複數個記憶體胞構成，以該區塊BLK為單位抹除資料。
圖5係顯示記憶體胞陣列22所包含之1個平面之構成之電路圖。平面所包含之各區塊BLK具備複數個NAND單元。各NAND單元係由包含串聯連接之複數個記憶體胞MC之記憶串MS、及連接於其兩端之選擇閘極(select gate)S1、S2構成。選擇閘極S1係連接於位元線BL，選擇閘極S2係連接於共通源極線SRC。配置於同一列之記憶體胞MC之控制閘極係共通連接於字元線WL0~WLm-1之任一者。又，選擇閘極S1係共通連接於選擇線SGD，選擇閘極S2係共通連接於選擇線SGS。
記憶體胞(記憶體胞電晶體)包含具備形成於半導體基板之P型井上之積層閘極構造之MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金屬氧化物半導體場效電晶體)。積層閘極構造包含：電荷儲存層(浮動閘極電極)，其介有閘極絕緣膜而形成於P型井上；及控制閘極電極，其介有閘極間絕緣膜而形成於浮動閘極電極上。記憶體胞係臨限值電壓(threshold voltage)根據儲存於浮動閘極電極之電子數而變化，並根據該臨限值電壓之不同而記憶資料。
在本實施形態中，雖對各個記憶體胞使用上階頁面(upper page)及下階頁面(lower page)之2bit/cell之4值(4-level)記憶方式之情形進行說明，然而，即使為各個記憶體胞使用單一頁面之1bit/cell之2值(2-level)記憶方式，或使用上階頁面、中階頁面、及下階頁面之3bit/cell之8值(8-level)記憶方式之情形，或採用4bit/cell以上之多值(multi-level)記憶方式之情形時，本實施形態之本質仍不變。記憶體胞並非限定於具有浮動閘極電極之構造，亦可為MONOS(Metal-Oxide-Nitride-Oxide-Silicon：金屬氧化氮氧化矽)型等，藉由將電子截留於作為電荷儲存層之氮化界面而使臨限值電壓變化之構造。MONOS型之記憶體胞亦同樣，可以記憶1位元之方式構成，亦可以記憶多值(multi-level)之方式構成。亦可為美國專利第8,189,391號說明書、美國專利申請公開第2010/0207195號說明書、或美國專利申請公開第2010/0254191號說明書所記述之三維配置有記憶體胞之非揮發性半導體記憶體。
連接於1條字元線之複數個記憶體胞構成1個實體區段。對每個實體區段寫入資料，或讀取資料。另，實體區段可定義為與主機裝置所管理之LBA(Logical Block Addressing：邏輯區塊定址)之邏輯區段無關。實體區段之尺寸可與邏輯區段之尺寸相同，亦可不同。本實施形態之2bit/cell寫入方式(4-level)之情形時，於1個實體區段中記憶2頁面量之資料。又，1bit/cell寫入方式(2-level)之情形時，於1個實體區段中記憶1頁面量之資料，3bit/cell寫入方式(8-level)之情形時，於1個實體區段中記憶3頁面量之資料。
在讀取動作、驗證動作及寫入(編程)動作時，NAND控制器21根據自SSD控制器2所接收之實體位址，選擇1條字元線，選擇1個實體區段。該實體區段內之頁面之切換係根據實體位址而進行。作為實體位址之例，有Row Address(列位址)。在本實施形態中，雖亦存在將寫 入表現為編程之情形，但寫入與編程係含義相同。2bit/cell寫入方式之情形時，SSD控制器2係以對實體區段分配上階頁面(Upper Page)及下階頁面(Lower Page)兩種頁面之方式進行處理，而對此等所有頁面分配有實體位址。2bit/cell寫入方式之情形時，1個記憶體胞之臨限值電壓係以可具有4種分佈之方式構成。
圖6係顯示2位元資料(資料“11”、“01”、“10”、“00”)與記憶體胞之臨限值電壓分佈之關係之圖。VA1係自僅下階頁面完成寫入而上階頁面未寫入之實體區段讀取2個資料之情形時施加至選擇字元線之電壓。VA1V係進行對臨限值電壓分佈A1之寫入之情形時，為確認寫入是否已完成而施加至選擇字元線之驗證電壓。
VA2、VB2、VC2係自下階頁面及上階頁面完成寫入之實體區段讀取4個資料之情形時施加至選擇字元線之電壓。VA2V、VB2V、VC2V係於進行對各臨限值電壓分佈之寫入之情形時，為確認寫入是否已完成而施加至選擇字元線之驗證電壓。Vread1及Vread2係於進行資料之讀取之情形時施加至非選擇記憶體胞，且無論其保持資料如何皆使該非選擇記憶體胞導通之讀取電壓。
Vev、Vev1、Vev2係於抹除記憶體胞之資料之情形時，為確認該抹除是否已完成而施加至記憶體胞之抹除驗證電壓。在本實施形態中，Vev、Vev1、Vev2具有負值。
各驗證電壓之大小係考慮鄰接記憶體胞之干擾之影響而決定。
上述各電壓之大小關係係如下所述。
Vev1<VA1<VA1V<Vread1
Vev2<VA2<VA2V<VB2<VB2V<VC2<VC2V<Vread2
在本實施形態中，雖抹除驗證電壓Vev、Vev1、Vev2為負值，但在實際抹除驗證動作中施加至記憶體胞之控制閘極之電壓並非負值，而為零或正值。即，在實際抹除驗證動作中，對記憶體胞之後閘極施加 正電壓，對記憶體胞之控制閘極施加零或較後閘極電壓更小之正電壓。換言之，抹除驗證電壓Vev、Vev1、Vev2為等價地具有負值之電壓。
在本實施形態中，區塊抹除後之記憶體胞之臨限值電壓分佈ER係其上限值亦為負值，且分配有資料“11”。下階頁面及上階頁面寫入狀態之資料“01”、“10”、“00”之記憶體胞分別具有正的臨限值電壓分佈A2、B2、C2(A2、B2、C2之下限值亦為正值)。資料“01”之臨限值電壓分佈A2係電壓值最低，資料“00”之臨限值電壓分佈C2係電壓值最高，各種臨限值電壓分佈之電壓值具有A2<B2<C2之關係。下階頁面寫入且上階頁面未寫入狀態之資料“10”之記憶體胞具有正的臨限值電壓分佈A1(A1之下限值亦為正值)。
圖6所示之臨限值電壓分佈僅為一例，本實施形態並非限定於此。例如，在圖6中，雖設為臨限值電壓分佈A2、B2、C2皆為正的臨限值電壓分佈進行說明，但臨限值電壓分佈A2為負電壓之分佈，且臨限值電壓分佈B2、C2為正電壓之分佈之情形亦包含於本實施形態之範圍內。又，即使臨限值電壓分佈ER1、ER2為正值，本實施形態亦並非限定於此。又，在本實施形態中，雖設為ER2、A2、B2、C2之資料之對應關係分別為“11”“01”、“10”、“00”，然而，亦可為例如分別為“11”“01”、“00”、“10”之其他對應關係。
1個記憶體胞之2位元資料包含下階頁面資料與上階頁面資料，且下階頁面資料與上階頁面資料係藉由不同之寫入動作、即兩次寫入動作寫入至記憶體胞。將資料表述為“XY”時，“X”表示上階頁面資料，“Y”表示下階頁面資料。
首先，參照圖6之第1行至第2行說明下階頁面資料之寫入。下階頁面資料之寫入係SSD控制器2基於輸入至NAND控制器21之寫入資料(下階頁面資料)而進行。抹除狀態之記憶體胞具有抹除狀態之臨限值 電壓分佈ER，且記憶有資料“11”。當NAND控制器21對抹除狀態之記憶體胞進行下階頁面資料之寫入時，記憶體胞之臨限值電壓分佈ER根據下階頁面資料之值(“1”或“0”)而分為2個臨限值電壓分佈(ER1、A1)。下階頁面資料之值為“1”之情形時，NAND控制器21不對記憶體胞之通道氧化膜施加高電場，以防止記憶體胞之臨限值電壓Vth之上升。其結果，雖由於可維持抹除狀態之臨限值電壓分佈ER故而為ER1=ER，但亦可為ER1>ER。
另一方面，下階頁面資料之值為“0”之情形時，NAND控制器21對記憶體胞之通道氧化膜施加高電場，對浮動閘極電極注入電子，而使記憶體胞之臨限值電壓Vth上升特定量。具體而言，NAND控制器21設定驗證電壓VA1V，反復進行寫入動作直至成為該驗證電壓VA1V以上之臨限值電壓。其結果，記憶體胞變化為寫入狀態(資料“10”)。反復進行特定次寫入動作仍未達到特定臨限值電壓之情形時(或未達到特定之臨限值電壓之記憶體胞數為特定值以上之情形時)，對該實體頁面之寫入成為「寫入錯誤」，NAND控制器21對SSD控制器2通知寫入錯誤。
接著，參照圖6之第2行至第3行說明上階頁面資料之寫入。上階頁面資料之寫入係SSD控制器2基於輸入至NAND控制器21之寫入資料(上階頁面資料)、與已寫入於記憶體胞之下階頁面資料而進行。
即，上階頁面資料為“1”之情形時，NAND控制器21不對記憶體胞之通道氧化膜施加高電場，以防止記憶體胞之臨限值電壓Vth之上升。其結果，資料“11”(抹除狀態之臨限值電壓分佈ER1)之記憶體胞原樣維持資料“11”(臨限值電壓分佈ER2)，資料“10”(臨限值電壓分佈A1)之記憶體胞原樣維持資料“10”(臨限值電壓分佈B2)。但，為確保各分佈間之電壓餘裕，期望NAND控制器21使用較上述驗證電壓VA1V更大之正的驗證電壓VB2V調整臨限值電壓分佈之下限值，藉此形成臨 限值電壓分佈之寬度縮小之臨限值電壓分佈B2。NAND控制器21反復進行特定次下限值調整仍未達到特定臨限值電壓之情形時(或未達到特定之臨限值電壓之記憶體胞數為特定值以上之情形時)，對該實體頁面之寫入(program operation：編程操作)成為「寫入錯誤」，NAND控制器21對SSD控制器2通知寫入錯誤。
另一方面，上階頁面資料之值為“0”之情形時，NAND控制器21對記憶體胞之通道氧化膜施加高電場，對浮動閘極電極注入電子，而使記憶體胞之臨限值電壓Vth上升特定量。具體而言，NAND控制器21設定驗證電壓VA2V、Vc2V，反復進行寫入動作直至成為該驗證電壓VA2V、Vc2V以上之臨限值電壓。其結果，資料“11”(抹除狀態之臨限值電壓分佈ER1)之記憶體胞變化為臨限值電壓分佈A2之資料“01”，資料“10”(臨限值電壓分佈A1)之記憶體胞變化為臨限值電壓分佈C2之資料“00”。NAND控制器21反復進行特定次寫入動作仍未達到特定臨限值電壓之情形時(或未達到特定之臨限值電壓之記憶體胞數為特定值以上之情形時)，對該實體頁面之寫入成為「寫入錯誤」，NAND控制器21對SSD控制器2通知寫入錯誤。
在抹除動作(erase operation)中，NAND控制器21設定抹除驗證電壓Vev，反復進行抹除動作直至成為該抹除驗證電壓Vev以下之臨限值電壓。其結果，記憶體胞變化為抹除狀態(資料“11”)。NAND控制器12反復進行特定次抹除動作仍未達到特定臨限值電壓以下之情形時(或未達到特定之臨限值電壓以下之記憶體胞數為特定值以上之情形時)，對該實體頁面之抹除成為「抹除錯誤」(erase error)，NAND控制器21對SSD控制器2通知抹除錯誤。
以上為一般之4值(4-level)記憶方式之資料寫入方式之一例。即使在3bit/cell以上之多值(multi-level)記憶方式中，由於僅根據上階頁面資料對上述動作進而增加將臨限值電壓分佈分割成8種以上之動 作，故基本動作仍相同。
(讀取干擾)(read disturb)
如上所述，SSD控制器2自NAND型快閃記憶體3進行資料之讀取之情形時，藉由NAND控制器21將Vread1及Vread2施加至非選擇記憶體胞，無論其保持資料如何，皆使非選擇記憶體胞導通而進行選擇記憶體胞之讀取。為使Vread1及Vread2大至足以使非選擇記憶體胞導通，且小至不致重寫非選擇記憶體胞之保持資料之程度，期望在開發時設為NAND控制器21之設計參數，或作為NAND記憶體晶片20之製造時之參數，而於製造時寫入NAND記憶體晶片20內之ROM FUSE區域。
對同一區塊進行多次讀取時，對非選擇記憶體胞之通道氧化膜多次施加電場。其結果，對非選擇記憶體胞之浮動閘極電極注入電子使臨限值電壓產生變動，而有可能破壞非選擇記憶體胞之保持資料。將如此之讀取動作時之非選擇記憶體胞之臨限值電壓變動稱為讀取干擾，將由此產生之非選擇記憶體胞之資料破壞稱為讀取干擾不良(read disturb failure)(讀取干擾錯誤(read disturb error))。讀取干擾不良之不良率容易受到記憶體胞之通道氧化膜或浮動閘極電極之狀態之影響，從而有於每個區塊或NAND記憶體晶片中不良率大幅變動之可能性。因此，藉由於SSD出貨前檢測出讀取干擾不良率較高之區塊並進行壞塊化，而防止此後該區塊被SSD控制器2存取較重要。又，期望將讀取干擾不良率較高之SSD判定為不良品而不予以出貨。
[2. SSD1之動作]
接著，對SSD1之各種動作進行說明。首先，對SSD1之啟動時序進行說明。
儲存於NAND型快閃記憶體3之FW區域3a之韌體具備至少可執行通常模式(normal mode)與自我測試模式(self-test mode)兩種模式之韌體。所謂通常模式，係指執行與使用者或主機裝置10之指示相應之動 作之模式。通常模式中包含通常之讀取動作、寫入動作、及抹除動作。所謂自我測試模式，係指不自SSD1之外部予以操作，SSD1自動地執行特定動作之模式。該特定動作處理係藉由SSD控制器執行自我測試模式用之韌體而實現。
圖7係顯示SSD1之啟動時序(power on sequence)之流程圖。首先，自外部經由電源線12對SSD1供給外部電壓。電源供給部5對電源線7a~7c供給各種電壓(步驟S100)。當電源線7a達到規定電壓時(步驟S101)，SSD控制器2啟動(步驟S102)。
SSD控制器2讀取儲存於NAND型快閃記憶體3之FW區域3a之韌體(步驟S103)。SSD控制器2係於自FW區域3a所讀取之韌體為通常模式狀態之情形時(步驟S104)，此後基於韌體執行通常模式。又，SSD控制器2係於自FW區域3a所讀取之韌體為自我測試模式狀態之情形時(步驟S105)，此後基於韌體執行自我測試模式。又，SSD控制器2係於FW區域3a為通常模式及自我測試模式以外之其他模式狀態之情形時，此後執行與韌體相應之其他模式。
例如，亦可使用通常模式專用韌體與自我測試模式專用韌體兩種。主機裝置10或後述之檢查裝置100藉由經由介面11重寫儲存於FW區域3A之韌體，而切換通常模式專用韌體與自我測試模式專用韌體。例如，當主機裝置10或檢查裝置100對SSD控制器2發送ATA/ATAPI Command Set-3(ACS-3)(http：//www.t13.org/)所記載之INCITS ACS-3標準之指令，即92h DOWNLOAD MICROCODE指令或93h DOWNLOAD MICROCODE DMA指令及自我測試模式專用韌體影像時，SSD控制器2將儲存於FW區域3A之通常模式專用韌體重寫為自我測試模式專用韌體。例如，當主機裝置10或檢查裝置100對SSD控制器2發送92h DOWNLOAD MICROCODE指令或93h DOWNLOAD MICROCODE DMA指令及通常模式專用韌體影像時，SSD控制器2將 儲存於FW區域3A之自我測試模式專用韌體重寫為通常模式專用韌體。或者，韌體亦可根據INCITS ACS-3標準之SCT指令或其他供應商獨自之指令而重寫。
或者，亦可於通常模式與自我測試模式中使用共通之韌體。該情形時，FW區域3a除韌體以外亦儲存觸發資訊。觸發資訊係儲存韌體應由通常模式與自我測試模式中之何種模式予以執行之資訊。啟動時序中SSD控制器2讀取韌體並執行時，SSD控制器2自FW區域3a讀取觸發資訊，以通常模式與自我測試模式中之任一者之模式執行韌體。SSD控制器2藉由重寫觸發資訊，可設定下一個啟動時序時應執行韌體之模式。主機裝置10或後述之檢查裝置100可根據例如INCITS ACS-3標準之SCT指令或其他供應商獨自之指令對SSD控制器2要求觸發資訊之重寫。
[3.篩選動作]
接著，對本實施形態之測試方法(篩選動作)進行說明。當開始自我測試模式時，SSD控制器2執行NAND型快閃記憶體3之篩選動作(NAND篩選)。所謂NAND篩選，係指一面反復進行區塊之抹除、編程及讀取，一面使NAND型快閃記憶體3陳化(損耗(wear-out))，於出貨前產生可能成為初始不良(initial failure)之區塊不良(可靠性加速)。SSD控制器2藉由將檢測出抹除錯誤、寫入錯誤、及ECC無法訂正錯誤(讀取錯誤)等不良之區塊進行壞塊化(登錄至壞塊管理表格3D)，可預先防止使用者使用到可能成為潛在不良原因之區塊。SSD控制器或檢查裝置100藉由報告或記錄將上述錯誤較多之SSD判定為不良而不出貨至市場之檢查結果，可預防使用者使用到不良率較高之SSD。
由於以自我測試模式動作之NAND篩選中未必需要主機裝置10，故自減少NAND篩選裝置之成本之觀點而言，期望於NAND篩選中如圖8般僅電源裝置40連接於SSD1。具體而言，SSD1係經由電源線12而 連接於電源裝置40。介面11未與外部連接。如此，僅準備廉價之電源裝置40作為SSD1用之外部電源，即可執行NAND篩選。
又，如圖9所示，以同一設備篩選複數個SSD1，自改善成本或測試工序之產出量(測試工序之處理能力)之觀點而言為較佳。複數個SSD1係經由電源線12而連接於電源裝置40。複數個SSD1及電源裝置40收納於恆溫槽41。恆溫槽41可將內部設定為特定溫度。藉由使用此種裝置一次篩選複數個SSD1，可減少篩選時間，且可減少篩選成本。由於可使用單一設備實現複數個SSD1之篩選，故而亦可減少工廠之設備占地面積。
期望SSD控制器2經由電源線12內之信號線將篩選之狀態或結果通知至電源裝置40。作為通知篩選之狀態或結果之信號線之例，在本實施例中，將電源線12內之DAS/DSS(Device Activity Signal/Disable Staggered Spinup：裝置活動信號/停用交錯啟動)信號線使用於進行篩選之狀態與結果之通知。例如，DAS/DSS信號線係電性連接於LED42。SSD控制器2藉由經由DAS/DSS信號線控制LED42，可對正進行SSD1之製造之操作員通知篩選之狀態或結果。或，恆溫槽41亦可電性處理自DAS/DSS信號線接收之信號，將SSD1之篩選工序之狀態或結果顯示於例如連接於恆溫槽41之液晶顯示器。操作員可為人，亦可為機械。
圖10係顯示SSD1之篩選動作之流程圖。當自我測試模式開始時，SSD控制器2執行篩選工序。
首先，SSD控制器2清除管理篩選工序已完成之區塊之列表(處理完成列表)(步驟S300)。該處理完成列表儲存於SSD控制器2內之RAM2A。接著，SSD控制器2自NAND型快閃記憶體3之使用者區域3C選擇1個區塊(步驟S301)。區塊選擇係例如(1)可於自我測試模式開始後選擇區塊位址=0之區塊，此後，藉由反復進行“區塊位址+1”而依序 選擇區塊；(2)可隨機選擇區塊。隨機區塊選擇方法係例如藉由以下予以實現：SSD控制器2製作隨機排列有區塊位址之區塊位址列表，於自我測試模式開始後選擇區塊位址列表開端之區塊，此後藉由反復進行“區塊位址列表列數+1”而依序選擇區塊位址列表。
(預讀)
為更有效地篩選(測試)不良區塊或不良NAND記憶體，期望SSD控制器2於步驟S301之區塊選擇與步驟S303之抹除動作之間，對選擇區塊進行所謂預讀(Pre-read)之抹除前讀取(步驟S302)。雖亦可不進行預讀S302而過渡至抹除S303，但為提高不良檢測率，期望進行預讀S302。該步驟S302係用於檢測如在對某區塊進行存取期間破壞其他區塊之資料之不良者。作為如此之不良，例如舉出記憶體胞陣列22之周邊電路之不良或配線不良等。
例如某迴路(循環)中處理完成之區塊(測試完成之區塊)中，有時因對同一迴路或此後之迴路之其他區塊之存取而誤寫入資料(誤寫入不良)。若不實施預讀，則與該誤寫入之區塊有關之此後之迴路中之處理係自資料抹除開始，而將誤寫入資料抹除，故而無法檢測出如此之誤寫入。另一方面，若實施預讀，則可檢測出如此之誤寫入之區塊。
或者，有時例如某循環中處理完成之區塊因對同一迴路或此後之迴路之其他區塊之存取而被誤抹除資料(誤抹除不良)。若不實施預讀，則與該誤抹除之區塊有關之此後之迴路中之處理係自資料抹除開始，從而在進行資料讀取之前進行區塊抹除與資料寫入，故而無法檢測出如此之誤抹除。另一方面，若實施預讀，則可檢測出如此之誤抹除之區塊。
或者，例如對某區塊以S304寫入資料後，對其他區塊進行S301至S306之處理等，且空出一定之時間間隔直到資料被抹除，於抹除前 藉由預讀再次讀取資料，藉此可將資料保持較差之區塊篩選為不良品。
在預讀中，SSD控制器2自所選擇之區塊中之某頁面讀取資料，並利用ECC電路2B對所讀取之資料進行錯誤檢測。在本實施形態中，SSD控制器2係利用ECC電路2B之錯誤訂正功能進行讀取資料之錯誤檢測。SSD控制器2對所有頁面進行該一連串之處理。例如所選擇之區塊中之各頁面之資料無法進行錯誤訂正之情形，或錯誤訂正位元數超過特定數之情形時，SSD控制器2判斷該區塊為不良區塊。期望SSD控制器2將不良區塊進行壞塊化(對~進行壞塊化=將~標記為壞塊)。
預讀中產生讀取錯誤之情形時，如上所述，該錯誤有可能為誤寫入不良或誤抹除不良。預讀不良有可能為配線短路等NAND控制器21及連接於其之配線之不良。即使SSD控制器2將產生預讀不良之區塊壞塊化，其他區塊中仍有可能再次產生預讀不良。因此，產生預讀不良之情形時，期望SSD控制器2判定SSD1為難以利用壞塊化處理進行救濟之不良，而經由LED42或檢查裝置100將不良內容通知至負責SSD1之製造之操作員。藉此，藉由使負責SSD1之製造之操作員廢棄或拒斥SSD1，可更牢固地防止市場不良。或，於產生預讀不良之情形時，藉由更換產生預讀不良之NAND記憶體晶片20，亦可救濟SSD1。
存在無法對資料進行錯誤訂正，或錯誤訂正位元數超過特定數之區塊之情形時，亦可將SSD1視為不良品而立即結束篩選處理。期望SSD控制器2結束迴路並立即結束篩選，而使LED42高速亮滅，藉此篩選異常結束而將SSD1為不良品通知至外部。
關於進行區塊之資料讀取時，以何種順序進行區塊內實體頁面讀取，將於後敘述。
另，例如，在圖10中，即使為不執行預讀即步驟S302之情形， 本實施形態仍有效。雖即使不進行預讀動作仍可充分發揮本實施形態之效果，但自改善不良檢測度之觀點而言，期望在本實施形態中進行預讀動作。
又，預讀S302可與讀取S305動作不同。例如，SSD控制器2可於讀取S305中執行後述之讀取干擾不良檢測處理，於預讀中自頁面0至末尾頁面依序讀取各頁面。
又，如圖10A般，SSD控制器2亦可於預讀S302中執行後述之讀取干擾不良檢測處理，而不進行讀取S305。
(抹除)
接著，SSD控制器2抹除選擇區塊之資料(步驟S303)。
(編程)
接著，SSD控制器2於選擇區塊中對資料進行編程(步驟S304)。在步驟S304之編程中，於選擇區塊中對本體資料與ECC編碼(錯誤訂正用冗餘位元，spare bit for ECC)兩者進行編程。又，為對記憶體胞均一地施加應力，且均一地進行篩選，期望SSD控制器2產生亂數列作為使用於編程處理之本體資料。更期望為，期望SSD控制器2使用於每個步驟或每個迴路中不同之種子值產生本體資料所使用之亂數列。SSD控制器2對選擇區塊內之所有頁面(包含下階頁面及上階頁面兩者)進行編程處理。另，SSD控制器2將步驟S303中成為抹除錯誤之區塊、及步驟S304中成為寫入錯誤之區塊進行壞塊化。
(讀取)
接著，SSD控制器2讀取選擇區塊之資料(步驟S305)。在步驟S302及S305之讀取中，SSD控制器2利用ECC編碼進行本體資料之錯誤檢測。在本實施形態中，SSD控制器2利用ECC電路2B之錯誤訂正功能進行讀取資料之錯誤檢測。於錯誤訂正位元數超過特定數之情形時，SSD控制器2判定選擇區塊為讀取錯誤，而進行壞塊化。另，為 更確實地將可靠性較低之區塊進行壞塊化，期望SSD控制器2將產生讀取錯誤之區塊進行壞塊化。另一方面，SSD控制器2亦可僅將產生抹除錯誤及寫入錯誤之區塊進行壞塊化，而不將產生讀取錯誤之區塊進行壞塊化。
圖11及圖12係顯示步驟S305之讀取動作之流程圖。圖11及圖12中之任一者採用為讀取處理S305。圖11及圖12亦可應用於預讀S302。
在本實施形態中，特徵在於保持保存於SSD控制器2內之RAM(或連接於SSD控制器2之RAM或NAND快閃記憶體3之管理資訊區域3B)之讀取干擾不良檢查對象之實體頁面之位址(此後表述為PageAddressRDIST)；在本實施形態之讀取動作中，其特徵為，SSD控制器2進行選擇區塊內之所有實體頁面中、實體頁面PageAddressRDIST以外之實體頁面之讀取及錯誤訂正，此後進行實體頁面PageAddressRDIST之讀取及錯誤訂正。為遍及所有頁面及所有區塊有效進行讀取干擾不良之篩選，期望PageAddressRDIST於每次區塊選擇或每次步驟S300~S308之循環(迴路)中改變PageAddressRDIST之值。
SSD控制器2亦可使用複數個不同之PageAddressRDIST。該情形時，SSD控制器2於區塊讀取時避開由複數個PageAddressRDIST指定之複數個頁面而進行讀取，並於此後進行所避開之頁面之讀取。又，為高速且均一地對所有記憶體胞進行干擾不良檢查，例如SSD控制器2亦可限定於如PageAddressRDIST=0、1、3、5、7、9...之下階頁面，以步驟S405選擇PageAddressRDIST，例如，亦可限定於如PageAddressRDIST=2、4、6、8、10、12...之上階頁面，以步驟S405選擇PageAddressRDIST。
或者，SSD控制器2亦可於各讀取動作S305中，並非對單一頁面而對複數個頁面進行讀取干擾不良檢測S406~S408。即，SSD控制器 2係於第1循環中例如如PageAddressRDIST=0、1、2、3...、15般地選擇複數個PageAddressRDIST而以S406~S408對此等複數個PageAddressRDIST進行讀取干擾不良檢測。接著，於第2循環中，SSD控制器2係例如如PageAddressRDIST=16、17、18、19...、31般地選擇複數個PageAddressRDIST，而以S406~S408對此等複數個PageAddressRDIST進行讀取干擾不良檢測。
在本實施形態中，SSD控制器2將PageAddressRDIST設置為0作為自我測試模式開始時點之初始值，在每個迴路中遞增PageAddressRDIST(對PageAddressRDIST代入PageAddressRDIST+1)(步驟S309)。遞增後之PageAddressRDIST超過頁面位址之最大值之情形時，SSD控制器2將PageAddressRDIST重設為0。
SSD控制器2讀取保存於SSD控制器2內部之RAM內之PageAddressRDIST(步驟S400)。SSD控制器2選擇頁面位址=0(步驟S401)。
在圖11之實例中，SSD控制器2對選擇頁面位址與PageAddressRDIST進行比較(步驟S402)。選擇頁面位址與PageAddressRDIST不相等之情形時(步驟S402：No)，SSD控制器2讀取選擇頁面，而進行錯誤檢測處理(步驟S403)。在本實施形態中，SSD控制器2利用ECC電路2B之錯誤訂正功能進行讀取資料之錯誤檢測。錯誤訂正後之位元數超過特定數之情形或無法進行錯誤訂正之情形時，期望SSD控制器2將選擇區塊進行壞塊化。或者，錯誤訂正後之位元數超過特定數之情形或無法進行錯誤訂正之情形時，期望SSD控制器2立即結束篩選處理，而使LED42高速亮滅，藉此篩選異常結束而將SSD1為不良品通知至操作員。
選擇頁面位址與PageAddressRDIST相等之情形時(步驟S402：Yes)，SSD控制器2跳過選擇頁面之讀取處理S403。如後述般，選擇 區塊內之其他頁面之讀取(步驟S401-S405)結束後，SSD控制器2進行跳過讀取之頁面PageAddressRDIST之讀取處理(步驟S406)。
在圖12之實例中，SSD控制器2不對選擇頁面位址與PageAddressRDIST進行比較，而係在步驟S403中讀取區塊內之所有頁面(不存在步驟S402)。在圖12之實例中，由於在讀取干擾之影響相對較小之S403中進行讀取，而檢測ECC不可訂正錯誤，其後於干擾之影響更大之步驟S406中再次進行讀取，而進行讀取干擾不良之檢測，故可更為明確地區分讀取干擾不良與ECC不可訂正錯誤。
接著，圖11及圖12所共通，SSD控制器2校對選擇區塊內之所有頁面選擇是否已完成(步驟S404)。未完成所有頁面選擇之情形時(步驟S404：No)，SSD控制器2藉由遞增選擇頁面之位址而選擇下一個頁面(步驟S405)。對所選擇之頁面同樣進行步驟S402~S404之處理，而選擇選擇區塊內所有頁面。
完成所有頁面選擇之情形時(步驟S404：Yes)，SSD控制器2再次選擇頁面PageAddressRDIST，並進行讀取及錯誤檢測處理(步驟S406)。由於頁面PageAddressRDIST係於結束對其他頁面之讀取後予以讀取，故會自選擇區塊內之其他所有頁面受到讀取干擾之影響。藉此，可有效地篩選容易受到讀取干擾之影響之記憶體胞。
接著，SSD控制器2判定頁面PageAddressRDIST之錯誤訂正位元數是否超過特定數X，或錯誤訂正是否失敗(步驟S407)。步驟S407中錯誤訂正位元數未超過特定數X之情形，或成功訂正錯誤之情形時，SSD控制器2判定讀取干擾對頁面PageAddressRDIST之影響較小，而正常結束讀取處理(步驟S407：No)。
另一方面，步驟S407中錯誤訂正位元數超過特定數X之情形(步驟S407：Yes)，或錯誤訂正失敗之情形時，SSD控制器2判定頁面PageAddressRDIST為讀取干擾不良(讀取干擾錯誤)。頁面 PageAddressRDIST為讀取干擾不良之情形時(步驟S407：Yes)，由於選擇區塊有可能讀取干擾不良之不良率較高，故SSD控制器2將選擇區塊進行壞塊化(步驟S408)。即，SSD控制器2對管理資訊區域3B之壞塊管理表格3D追加選擇區塊。SSD控制器2藉由管理壞塊管理表格3D，防止此後將壞塊化之區塊使用於資料之寫入。SSD控制器2將讀取干擾不良事件記錄於篩選日誌3E(步驟S409)。
另，頁面PageAddressRDIST之錯誤訂正位元數超過特定數X，或不可訂正錯誤之情形時，SSD控制器2可判定SSD1為不良品。例如，頁面PageAddressRDIST之錯誤訂正位元數超過特定數X之情形，或頁面PageAddressRDIST無法訂正錯誤之情形時，期望SSD控制器2立即結束篩選處理，而使LED高速亮滅，藉此篩選異常結束而將SSD1為不良品通知至外部。
對讀取S305採用圖12之讀取流程之情形時，於通常之讀取錯誤檢測工序內之S403與讀取干擾不良檢測工序內之S407兩者中，頁面PageAddressRDIST被判定為讀取錯誤之情形時，期望SSD控制器2不將頁面PageAddressRDIST在S407中之錯誤事件作為讀取干擾不良事件記錄於篩選日誌3E。藉此，可更明確地區分讀取干擾不良與ECC不可訂正錯誤而進行分類。另一方面，即使SSD控制器2將頁面PageAddressRDIST在S407中之該讀取干擾不良事件記錄於篩選日誌3E之情形時，仍可由後述之檢查裝置100判別該不良真正為讀取干擾不良，或並非讀取干擾不良而為讀取錯誤，從而可防止誤檢測。
在通常之讀取錯誤檢測工序內之讀取S403中檢測出讀取錯誤時，SSD控制器2亦可將錯誤事件記錄於篩選日誌3E後，跳過與選擇區塊有關之讀取動作S305以後之處理。SSD控制器2藉由於跳過後過渡至步驟S306之處理，可縮短篩選工序所需之時間。
SSD控制器2亦可於已選擇選擇區塊內之所有頁面後，反復進行1 次以上圖11之S402~S404或圖12之S403~S404。藉此，可增強讀取干擾對讀取干擾不良檢測對象區域之影響而提高篩選強度。
將本實施形態之說明返回圖10。SSD控制器2係於步驟S305之後，將選擇區塊追加至處理完成列表(步驟S306)。SSD控制器2亦可在步驟S300中代替處理完成列表而使儲存於RAM之未處理列表初始化，在步驟S306中自未處理列表刪除選擇區域。SSD控制器2判定是否已選擇NAND型快閃記憶體3之使用者區域3C之所有區塊(步驟S307)。SSD控制器2係於步驟S307中判定未選擇所有區塊之情形時，返回步驟S301，選擇下一個區塊。
SSD控制器2於步驟S307中判定已選擇所有區塊之情形時，SSD控制器2判定是否已經過特定時間(步驟S308)。或，於步驟S308中，亦可判定是否已達到特定迴路次數。SSD控制器2判定為未經過特定時間之情形時(或判定為未達到特定迴路次數之情形時)，反復步驟S300~S307進行處理。期望SSD控制器2在步驟S300~S307之每一迴路遞增PageAddressRDIST。另一方面，SSD控制器2於步驟S308中判定為已經過特定時間之情形時(或判定為已達到特定迴路次數之情形時)，SSD控制器2結束篩選動作。
圖13及圖14中顯示每個區塊之實體頁面數為256頁面之情形時之各頁面之讀取順序。圖13係採用圖11之流程之情形之例，圖14係採用圖12之流程之情形之例。
在圖13之例中，SSD控制器2按照升序讀取頁面位址=0至頁面位址=255之範圍之頁面，另一方面，跳過頁面位址=PageAddressRDIST之讀取。SSD控制器2係於結束其他所有頁面之讀取後，進行頁面位址=PageAddressRDIST之讀取作為第255頁面之讀取。如圖15般，SSD控制器2在每一迴路(循環)遞增PageAddressRDIST。PageAddressRDIST之值為例如圖16般持續轉變：
循環序號=0：PageAddressRDIST=0
循環序號=1：PageAddressRDIST=1
循環序號=2：PageAddressRDIST=2
循環序號=3：PageAddressRDIST=3
...
[4.關於篩選日誌]
產生各種錯誤之情形時，SSD控制器2將錯誤之日誌(篩選日誌)依序儲存於NAND型快閃記憶體3內之篩選日誌區域3E。圖17係篩選日誌之例。篩選日誌例如包含事件序號、時間標記、循環序號、錯誤種類、溫度、產生錯誤之實體位址之項目。
‧事件序號：對篩選日誌內之各日誌事件以時間順序分配序號之連貫序號。
‧時間標記：自篩選工序開始至產生錯誤所經過之時間(例如秒數)。
‧循環序號：對圖15之循環以時間順序分配序號之連貫序號。
‧錯誤種類：表示錯誤之識別資訊。例如S304之編程(寫入)處理中產生錯誤之情形時記入「寫入錯誤」。S303之抹除處理中產生錯誤之情形時記入「抹除錯誤」。S302之預讀處理中產生錯誤之情形時記入「預讀不良」。S400~S404之讀取處理中產生錯誤之情形時記入「ECC不可訂正錯誤」。S406~S408之讀取處理中產生錯誤之情形時記入「干擾不良」。
‧溫度：顯示產生錯誤時由SSD控制器2測量出之溫度。
‧產生錯誤之實體位址：表示產生錯誤時存取之NAND型快閃記憶體3之區域之實體位址。
例如，檢測出讀取干擾不良時(步驟S406：Yes)，SSD控制器2將讀取干擾不良事件記錄於篩選日誌3E(步驟S409)。
如圖18般，SSD控制器2亦可不僅將不良事件之列表，而且將讀取干擾不良產生次數記錄於篩選日誌區域3E。例如，SSD控制器2於每個NAND記憶體晶片位址中將干擾不良產生次數記錄於篩選日誌區域3E。藉此，在篩選後之檢查工序中，使檢查裝置100容易特定出產生多次干擾不良而應更換之NAND記憶體晶片。或，SSD控制器2亦可不將不良事件之列表記錄於篩選日誌區域3E，而僅將圖18之讀取干擾不良產生次數記錄於篩選日誌區域3E。
圖19係篩選之整體工序流程。負責SSD1之製造之操作員將SSD連接於恆溫槽(步驟S500)。SSD控制器2自動開始自我測試模式，而篩選工序開始(步驟S501)。在自我測試模式中，SSD控制器2控制LED42而將篩選工序之狀態或結果通知至操作員。SSD控制器2執行具有圖10所說明之讀取干擾不良檢測功能之篩選工序(步驟S502)。其後，SSD控制器2自動結束自我測試模式(步驟S503)。SSD控制器2控制LED42而將篩選工序結束通知至操作員。產生錯誤而篩選工序異常結束時，期望SSD控制器2控制LED42而將篩選工序異常結束通知於操作員。另，如圖20般，SSD控制器2亦可較讀取干擾不良檢測工序(步驟S502)更早地執行包含通常之抹除、寫入、及讀取之循環(步驟S504)等，於篩選工序內組合實施其他功能。又，如圖21般，亦可較讀取干擾不良檢測工序(步驟S502)更早地實施美國申請案13/602,763所記載之應力工序(步驟S505)。
[5.篩選後檢查]
操作員目視確認LED42而確認篩選工序之結束。或者，若於篩選工序開始後經過特定時間，則操作員視為篩選工序已結束。當操作員確認篩選工序之結束時，自電源裝置40拆卸下SSD1，如圖22般將SSD1連接於檢查裝置100，控制檢查裝置100而開始篩選工序後檢查。檢查裝置100構成為可連接於SSD1。
圖23係篩選工序後檢查之流程圖。檢查裝置100進行篩選日誌區域3E及壞塊管理表格3D之讀取(步驟S600及S601)。該讀取係經由例如上述非專利文獻所記載之SCT指令或其他供應商獨自之指令而進行。檢查裝置100使用自篩選日誌區域3E所讀取之日誌，判定篩選工序中是否產生預讀不良(步驟S602)，於存在預讀不良之情形時(步驟S602：Yes)，對操作員指示廢棄檢查對象SSD(步驟S603)。或，檢查裝置100根據篩選日誌區域3E之實體位址，特定出產生預讀不良之NAND晶片，指示操作員更換該NAND晶片(晶片S603)。
不存在預讀不良之情形時(步驟S602：No)，檢查裝置100自壞塊管理表格3D取得壞塊數，並判定壞塊數是否超過上限值(步驟S604)。上限值係為使SSD1之製品壽命收斂於製品規格內而根據開發階段之可靠性評估決定者。上限值儲存於例如檢查裝置100內之記憶區域或SSD1內之NAND型快閃記憶體3。另，檢查裝置100可取得NAND型快閃記憶體3整體之壞塊數合計值並與上限值比較；亦可取得每個記憶體胞陣列22之壞塊數並與上限值比較；亦可取得每個平面之壞塊數並與上限值比較。於壞塊數超過上限值之情形時(步驟S604：Yes)，廢棄檢查對象SSD(步驟S603)。或，可根據壞塊管理表格3D之實體位址特定出產生多個壞塊之NAND晶片，而更換該NAND晶片(步驟S603)。
壞塊數未超過上限值之情形時(步驟S604：No)，檢查裝置100判定檢查對象SSD為良品，並通知至操作員(步驟S605)。另，自壞塊管理表格3D讀取壞塊數時，除上述介面11外，亦可使用如UART(Universal Asynchronous Receiver Transmitter：通用異步收發傳輸器)之介面。
在篩選工序後檢查中，期望檢查裝置100自篩選日誌取得讀取干擾不良產生次數，將讀取干擾不良產生次數極多之SSD判定為不良 品。檢查裝置100藉由數出例如圖17之篩選日誌3E之錯誤事件之列表中錯誤種類為干擾不良之列之數，而可計算讀取干擾不良產生次數。另，亦可使SSD控制器2將讀取干擾不良產生次數儲存於篩選日誌區域3E，或SSD控制器2根據篩選日誌計算讀取干擾不良產生次數，且使檢查裝置100經由介面11自SSD控制器2取得讀取干擾不良產生次數。
SSD控制器2亦可將讀取干擾不良產生次數儲存於篩選日誌區域3E。讀取干擾不良產生次數之初始值為0。SSD控制器2係於產生讀取干擾不良之時(步驟S407：Yes)，遞增讀取干擾不良產生次數並儲存於篩選日誌區域3E。當檢查裝置100將讀取干擾不良產生次數取得要求發送至SSD控制器2時，SSD控制器2自篩選日誌區域3E取得讀取干擾不良產生次數並發送至檢查裝置100。
SSD1之開發者可於SSD1之開發時或SSD1之量產時，利用多個SSD1合計讀取干擾不良產生次數，並求出讀取干擾不良產生次數之分佈(圖24)。開發者針對該分佈，將例如下方3σ之讀取干擾不良產生次數(=概率分佈之下方累積概率為99.87%之位置之讀取干擾不良產生次數)規定為讀取干擾不良產生次數上限值。期望檢查裝置100將篩選工序後檢查中讀取干擾不良產生次數大於讀取干擾不良產生次數上限值之SSD判定為不良。
如上所述，產生預讀不良之情形時，可能存在記憶體胞陣列22之周邊電路之不良或配線不良等。期望檢查裝置100只要未檢測出產生不良之NAND記憶體晶片完成更換即通知至操作員以免將該SSD出貨。SSD控制器2係於產生預讀不良之情形時，強制結束篩選工序或自我測試模式，控制LED，將篩選工序異常結束而判定SSD1為不良通知至操作員。操作員自恆溫槽41拆卸下產生預讀不良之SSD，將其他篩選工序對象SSD連接於恆溫槽41。藉此，可使恆溫槽41更有效運 轉，且可使可由恆溫槽41生產之SSD之台數增加，從而可減少恆溫槽41在每台SSD1上所消耗之電力。
[6.效果]
如以上般，在篩選工序之各選擇區塊之讀取處理中，SSD控制器2係於結束讀取干擾不良檢測對象頁面以外之頁面之讀取動作後，進行讀取干擾不良檢測對象頁面之讀取動作。產生讀取錯誤之情形時，SSD控制器2將該錯誤事件作為讀取干擾不良而記錄於篩選日誌區域3E。藉此，可由檢查裝置100將讀取干擾不良與其他不良進行區分而檢測出。
又，SSD控制器2係以將產生讀取干擾不良時之選擇區塊進行壞塊化，此後不對該區塊進行資料之讀取及寫入之方式進行管理。藉此，即使為存在讀取干擾不良率較高之區塊之情形，仍可使SSD控制器2在出貨前將該區塊篩選為壞塊而降低讀取干擾不良所造成之市場不良率。
又，SSD控制器2係較於步驟S301中將選擇區域變更為上述區塊以外之區塊更早地進行讀取干擾不良檢測對象頁面之讀取動作S406，此後在S301-S306選擇上述區塊以外之區塊進行測試，於S301中再次選擇上述區塊後進行預讀動作S302。SSD控制器2係於預讀動作中產生讀取錯誤之情形時，將該錯誤事件作為預讀不良記錄於篩選日誌區域3E。藉此，可抑制將預讀不良誤檢測為讀取干擾不良，或將讀取干擾不良誤檢測為預讀不良之誤檢測率。又，藉由抑制將預讀不良誤檢測為讀取干擾不良之誤檢測率，可防止因將讀取干擾不良誤判為預讀不良而判定檢查對象SSD為不良所造成之製品生產率下降。圖25中顯示各錯誤及不良之分類與製品出貨前處理之處理內容之分類。
[第2實施形態]
第2實施形態係對通常模式與自我測試模式之切換方式之例進行 顯示。圖26係顯示第2實施形態之通常模式與自我測試模式之切換動作之狀態轉變圖。期望SSD控制器2藉由將與SSD控制器2之各狀態對應之不同圖案之信號發送至例如DAS/DSS信號線，而對操作員通知各狀態。
在第2實施形態中，SSD控制器2將通常韌體(通常FW)與自我測試韌體(自我測試FW)兩種韌體使用為通常模式與自我測試模式之切換方式。
韌體之重寫可利用SSD1支持之介面所定義之指令進行。例如，如第1實施形態所詳述般，使用ASC-2標準之Download Microcode指令等。
例如，通常模式用及自我測試模式用韌體保存於例如連接於網路之伺服器，並按照以下順序儲存於韌體區域3A。檢查裝置100經由網路而連接於該伺服器。檢查裝置100經由網際網路連接而將韌體下載於檢查裝置100內之記憶區域。檢查裝置100經由介面11將韌體發送至SSD1，SSD控制器2將所接收之韌體寫入於韌體區域3A。
或者，通常模式用及自我測試模式用韌體亦可保存於例如DVD-ROM之光學媒體或USB記憶體之非揮發性記憶媒體。檢查裝置100對該等記憶媒體進行存取，將韌體拷貝於檢查裝置100內之記憶區域。檢查裝置100經由介面11將韌體發送至SSD1，SSD控制器2將所接收之韌體寫入於韌體區域3A。
狀態S700顯示SSD控制器2為通常模式且於NAND型快閃記憶體3之FW區域3A中寫入有通常FW之狀態。在狀態S700中，自斷開(切斷)到導通(接入)SSD1之電源之情形時，SSD控制器2執行寫入於FW區域3A之通常韌體而成為通常模式。
例如檢查工序時檢查裝置100使用ATA之Download Microcode指令將自我測試FW寫入於SSD1時，SSD控制器2自狀態S700轉變至狀態 S701。即，狀態S701顯示SSD控制器2為通常模式且於FW區域3A中寫入有自我測試FW之狀態。在狀態S701中，自斷開到導通SSD1之電源之情形時，SSD控制器2係自狀態S701轉變至狀態S702，SSD控制器2執行寫入於FW區域3A之自我測試韌體而成為自我測試模式。在該狀態S702中，SSD控制器2執行上述篩選動作。又，在狀態S702中自斷開到導通SSD1之電源之情形時，SSD控制器2執行寫入於FW區域3A之自我測試韌體而成為自我測試模式。
篩選結束後，檢查裝置100使用Download Microcode指令將通常FW寫入於SSD1時，SSD控制器2自狀態S702轉變至狀態S703。即，狀態S703顯示SSD控制器2為自我測試模式且於FW區域3A中已寫入通常FW之狀態。在狀態S703中，自斷開到導通SSD1之電源之情形時，SSD控制器2係自狀態S703轉變至狀態S700，SSD控制器2執行寫入於FW區域3A之通常韌體而成為通常模式。
檢查裝置100使用於篩選前之預處理(Pre-conditioning)或篩選後之測試工序。操作員於篩選前連接SSD1與檢查裝置100，控制檢查裝置100而重寫韌體區域3A(S700→S701)。接著，操作員連接SSD1與電源裝置40，SSD控制器2轉變至狀態S702而開始篩選。篩選結束後，操作員連接SSD1與檢查裝置100，控制檢查裝置100而重寫韌體區域3A(S702→S703)。接著，操作員控制檢查裝置100而切斷來自電源線12之電源供給，藉由再次進行電源供給而最終轉變至狀態S700。
另，雖將SSD控制器2構成為使用download microcode指令重寫FW區域3A後，若不經過電源切斷/接入，則不會發生自S701至S702或自S703至S700之狀態轉變，但亦可構成為於接收download microcode指令後，立即發生S700→S701→S702或S702→S703→S700之狀態轉變。
(效果)
如以上所詳述般，根據第2實施形態，可使用指令自外部切換SSD1之通常模式與自我測試模式。藉此，可簡單且正確地進行通常模式與自我測試模式之切換。
[第3實施形態]
第3實施形態僅使用可執行通常模式與自我測試模式兩者之1個通常FW，將指令作為觸發而選擇在通常FW內所執行之模式。圖27係顯示第3實施形態之通常模式與自我測試模式之切換動作之狀態轉變圖。
在第3實施形態中，SSD控制器2將可執行通常模式與自我測試模式兩者之1個通常FW使用為通常模式與自我測試模式之切換機構。檢查裝置100對SSD1發送指令，重寫決定執行通常FW內之通常模式與自我測試模式之何者之觸發。作為重寫觸發之指令，使用例如ACS-3記載之SCT指令或供應商獨自之指令等。
狀態S800係將通常FW寫入於NAND型快閃記憶體3之FW區域3A之初始設定狀態。狀態S800顯示SSD控制器2為通常模式且正觸發通常模式之狀態。在狀態S800中，自斷開到導通SSD1之電源之情形時，狀態S800成為觸發後之通常模式。
當檢查裝置100將觸發自我測試模式之指令(自我測試模式過渡指令)發送至SSD1時，SSD控制器2自狀態S800轉變至狀態S801。即，狀態S801顯示為通常模式且已觸發自我測試模式之狀態。在狀態S801中，斷開且導通SSD1之電源之情形時，SSD控制器2係自狀態S801轉變至狀態S802。SSD控制器2執行通常FW中被觸發之自我測試模式而過渡至自我測試模式。在該狀態S802中，SSD1執行上述篩選動作。又，於狀態S802中斷開且導通SSD1之電源之情形時，因於通常FW中觸發自我測試模式，故SSD1仍為自我測試模式。
篩選結束後，檢查裝置100將觸發通常模式之指令(通常模式過渡 指令)發送至SSD1時，SSD控制器2係自狀態S802轉變至狀態S803。即，狀態S803顯示SSD控制器2為自我測試模式且已觸發通常模式之狀態。在狀態S803中斷開且導通SSD1之電源之情形時，SSD控制器2係自狀態S803轉變至狀態S800，執行通常FW中被觸發之通常模式而過渡至通常模式。
操作員於篩選之前連接SSD1與檢查裝置100，並控制檢查裝置100，檢查裝置100將自狀態S800向狀態S801之轉變指令發送至SSD1。接著，操作員連接SSD1與電源裝置40，SSD控制器2過渡至狀態S802而開始篩選。操作員於篩選結束後，連接SSD1與檢查裝置100，並控制檢查裝置100，檢查裝置100將自狀態S802向狀態S803之轉變指令發送至SSD1。接著，操作員切斷自電源線12對SSD1之電源供給並再次供給電源，藉此SSD控制器2最終轉變至狀態S800。
另，SSD控制器2雖設為若於發行狀態轉變指令後不經由電源切斷/接入，則不會發生自S801至S802、或自S803至S800之狀態轉變，但亦可於接收狀態轉變指令後，立即發生S800→S801→S802或S802→S803→S800之狀態轉變。
(效果)
如以上所詳述般，根據第3實施形態，檢查裝置100或主機裝置10可對SSD1發送指令，從而切換SSD控制器2之通常模式與自我測試模式。藉此，可簡單且正確地進行通常模式與自我測試模式之切換。
又，SSD控制器2可僅利用1個韌體切換通常模式與自我測試模式。藉此，於篩選結束後將製品出貨時，無須重寫韌體。
[第4實施形態]
圖28係顯示第4實施形態之讀取動作(步驟S305)之流程圖。在本實施形態中，SSD控制器2係在讀取動作S305中，進行頁面位址=PageAddressRDIST之頁面之ECC不可訂正錯誤檢測(讀取錯誤檢 測)(S410~S413)。接著，SSD控制器2進行選擇區塊內之所有頁面中頁面位址=PageAddressRDIST以外之所有頁面之ECC不可訂正錯誤檢測(S402~S404)。其後，SSD控制器2進行頁面位址=PageAddressRDIST之頁面之讀取干擾不良檢測(S406~S409、S420)。
藉由較其他頁面之讀取更早地進行頁面位址=PageAddressRDIST之第1次讀取(S410~S413)，可在讀取干擾之影響較小之狀況下進行S410~S413之ECC不可訂正錯誤檢測。以下，對頁面位址=PageAddressRDIST中產生讀取不良之情形時之SSD控制器2之處理進行說明。(1)若讀取不良為第1次讀取S410之不良，則SSD控制器2於篩選日誌3E中記錄並非讀取干擾不良之ECC不可訂正錯誤事件(S413)。(2)若讀取不良為第2次讀取S406之不良，則作為讀取干擾不良，SSD控制器2於篩選日誌3E中記錄錯誤事件(S409)。
為防止將並非干擾不良之讀取錯誤誤檢測為干擾不良，於頁面AddressRDIST在讀取S410中亦成為錯誤之情形時(S420：Yes)，期望SSD控制器2不於S409中將讀取干擾不良事件記錄於篩選日誌3E。藉此，SSD控制器2可明確區分頁面位址=PageAddressRDIST之讀取干擾不良與並非讀取干擾不良之ECC不可訂正錯誤。即，根據本實施形態，可減少將並非讀取干擾不良之ECC不可訂正錯誤誤檢測為讀取干擾不良，或將讀取干擾不良誤檢測為並非讀取干擾不良之ECC不可訂正錯誤之可能性。SSD控制器2亦可不僅將不可進行ECC訂正之事件，而且將ECC訂正之錯誤位元數超過特定數X之事件判定為讀取錯誤。
SSD控制器2亦可將選擇區塊內複數個頁面選擇為干擾不良檢測對象即頁面位址=PageAddressRDIST之頁面。該情形時，SSD控制器2於第1次讀取S410中亦讀取第2次讀取S406所讀取之所有區域(第2次讀 取S406所讀取之區域與第1次讀取S410所讀取之區域相等，或第2次讀取S406所讀取之區域包含於第1次讀取S410所讀取之區域)。在圖28中，通常之讀取不良檢測工序中之讀取S403中之對象區域雖記載為第2次讀取S406所讀取之區域以外之區域，然而，讀取S403中之讀取對象區域亦可重複為S406中之讀取對象區域。
SSD控制器2於步驟S410~S413之PageAddressRDIST之通常之讀取錯誤檢測工序中檢測出錯誤之情形時，可不對該PageAddressRDIST實施PageAddressRDIST之讀取干擾不良檢測工序(S406~S409、S420)。又，SSD控制器2於步驟S410~S413之PageAddressRDIST之通常之讀取錯誤檢測工序中檢測出錯誤之情形時，可不實施選擇區塊之通常之讀取錯誤檢測工序(S402~S404)。
在圖28之讀取干擾不良檢測工序中，於步驟S406之PageAddressRDIST讀取時產生ECC不可訂正錯誤事件之情形，或產生錯誤訂正位元數超過特定數之事件之情形時，SSD控制器2將該事件作為讀取干擾不良記錄於篩選日誌3E(S409)。
另一方面，如圖29般，SSD控制器2於讀取干擾不良檢測工序中，錯誤訂正位元數較通常之讀取錯誤檢測工序時之錯誤訂正位元數增大特定值以上之情形時，可判定其為讀取干擾不良事件，並記錄於篩選日誌3E(S409)。該情形時，SSD控制器2將自於步驟S406中讀取PageAddressRDIST時之錯誤訂正位元數減去步驟S410中之讀取PageAddressRDIST時之錯誤訂正位元之差分值儲存於變量Y(步驟S421)。SSD控制器2係於差分Y較特定值Z(規定值Z)更大時(S422：Yes)，判定PageAddressRDIST中產生讀取干擾不良。
為進一步增強讀取干擾對讀取干擾不良檢測對象區域之影響以提高篩選強度，期望SSD控制器2於已選擇選擇區塊內之所有頁面後，反復進行1次以上圖28之S402~S404(或圖29之S402~S404)。
(效果)
SSD控制器2係於篩選工序之各選擇區塊之讀取處理中，在開始讀取干擾不良檢測對象頁面以外之頁面之讀取動作之前，進行讀取干擾不良檢測對象頁面之讀取動作。在該讀取動作中，產生如產生ECC不可訂正錯誤之情形或錯誤訂正之位元數超過特定數之情形之讀取錯誤時，將並非讀取干擾不良之讀取錯誤事件及讀取干擾不良檢測對象頁面位址記錄於篩選日誌3E。接著，SSD控制器2係於結束讀取干擾不良檢測對象頁面以外之頁面之讀取動作後，進行讀取干擾不良檢測對象頁面之讀取動作。在該讀取動作中產生讀取錯誤之情形時，將讀取干擾不良事件與讀取干擾不良檢測對象頁面位址記錄於篩選日誌3E。藉此，SSD控制器2在對讀取干擾不良檢測對象頁面無干擾影響之狀況下即S410中，可事先檢測資料保持不良或字元線短路不良等並非讀取干擾不良之讀取錯誤。SSD控制器2可降低將讀取干擾不良誤檢測為並非讀取干擾不良之讀取不良之誤檢測率。SSD控制器2可降低將並非讀取干擾不良之讀取不良誤檢測為讀取干擾不良之誤檢測率。如此，可明確區分讀取干擾不良與並非讀取干擾不良之讀取錯誤而進行檢測。
[第5實施形態]
在第1實施形態及第4實施形態中，已敘述SSD控制器2將讀取干擾不良檢測對象之實體頁面選擇為單一或複數個頁面位址=PageAddressRDIST，並於選擇選擇區塊以外之區塊之前讀取該等，而將讀取干擾不良與其他不良進行區分而處理之方法。在本實施形態中，對藉由於讀取選擇區塊之所有頁面後且選擇選擇區塊以外之區塊之前進行1至複數次讀取動作，而將讀取干擾不良與其他不良進行區分而處理之方法。
圖30係第5實施形態之篩選工序之流程圖。作為與圖10之差異， 在本實施形態中，特徵在於：SSD控制器2係於編程處理S304之後且選擇選擇區塊以外之區塊之S301之前，至少進行2次區塊讀取(步驟S305B及S305C)，於第1次區塊讀取時(步驟S305B)產生讀取錯誤之情形時，將其作為並非讀取干擾不良之讀取錯誤事件記錄於篩選日誌3E，於第2次以後之區塊讀取時(步驟S305C)產生讀取錯誤之情形時，將其作為讀取干擾不良事件記錄於篩選日誌3E。為進一步增強讀取干擾之影響，期望SSD控制器2於讀取S305B及讀取S305C進行選擇區塊內所有頁面之讀取。SSD控制器2亦可僅進行1次讀取S305C之選擇區塊內所有頁面之讀取。為增大讀取干擾不良之檢測能力，期望SSD控制器2在讀取S305C中，進行2以上之複數次選擇區塊內所有頁面之讀取。第1次讀取S305B與第2次以後之讀取S305C之區塊內實體頁面之讀取順序可相同，亦可不同。
SSD控制器2於選擇區塊以外之區塊選擇後且S303之選擇區塊抹除前即預讀S302中，藉由進行1至複數次讀取動作，將讀取干擾不良與其他不良進行區分而處理。以下，在本實施形態中，對SSD控制器2於讀取選擇區塊之所有頁面後且選擇選擇區塊以外之區塊之前進行1至複數次讀取動作之情形進行敘述。
圖30之PageAddressSTART係表示進行選擇區塊內區塊讀取之情形時之開始頁面位址，由SSD控制器2儲存於RAM2A內。為使讀取干擾之影響在整個篩選工序均一化，期望SSD控制器2於每個循環中遞增PageAddressSTART(步驟S309)。
於每個循環中遞增PageAddressSTART之情形時，為使讀取干擾之影響在整個篩選工序均一化，期望SSD控制器2處理共通之流程，作為第1次讀取S305B及第2次以後之讀取S305C之詳細處理流程。圖31係顯示步驟S305B及S305C之各個讀取動作之流程圖。
SSD控制器2自RAM2A讀取PageAddressSTART(步驟S900)，選擇 頁面位址=PageAddressSTART之實體頁面(步驟S901)，讀取選擇頁面而進行錯誤訂正(步驟S902)。錯誤訂正位元數超過特定數X或無法訂正錯誤之情形時(S903：Yes)，期望SSD控制器2將選擇區塊進行壞塊化(步驟S904)。再者，錯誤訂正位元數超過特定數X或無法訂正錯誤之情形時，SSD控制器2判定該讀取為第1次讀取=步驟S305B(圖30)，還是第2次以後之讀取=步驟S305C(圖30)。為第1次讀取之情形時(S905：Yes)，SSD控制器2將該ECC訂正錯誤事件作為並非讀取干擾不良之ECC訂正錯誤事件而記錄於篩選日誌3E(步驟S906)。為第2次以後之讀取之情形時(S905：No)，SSD控制器2將該ECC訂正錯誤事件作為讀取干擾不良事件而記錄於篩選日誌3E(步驟S907)。
另，如圖32般，即使為第2次以後之讀取之情形時(S905：No)，選擇頁面已於此前之讀取時作為並非讀取干擾不良之讀取錯誤事件或讀取干擾不良事件事先記錄於篩選日誌3E之情形時(S910：Yes)，SSD控制器2亦可不將讀取干擾不良事件記錄於篩選日誌3E。原因在於，該讀取不良可能並非讀取干擾不良。即使假設為SSD控制器2已記錄該不良事件之情形，藉由使檢查裝置100自篩選日誌3E檢索該頁面之實體位址，仍可判別該頁面為並非讀取干擾不良之讀取錯誤，或為讀取干擾不良。
SSD控制器2判定是否已選擇選擇區塊內之所有頁面(步驟S908)。存在尚未選擇之實體頁面之情形時，SSD控制器2遞增選擇頁面位址(步驟S909)，反復進行步驟S902~S908之處理。步驟S909之遞增係例如圖33所示般，以頁面位址=PageAddressSTART為起點逐一增加選擇頁面位址(步驟S920)，於選擇頁面位址超過區塊內頁面位址之末尾頁面位址之情形時，將選擇頁面位址設為零(步驟S921)，此後以頁面位址=0為起點逐一增加選擇頁面位址即可(步驟S922)。
SSD控制器2於讀取S305B及S305C中檢測出並非讀取干擾不良之 讀取錯誤或讀取干擾不良之情形時，可跳過與選擇區塊有關之此後之步驟S305B及S305C之處理而過渡至步驟S306之處理。藉此，可縮短測試時間。
(效果)
在第5實施形態中，SSD控制器2於篩選工序之各選擇區塊之編程處理(步驟S304)之後，且較選擇選擇區塊以外之區塊(步驟S301)更早地反復進行2次以上選擇區塊內頁面之讀取動作。接著，SSD控制器2係於第1次讀取動作(步驟S305B)時產生讀取錯誤之情形時，將錯誤事件作為並非讀取干擾不良之讀取錯誤記錄於篩選日誌3E。SSD控制器2係於第2次以後之讀取動作(步驟S305C)時產生讀取錯誤之情形時，將錯誤事件作為讀取干擾不良記錄於篩選日誌3E。藉此，檢查裝置100可將讀取干擾不良與並非讀取干擾不良之讀取錯誤及預讀不良明確區分而進行檢測。
[第6實施形態]
如上所述，已知有一種具有於基板上積層有複數個記憶體胞之記憶體胞陣列之NAND型快閃記憶體。第6實施形態係對具備積層型之NAND型快閃記憶體之SSD之篩選方法進行敘述。
[1.記憶體胞陣列之構成]
首先，對記憶體胞陣列22之構成進行說明。本實施形態所說明之記憶體胞陣列22可置換成第1實施形態所說明之圖3之記憶體胞陣列22而使用，記憶體胞陣列22之周邊電路構成係與第1實施形態相同。
記憶體胞陣列22具有例如圖34及圖35所示之構造。圖34係記憶體胞陣列22之一部分之立體圖。圖35係記憶體胞陣列22之一部分之電路圖。記憶體胞陣列22具有複數條位元線BL、複數條源極線SRC、及複數個區塊BLK。區塊BLK具有沿列方向及行方向排列成矩陣狀之複數個記憶體單元MU。在區塊BLK中，於1條位元線BL上連接有複數 個記憶體單元MU。
記憶體單元MU係由記憶串MS、選擇閘極S1、S2構成。記憶串MS係沿基板sub之積層方向而位於上方。記憶串MS包含串聯連接之複數個(例如16個)記憶體胞MC0~MC15及後閘極BT。記憶體胞MC0~MC7係以該順序排列於沿積層方向靠近基板sub之方向。記憶體胞MC8~MC15係以該順序排列於沿積層方向遠離基板sub之方向。記憶體胞MC係如後述般包含半導體層SP、半導體層SP之表面之絕緣膜、及字元線(控制閘極)WL。後閘極BT連接於最下層之記憶體胞MC7及MC8之間。記憶體胞MC0~MC15、後閘極BT、及選擇閘極S1及S2形成於U字形狀之半導體層上。
選擇閘極S1及S2分別位於記憶體胞MC0及MC15之沿著積層方向之上方。選擇閘極S2之汲極連接於記憶串MS之一端(記憶體胞MC0之源極)。選擇閘極S1之源極連接於記憶串MS之另一端(記憶體胞MC15之汲極)。選擇閘極S1之汲極連接於位元線BL。選擇閘極S2之源極連接於源極線SRC。
各區塊BLK中之沿著列方向排列之複數個記憶體單元MU之各記憶體胞MC0之閘極係共通連接於字元線WL0。同樣地，1個區塊BLK中之沿著列方向排列之複數個記憶體單元MU之記憶體胞MC1~MC15之閘極分別共通連接於字元線WL1~WL15。字元線WL係朝列方向延伸。後閘極BT之閘極係共通連接於後閘極線BG。
各區塊BLK中之沿著列方向排列之複數個記憶體單元MU之選擇閘極S1之閘極係共通連接於選擇閘極線SGD。沿著行方向排列之複數個記憶體單元MU之選擇閘極S1之汲極係共通連接於位元線BL。選擇閘極線SGD係朝列方向延伸。
各區塊BLK中之沿著列方向排列之複數個記憶體單元MU之選擇閘極S2之閘極係共通連接於選擇閘極線SGS。沿著行方向排列之2個 記憶體單元MU之選擇閘極S2之源極連接於相同之源極線SRC。各區塊BLK中之沿著列方向排列之複數個記憶體單元MU之選擇閘極S2之源極連接於相同之源極線SRC。選擇閘極線SGS及源極線SRC係朝列方向延伸。
記憶體胞MC具有圖36所示之剖面構造。字元線(控制閘極)WL包含例如多晶矽。於複數條字元線WL及其間之絕緣膜IN3上形成有貫通該等之電洞。於電洞之表面上形成有記憶閘極絕緣層IN2，於電洞中形成有半導體層SP。半導體層SP係朝積層方向延伸，包含例如導入有雜質之半導體(例如矽)。於半導體層SP中形成通道。
記憶閘極絕緣層IN2具有通道絕緣層IN2c、電荷儲存層IN2b、及區塊絕緣層IN2a。通道絕緣層IN2c係以包圍半導體層SP之方式形成。電荷儲存層IN2b係以包圍通道絕緣層IN2c之方式形成。區塊絕緣層IN2a係以包圍電荷儲存層IN2b之方式形成。另，選擇閘極S1及S2無須必定具有電荷儲存層IN2b及區塊絕緣層IN2a，而亦可形成為僅具備通道絕緣層(閘極絕緣膜)IN2c。
通道絕緣層IN2c及區塊絕緣層IN2a係由例如氧化矽(SiO2)構成。電荷儲存層IN2b係由例如氮化矽(SiN)構成。半導體層SP、通道絕緣層IN2c、電荷儲存層IN2b、及區塊絕緣層IN2a形成MONOS型電晶體。後閘極線BG、字元線WL、及選擇閘極線SGD及SGS分別以包圍半導體層SP及記憶閘極絕緣層IN2之方式形成。
[2.篩選動作]
接著，對本實施形態之測試方法(篩選動作)進行說明。圖37係顯示SSD1之篩選動作之流程圖。當開始自我測試模式時，SSD控制器2執行篩選工序。
(資料圖案選擇)
SSD控制器2進行易產生用於S1003中之編程之資料保持不良之資 料圖案之選擇(步驟S1008)。在本實施形態中，SSD控制器2選擇第1資料圖案與第2資料圖案中之一者之資料圖案。當於選擇第1資料圖案後再次執行步驟S1000中之資料圖案選擇處理時，期望SSD控制器2選擇第2資料圖案。當於選擇第2資料圖案後再次執行步驟S1000中之資料圖案選擇處理時，期望SSD控制器2選擇第1資料圖案。即，反復進行第1資料圖案之篩選→第2資料圖案之篩選→第1資料圖案之篩選→第2資料圖案之篩選之處理。藉此，SSD控制器2可均一地進行奇數WL與偶數WL之篩選。對資料圖案之詳細內容，以關於步驟S1003中之編程之說明進行後述。
(處理完成列表清除)
SSD控制器2清除管理篩選工序完成之區塊之列表(處理完成列表)(步驟S1000)。該處理完成列表儲存於SSD控制器2內之RAM。
(區塊選擇)
接著，SSD控制器2自NAND型快閃記憶體3之使用者區域3C選擇1個區塊(步驟S1001)。該區塊選擇係與圖10之步驟S301相同。
(抹除)
接著，SSD控制器2抹除選擇區塊之資料(步驟S1002)。
(編程)
本實施形態之記憶體單元係於字元線間連接有電荷儲存層。因此，與編程狀態之記憶體胞鄰接之記憶體胞為抹除狀態之情形時，該等鄰接記憶體胞間發生電洞與電子之再結合，編程狀態之記憶體胞之臨限值降低(缺失現象)。在本實施形態中，因將易產生資料保持不良之資料圖案於區塊內進行編程而產生資料保持不良，且篩選產生資料保持不良之區塊。
例如，以記憶體胞記憶2位元(下階頁面及上階頁面)之情形為例進行說明。下階頁面及上階頁面寫入狀態之資料“11”、“01”、“10”、 “00”之記憶體胞分別具有臨限值電壓E、A、B、C，且存在E<A<B<C之關係。E位準為抹除狀態。SSD控制器2於選擇區塊中對資料進行編程(步驟S1003)。
圖38係說明選擇第1資料圖案時之編程動作之圖。在步驟S1003之編程中，SSD控制器2於選擇區塊之偶數頁面中對C位準(最高之臨限值位準)進行編程。即，於記憶體單元中對“ECECEC‧‧‧”之資料圖案進行編程。此時，因於鄰接記憶體胞中予以編程之資料必定成為C位準與E位準之對，故可再現資料保持不良之最差資料圖案。
為再現資料保持不良之最差資料圖案，以本實施形態之第1資料圖案編程之資料圖案成為“‧‧‧ECECEC‧‧‧”。然而，並非限定於該資料圖案，亦可為“‧‧‧CEECEE‧‧‧”之資料圖案，即如僅與抹除狀態之記憶體胞之一者鄰接之記憶體胞為C位準之資料圖案。
SSD控制器2自上述“‧‧‧ECECEC‧‧‧”之資料圖案產生ECC編碼，並記錄於NAND型快閃記憶體3。例如，SSD控制器2於各字元線WL所屬之實體區段之每個實體頁面中產生ECC編碼，並將ECC編碼儲存於同實體頁面內之備用區域。
圖39係說明選擇第2資料圖案時之編程動作之圖。在步驟S1003之編程中，SSD控制器2於選擇區塊之奇數頁面中對C位準(最高之臨限值位準)進行編程。即，於記憶體單元中對“CECECE‧‧‧”之資料圖案進行編程。此時，因於鄰接記憶體胞中予以編程之資料必定成為C位準與E位準之對，故可再現資料保持不良之最差資料圖案。
SSD控制器2自上述“‧‧‧CECECE‧‧‧”之資料圖案產生ECC編碼，並記錄於NAND型快閃記憶體3。例如，SSD控制器2於各字元線WL所屬之實體區段之每個實體頁面中產生ECC編碼，並將ECC編碼儲存於同實體頁面內之備用區域。
進行編程之臨限值亦可為較C位準更大之臨限值“C+α”。藉由使 用“C+α”位準，可提高資料保持不良之產生率。
(讀取)
接著，SSD控制器2讀取選擇區塊之資料(步驟S1004)。在編程動作中，因於所有偶數頁面(或奇數頁面)中對資料進行編程需要一定時間，故可認為資料保持特性較差之記憶體胞於對資料進行編程且讀取之期間損失電荷。圖40係顯示步驟S1004之讀取動作之流程圖。
SSD控制器2係基於ECC編碼進行選擇區塊內之所有頁面之讀取及錯誤訂正處理(或錯誤檢測處理)(步驟S1100)。在本實施形態中，SSD控制器2使用ECC電路2B之錯誤訂正功能進行讀取資料之錯誤檢測。接著，SSD控制器2判定選擇區塊之錯誤訂正位元數是否超過特定數X，或錯誤訂正是否失敗(步驟S1101)。
另，步驟S1100讀取工序係亦可僅對編程為C位準之頁面進行讀取及錯誤訂正。或，亦可僅對E位準之頁面進行讀取及錯誤訂正。藉此，由於讀取對象頁面數減少，故可相應縮短讀取時間。
步驟S1101中錯誤訂正位元數未超過特定數X之情形，或成功訂正錯誤之情形時，資料保持不良之不良率較低，讀取處理正常結束(步驟S1101：No)。
另一方面，步驟S1101中錯誤訂正位元數超過特定數X之情形，或錯誤訂正失敗之情形時，判定選擇區塊為資料保持不良。接著，SSD控制器2將選擇區塊進行壞塊化(步驟S1102)。即，SSD控制器2對管理資訊區域3B之壞塊管理表格3D追加選擇區塊。藉此，此後，經壞塊化之區塊不被使用於資料之寫入。SSD控制器2將資料保持不良事件記錄於篩選日誌3E(步驟S1103)。
期望於編程S1003與讀取S1004之間加入特定時間之等待工序。藉此，可更為嚴格地篩選資料保持不良。特定時間可自由設定。
SSD控制器2亦可取代圖37之處理流程而執行圖37A之處理流程。 在圖37A中，以預讀進行資料保持不良檢測。由於資料讀取係於對所有區塊寫入第1資料圖案或第2資料圖案後進行，故相較於圖37，自資料寫入至資料讀取之經過時間更長，而使SSD控制器2可更有效地檢測資料保持不良。
在本實施形態中，SSD控制器2利用ECC電路2B及ECC編碼進行讀取資料之錯誤檢測，而進行是否已讀取第1資料圖案或第2資料圖案之判定。該方法可高速進行步驟S1004之讀取處理。另一方面，SSD控制器2亦可不使用ECC電路2B或ECC編碼，而直接比較讀取資料與寫入資料即第1資料圖案或第2資料圖案進行判定。SSD控制器2係於讀取資料中與寫入資料不一致之位元數為一定數以上之情形時，判定為讀取錯誤(誤差)。
返回圖37，SSD控制器2將選擇區塊追加至處理完成列表(步驟S1005)。亦可於步驟S1000中代替處理完成列表而將儲存於RAM之未處理列表初始化，並於步驟S1005中自未處理列表刪除選擇區塊。接著，SSD控制器2判定是否已選擇NAND型快閃記憶體3之使用者區域3C之所有區塊(步驟S1006)。步驟S1006中未選擇所有區塊之情形時，返回步驟S1001選擇下一個區塊。
於步驟S1006中已選擇所有區塊之情形時，SSD控制器2判定是否已經過特定時間(步驟S1007)。或，於步驟S1007中，亦可判定是否已達到特定迴路次數。未經過特定時間之情形時(或未達到特定迴路次數之情形時)，反復進行步驟S1000~S1006。另一方面，於步驟S1007中已經過特定時間之情形時(或達到特定迴路次數之情形時)，篩選動作結束。
總結篩選之整體工序，如圖41般，操作員將SSD連接於恆溫槽(步驟S500)，接著，SSD控制器2自動開始自我測試模式而篩選工序開始(步驟S501)，接著，SSD控制器2執行具有圖37所說明之資料保持不 良檢測功能之篩選工序(步驟S502)。其後，SSD控制器2自動結束自我測試模式(步驟S503)。又，如圖20及圖21所說明般，可實施包含通常之抹除、寫入、及讀取之循環(步驟S504)，亦可實施應力工序(步驟S505)。
[3.篩選後檢查]
當篩選工序結束時，操作員自電源裝置40拆卸下SSD1，並如圖22般連接於檢查裝置100，而控制檢查裝置100。檢查裝置100進行篩選工序後檢查。篩選工序後檢查與圖23相同。此時，將預讀不良另表述為資料保持不良。
[4.效果]
如以上所述，因於鄰接記憶體胞中予以編程之資料成為C位準與E位準之對，故而可再現資料保持不良之最差資料圖案。且，SSD控制器2將產生資料保持不良之選擇區塊進行壞塊化以後可不對該區塊進行資料之讀取及寫入。藉此，即使為存在資料保持不良率較高之區塊之情形，仍可於出貨前將該區塊篩選為壞塊，從而降低資料保持不良造成之市場不良率。
雖已說明本發明之幾個實施形態，但該等實施形態係作為例子提示者，並非意圖限定發明之範圍。該等新穎之實施形態可藉其他多種形態予以實施，在不脫離發明要旨之範圍內，可進行多種省略、替代及變更。該等實施形態或其變化包含於發明之範圍或要旨內，且包含於申請專利範圍所記載之發明及其均等之範圍內。

Claims (20)

  1. 一種記錄媒體，其係儲存有非揮發性半導體記憶體之檢查程式者，且上述非揮發性半導體記憶體係以頁面單位進行資料之寫入，以上述頁面單位之二以上之自然數倍之區塊單位進行資料之抹除，且包含具備複數個區塊之第1區域與第2區域；上述程式構成為使用以控制上述非揮發性半導體記憶體之控制器執行第1檢查處理；上述第1檢查處理係對上述第1區域所包含之每個區塊執行第1至第6處理；上述第1處理係進行區塊抹除；上述第2處理係於上述第1處理之後，對已進行上述區塊抹除之第1區塊進行資料寫入；上述第3處理係於上述第2處理之後，進行自上述第1區塊內之第2頁面以外之複數個第1頁面讀取資料之第1讀取；上述第4處理係於上述第3處理之後，進行自上述第2頁面讀取資料之第2讀取；上述第5處理係於上述第3處理中發生讀取錯誤之情形時，將表示發生第1讀取錯誤之事件記錄於上述第2區域；上述第6處理係於上述第4處理中發生讀取錯誤之情形時，將表示發生第2讀取錯誤之事件記錄於上述第2區域。
  2. 如請求項1之記錄媒體，其中上述第1檢查處理進而對上述第1區域所包含之每個區塊執行如下處理：第7處理，其係於上述第1處理之前，自上述第1處理之區塊抹除對象之區塊讀取資料；及 第8處理，其係於上述第7處理中發生讀取錯誤之情形時，將表示發生第3讀取錯誤之事件記錄於上述第2區域。
  3. 如請求項2之記錄媒體，其中上述程式進而使上述控制器執行以下處理：於上述第7處理中發生讀取錯誤之情形時，結束上述第1檢查處理；及對可與上述控制器連接之檢查裝置通知檢查結束。
  4. 如請求項1之記錄媒體，其中上述第1檢查處理進而對上述第1區域所包含之每個區塊執行如下處理：第9處理，其係於上述第2處理之後且上述第3處理之前，自上述第1區塊讀取資料；及第10處理，其係於上述第9處理中發生讀取錯誤之情形時，將表示發生第4讀取錯誤之事件記錄於上述第2區域。
  5. 如請求項1之記錄媒體，其中上述第2頁面之位址係於上述第1區域所包含之每個區域中變更。
  6. 如請求項1之記錄媒體，其中上述程式進而使上述控制器執行：第2檢查處理，其係於上述第1檢查處理之後，自開始上述第1檢查處理起尚未經過特定時間之情形時，對上述第1區域所包含之每個區塊執行上述第1至第6處理。
  7. 如請求項6之記錄媒體，其中上述第2檢查處理之第2頁面之位址與上述第1檢查處理之第2頁面之位址不同。
  8. 如請求項1之記錄媒體，其中上述非揮發性半導體記憶體進而包含韌體區域，該韌體區域可儲存用以執行根據主機裝置之指示進行動作之通常模式及不依據主機裝置之指示而進行試驗之自我測試模式之任一者而使用之韌體；且上述程式使上述控制器執行以下處理： 自上述非揮發性半導體記憶體讀取上述韌體，判定上述韌體經設定為上述通常模式、或是經設定為上述自我測試模式；及上述韌體經設定為上述自我測試模式之情形時，執行上述第1檢查處理。
  9. 一種記錄媒體，其係儲存有非揮發性半導體記憶體之檢查程式者，且上述非揮發性半導體記憶體係以頁面單位進行資料之寫入，以上述頁面單位之二以上之自然數倍之區塊單位進行資料之抹除，且包含具備複數個區塊之第1區域與第2區域；上述程式構成為使用以控制上述非揮發性半導體記憶體之控制器執行第1檢查處理；上述第1檢查處理係對上述第1區域所包含之每個區塊執行第1至第6處理；上述第1處理係進行區塊抹除；上述第2處理係於上述第1處理之後，對已進行上述區塊抹除之第1區塊進行資料寫入；上述第3處理係於上述第2處理之後，進行自上述第1區塊讀取資料之第1讀取；上述第4處理係於上述第3處理之後，進行自已進行上述區塊抹除之區塊內之第1頁面讀取資料之第2讀取；上述第5處理係於上述第3處理中發生讀取錯誤之情形時，將表示發生第1讀取錯誤之事件記錄於上述第2區域；上述第6處理係於上述第4處理中發生讀取錯誤之情形時，將表示發生第2讀取錯誤之事件記錄於上述第2區域。
  10. 一種檢查方法，其係用於檢查非揮發性半導體記憶體者，該非揮發性半導體記憶體係以頁面單位進行資料之寫入，以上述頁 面單位之二以上之自然數倍之區塊單位進行資料之抹除，且包含具備複數個區塊之第1區域與第2區域；且該檢查方法執行對上述第1區域所包含之每個區塊執行第1至第6處理之第1檢查處理；上述第1處理係進行區塊抹除；上述第2處理係於上述第1處理之後，對已進行上述區塊抹除之第1區塊進行資料寫入；上述第3處理係於上述第2處理之後，進行自上述第1區塊內之第2頁面以外之複數個第1頁面讀取資料之第1讀取；上述第4處理係於上述第3處理之後，進行自上述第2頁面讀取資料之第2讀取；上述第5處理係於上述第3處理中發生讀取錯誤之情形時，將表示發生第1讀取錯誤之事件記錄於上述第2區域；上述第6處理係於上述第4處理中發生讀取錯誤之情形時，將表示發生第2讀取錯誤之事件記錄於上述第2區域。
  11. 如請求項10之檢查方法，其中上述第1檢查處理對上述第1區域所包含之每個區塊進而具備：第7處理，其係於上述第1處理之前，自上述第1處理之區塊抹除對象之區塊讀取資料；及第8處理，其係於上述第7處理中發生讀取錯誤之情形時，將表示發生第3讀取錯誤之事件記錄於上述第2區域。
  12. 如請求項11之檢查方法，其進而包含以下處理：於上述第7處理中發生讀取錯誤之情形時，結束上述第1檢查處理；及對可與上述控制器連接之檢查裝置通知檢查結束。
  13. 如請求項10之檢查方法，其中上述第1檢查處理對上述第1區域 所包含之每個區塊進而具備：第9處理，其係於上述第2處理之後且上述第3處理之前，自上述第1區塊讀取資料；及第10處理，其係於上述第9處理中發生讀取錯誤之情形時，將表示發生第4讀取錯誤之事件記錄於上述第2區域。
  14. 如請求項10之檢查方法，其中上述第2頁面之位址係於上述第1區域所包含之每個區域中變更。
  15. 一種記錄媒體，其係儲存有非揮發性半導體記憶體之檢查程式者，且上述非揮發性半導體記憶體係以頁面單位進行資料之寫入，以上述頁面單位之二以上之自然數倍之區塊單位進行資料之抹除，且包含具備複數個區塊之第1區域與第2區域；上述區塊具備複數個記憶體串，上述複數個記憶體串之各者係串聯連接複數個記憶體胞，且共有電荷儲存層；上述程式構成為使用以控制上述非揮發性半導體記憶體之控制器執行第1至第6處理；上述第1處理係對上述第1區域所包含之每個區塊進行抹除；上述第2處理係自上述區塊選擇上述區塊之上述記憶體串內彼此不鄰接之複數個記憶體胞作為第1組；上述第3處理係自上述區塊選擇上述區塊之上述記憶體串內上述第1組以外之複數個記憶體胞作為第2組；上述第4處理係對上述第1組進行寫入；上述第5處理係於上述寫入之後，進行上述區塊之讀取；且上述讀取包含檢測錯誤位元之處理、及於發生讀取錯誤之情形時將表示發生讀取錯誤之事件記錄於上述第2區域之處理。
  16. 如請求項15之記錄媒體，其中上述讀取係對上述第1組及上述第 2組之至少一者進行。
  17. 如請求項15之記錄媒體，其中上述記憶體胞可根據表示已抹除資料之抹除狀態之臨限值電壓分佈、及較表示上述抹除狀態之臨限值電壓分佈更高之臨限值電壓分佈且表示已寫入資料之寫入狀態之1以上之臨限值電壓分佈，而記憶1以上之數之位元之資料；且上述寫入係使用與上述1以上之臨限值電壓分佈中最高之臨限值電壓分佈對應之資料。
  18. 如請求項15之記錄媒體，其中上述非揮發性半導體記憶體進而包含韌體區域，其可儲存用以執行根據主機裝置之指示進行動作之通常模式及不依據主機裝置之指示而進行試驗之自我測試模式之任一者而使用之韌體；上述程式使上述電腦執行以下處理：自上述非揮發性半導體記憶體讀取上述韌體，判定上述韌體經設定為上述通常模式、或是經設定為上述自我測試模式；及上述韌體經設定為上述自我測試模式之情形時，執行上述抹除、上述寫入、及上述讀取。
  19. 一種檢查方法，其係用於檢查非揮發性半導體記憶體者，上述非揮發性半導體記憶體係以頁面單位進行資料之寫入，以上述頁面單位之二以上之自然數倍之區塊單位進行資料之抹除，且包含具備複數個區塊之第1區域與第2區域，上述區塊具備複數個記憶體串，上述複數個記憶體串之各者係串聯連接複數個記憶體胞，且共有電荷儲存層；上述檢查方法包含以下處理：對上述第1區域所包含之每個區塊進行抹除；自上述區塊選擇上述區塊之上述記憶體串內彼此不鄰接之複 數個記憶體胞作為第1組；自上述區塊選擇上述區塊之上述記憶體串內除上述第1組以外之複數個記憶體胞作為第2組；對上述第1組進行寫入；於上述寫入之後，進行上述區塊之讀取；且上述讀取包含檢測錯誤位元之處理，及於發生讀取錯誤之情形時將表示發生讀取錯誤之事件記錄於上述第2區域之處理。
  20. 如請求項19之檢查方法，其中上述讀取係對上述第1組及上述第2組之至少一者進行。
TW102138957A 2013-03-21 2013-10-28 Non-volatile semiconductor memory inspection methods and storage of inspection procedures recorded in the media TWI533314B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361803932P 2013-03-21 2013-03-21

Publications (2)

Publication Number Publication Date
TW201438017A true TW201438017A (zh) 2014-10-01
TWI533314B TWI533314B (zh) 2016-05-11

Family

ID=51551890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102138957A TWI533314B (zh) 2013-03-21 2013-10-28 Non-volatile semiconductor memory inspection methods and storage of inspection procedures recorded in the media

Country Status (3)

Country Link
US (1) US9032264B2 (zh)
CN (1) CN104064217B (zh)
TW (1) TWI533314B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI629588B (zh) * 2015-09-17 2018-07-11 深圳衡宇芯片科技有限公司 用來偵測ｓａｔａ固態硬碟問題單元的方法及具有自我偵測尋找問題單元功能的ｓａｔａ固態硬碟
US10762974B2 (en) 2017-09-27 2020-09-01 Micron Technology, Inc. One check fail byte (CFBYTE) scheme

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110002169A1 (en) 2009-07-06 2011-01-06 Yan Li Bad Column Management with Bit Information in Non-Volatile Memory Systems
KR102081588B1 (ko) * 2013-08-08 2020-02-26 삼성전자 주식회사 Ecc 디코더의 동작 방법 및 그것을 포함하는 메모리 컨트롤러
US9142324B2 (en) * 2013-09-03 2015-09-22 Sandisk Technologies Inc. Bad block reconfiguration in nonvolatile memory
KR102154620B1 (ko) * 2013-12-19 2020-09-10 삼성전자주식회사 비휘발성 메모리 장치의 소거 방법 및 그것을 포함하는 저장 장치
US9443616B2 (en) * 2014-04-02 2016-09-13 Seagate Technology Llc Bad memory unit detection in a solid state drive
US9507675B2 (en) * 2014-04-15 2016-11-29 Qualcomm Incorporated Systems and methods for recovering from uncorrected DRAM bit errors
US9934872B2 (en) 2014-10-30 2018-04-03 Sandisk Technologies Llc Erase stress and delta erase loop count methods for various fail modes in non-volatile memory
DE102014115885B4 (de) * 2014-10-31 2018-03-08 Infineon Technologies Ag Funktionstüchtigkeitszustand von nicht-flüchtigem Speicher
US9224502B1 (en) * 2015-01-14 2015-12-29 Sandisk Technologies Inc. Techniques for detection and treating memory hole to local interconnect marginality defects
US10018673B2 (en) * 2015-03-13 2018-07-10 Toshiba Memory Corporation Semiconductor device and current control method of semiconductor device
US9740558B2 (en) 2015-05-31 2017-08-22 Intel Corporation On-die ECC with error counter and internal address generation
KR102266733B1 (ko) * 2015-06-05 2021-06-22 삼성전자주식회사 데이터 스토리지 및 그것의 동작 방법
US9817714B2 (en) 2015-08-28 2017-11-14 Intel Corporation Memory device on-die error checking and correcting code
US10283209B2 (en) * 2015-09-08 2019-05-07 Storart Technology (Shenzhen) Co. Ltd Method for detecting problem cells of SATA SSD and SATA SSD having self-detecting function looking for problem cells
US9946595B2 (en) * 2015-09-30 2018-04-17 International Business Machines Corporation Reducing uncorrectable errors based on a history of correctable errors
KR20170052066A (ko) * 2015-11-03 2017-05-12 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR102413755B1 (ko) * 2015-11-20 2022-06-28 삼성전자주식회사 리텐션 특성에 의한 성능 저하를 복구하는 저장 장치의 동작 방법 및 이를 포함하는 데이터 처리 시스템의 동작 방법
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10388393B2 (en) * 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US9953717B2 (en) * 2016-03-31 2018-04-24 Sandisk Technologies Llc NAND structure with tier select gate transistors
US10614903B2 (en) * 2016-07-18 2020-04-07 International Business Machines Corporation Testing non-volatile memories
JP2018092690A (ja) * 2016-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置および半導体集積システム
US10482983B2 (en) * 2016-12-22 2019-11-19 Seagate Technology Llc Read disturb detection based on dynamic bit error rate estimation
US10452468B2 (en) * 2016-12-30 2019-10-22 Western Digital Technologies, Inc. Method and system for managing non-volatile memory
US10068657B1 (en) 2017-02-10 2018-09-04 Sandisk Technologies Llc Detecting misalignment in memory array and adjusting read and verify timing parameters on sub-block and block levels
JP6797727B2 (ja) * 2017-03-21 2020-12-09 キオクシア株式会社 半導体記憶装置
KR102351649B1 (ko) * 2017-06-07 2022-01-17 삼성전자주식회사 저장 장치 및 그것의 동작 방법
US10497447B2 (en) * 2017-06-29 2019-12-03 SK Hynix Inc. Memory device capable of supporting multiple read operations
CN109686397B (zh) * 2017-10-18 2021-08-17 天津市中力神盾电子科技有限公司 具有自检功能的存储器及其检测方法
TWI647703B (zh) * 2018-01-18 2019-01-11 華邦電子股份有限公司 記憶體測試方法
US10559370B2 (en) 2018-03-22 2020-02-11 Sandisk Technologies Llc System and method for in-situ programming and read operation adjustments in a non-volatile memory
US10777295B2 (en) * 2018-04-12 2020-09-15 Micron Technology, Inc. Defective memory unit screening in a memory system
KR20200127758A (ko) * 2019-05-03 2020-11-11 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US10707226B1 (en) * 2019-06-26 2020-07-07 Sandisk Technologies Llc Source side program, method, and apparatus for 3D NAND
US10922025B2 (en) * 2019-07-17 2021-02-16 Samsung Electronics Co., Ltd. Nonvolatile memory bad row management
CN110688272B (zh) * 2019-10-12 2023-02-28 重庆工商大学 一种计算机内部线路检测用故障诊断装置
CN111312323B (zh) * 2020-03-11 2022-04-22 展讯通信（上海）有限公司 Sram时序测试电路、方法和存储器
US11152071B1 (en) 2020-05-27 2021-10-19 Western Digital Technologies, Inc. Erase operation reattempt to recover misidentified bad blocks resulting from consecutive erase failures
US11467744B2 (en) 2020-05-27 2022-10-11 Western Digital Technologies, Inc. System to identify aggressor blocks causing back to back erase failure
DE102021103853A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherarray-testverfahren und -system
JP2022041666A (ja) * 2020-09-01 2022-03-11 東芝テック株式会社 プリンタ
CN112035417A (zh) * 2020-09-07 2020-12-04 浙江大华技术股份有限公司 存储块的管理方法、装置、存储介质以及电子装置
JP2022049552A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置および方法
KR20220096077A (ko) * 2020-12-30 2022-07-07 삼성전자주식회사 Ecc 데이터를 이용하여 신뢰성 검사를 수행하는 스토리지 장치
US11868223B2 (en) 2022-01-19 2024-01-09 Dell Products L.P. Read-disturb-based read temperature information utilization system
US11914494B2 (en) * 2022-01-20 2024-02-27 Dell Products L.P. Storage device read-disturb-based read temperature map utilization system
US11676671B1 (en) * 2022-01-22 2023-06-13 Dell Products L.P. Amplification-based read disturb information determination system
US11929135B2 (en) 2022-01-22 2024-03-12 Dell Products L.P. Read disturb information determination system
US12014073B2 (en) * 2022-05-17 2024-06-18 Micron Technology, Inc. Techniques for sequential access operations

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001273792A (ja) 2000-03-27 2001-10-05 Nec Microsystems Ltd フラッシュメモリの書き込み・消去制御方法
JP2003007074A (ja) 2001-06-21 2003-01-10 Toshiba Corp 不揮発性半導体メモリ
JP4256198B2 (ja) 2003-04-22 2009-04-22 株式会社東芝 データ記憶システム
CN100414647C (zh) * 2003-11-13 2008-08-27 华为技术有限公司 一种对flash内部单元进行测试的方法
JP2006127582A (ja) 2004-10-26 2006-05-18 Renesas Technology Corp 半導体装置の製造方法
US7246209B2 (en) 2004-11-30 2007-07-17 Kabushiki Kaisha Toshiba System for secure erasing of files
JP2008117471A (ja) 2006-11-02 2008-05-22 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性メモリシステム
JP2008181380A (ja) 2007-01-25 2008-08-07 Toshiba Corp メモリシステムおよびその制御方法
US9207876B2 (en) 2007-04-19 2015-12-08 Microsoft Technology Licensing, Llc Remove-on-delete technologies for solid state drive optimization
JP2008269473A (ja) 2007-04-24 2008-11-06 Toshiba Corp データ残存期間管理装置及び方法
JP2008287404A (ja) 2007-05-16 2008-11-27 Hitachi Ltd 読み出しによる非アクセスメモリセルのデータ破壊を検出及び回復する装置、及びその方法
US8453022B2 (en) * 2007-12-05 2013-05-28 Densbits Technologies Ltd. Apparatus and methods for generating row-specific reading thresholds in flash memory
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
EP2077559B1 (en) 2007-12-27 2012-11-07 Hagiwara Solutions Co., Ltd. Refresh method of a flash memory
JP4635061B2 (ja) 2008-02-27 2011-02-16 株式会社東芝 半導体記憶装置の評価方法
US20090228641A1 (en) 2008-03-07 2009-09-10 Kabushiki Kaisha Toshiba Information processing apparatus and non-volatile semiconductor memory drive
US8037380B2 (en) 2008-07-08 2011-10-11 International Business Machines Corporation Verifying data integrity of a non-volatile memory system during data caching process
US8024530B2 (en) 2009-01-14 2011-09-20 Cms Products, Inc. Security erase of a delete file and of sectors not currently assigned to a file
US8284601B2 (en) 2009-04-01 2012-10-09 Samsung Electronics Co., Ltd. Semiconductor memory device comprising three-dimensional memory cell array
CN101853692B (zh) * 2009-04-03 2014-06-18 群联电子股份有限公司 具闪存测试功能的控制器及其储存系统与测试方法
US8402069B2 (en) 2009-05-04 2013-03-19 Microsoft Corporation Use of delete notifications by file systems and applications to release storage space
US8634240B2 (en) * 2009-10-28 2014-01-21 SanDisk Technologies, Inc. Non-volatile memory and method with accelerated post-write read to manage errors
US8386537B2 (en) 2009-12-15 2013-02-26 Intel Corporation Method for trimming data on non-volatile flash media
US8250380B2 (en) 2009-12-17 2012-08-21 Hitachi Global Storage Technologies Netherlands B.V. Implementing secure erase for solid state drives
JP5414550B2 (ja) 2010-01-20 2014-02-12 株式会社東芝 半導体記憶装置
JP2011159364A (ja) 2010-02-02 2011-08-18 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の駆動方法
JP5017407B2 (ja) 2010-03-24 2012-09-05 株式会社東芝 半導体記憶装置
US8296508B1 (en) 2010-04-27 2012-10-23 Micron Technology, Inc. Secure memory device erase
JP2012108627A (ja) 2010-11-15 2012-06-07 Toshiba Corp メモリシステム
JP5002719B1 (ja) 2011-03-10 2012-08-15 株式会社東芝 情報処理装置、外部記憶装置、ホスト装置、中継装置、制御プログラム及び情報処理装置の制御方法
US8909888B2 (en) 2011-04-29 2014-12-09 Seagate Technology Llc Secure erasure of data from a non-volatile memory
US10803970B2 (en) 2011-11-14 2020-10-13 Seagate Technology Llc Solid-state disk manufacturing self test
JP5112566B1 (ja) 2011-12-16 2013-01-09 株式会社東芝 半導体記憶装置、不揮発性半導体メモリの検査方法、及びプログラム
JP5740296B2 (ja) 2011-12-16 2015-06-24 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI629588B (zh) * 2015-09-17 2018-07-11 深圳衡宇芯片科技有限公司 用來偵測ｓａｔａ固態硬碟問題單元的方法及具有自我偵測尋找問題單元功能的ｓａｔａ固態硬碟
US10762974B2 (en) 2017-09-27 2020-09-01 Micron Technology, Inc. One check fail byte (CFBYTE) scheme
TWI704566B (zh) * 2017-09-27 2020-09-11 美商美光科技公司 一種檢查錯誤位元組方案

Also Published As

Publication number Publication date
CN104064217B (zh) 2018-01-26
US20140289559A1 (en) 2014-09-25
TWI533314B (zh) 2016-05-11
US9032264B2 (en) 2015-05-12
CN104064217A (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
TWI533314B (zh) Non-volatile semiconductor memory inspection methods and storage of inspection procedures recorded in the media
JP5112566B1 (ja) 半導体記憶装置、不揮発性半導体メモリの検査方法、及びプログラム
JP5740296B2 (ja) 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム
US10020072B2 (en) Detect developed bad blocks in non-volatile memory devices
US9558847B2 (en) Defect logging in nonvolatile memory
US10191799B2 (en) BER model evaluation
CN106663046B (zh) 用于刷新存储器设备中的数据的系统和方法
US9588714B2 (en) Method of operating memory controller and data storage device including memory controller
US10116336B2 (en) Error correcting code adjustment for a data storage device
US9483339B2 (en) Systems and methods for fast bit error rate estimation
US9268635B2 (en) Error correction using multiple data sources
US8942028B1 (en) Data reprogramming for a data storage device
TWI652685B (zh) 自我識別記憶體錯誤
KR20210083466A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
JP2012517068A (ja) メモリ装置、メモリ管理装置、およびメモリ管理方法
TW201907406A (zh) 記憶體系統及用於操作半導體記憶體裝置的方法
CN104103318A (zh) 操作存储控制器的方法和包括存储控制器的数据存储设备
US20240185924A1 (en) Pass voltage adjustment for program operation in a memory device with a defective deck
US9236142B2 (en) System method and apparatus for screening a memory system
KR20240033792A (ko) 읽기 정보 및 디코딩 정보에 기초하여 연판정 디코딩을 위한 읽기 레벨을 생성하는 스토리지 컨트롤러, 이를 포함하는 스토리지 장치, 및 이의 동작 방법
US20240304273A1 (en) Enhanced read retry (err) for data recovery in flash memory
US20240185935A1 (en) Bitline voltage adjustment for program operation in a memory device with a defective deck
CN115602233A (zh) 非易失性存储器件及包括其的存储设备的操作方法
CN113764027A (zh) 存储器系统、存储器控制器以及存储器系统的操作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees