TW201436203A - 半導體裝置及使用其之電力轉換裝置 - Google Patents

半導體裝置及使用其之電力轉換裝置 Download PDF

Info

Publication number
TW201436203A
TW201436203A TW102147959A TW102147959A TW201436203A TW 201436203 A TW201436203 A TW 201436203A TW 102147959 A TW102147959 A TW 102147959A TW 102147959 A TW102147959 A TW 102147959A TW 201436203 A TW201436203 A TW 201436203A
Authority
TW
Taiwan
Prior art keywords
layer
emitter layer
conductivity type
concentration emitter
semiconductor device
Prior art date
Application number
TW102147959A
Other languages
English (en)
Other versions
TWI533451B (zh
Inventor
Masahiro Masunaga
Takayuki Hashimoto
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of TW201436203A publication Critical patent/TW201436203A/zh
Application granted granted Critical
Publication of TWI533451B publication Critical patent/TWI533451B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半導體裝置具備：選擇性形成於n-基板(1)的其中一個主表面之p型基極層(2)；形成於p型基極層的表面之n型源極層(3)；在n-基板(1)的另一個主表面互相分離而設之p型高濃度射極層(7)及p型低濃度射極層(8)；電性連接於p型基極層(2)及n型源極層(3)之射極電極；在被n-基板(1)與n型源極層(3)夾住之p型基極層(2)的表面隔著閘極氧化膜(5)而設之閘極電極(6)；以及分別個別地電性連接於p型高濃度射極層(7)與p型低濃度射極層(8)的集極電極。

Description

半導體裝置及使用其之電力轉換裝置
本發明有關於半導體裝置及使用其之電力轉換裝置，特別有關於適合於具有絕緣閘構造之絕緣閘型雙極電晶體(Insulated Gate Bipolar Transistor：以下，略為IGBT)的半導體裝置及使用其之電力轉換裝置。
IGBT係藉於閘極電極施加電壓以控制流通於集一射極間之電流的切換元件。由於IGBT可控制之電力及於從數十瓦特至數十萬瓦特之廣範圍，切換頻率亦廣泛為超過數十赫茲至幾百千赫，故使用於空調等之小電力機器甚至於鐵道和鋼鐵廠等之大電力機器。在此等電力機器方面，為了系統的高效化、小型化，強烈要求IGBT的導通損失與切換損失之減低。
導通損失係ON時之電壓降(導通電壓)的減低為有效的，累積於漂移層之少數載子濃度越高，越可減低。此外，關斷損失係所累積之少數載子濃度越低越小， 於導通電壓與關斷損失之間存在抵換的關係。為了改善抵換，雖提高IE(電子注入促進)效果為有效的，惟IGBT的特性正在接近極限，進一步之特性改善處於艱難的狀況。
為了進一步改善特性，於專利文獻1(日本發明專利公開平3-268363號公報)揭露如圖15所示之4端子之IGBT構造。本構造係在集極側鄰接著高濃度p型射極層7與高濃度n+層25，於該各區域連接著個別之電極。藉作成如此之構成，ON時由於少數載子從高濃度p型射極層7被高量注入，故可提高平均載子濃度，可降低導通電壓。此外，關斷時由於藉使高濃度n+層25動作以可減低少數載子的累積，並可縮小尾電流，故關斷損失可減低。亦即，由於ON時作為IGBT而動作，關斷時作為切換速度快之MOSFET而動作，故可改善導通電壓與關斷損失之抵換。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]日本發明專利公開平3-268363號公報
然而，在圖15所示之IGBT構造方面，OFF時由於作為MOSFET而動作，故有集一射極間的反彈電 壓大的問題。此外，使高濃度n+層25動作之期間由於無電洞注入，故亦有即將關斷之前的導通損失增大之問題。
本發明係鑑於上述之點而為之者，該目的在於提供一種半導體裝置及使用其之電力轉換裝置，可抑制反彈電壓之增大，同時可改善導通電壓與關斷損失之抵換。
為了解決上述問題，依照了本發明的半導體裝置為了在半導體裝置內注入載子而具備互相分離而設之第2導電型高濃度射極層及第2導電型低濃度射極層，並具備分別個別地電性連接於第2導電型高濃度射極層與第2導電型低濃度射極層的主電極。
根據本發明，由於可在半導體裝置的動作中抑制累積於半導體裝置內之載子之量，故可一面抑制反彈電壓增大，一面改善導通電壓與關斷損失之抵換。此外，只要將依照了本發明的半導體裝置使用於電力轉換裝置，即可提升電力轉換裝置的可靠性，同時可減低電力損失。
1‧‧‧n-基板
2‧‧‧p型基極層
3‧‧‧n型源極層
4‧‧‧射極電極
5‧‧‧氧化膜
6‧‧‧閘極電極
7‧‧‧p型高濃度射極層
8‧‧‧p型低濃度射極層
9‧‧‧連接於p型高濃度射極層之集極電極
10‧‧‧連接於p型低濃度射極層之集極電極
11‧‧‧外置切換元件
12‧‧‧緩衝層
13‧‧‧高濃度n+層
14‧‧‧絕緣層
15‧‧‧電洞阻障層
16‧‧‧外置MOSFET
17‧‧‧第2之閘極氧化膜
18‧‧‧第2閘極電極
19‧‧‧p型反轉層
20‧‧‧集極電極
21‧‧‧陰極側n+層
22‧‧‧陰極電極
23‧‧‧連接於高濃度p型射極層之陽極電極
24‧‧‧連接於低濃度p型射極層之陽極電極
25‧‧‧高濃度n+層
101、102‧‧‧直流端子
103、104、105‧‧‧交流端子
106‧‧‧閘極驅動電路
107‧‧‧IGBT
108‧‧‧二極體
201‧‧‧IGBT
202‧‧‧外置MOSFET
203‧‧‧驅動IC
204‧‧‧內置於射極側之MOS電晶體
205‧‧‧漂移電阻
206、207‧‧‧內置於集極之pn二極體
208‧‧‧電源端子
209‧‧‧輸出端子
210‧‧‧射極端子
211‧‧‧閘極電極
212‧‧‧閘極電極
[圖1]繪示是本發明之實施之形態1之IGBT。
[圖2]係使用了實施之形態1之IGBT之電路的一例。
[圖3]繪示實施之形態1之驅動序列。
[圖4]繪示實施之形態1之導通電壓與關斷損失之抵換關係。
[圖5]繪示是本發明之實施之形態2之IGBT。
[圖6]繪示是本發明之實施之形態3之IGBT。
[圖7]繪示是實施之形態3之變化例之IGBT。
[圖8]繪示是本發明之實施之形態4之IGBT。
[圖9]繪示是實施之形態4之變化例之IGBT。
[圖10]繪示是本發明之實施之形態5之IGBT。
[圖11]繪示是本發明之實施之形態6之IGBT。
[圖12]繪示是實施之形態6之變化例之IGBT。
[圖13]繪示本發明之實施之形態7之IGBT。
[圖14]繪示是本發明之實施之形態9之電力轉換裝置。
[圖15]繪示揭露於專利文獻1之歷來的IGBT。
[圖16]繪示是本發明之實施之形態8之二極體。
以下，根據圖示之實施例詳細地說明本發明之半導體裝置。另外，於供以說明實施之形態的全圖，對於相同的構件原則上附加相同的符號，並省略其重複的說明。另外，圖中、p-、p、p+此等標記表示半導體層為p 型，且依此順序表示雜質濃度相對地高。此外，n-、n、n+此等標記表示半導體層為n型，且依此順序表示雜質濃度相對地高。
(實施之形態1)
在圖1繪示是本發明之實施之形態1之IGBT的剖面構造。
在本實施之形態1之IGBT方面，設有n-基板1、選擇性形成於此n-基板1之表面之p型基極層2、形成於p型基極層的表面之n+型源極層3、及電性連接於p型基極層2與n+型源極層3且形成於n+型源極層3的表面之射極電極4，並在被n-基板1與n+型源極層3夾住之p型基極層2的表面隔著閘極氧化膜5而設有閘極電極6。另外在本實施之形態1之IGBT方面，在n-基板1的另一側之表面，p+型高濃度射極層7及p-型低濃度射極層8因n-層1的一部分介入此等之間而分別互相分離為個別的p型導電類型的半導體層。並且，在p+型高濃度射極層7與p-型低濃度射極層8分別電性連接著個別之電極9及10。亦即，此IGBT成為4端子元件。
圖2係使用了圖1的IGBT之電路的一例，集極端子c1對應於連接於圖1的p+型高濃度射極層7之端子，端子c2對應於連接於p-型低濃度射極層8之端子。在此例方面，IGBT201的集極端子c2隔著作為開關而工作之MOSFET202而連接於輸出端子209(C)，再另一方 面之集極端子c1係直接連接於輸出端子209(C)。但是，集極端子c1可隔著與MOSFET202相異之切換元件而連接於輸出端子209(C)，使切換元件為MOSFET和IGBT等之絕緣閘型的元件最理想。此外，亦可代替MOSFET202而使用IGBT等之其他的絕緣閘控制型之元件。
IGBT201之ON時係於閘極電極6(端子G1)施加電壓(例如15V)，於端子G2輸入MOSFET202成為OFF之電壓(例如0V)，以使電流流通於集極端子c1與射極端子210之間。藉此，由於少數載子(電洞)從連接於端子c1之p+型高濃度射極層7高量注入n-基板1，故促進傳導度調變，導通電壓減低。從使端子G1(IGBT201)OFF之數μs跟前在端子G2輸入ON信號，電流主要在集極端子c2與射極端子210之間流通。集極端子c1與c2雖係共同連接於輸出端子209(C)，惟由於雜質濃度為低的p型低濃度射極層8內建電壓為低的，故電子電流容易流進p-型低濃度射極層8(端子c2)。為此，由於從集極所注入之少數載子變少，累積於n-基板1之電荷減低，故關斷損失可減低。再者，OFF時由於作為低量注入之IGBT而動作，故可抑制尾電流產生，集極-射極間之反彈電壓增大。
圖3係閘極電極6(端子G1)與MOSFET202之閘極電極212(端子G2)之驅動序列。期間1係少數載子被高量注入之期間，於端子G1輸入MOS電晶體204會 ON之電壓，於端子G2輸入MOSFET202會OFF之電壓。在此期間，由於少數載子被高量注入，故導通電壓與其他的期間比較之下為小的。期間2係少數載子被低量注入之期間，從端子G1會OFF之跟前0.1~10μs在端子G2輸入ON信號。由於少數載子的注入為低的，故累積於n-基板之電荷減低，端子G1從ON切換至OFF時的損失減低。順帶一提，期間2雖累積於n-基板1之少數載子減低，而使得導通電壓增大，惟由於端子G1與G2會ON之期間(滯定時間)為短的，故全體的損失幾乎不增大。期間3係IGBT201會OFF之期間，開始時，於端子G1輸入IGBT201會OFF之電壓，於端子G2輸入MOSFET202會ON之電壓。端子G2係在端子G1輸入OFF信號之期間3中輸入OFF信號，之後僅端子G1從OFF切換至ON，轉移至期間4。期間4係與期間1相同期間，之後，重複從期間1至3的序列。在本實施形態方面，藉由如此之驅動序列可改善導通電壓與關斷損失之抵換。
圖4繪示導通電壓與關斷損失之抵換關係的一例，使反彈電壓為相同大小。於圖繪示對應於圖15之比較例、及本實施之形態1。以相同導通電壓比較之情況下，本實施之形態的關斷損失與比較例比較之下減低57%，特性大幅地改善。
如以上地，在本實施之形態的IGBT方面，藉由在集極側形成p+型高濃度射極層7與p-型低濃度射極層8，並分別設置個別之電極，可一面抑制集極-射極間之 反彈電壓增大，一面改善導通電壓與關斷損失之抵換。
(實施之形態2)
圖5係繪示本發明之實施之形態2之IGBT的剖面構造者。在實施之形態2所示之IGBT方面，在n-基板1與p+型高濃度射極層7之間、及n-基板1與p-型低濃度射極層8之間，設置雜質濃度比n-基板1高、雜質濃度比p+型高濃度射極層7低之n緩衝層12。由於可藉n緩衝層12減低供以得到期望的崩潰電壓之n-基板1之厚度，故可改善導通電壓與崩潰電壓之抵換。
(實施之形態3)
圖6係繪示本發明之實施之形態3之IGBT的剖面構造者。在實施之形態3所示之IGBT方面，在p+型高濃度射極層7與p-型低濃度射極層8之間設有雜質濃度1×1018~1×1021cm-3之高濃度n+層13。
藉作成如此之構造，可抑制由p+型高濃度射極層7與n-基板1(或n緩衝層12)、p-型低濃度射極層8所構成之寄生pnp雙極電晶體之動作。若寄生pnp電晶體動作，則使用了外置的切換元件11之少數載子注入的調節(p+型高濃度射極層7與p-型低濃度射極層8之切換)變難，影響導通電壓與關斷損失之抵換。例如，由於若在使外置切換元件11ON時寄生電晶體動作，則少數載子從p+型高濃度射極層7被高量注入，故n-基板1的電 洞之累積量增加，關斷損失增大。
在圖6之實施形態雖使被p+型高濃度射極層7與p-型低濃度射極層8夾住之全部的區域為高濃度n+層13，惟使被p+型高濃度射極層7與p-型低濃度射極層8夾住之一部分的區域為高濃度n+層13之構造亦可抑制寄生電晶體的動作。此外，高濃度n+層13的深度亦可為作成比p+型高濃度射極層7及p-型低濃度射極層8淺之構造。但是，若如圖7所示地使高濃度n+層13比p型高濃度射極層7及p型低濃度射極層8深，則更可抑制寄生pnp雙極電晶體之動作。
(實施之形態4)
圖8繪示是本發明之實施之形態4之IGBT的剖面構造。在實施之形態4所示之IGBT方面，於p+型高濃度射極層7與p-型低濃度射極層8之間設有絕緣層14。
藉作成如此之構造，可比實施之形態3更抑制寄生電晶體的動作。在實施之形態2雖藉設置高濃度n+層13而抑制寄生電晶體的動作，惟在實施之形態4係使寄生pnp電晶體之n層的一部分為絕緣層以抑制寄生電晶體的動作。在圖8雖使被p+型高濃度射極層7與p-型低濃度射極層8夾住之全部的區域為絕緣層14，惟使被p+型高濃度射極層7與p-型低濃度射極層8夾住之一部分的區域為絕緣層14之構造亦可，此外絕緣層14的深度比p+型高濃度射極層7及p-型低濃度射極層8淺亦可。此 外，若如圖9所示地使絕緣層14比p+型高濃度射極層7及p-型低濃度射極層8深，則更可抑制寄生pnp雙極電晶體之動作。
(實施之形態5)
圖10係繪示是本發明之實施之形態5之IGBT的剖面構造者。在實施之形態5所示之IGBT方面，p+型高濃度射極層7與p-型低濃度射極層8之間的距離ln長於電洞的擴散距離Lp(ln>Lp)。
藉作成如此之構造，可在未將高濃度n+層和絕緣層等設置於p+型高濃度射極層7與p-型低濃度射極層8之間的情況下抑制寄生pnp雙極電晶體之動作。電洞的擴散距離Lp係根據電洞的擴散係數Dp與壽命τp之積的平方根而求得，Lp長於基極區域的寬度ln之情況下，寄生電晶體動作。原因在於，從射極區域(例如p-型低濃度射極層8)所注入之電洞在基極區域(n緩衝層12或n-基板1)未再結合消滅而因擴散到達集極區域(例如p+型高濃度射極層7)。因此，由於藉Lp縮短或ln增大以使電洞在到達集極區域之前再結合消滅，故可抑制寄生電晶體的動作。p+型高濃度射極層7與p-型低濃度射極層8之間的n層(在圖10係n-基板1)之雜質濃度為1×1017cm-3以下之情況下，使ln為5μm以上最理想。
擴散距離Lp係可藉縮短壽命τp以縮短，可藉將壽命衰減元素導入集極側以控制。於使電洞再結合之 壽命衰減元素利用金和白金等之重金屬、或由於電子束等之放射線之照射損傷等；藉此，ln縮短至1μm等級仍可抑制寄生電晶體的動作。
(實施之形態6)
圖11、12分別繪示是本發明之實施之形態6及其變化例之IGBT的剖面構造。在此等IGBT方面，在p+型高濃度射極層7與n緩衝層12(或n-基板1)之間設有n+型之電洞阻障層15。
藉作成如此之構造，可抑制從p-型低濃度射極層8流往p+型高濃度射極層7之電洞電流，可抑制寄生pnp雙極電晶體之動作。
(實施之形態7)
圖13繪示是本發明之實施之形態之IGBT的剖面構造。
本實施之形態7之IGBT具備：n-基板1、選擇性形成於此n-基板1之表面的p型基極層2、形成於p型基極層的表面之n+型源極層3、電性連接於p型基極層2與n+型源極層3且形成於n+型源極層3的表面之射極電極4、及在被n-基板1與n+型源極層3夾住之p型基極層2的表面隔著閘極氧化膜5而設之閘極電極6。再者，在本實施形態中，於n-基板1之相反的表面，p+型高濃度射極層7與p-型低濃度射極層8與實施之形態1同樣地以 互相分離之狀態而形成，於p+型高濃度射極層7連接著集極電極20，在被p-型高濃度射極層7與p型低濃度射極層8夾住之n-基板1之表面隔著第2之閘極氧化膜17而形成第2閘極電極18。透過藉於此第2閘極電極輸入負電壓而形成之p型反轉層19，p+型高濃度射極層7與p-型低濃度射極層8被電性連接。
藉作成如此之構造，與設有外部切換元件之情況同樣地，可改善導通電壓與關斷損失之抵換。在圖13雖使p+型高濃度射極層7與p-型低濃度射極層8之間的區域為n-基板1，惟作成插入雜質濃度比n-基板高之n型阱層(未圖示)的構造亦可。
(實施之形態8)
圖16繪示是本發明之實施之形態8之二極體的剖面構造。
在本實施之形態8之二極體方面，於設有n-基板1、及形成於此n-基板1之表面之陰極側n+層21並在n+層21的表面設有陰極電極22之構造方面，在n-基板1的另一側之表面，p+型高濃度射極層7與p-型低濃度射極層8因n-基板1介入此等之間而互相分離，且於p+型高濃度射極層7與p-型低濃度射極層8分別連接著個別之電極。
由於藉作成如此之構造可調節累積於n-基板1之少數載子之量，故可改善順向的電壓降與恢復損失之 抵換。
(實施之形態9)
圖14繪示使用了藉上述之各實施之形態而說明之IGBT或二極體之電力轉換裝置的一例。
圖14之實施之形態9係換流器。2個的IGBT107串聯之串聯電路連接於直流端子101與102之間。此串聯電路具備交流的相數份，各串聯電路之串聯連接點連接於交流端子103、104、105。在本實施形態方面，交流的相數係3相，具備3個的串聯電路。此外，於各IGBT107反並聯地連接著二極體108。
基於各IGBT107藉閘極驅動電路106而被ON/OFF驅動，在直流端子101、102受電之直流電力轉換成交流電力，交流電力被從交流端子103、104、105輸出。
作為IGBT107，使用上述之本實施之形態1至7的IGBT。此外，作為二極體108使用實施之形態8之二極體亦可。再者，使IGBT107為歷來的IGBT，作為二極體108使用實施之形態8之二極體亦可。
藉將以上述之各實施之形態說明之IGBT或二極體應用於電力轉換裝置，可減低電力轉換裝置之電力損失。
另外，本實施之形態9雖係換流器裝置，惟對於轉換器和截波器等之其他的電力轉換裝置亦可應用依 照了本發明的IGBT及二極體，可得到同樣的效果。
本發明之實施之形態非限定於前述之實施之形態者，在本發明之技術性思想的範圍內，不言而喻，可作種種變更。
例如，射極側之閘極形狀不限於平面型，亦可為溝槽型，該閘極亦可配置成條紋狀和網狀。
此外，前述實施之形態雖係縱型IGBT與縱型二極體，惟亦可為橫型IGBT及橫型二極體。此外，半導體材料可為矽亦可為碳化矽。
1‧‧‧n-基板
2‧‧‧p型基極層
3‧‧‧n型源極層
4‧‧‧射極電極
5‧‧‧氧化膜
6‧‧‧閘極電極
7‧‧‧p型高濃度射極層
8‧‧‧p型低濃度射極層
9‧‧‧連接於p型高濃度射極層之集極電極
10‧‧‧連接於p型低濃度射極層之集極電極

Claims (15)

  1. 一種半導體裝置，特徵在於：具備：選擇性形成於第1導電型半導體基板的第1之主表面之第2導電型基極層；形成於前述第2導電型基極層的表面之第1導電型源極層；在前述第1導電型半導體基板之第2之主表面互相分離而設之第2導電型高濃度射極層及第2導電型低濃度射極層；電性連接於前述第2導電型基極層及前述第1導電型源極層之第1之主電極；以及在被前述第1導電型半導體基板與前述第1導電型源極層夾住之前述第2導電型基極層的表面隔著閘極氧化膜而設之閘極電極；具備：分別個別地電性連接於前述第2導電型高濃度射極層與前述第2導電型低濃度射極層的複數之第2之主電極。
  2. 如申請專利範圍第1項之半導體裝置，其中前述第2導電型低濃度射極層隔著切換手段而電性連接於前述第2導電型高濃度射極層。
  3. 如申請專利範圍第1或2項之半導體裝置，其中前述第1導電型半導體基板在與前述第2導電型高濃度射極層及前述第2導電型低濃度射極層接觸之區域具備第1 導電型緩衝層。
  4. 如申請專利範圍第1至3項中任一項之半導體裝置，其中在前述第2導電型高濃度射極層與前述第2導電型射極低濃度射極層之間具備第1導電型高濃度層。
  5. 如申請專利範圍第4項之半導體裝置，其中前述第1導電型高濃度層的距離前述第2之主表面的深度深於前述第2導電型高濃度射極層及前述第2導電型射極層。
  6. 如申請專利範圍第1至3項中任一項之半導體裝置，其中在前述第2導電型高濃度射極層與前述第2導電型射極層之間具備絕緣層。
  7. 如申請專利範圍第6項之半導體裝置，其中前述絕緣層之距離前述第2之主表面的深度深於前述第2導電型高濃度射極層及前述第2導電型射極層。
  8. 如申請專利範圍第1或2項之半導體裝置，其中前述第2導電型高濃度射極層與前述第2導電型低濃度射極層之間的距離長於在前述第1導電型半導體基板之少數載子的擴散距離。
  9. 如申請專利範圍第1至8項中任一項之半導體裝置，其中在前述第2導電型高濃度射極層與前述第1導電型半導體基板之間具備雜質濃度比前述第1導電型半導體基板高之第1導電型電洞阻障層。
  10. 如申請專利範圍第2項之半導體裝置，其中前述切換手段為絕緣閘。
  11. 如申請專利範圍第2項之半導體裝置，其中前述 切換手段為MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)。
  12. 如申請專利範圍第2項之半導體裝置，其中前述切換手段係在賦予前述閘極電極之信號從ON切換至OFF之前，從OFF切換至ON，且在前述閘極電極之信號OFF期間，前述切換手段從ON切換至OFF。
  13. 一種半導體裝置，特徵在於：具備二極體，其具有：形成於第1導電型半導體基板的第1之主表面之第1導電型高濃度陰極側層；在前述第1導電型半導體基板之第2之主表面互相分離而設之第2導電型高濃度射極層及第2導電型低濃度射極層；電性連接於前述第1導電型高濃度陰極側層之第1之主電極；分別個別地電性連接於前述第2導電型高濃度射極層與前述第2導電型低濃度射極層的複數之第2之主電極；以及用於將前述第2導電型低濃度射極層與前述第2導電型高濃度射極層電性連接之切換手段。
  14. 一種電力轉換裝置，具備一對的直流端子、連接於該輸入端子間且串聯連接有複數之半導體切換元件的複數之串聯連接電路、及連接於該複數之串聯連接電路之各串聯連接點的複數之交流端子，藉前述複數之半導體切換 元件作ON/OFF而進行電力轉換，特徵在於：前述複數之半導體切換元件的各者為如申請專利範圍第1至12項中任一項之半導體裝置。
  15. 一種電力轉換裝置，具備一對的直流端子、連接於該輸入端子間且串聯連接有複數之半導體切換元件的複數之串聯連接電路、及反並聯連接於前述複數之半導體切換元件的各者的複數之二極體、及連接於該複數之串聯連接電路之各串聯連接點的複數之交流端子，藉前述複數之半導體切換元件作ON/OFF而進行電力轉換，特徵在於：前述複數之二極體的各者為如申請專利範圍第13項之半導體裝置。
TW102147959A 2013-02-20 2013-12-24 半導體裝置及使用其之電力轉換裝置 TWI533451B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/054069 WO2014128839A1 (ja) 2013-02-20 2013-02-20 半導体装置およびそれを用いた電力変換装置

Publications (2)

Publication Number Publication Date
TW201436203A true TW201436203A (zh) 2014-09-16
TWI533451B TWI533451B (zh) 2016-05-11

Family

ID=51390673

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147959A TWI533451B (zh) 2013-02-20 2013-12-24 半導體裝置及使用其之電力轉換裝置

Country Status (2)

Country Link
TW (1) TWI533451B (zh)
WO (1) WO2014128839A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7045180B2 (ja) * 2017-12-18 2022-03-31 株式会社日立製作所 パワー半導体装置、モジュール及び製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03268363A (ja) * 1990-03-16 1991-11-29 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
JPH0661495A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd 半導体装置及びその製法
JP2006332199A (ja) * 2005-05-24 2006-12-07 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置

Also Published As

Publication number Publication date
WO2014128839A1 (ja) 2014-08-28
TWI533451B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
US8890252B2 (en) Semiconductor device having switching element and free wheel diode and method for controlling the same
US8809903B2 (en) Semiconductor device and power conversion apparatus using the same
US8604544B2 (en) Semiconductor device
JP6743026B2 (ja) 半導体素子
JP5492225B2 (ja) 半導体装置、及びそれを用いた電力変換装置
US8564098B2 (en) Controlling the recombination rate in a bipolar semiconductor component
CN104282759A (zh) 超结mosfet及其制造方法和复合半导体装置
JP2012142537A (ja) 絶縁ゲート型バイポーラトランジスタとその製造方法
US9082814B2 (en) Semiconductor devices and power conversion systems
US8653606B2 (en) Semiconductor device and power conversion device using same
JP2013120809A (ja) 半導体装置及びそれを用いた電力変換装置
KR20070027670A (ko) 반도체 장치
WO2013179379A1 (ja) 絶縁ゲート型バイポーラトランジスタ
JP5932623B2 (ja) 半導体装置およびそれを用いた電力変換装置
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
JP5017850B2 (ja) 電力用半導体装置およびそれを用いた電力変換装置
US10205013B2 (en) Semiconductor switching element and method of manufacturing the same
TWI533451B (zh) 半導體裝置及使用其之電力轉換裝置
CN107170802B (zh) 一种短路阳极soi ligbt
JP6806213B2 (ja) 半導体素子
US11374091B2 (en) Semiconductor device
US20150187918A1 (en) Power semiconductor device
JP6038737B2 (ja) 半導体装置及びそれを用いた電力変換装置
WO2022224840A1 (ja) 半導体装置及びそれを用いた電力変換装置、半導体装置の製造方法
KR20220159561A (ko) 900v 필드 스톱 igbt 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees