TW201435902A - 用於固態硬碟（ｓｓｄ）應用，不同密度組態及直接反及閘（ｎａｎｄ）存取之統一印刷電路板（ｐｃｂ）設計 - Google Patents

用於固態硬碟（ｓｓｄ）應用，不同密度組態及直接反及閘（ｎａｎｄ）存取之統一印刷電路板（ｐｃｂ）設計 Download PDF

Info

Publication number
TW201435902A
TW201435902A TW103117683A TW103117683A TW201435902A TW 201435902 A TW201435902 A TW 201435902A TW 103117683 A TW103117683 A TW 103117683A TW 103117683 A TW103117683 A TW 103117683A TW 201435902 A TW201435902 A TW 201435902A
Authority
TW
Taiwan
Prior art keywords
nvm
package
memory
packages
contacts
Prior art date
Application number
TW103117683A
Other languages
English (en)
Inventor
Anthony Fai
Evan R Boyle
Zhiping Yang
Zhonghua Wu
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of TW201435902A publication Critical patent/TW201435902A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10553—Component over metal, i.e. metal plate in between bottom of component and surface of PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

揭示記憶體系統及其產生方法。該等記憶體系統可包括安裝在一系統基板之任一側上之數對IC封裝。形成於該等IC封裝上之觸點可使用延伸穿過該系統基板之介層孔以通信方式與一配對IC封裝之觸點耦接。該等IC封裝可使用形成於該系統基板中之介層孔以及導電跡線而進一步與安裝在該系統基板之一側上之一控制器通信。

Description

用於固態硬碟(SSD)應用，不同密度組態及直接反及閘(NAND)存取之統一印刷電路板(PCB)設計
諸如快閃記憶體(例如，NAND快閃記憶體及NOR快閃記憶體)的各種類型之非揮發性記憶體(「NVM」)可用於大量儲存。舉例而言，消費型電子裝置(例如，攜帶型媒體播放器)使用快閃記憶體來儲存資料，包括音樂、視訊、影像及其他媒體或類型之資訊。消費型電子裝置之目前趨勢涉及在愈來愈小之裝置中利用愈來愈多之NVM，從而產生對使資料儲存密度增加之創造性封裝解決方法的需要。
提供記憶體系統及其產生方法。一記憶體系統可包括安裝在一系統基板之兩側上的許多記憶體封裝。每一記憶體封裝可使用諸如平台柵格陣列(「LGA」)、球狀柵格陣列(「BGA」)或插腳柵格陣列(「PGA」)之一封裝基板來安裝至該系統基板。一記憶體控制器可經由藉由該系統基板提供之電連接與該等記憶體封裝通信，該系統基板可為(例如)印刷電路板(「PCB」)或印刷線路板(「PWB」)。
一封裝基板可包括用於輸送信號至及自包括於對應於記憶體封裝內之組件的一觸點陣列。在一些實施例中，可在兩個通信通道之間均分此等觸點且在關於一中心旋轉對稱軸線或點反射時對稱地配置此等觸點。因此，安裝在該系統基板之任一側上之記憶體封裝之該等通 信通道可短接在一起以減少用於在該系統基板上佈線該等電連接所需的佔據面積。
100‧‧‧系統
102‧‧‧主機
104‧‧‧非揮發性記憶體(NVM)封裝
106‧‧‧記憶體控制器
108‧‧‧揮發性記憶體
110‧‧‧主機介面
112a‧‧‧記憶體晶粒
112b‧‧‧記憶體晶粒
112n‧‧‧記憶體晶粒
114‧‧‧主機控制器
116‧‧‧通信通道
120‧‧‧處理器及/或微處理器
122‧‧‧揮發性記憶體
126‧‧‧共用內部匯流排
128a‧‧‧非揮發性記憶體(NVM)
128b‧‧‧非揮發性記憶體(NVM)
128n‧‧‧非揮發性記憶體(NVM)
134‧‧‧儲存組件
200‧‧‧系統
202‧‧‧記憶體裝置
204a‧‧‧非揮發性記憶體(NVM)封裝
204n‧‧‧非揮發性記憶體(NVM)封裝
205‧‧‧非揮發性記憶體(NVM)
206‧‧‧記憶體控制器
214‧‧‧外部裝置
216‧‧‧外部裝置介面
220‧‧‧處理器
222‧‧‧揮發性記憶體
302‧‧‧記憶體裝置
304a‧‧‧非揮發性記憶體(NVM)封裝
304b‧‧‧非揮發性記憶體(NVM)封裝
304c‧‧‧非揮發性記憶體(NVM)封裝
304d‧‧‧非揮發性記憶體(NVM)封裝
304e‧‧‧非揮發性記憶體(NVM)封裝
304f‧‧‧非揮發性記憶體(NVM)封裝
304g‧‧‧非揮發性記憶體(NVM)封裝
304h‧‧‧非揮發性記憶體(NVM)封裝
306‧‧‧記憶體控制器
310‧‧‧系統基板/封裝基板
310a‧‧‧系統基板之第一側
310b‧‧‧系統基板之第二側
330a‧‧‧介層孔
330b‧‧‧介層孔
332‧‧‧導電跡線
402‧‧‧記憶體裝置
404a‧‧‧非揮發性記憶體(NVM)封裝
404b‧‧‧非揮發性記憶體(NVM)封裝
404c‧‧‧非揮發性記憶體(NVM)封裝
404d‧‧‧非揮發性記憶體(NVM)封裝
404e‧‧‧非揮發性記憶體(NVM)封裝
404f‧‧‧非揮發性記憶體(NVM)封裝
404g‧‧‧非揮發性記憶體(NVM)封裝
404h‧‧‧非揮發性記憶體(NVM)封裝
406‧‧‧記憶體控制器
410‧‧‧系統基板
430‧‧‧介層孔
432‧‧‧跡線
502‧‧‧記憶體裝置
504a‧‧‧非揮發性記憶體(NVM)封裝
504a[0]‧‧‧通道
504a[1]‧‧‧通道
504b‧‧‧非揮發性記憶體(NVM)封裝
504b[0]‧‧‧通道
504b[1]‧‧‧通道
504c‧‧‧非揮發性記憶體(NVM)封裝
504c[0]‧‧‧通道
504c[1]‧‧‧通道
504d‧‧‧非揮發性記憶體(NVM)封裝
504e‧‧‧非揮發性記憶體(NVM)封裝
504e[0]‧‧‧通道
504e[1]‧‧‧通道
504f‧‧‧非揮發性記憶體(NVM)封裝
504f[0]‧‧‧通道
504f[1]‧‧‧通道
504g‧‧‧非揮發性記憶體(NVM)封裝
504g[0]‧‧‧通道
504g[1]‧‧‧通道
504h‧‧‧非揮發性記憶體(NVM)封裝
504h[0]‧‧‧通道
504h[1]‧‧‧通道
506‧‧‧記憶體控制器
510‧‧‧系統基板
510b‧‧‧系統基板之底面
530‧‧‧介層孔
532‧‧‧導電跡線
604a‧‧‧非揮發性記憶體(NVM)封裝
604a[0]‧‧‧通道
604a[1]‧‧‧通道
604b‧‧‧非揮發性記憶體(NVM)封裝
604b[0]‧‧‧通道
604b[1]‧‧‧通道
630‧‧‧介層孔
670‧‧‧中心對稱軸線
702‧‧‧記憶體裝置
704a‧‧‧非揮發性記憶體(NVM)封裝
704a[1]‧‧‧通道
704a[p]‧‧‧通道
704b‧‧‧非揮發性記憶體(NVM)封裝
704b[1]‧‧‧通道
704b[p]‧‧‧通道
730‧‧‧介孔層
732‧‧‧導電跡線
800‧‧‧用於形成記憶體系統之說明性程序
801‧‧‧步驟
803‧‧‧步驟
805‧‧‧步驟
在結合附圖考慮以下詳細描述後，本發明、本發明之性質及各種特徵之以上及其他態樣將變得更明顯，在附圖中，相同參考字元始終係指相同部件，且在附圖中：圖1為描繪根據各種實施例的包括主機及具有記憶體控制器之NVM封裝之說明性系統的圖；圖2為描繪包括具有主機控制器之記憶體裝置之實例系統的圖；圖3為根據各種實施例之記憶體裝置之示意截面圖；圖4為根據各種實施例之記憶體裝置之另一示意截面圖；圖5為根據各種實施例之NVM封裝之透視圖；圖6根據一些實施例展示使用介層孔以通信方式耦接之兩個NVM封裝之個別觸點的視圖；圖7為根據一些實施例之記憶體裝置702之一部分的示意透視圖；且圖8為根據各種實施例之用於製造記憶體裝置之程序的流程圖。
近年來，用於積體電路(「IC」)之表面黏著封裝已變得盛行，因為每一IC所需之互連的數目已增加超過傳統通孔式IC封裝(例如，雙列封裝(「DIP」)及插腳柵格陣列(「PGA」))之能力。表面黏著IC封裝之實例包括球狀柵格陣列(「BGA」)及平台柵格陣列(「LGA」)。BGA或LGA可包括在該封裝基板之一底面上配置於x-y平面中的一觸點陣列。該等觸點可焊接至一第二基板(諸如，PCB或PWB)之對應觸點。該第二基板可包括用於攜載來自IC封裝之信號及攜載信號至IC封裝的導電跡線。
該封裝基板之底面上之該等觸點可使用(例如)穿過該封裝基板形成之導電跡線而佈線至頂面。該封裝基板亦可包括該封裝基板之頂面上的用於以通信方式耦接至安裝在該封裝基板之上之一或多個IC的導電襯墊及/或跡線。在一些實施例中，線接合襯墊可形成於封裝基板之頂面上以用於以通信方式將觸點耦接至IC。另外，一堆疊中之第一IC可以覆晶方式接合至封裝基板之頂面。在一些實施例中，IC封裝可為NVM封裝，且覆晶接合之IC可為用於NVM封裝之一記憶體控制器。
形成於封裝基板之底部側上之該等觸點可經配置，以使得觸點之一第一集合(例如，一第一通道)可配置在封裝基板之一個部分上且觸點之一第二集合(例如，一第二通道)可配置在封裝基板之一第二部分上。觸點之該第一集合可專用於NVM晶粒之一第一子集，且觸點之該第二集合可專用於NVM晶粒之一第二子集。此外，專用於每一通道之該等觸點可對稱地(例如，關於一旋轉對稱中心軸線或關於一旋轉對稱中心點以反射對稱方式)配置。該等觸點之對稱配置可允許安裝在一系統基板之任一側上之NVM封裝共用穿過該系統基板形成之電連接(例如，介層孔)，如下文所揭示。
圖1為描繪系統100之圖，該系統包括主機102及NVM封裝104。主機102可與NVM封裝104通信，該NVM封裝104可包括記憶體控制器106、主機介面110及具有對應NVM 128a至128n之記憶體晶粒112a至112n。主機102可為多種主機裝置及/或系統中之任一者，該等主機裝置及/或系統諸如攜帶型媒體播放器、蜂巢式電話、口袋大小之個人電腦、個人數位助理(「PDA」)、桌上型電腦、膝上型電腦及/或平板計算裝置。NVM封裝104可包括NVM 128a至128n(例如，在記憶體晶粒112a至112n中)且可為球狀柵格陣列封裝或其他合適類型之積體電路(「IC」)封裝。NVM封裝104可為主機102之部分及/或與主機102分 離。舉例而言，主機102可為板級裝置，且NVM封裝104可為安裝在板級裝置上之記憶體子系統。在其他實施例中，NVM封裝104可用有線(例如，SATA)或無線(例如，BluetoothTM)介面耦接至主機102。
主機102可包括經組態以與NVM封裝104互動之主機控制器114。舉例而言，主機102可將各種存取請求(諸如，讀取操作、程式化操作及抹除操作)傳輸至NVM封裝104。主機控制器114可包括經組態以基於軟體指令及/或韌體指令之執行來執行操作的一或多個處理器及/或微處理器。另外及/或替代地，主機控制器114可包括經組態以執行各種操作的基於硬體之組件，諸如，特殊應用積體電路(「ASIC」)。主機控制器114可根據在主機102與NVM封裝104之間共用之通信協定來格式化傳輸至NVM封裝104之資訊(例如，命令、資料)。
主機102可包括儲存組件134，該儲存組件包括揮發性記憶體108及NVM 118。揮發性記憶體108可為多種揮發性記憶體類型(諸如，快取記憶體或RAM)中之任一者。主機102可使用揮發性記憶體108來執行記憶體操作及/或暫時地儲存自NMV封裝104讀取及/或寫入至NVM封裝104之資料。舉例而言，揮發性記憶體108可暫時地儲存待發送至NVM封裝104或儲存自NVM封裝104接收之資料的記憶體操作之一佇列。主機102可使用NVM 118來持續地儲存可用以控制主機102上之操作的包括韌體之多種資訊。
主機102可經由通信通道116與NVM封裝104通信。通信頻道116可為固定的(例如，固定通信頻道)、可拆卸的(例如，通用串列匯流排(USB)、串列進階技術(SATA))或無線的(例如，BluetoothTM)。與NVM封裝104之互動可包括提供存取請求及將資料(諸如，待程式化至記憶體晶粒112a至112n中之一或多者之資料)傳輸至NVM封裝104。通信通道116上之通信可在NVM封裝104之主機介面110處接收。主機介面110可為記憶體控制器106之部分及/或以通信方式連接至該記憶體控 制器。
類似主機控制器114，記憶體控制器106可包括經組態以基於軟體指令及/或韌體指令之執行來執行操作的一或多個處理器及/或微處理器120。另外及/或替代地，記憶體控制器106可包括經組態以執行各種操作的基於硬體之組件，諸如ASIC。記憶體控制器106可執行多種操作，諸如執行由主機102起始之存取請求。
主機控制器114及記憶體控制器106可單獨地或組合地執行各種記憶體管理功能，諸如記憶體回收(garbage collection)及磨損調節。在記憶體控制器106經組態以執行至少一些記憶體管理功能之實施中，NVM封裝104可被稱為「被管NVM」(或對於NAND快閃記憶體，「被管NAND」)。此可與「原始NVM」(或對於NAND快閃記憶體，「原始NAND」)形成對比，在原始NVM中，在NVM封裝104外的主機控制器114執行針對NVM封裝104之記憶體管理功能。
在一些實施例中，記憶體控制器106可與記憶體晶粒112a至112n併入至同一封裝中。在其他實施例中，記憶體控制器106可實體地位於單獨封裝中或與主機102位於同一封裝中。在一些實施例中，記憶體控制器106可省略，且通常由記憶體控制器106執行之所有記憶體管理功能(例如，記憶體回收及磨損調節)可由一主機控制器(例如，主機控制器114)來執行。
記憶體控制器106可包括揮發性記憶體122及NVM 124。揮發性記憶體122可為多種揮發性記憶體類型(諸如，快取記憶體或RAM)中之任一者。記憶體控制器106可使用揮發性記憶體122來執行存取請求及/或暫時地儲存自記憶體晶粒112a至112n中之NVM 128a至128n讀取及/或寫入至該等NVM之資料。舉例而言，揮發性記憶體122可儲存韌體，且記憶體控制器106可使用該韌體來執行NVM封裝104上之操作(例如，讀取/程式化操作)。記憶體控制器106可使用NVM 124來持續 地儲存多種資訊，諸如，偵錯記錄檔、指令及NVM封裝104用於操作之韌體。
記憶體控制器106可使用共用內部匯流排126來存取NVM 128a至128n，該等NVM可用於持續資料儲存。雖然在NVM封裝104中描繪了僅一個共用內部匯流排126，但NVM封裝可包括一個以上共用內部匯流排。每一內部匯流排可連接至多個(例如，2個、3個、4個、8個、32個等)記憶體晶粒，如關於記憶體晶粒112a至112n所描繪。記憶體晶粒112a至112n可以包括堆疊組態之多種組態實體地配置，且根據一些實施例，該等記憶體晶粒可為IC晶粒。根據一些實施例，以堆疊組態配置之記憶體晶粒112a至112n可用環氧樹脂導電跡線電耦接至記憶體控制器106。下文將關於圖3至圖5更詳細地論述此等實施例。
NVM 128a至128n可為多種NVM中之任一者，諸如，基於浮動閘極或電荷捕獲技術之NAND快閃記憶體、NOR快閃記憶體、可抹除可程式化唯讀記憶體(「EPROM」)、電可抹除可程式化唯讀記憶體(「EEPROM」)、鐵電RAM(「FRAM」)、磁阻式RAM(「MRAM」)、相變記憶體(「PCM」)或其任何組合。
圖2為描繪系統200之圖，該系統可包括具有記憶體控制器206之記憶體裝置202。記憶體裝置202可類似於上文關於圖1所描述之系統100，其中主機控制器206類似於主機控制器106。如下文將更詳細揭示，記憶體裝置202可包括NVM封裝(例如，NVM封裝204a至204n，該等NVM封裝可對應於上文關於圖1所描述之NVM封裝104)。記憶體裝置202可為多種記憶體裝置中之任一者，該等記憶體裝置諸如攜帶型媒體播放器、蜂巢式電話、口袋大小之個人電腦、個人數位助理(PDA)、桌上型電腦、膝上型電腦、平板計算裝置，及/或抽取式/攜帶型儲存裝置(例如，快閃記憶卡、USB快閃記憶碟或固體硬碟(「SSD」))。
記憶體裝置202經描繪為包括記憶體控制器206及NVM 205。記憶體控制器206可類似於上文關於圖1所描述之記憶體控制器106(記憶體控制器駐留於系統200之個別NVM封裝204a至204n之外除外)，且對系統200之個別NVM封裝204a至204n之全部的記憶體管理功能。記憶體控制器206可包括一或多個處理器220及揮發性記憶體222。處理器220可為任何多種處理器，諸如，例如，微處理器、中央處理單元(CPU)、圖形處理單元(GPU)，或其任何組合。揮發性記憶體222可為多種揮發性記憶體(諸如，RAM及快取記憶體)中之任一者。揮發性記憶體222可由該等處理器220使用以執行各種操作，諸如，擷取及處理儲存於NVM 205中之資料。
NVM 205可包括一或多個NVM封裝204a至204n。NVM封裝204a至204n可各自類似於上文關於圖1所描述之NVM封裝104。舉例而言，NVM封裝204a至204n可各自包括具有NVM之複數個記憶體晶粒(例如，記憶體晶粒112a至112n及NVM 128a至128n)、一或多個記憶體控制器(例如，記憶體控制器106)及/或經組態以提供改良之資料可靠性及/或信號完整性之介面(例如，主機介面110)。然而，在一例示性實施例中，NVM封裝204a至204n可為不具有嵌式記憶體控制器之原始NVM封裝。更確切地，記憶體控制器206可執行對NVM 205中之所有NVM封裝之記憶體管理功能。NVM 205可包括任何數目個NVM封裝(例如，2個、3個、4個、8個、16個等)。
系統200經描繪為亦包括外部裝置214，該外部裝置可以通信方式連接(直接地及/或間接地)至記憶體裝置202。外部裝置214與記憶體裝置202之間的通信可包括資料及/或指令在該兩個裝置之間的傳輸。外部裝置214可為多種電子裝置中之任一者，該等電子裝置諸如攜帶型媒體播放器、蜂巢式電話、口袋大小之個人電腦、個人數位助理(「PDA」)、桌上型電腦、膝上型電腦、平板計算裝置桌上型電腦、 伺服器系統及/或媒體計算裝置(例如，媒體伺服器、電視、立體聲系統)。在一些實施例中，外部裝置214可對應於圖1之主機102，且NVM 205之管理可由記憶體控制器206及/或一或多個外部控制器(諸如，圖1之主機控制器114)來執行。記憶體裝置202可經由使用外部裝置介面216(例如，無線晶片、USB介面等)之實體及/或無線連接而與外部裝置214通信。
根據一些實施例中，記憶體裝置202可為SSD，且外部裝置214可為可經由實體或無線連接將資料(例如，音訊檔案、視訊檔案等)傳輸至記憶體裝置及自記憶體裝置接收資料的桌上型電腦。
圖3為根據各種實施例之記憶體裝置302之示意截面圖。記憶體裝置302可包括耦接至系統基板310之NVM封裝304a至304h及記憶體控制器306。介層孔330及跡線332可形成於系統基板310內而以通信方式將記憶體控制器306耦接至NVM封裝304a至304h。根據一些實施例，系統基板310可為PCB或PWB。舉例而言，記憶體裝置302可對應於圖2之記憶體裝置202。熟習此項技術者將瞭解，雖然記憶體裝置302包括8個NVM封裝，但任何數目個NVM封裝可包括於記憶體裝置302中的任何合適數目個NVM封裝。
NVM封裝304a至304h可包括以通信方式耦接至一積體電路(「IC」)封裝基板之多個NVM晶粒(例如，圖1之NVM晶粒112a至112n)。IC封裝基板之實例包括球狀柵格陣列(「BGA」)及平台柵格陣列(「LGA」)。BGA或LGA可包括在該封裝基板之一底面上配置於x-y平面中的一觸點陣列。該等觸點可焊接至一第二基板(諸如，系統基板310)之對應觸點或接合襯墊。
詳言之，NVM封裝304a至304h之底面上之該等觸點可使用穿過該封裝基板形成之導電介層孔佈線至NVM晶粒。NVM封裝304a至304h亦可包括在封裝基板之頂面上用於以通信方式耦接至一或多個 NVM晶粒之導電襯墊及/或跡線。在一些實施例中，線接合襯墊可形成於封裝基板之頂面上以用於以通信方式將觸點耦接至IC。另外，一堆疊中之第一IC可以覆晶方式接合至封裝基板之頂面。
形成於NVM封裝302a至302h之底部側上之觸點可經配置，以使得觸點之一第一集合(例如，與第一通信通道相關聯之觸點)可最靠近地配置於封裝基板之一第一部分上，且觸點之一第二集合(例如，與第二通信通道相關聯之觸點)可配置於封裝基板之一第二部分上。根據一些實施例，第一通道可專用於NVM晶粒之一第一子集，且第二通道可專用於NVM晶粒之一第二子集。
專用於每一通道之觸點可關於一中心對稱軸線對稱地置放。專用於每一通道之觸點可配置於該對稱軸線之任一側，以使得安裝在系統基板310之任一側上之NVM封裝可具有垂直相配之觸點陣列。亦即，安裝在封裝基板310之第一側310a上之NVM封裝(例如，NVM封裝304a)之每一觸點可與安裝在系統基板310之第二側310b上之NVM封裝(例如，NVM封裝304b)之相同觸點垂直對準。每一對垂直對準、相配之觸點可使用穿過封裝基板310形成之介層孔330以通信方式耦接且短接在一起。
根據另外實施例，NVM封裝304a至304h之觸點可關於一旋轉對稱中心點對稱地置放。專用於每一通道之觸點可配置於穿過該旋轉對稱點繪製之一中心軸線之任一側上。在此等實施例中，儘管安裝在封裝基板310之第一側310a上之NVM封裝(例如，NVM封裝304a)之每一觸點可與安裝在系統基板310之第二側310b上之NVM封裝(例如，NVM封裝304b)之觸點垂直對準，但該等垂直對準觸點彼此可能並非相同地對應。舉例而言，NVM封裝304a之晶片啟用觸點可與NVM封裝304b之讀取允許觸點垂直對準。因此，因為每一對垂直對準、相配之觸點可使用穿過封裝基板310形成之介層孔330以通信方式耦接且短 接在一起，所以記憶體控制器306可使用安裝在系統基板310之任一側上之NVM封裝對的替代觸點映射。
記憶體控制器306可使用介層孔330及導電跡線332而與NVM封裝304a至304n通信。介層孔330可為自封裝基板310之第一側310a延伸至封裝基板310之第二側310b之導電路徑。在一些實施例中，可穿過封裝基板310以機械方式鑽出孔或以化學方式蝕刻孔。可接著用一導電材料填充該等孔以形成介層孔330。該導電材料可為適合該用途之任何材料。根據一些實施例，可使用一電鍍製程或其他合適金屬化製程來金屬化孔。在其他實施例中，可用一導電環氧樹脂填充該等孔。
另外，介層孔330可在形成於第一側310a及第二側310b上之觸點處終止以用於以通信方式耦接至形成於NVM封裝304a至304h之底面上之觸點。該等觸點可為形成於介層孔330自封裝基板310之表面露出處形成之接合襯墊以促進介層孔330與NVM封裝304a至304h之其他觸點之間的連接。在一些實施例中，NVM封裝304a至304h可使用(例如)焊料連接以通信方式耦接至使介層孔330終止之接合襯墊。
記憶體控制器306可用如圖3中所示意描繪之導電跡線332電連接至介層孔330且最終電連接至NVM封裝304a至304h。根據一些實施例，導電跡線332可沈積於堆疊且以實體地耦接在一起(例如，使用黏著劑)以形成系統基板310的個別PCB或PWB層之表面上。可使用(例如)帶自動接合(「TAB」)製程或平版印刷製程來形成導電跡線332。在其他實施例中，系統基板310可為單層PCB或PWB，且跡線332可沈積於系統基板310之第一側310a及/或第二側310b上。
如圖3中所描繪，記憶體裝置302之NVM封裝304a至304h可為雙通道記憶體裝置。因此，與每一NVM封裝之兩個通道相關聯之觸點可以通信方式耦接至記憶體控制器306。以通信方式耦接垂直對準之NVM封裝之介層孔因此可分成用於每一垂直對準對之兩個群組。此 等群組可示意地表示為介層孔330a(例如，專用於一對垂直對準之NVM封裝之第一通道的介層孔)及介層孔330b(例如，專用於一對垂直對準之NVM封裝之第二通道的介層孔)。應理解，雖然在圖3中示意地繪製了介層孔330，但所描繪之每一介層孔可表示一束介層孔，其中每一介層孔係以通信方式耦接至NVM封裝之個別觸點。類似地，可形成單獨導電跡線以用於以通信方式耦接至每一介層孔。因此，在兩個NVM封裝之間共用每一介層孔使將記憶體控制器306耦接至NVM封裝304a至304h所需的導電跡線及介層孔之數目減半。
記憶體控制器306可分別使用封裝啟用信號及晶片啟用信號來區分NVM封裝304a至304h以及每一NVM封裝內之個別NVM晶粒。
圖4為根據各種實施例之記憶體裝置402之示意截面圖。記憶體裝置402可包括耦接至系統基板410之NVM封裝404a至404h及記憶體控制器406。介層孔430及跡線432可形成於系統基板410內而以通信方式將記憶體控制器406耦接至NVM封裝404a至404h。除了NVM封裝402a至402h中之每一者的僅一個通道係以通信方式耦接至記憶體控制器之外，記憶體裝置402可對應於圖3之記憶體裝置302。
以通信方式將記憶體控制器406耦接至每一NVM封裝404a至404h之僅一個通道由於許多原因而可為有益的。舉例而言，記憶體控制器406與NVM封裝404a至404h之間的單通道通信可藉由減少高速信號線上之串擾及允許比雙通道記憶體裝置更直接的至每一NVM封裝內之NVM晶粒之通信來改良信號完整性。另外，與上文關於圖3之記憶體裝置302揭示之雙通道實施相比，製造記憶體裝置402所需的介層孔430及導電跡線432之數目減半，且導電跡線432穿過記憶體裝置402之佈線的複雜性可顯著減小。
圖5為根據各種實施例之記憶體裝置502之示意透視圖。記憶體裝置502可對應於(例如)圖4之單通道記憶體裝置402。因此，記憶體 裝置502、NVM封裝504a至504h、記憶體控制器506、介層孔530、導電跡線532及系統基板510可對應於圖4之記憶體裝置402、NVM封裝404a至404h、記憶體控制器406、介層孔430、導電跡線432及系統基板410。NVM封裝504b、504d、504f及504h係以虛線繪製以指示，該等NVM封裝係安裝在系統基板510之底面510b上且因此在記憶體裝置502之透視圖中不可見。
圖5中亦表示通道504a[0,1]至504h[0,1]。每一通道可表示與每一NVM封裝之通信通道相關聯之觸點之一集合。因此，針對NVM封裝504a至504h中之每一者，NVM封裝504a可包括通道504a[0]及504a[1]，NVM封裝504b可包括通道504b[0]及504b[1]等。
取決於通道是否為特定NVM封裝之作用中通道，通道504a[0,1]至504h[0,1]中之每一者可示意地表示為X或O。因此，表示為O之通道504a[0]可為NVM封裝504a之作用中通道，而表示為X之通道504a[1]可為非作用中通信通道。此外，對應於系統基板510之任一側上之垂直對準之NVM封裝(例如，NVM封裝504a及NVM封裝504b)的垂直對準之通道(例如，通道504a[0]及通道504b[0])可具有相同作用中/非作用中狀態。舉例而言，可垂直對準之通道504a[0]及通道504b[0]可為作用中通道，而亦垂直對準之通道504a[1]及通道504b[1]可為非作用中通道。
如上文關於圖4所述，此配置可提供關於導電跡線532穿過記憶體裝置502之佈線之可能益處。詳言之，導電跡線532可直接佈線至與作用中通道相關聯之介層孔530，從而可直接位於一或多個NVM封裝之非作用中通道下面或上方。舉例而言，將控制器506耦接至與作用中通道504a[0]及504b[0]相關聯之觸點的導電跡線532可在與非作用中通道504c[0]及504d[0]相關聯之觸點下面直接通過，因為與此等非作用中通道相關聯之觸點可省略，從而留下至作用中通道504a[0]及 504b[0]之無阻礙路徑。類似地，因為導電跡線532可在與作用中通道之觸點相關聯之介層孔330處終止，所以對接近記憶體控制器506而無需自記憶體控制器506最遠地延伸至記憶體裝置502之NVM封裝之作用中通道(例如，佈線至作用中通道504c[1]及504d[1]之導電跡線532)而言，總跡線長度可減小。
然而，如上文關於圖3所述，記憶體裝置502可為雙通道記憶體裝置。在雙通道記憶體裝置之一些實施例中，在通道504a[0,1]至504h[0,1]全部作用中的情況下，導電跡線532之個別集合可形成而以通信方式將記憶體控制器506耦接至每一通道。在此等實施例中，可圍繞與較接近記憶體控制器506定位之NVM封裝(例如，NVM封裝504c及504d)相關聯之介層孔330佈線自記憶體控制器506最遠地延伸至NVM封裝(例如，NVM封裝504a及504b)之導電跡線532。此等實施例可能需要增加記憶體裝置502之佔據面積以便容納該等跡線。
在其他實施例中，導電跡線532可將相對於系統基板510未垂直對準之NVM封裝之觸點以通信方式耦接在一起。亦即，導電跡線532之一個集合可自記憶體控制器506延伸至介層孔330之第一集合(例如，以通信方式耦接通道504c[1]及504d[1]之介層孔330)且接著繼續延伸至介層孔330之第二集合(例如，以通信方式耦接通道504a[1]及504b[1]之介層孔330)。此配置允許雙通道記憶體裝置操作而無需增加記憶體裝置502之佔據面積。舉例而言，記憶體控制器506可使用各種晶片啟用信號及封裝啟用信號來區分傳輸至各種互連通道及自各種互連通道接收之信號。
圖6根據一些實施例展示使用介層孔以通信方式耦接之兩個NVM封裝604a及604b之個別觸點的視圖。NVM封裝604a及604b可分別包括於通道604a[0,1]及604b[0,1]相關聯之觸點。此外，利用介層孔630，通道604a[0]之個別觸點可耦接至通道604b[0]之個別觸點，且通 道604a[1]之個別觸點可耦接至通道604b[1]之個別觸點。儘管圖6中未描繪，但NVM封裝604a及604b可安裝在一系統基板(例如，圖3之系統基板310)上，且介層孔330可延伸穿過該系統基板。
在圖6中所描繪之實施例中，專用於NVM封裝之每一通道(例如，通道504a[0]及504a[1])之觸點可關於中心對稱軸線670對稱地置放。專用於每一通道之觸點可配置於對稱軸線670之任一側，以使得NVM封裝(例如，NVM封裝604b)可沿著對稱軸線倒置旋轉。結果，當NVM封裝604b係安裝在一系統基板上且與NVM封裝604a垂直對準時，NVM封裝604b插腳之觸點可與NVM封裝604a之觸點相配且垂直對準。因此，NVM封裝604a及NVM封裝604b之對應相同觸點可使用介層孔630以通信方式耦接在一起。
圖7為根據一些實施例之記憶體裝置702之一部分的示意透視圖。詳言之，記憶體裝置702可包括NVM封裝704a及704b、通道704a[p,1]及704[0,p]、介層孔730及導電跡線732。除了垂直對準之通信通道(例如，通道704a[p]及704b[0])可不具有相同作用中/非作用中狀態之外，記憶體裝置702可為類似於圖4之記憶體裝置402之單通道記憶體裝置。亦即，通道702a[p]及702b[p]可為非作用中的，而該等通道之垂直對準對應物(702b[0]及702a[1])分別可為作用中通道。
根據一些實施例，可使用(例如)一不導電焊錫膏將非作用中通道702a[p]及702b[p]與介層孔330隔離。然而，可使用將通道702a[p]及702b[p]與介層孔330電隔離之任何合適方法。不是以通信方式將一記憶體控制器(例如，圖4之記憶體控制器406)耦接至通道702a[p]及702b[p]，可將與此等通道相關聯之介層孔730之端子末端用於作用中通道704b[0]及704a[1]之直接探測。亦即，通道702a[p]及702b[p]可為允許對具有NVM封裝704a及704b之NVM之直接存取之探測點。
有益地，可包括用以建構雙通道記憶體裝置(例如，圖3之雙通道 記憶體裝置302)之相同系統組件之全部以形成記憶體裝置702，該記憶體裝置可允許在記憶體裝置702之裝配期間簡單電隔離與通道702a[p]及702b[p]相關聯之觸點的直接NVM探測ny。另外，記憶體裝置702之每一NVM封裝可以此方式裝配以允許對記憶體裝置中之NVM封裝之全部或任何子集之直接探測。
圖8為根據一些實施例之用於形成記憶體系統之說明性程序800的流程圖。在步驟801，可提供包括導電跡線、介層孔及接合襯墊之一系統基板。在一些實施例中，該系統基板可為多層PCB或PWB，在多層PCB或PWB中，導電跡線(例如，圖3之導電跡線332)可形成於該等層中之一或多者之表面上。在其他實施例中，該系統基板可為單片PCB或PWB，在單片PCB或PWB中，導電跡線可形成於該系統基板之外部表面上。
介層孔(例如，圖3之介層孔330)可經形成而完全延伸穿過該系統基板且在該系統基板之外部表面(例如，系統基板310之第一側310a及第二側310b)上終止。可穿過封裝基板以機械方式鑽出孔或以化學方式蝕刻孔，且接著可用一導電材料來填充該等孔以形成介層孔。該導電材料可為適合該用途之任何材料(例如，金屬或導電環氧樹脂)。接合襯墊可經形成而使介層孔在該系統基板之對置表面上終止。
在步驟803，可視情況用一電隔離材料覆蓋該等接合襯墊之一子集。舉例而言，在提供該系統基板之後，可用一電隔離材料(諸如，不導電膏)覆蓋單一通道記憶體裝置(例如，圖7之記憶體裝置702)中的與非作用中通信通道(例如，圖7之通道704a[p]及704b[p])相關聯之接合襯墊。接合襯墊之此子集可充當用於直接存取將以通信方式耦接至該等接合襯墊之IC封裝之IC的探測點。
在步驟805，可用以通信方式與介層孔耦接之IC封裝之垂直對準觸點將IC封裝耦接至該系統基板之對置側。根據一些實施例，該等IC 封裝可為一記憶體裝置(例如，圖3之記憶體裝置302)之NVM封裝(例如，圖3之NVM封裝304a至304h)及或記憶體控制器(例如，圖3之記憶體控制器306)。該等IC封裝可為使用焊球可耦接至接合襯墊之LGA或BGA，焊球以通信方式耦接形成於該等IC封裝之底面上之個別觸點與個別接合襯墊。
根據一些實施例，形成於耦接至該系統基板之NVM封裝之底部上之觸點可對稱地配置，以使得NVM封裝之每一觸點可與安裝在該系統基板之對置側上之NVM封裝之對應觸點垂直對準。因此，介層孔可將此等垂直對準觸點以通信方式相互耦接，且使用導電跡線耦接至記憶體控制器。
將理解，圖8之程序800中所示之該等步驟僅為說明性的，且可修改或省略現有步驟，可添加額外步驟，且可更改特定步驟之次序。
雖然已描述了記憶體系統及其製造方法，但應理解，在不脫離本發明之精神及範疇之情況下，可對該等記憶體系統及該等方法作出許多改變。一般熟習此項技術者所看到的對所主張標的之非實質改變(未知的或稍後發明的)在申請專利範圍之範疇內被明確視為等效的。因此，一般熟習此項技術者現在已知或稍後知道的明顯替換經界定為在所定義元件之範疇內。
為了說明而非限制之目的，呈現本發明之所描述實施例。
100‧‧‧系統
102‧‧‧主機
104‧‧‧非揮發性記憶體(NVM)封裝
106‧‧‧記憶體控制器
108‧‧‧揮發性記憶體
110‧‧‧主機介面
112a‧‧‧記憶體晶粒
112b‧‧‧記憶體晶粒
112n‧‧‧記憶體晶粒
114‧‧‧主機控制器
116‧‧‧通信通道
120‧‧‧處理器及/或微處理器
122‧‧‧揮發性記憶體
126‧‧‧共用內部匯流排
128a‧‧‧非揮發性記憶體(NVM)
128b‧‧‧非揮發性記憶體(NVM)
128n‧‧‧非揮發性記憶體(NVM)
134‧‧‧儲存組件

Claims (1)

  1. 一種記憶體裝置，其包含：一系統基板，其包含：自該系統基板之一第一側延伸至該系統基板之一第二側之介層孔及垂直於該等介層孔延伸之導電跡線；及以通信方式耦接至該系統基板之該第一側及該第二側的複數個IC封裝，其中：安裝在該系統基板之該第一側及該第二側上的數對該複數個NVM封裝係垂直地對準；且該等介層孔以通信方式將NVM封裝之該等對耦接在一起。
TW103117683A 2013-03-13 2014-01-10 用於固態硬碟（ｓｓｄ）應用，不同密度組態及直接反及閘（ｎａｎｄ）存取之統一印刷電路板（ｐｃｂ）設計 TW201435902A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/801,104 US20140264904A1 (en) 2013-03-13 2013-03-13 Unified pcb design for ssd applications, various density configurations, and direct nand access

Publications (1)

Publication Number Publication Date
TW201435902A true TW201435902A (zh) 2014-09-16

Family

ID=50002843

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103117683A TW201435902A (zh) 2013-03-13 2014-01-10 用於固態硬碟（ｓｓｄ）應用，不同密度組態及直接反及閘（ｎａｎｄ）存取之統一印刷電路板（ｐｃｂ）設計
TW103101048A TWI520279B (zh) 2013-03-13 2014-01-10 用於固態硬碟（ｓｓｄ）應用，不同密度組態及直接反及閘（ｎａｎｄ）存取之統一印刷電路板（ｐｃｂ）設計

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW103101048A TWI520279B (zh) 2013-03-13 2014-01-10 用於固態硬碟（ｓｓｄ）應用，不同密度組態及直接反及閘（ｎａｎｄ）存取之統一印刷電路板（ｐｃｂ）設計

Country Status (3)

Country Link
US (1) US20140264904A1 (zh)
TW (2) TW201435902A (zh)
WO (1) WO2014143330A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9671818B2 (en) * 2014-03-12 2017-06-06 Kabushiki Kaisha Toshiba Memory device
JP2016071269A (ja) * 2014-09-30 2016-05-09 株式会社東芝 電子機器、及びシステム
KR102542979B1 (ko) * 2016-07-18 2023-06-13 삼성전자주식회사 데이터 저장 장치 및 이의 동작 방법
KR20180038109A (ko) * 2016-10-05 2018-04-16 삼성전자주식회사 모니터링 회로를 포함하는 전자 장치 및 그것에 포함되는 스토리지 장치
JP6847797B2 (ja) * 2017-09-21 2021-03-24 キオクシア株式会社 半導体記憶装置
KR102442620B1 (ko) 2018-01-02 2022-09-13 삼성전자 주식회사 반도체 메모리 패키지
CN115878499A (zh) * 2021-09-26 2023-03-31 超聚变数字技术有限公司 计算机设备、处理数据的方法及计算机系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW498530B (en) * 2001-08-29 2002-08-11 Via Tech Inc Flip-chip pad and redistribution layer arrangement
DE102006005955B4 (de) * 2005-02-02 2007-01-25 Samsung Electronics Co., Ltd., Suwon Inline-Speichermodul
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
WO2011085131A2 (en) * 2010-01-06 2011-07-14 Ching-Hsiang Simon Huang Expandable capacity solid state drive
US8338948B2 (en) * 2010-06-30 2012-12-25 International Business Machines Corporation Ball grid array with improved single-ended and differential signal performance
KR101909203B1 (ko) * 2011-07-21 2018-10-17 삼성전자 주식회사 멀티-채널 패키지 및 그 패키지를 포함한 전자 시스템
US8345441B1 (en) * 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows

Also Published As

Publication number Publication date
US20140264904A1 (en) 2014-09-18
TWI520279B (zh) 2016-02-01
WO2014143330A1 (en) 2014-09-18
TW201436125A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
TWI520279B (zh) 用於固態硬碟（ｓｓｄ）應用，不同密度組態及直接反及閘（ｎａｎｄ）存取之統一印刷電路板（ｐｃｂ）設計
TWI518912B (zh) 用於高速低剖面記憶體封裝及插腳輸出設計的系統及方法
JP6291345B2 (ja) 半導体パッケージ
TWI544600B (zh) 用於交替封裝功能的微電子基板
KR102567974B1 (ko) 인쇄회로기판을 포함하는 메모리 시스템 및 스토리지 장치
TW201916278A (zh) 半導體封裝
TWI698973B (zh) 用於介接封裝裝置與基板的橋接裝置
CN109755235B (zh) 层叠封装半导体封装件、堆叠半导体封装件及电子系统
KR101697603B1 (ko) 반도체 패키지
CN103871980A (zh) 半导体封装件和用于路由封装件的方法
TWI482153B (zh) 記憶體模組
US20220285316A1 (en) Packaged memory device with flip chip and wire bond dies
KR102578797B1 (ko) 반도체 패키지
US20230380061A1 (en) Storage device and printed circuit board for solid state drive
US20240055335A1 (en) Semiconductor package
TW201123386A (en) Chip module sharing the same PCB