CN109755235B - 层叠封装半导体封装件、堆叠半导体封装件及电子系统 - Google Patents

层叠封装半导体封装件、堆叠半导体封装件及电子系统 Download PDF

Info

Publication number
CN109755235B
CN109755235B CN201811302367.3A CN201811302367A CN109755235B CN 109755235 B CN109755235 B CN 109755235B CN 201811302367 A CN201811302367 A CN 201811302367A CN 109755235 B CN109755235 B CN 109755235B
Authority
CN
China
Prior art keywords
package
vertical interconnect
semiconductor
semiconductor device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811302367.3A
Other languages
English (en)
Other versions
CN109755235A (zh
Inventor
金东淑
赵炳演
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109755235A publication Critical patent/CN109755235A/zh
Application granted granted Critical
Publication of CN109755235B publication Critical patent/CN109755235B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种层叠封装(PoP)半导体封装件、一种堆叠半导体封装件和一种电子系统。PoP半导体封装件包括上封装件和下封装件。下封装件包括位于第一区域中的第一半导体器件、位于第二区域中的第二半导体器件、以及与第一区域相邻的指令和地址垂直互连件、数据输入‑输出垂直互连件和存储器管理垂直互连件。

Description

层叠封装半导体封装件、堆叠半导体封装件及电子系统
相关申请的交叉引用
通过引用将于2017年11月3日提交的题为“Package-On-Package(PoP)Semiconductor Package and Electronic System Including the Same(层叠封装(PoP)半导体封装件及包括其的电子系统)”的第10-2017-0146171号韩国专利申请的全部内容并入本文。
技术领域
在此描述的一个或更多个实施例涉及层叠封装(PoP)半导体封装件和包括PoP半导体封装件的电子系统。
背景技术
对薄型电子设备的需求持续增长。为了满足这种需求，正在尝试减小半导体封装件的厚度并改善其电性能。然而，减小半导体封装件的厚度会使其容易发生翘曲和其他形式的机械变形。
发明内容
根据一个或更多个实施例，一种层叠封装(PoP)半导体封装件包括上封装件和下封装件，下封装件包括：第一半导体器件，位于第一区域中；第二半导体器件，位于第二区域中；和与第一区域相邻的指令和地址垂直互连件、数据输入-输出垂直互连件和存储器管理垂直互连件。
根据一个或更多个其他实施例，一种堆叠半导体封装件包括上封装件和下封装件，下封装件包括：应用处理器(AP)芯片；电源管理集成电路芯片；以及与AP芯片的侧表面相邻的指令和地址(CA)垂直互连件和数据输入-输出垂直互连件，其中，AP芯片和电源管理集成电路芯片并排地布置。
根据一个或更多个其他实施例，一种层叠封装(PoP)半导体封装件包括上封装件和下封装件，下封装件包括：应用处理器(AP)芯片，位于第一区域中；电源管理集成电路芯片，位于第二区域中；以及指令和地址垂直互连件和存储器管理垂直互连件中的至少一个，位于AP芯片和电源管理集成电路芯片之间。
根据一个或更多个其他实施例，一种电子系统包括控制器、用于输入或输出数据的输入-输出端、用于存储数据的存储器、用于在电子系统和电子系统外部的装置之间传递数据的接口、以及用于将控制器、输入-输出端、存储器和接口彼此连接以允许它们之间进行通信的总线，其中，控制器和存储器中的至少一个包括根据本文描述的任何实施例的层叠封装(PoP)半导体封装件。
附图说明
通过参考附图详细描述示例性实施例，特征对于本领域技术人员而言将变得显而易见，在附图中：
图1示出了PoP半导体封装件的实施例；
图2A示出了根据实施例的PoP半导体封装件的侧截面图，图2B示出了图2A的PoP半导体封装件的下封装件的俯视图；
图3示出了下封装件的另一实施例；
图4A示出了根据另一实施例的PoP半导体封装件的侧截面图，图4B示出了图4A的PoP半导体封装件的下封装件的中心截面的平面图；
图5A示出了根据另一实施例的PoP半导体封装件的侧截面图，图5B示出了图5A的PoP半导体封装件的下封装件的中心截面的俯视图；
图6示出了根据另一实施例的PoP半导体封装件的下封装件的中心截面的平面图；
图7A至图7C示出了用于制造PoP半导体封装件的方法的实施例的各个阶段；
图8A至图8D示出了用于制造PoP半导体封装件的方法的另一实施例的各个阶段；和
图9示出了电子系统的实施例。
具体实施方式
图1示出了层叠封装(PoP)半导体封装件1的实施例，PoP半导体封装件1可以包括控制器20和存储元件40，存储元件40包括第一存储器装置41、第二存储器装置45和存储器控制器43。PoP半导体封装件1还可以包括用于向控制器20、第一存储器装置41、第二存储器装置45和存储器控制器43提供用于操作电压的电流的电源管理集成电路(PMIC)22。操作电压可以彼此相同或不同。
PoP半导体封装件1可以包括在例如个人计算机(PC)或移动装置中。移动装置的示例包括膝上型计算机、移动电话、智能电话、平板PC、个人数字助理(PDA)、企业数字助理(EDA)、数字静态相机、数字视频相机、便携式多媒体播放器(PMP)、个人导航装置或便携式导航装置(PND)、手持游戏机、移动互联网装置(MID)、可穿戴式计算机、物联网(IoT)装置、万物互联(IoE)装置、无人机或其他类型的移动或静止装置。
控制器20可控制第一存储器装置41、第二存储器装置45和存储器控制器43的操作。例如，控制器20可以包括集成电路(IC)、片上系统(SoC)、应用处理器(AP)、移动AP、芯片组或一组芯片。例如，控制器20可以包括中央处理单元(CPU)、图形处理单元(GPU)和/或调制解调器。在一些实施例中，控制器20可以执行调制解调器的功能和AP的功能。
存储器控制器43可根据控制器20的控制来控制第二存储器装置45。第一存储器装置41、第二存储器装置45和存储器控制器43中的每一个可以包括半导体芯片或裸片(die)。第一存储器装置41可以包括易失性存储器装置。易失性存储器装置可以包括随机存取存储器(RAM)、动态RAM(DRAM)、静态RAM(SRAM)或其他类型的存储器。
第一存储器装置41可以包括Wide I/O DRAM、PDDR2DRAM、LPDDR4DRAM、LPDDR5DRAM或其他类型的存储器。第一存储器装置41可用作例如缓冲器或缓冲器DRAM。
第二存储器装置45可以包括存储存储器装置，其可以包括具有非易失性存储器单元的非易失性存储器装置。非易失性存储器的示例包括电可擦除可编程只读存储器(EEPROM)、闪存、磁性RAM(MRAM)、自旋转移矩MRAM、铁电RAM(FeRAM)、相变RAM(PRAM)、电阻式RAM(RRAM)、纳米管RRAM、聚合物RAM(PoRAM)、纳米浮栅存储器(NFGM)、全息存储器、分子电子存储器装置或绝缘体阻变存储器。
存储存储器装置可以包括闪存型存储器装置或其他类型的存储器。第二存储器装置45可以包括例如NAND型存储器装置。NAND型存储器装置可以包括二维存储器单元阵列或三维存储器单元阵列。二维存储单元阵列或三维存储单元阵列可以包括多个存储器单元。多个存储器单元中的每一个可以存储1位信息或者2位或更多位信息。
当第二存储器装置45包括闪存型存储器装置时，存储器控制器43可使用(或支持)多媒体卡(MMC)接口、嵌入式MMC(eMMC)接口、或通用闪存(UFS)接口、或其他类型的接口。
图2A示出了根据实施例的PoP半导体封装件100的侧截面图。图2B示出了从上方观察的图2A的PoP半导体封装件100的下封装件100B的俯视图。图2A的截面图可以是沿着图2B的线A-A′所截取的。
参照图2A和图2B，下封装件100B可以包括安装在下封装基板101上的第一半导体器件110和第二半导体器件120。第一半导体器件110可以在下封装件100B的第一区域A1中。第二半导体器件120可以在下封装件100B的第二区域A2中。
第一半导体器件110可以是例如参考图1所描述的控制器20，例如应用处理器(AP)。第二半导体器件120可以是例如电源管理集成电路22。
第一半导体器件110可以经由第一导电凸起111安装在下封装基板101上。第二半导体器件120可以经由第二导电凸起121安装在下封装基板101上。第一导电凸起111可以与第二导电凸起121基本相同。第一导电凸起111和第二导电凸起121中的每个可以包括例如无铅的锡基焊料球。
第一半导体器件110和第二半导体器件120可以由封装材料105封装。封装材料105可以是例如环氧模塑化合物(EMC)。
第一半导体器件110和第二半导体器件120可以并排地布置。多个垂直互连件140可以围绕其布置。多个垂直互连件140可延伸穿过封装材料105。
垂直互连件140可以指用于将下封装件100B电连接到上封装件100T的任意导体，其中下封装件100B和上封装件100T垂直堆叠。在一些实施例中，垂直互连件140可以是焊料凸起。在一些实施例中，垂直互连件140可以是导电插塞。
上封装件100T可以包括安装在上封装基板151上的存储器装置131。存储器装置131可以包括垂直堆叠的第一存储器芯片131a和第二存储器芯片131b。存储器装置131可以例如经由接合线133电连接到上封装基板151。
图2A示出了两个存储器芯片堆叠的示例。在另一实施例中，可堆叠三个或更多存储器芯片。多个存储器芯片可以通过硅通孔(TSV)彼此电连接。此外，如参考图1所描述，多个存储器芯片中的每一个可以包括第一存储器装置41、第二存储器装置45或两者。
上封装件100T还可以包括用于根据第一半导体器件110的控制直接控制存储器装置131的存储器控制器160。存储器装置131可由封装材料155(例如，环氧模塑化合物)封装。第一半导体器件110可以包括数据输入-输出物理层DQ，其是传递数据的物理层。此外，第一半导体器件110可以包括指令和地址(CA)输入-输出物理层CA，其是传递指令和地址的物理层。
数据输入-输出物理层DQ可以包括用于发送和接收数据的接口(例如，焊盘或引脚)。CA输入-输出物理层CA可以包括用于发送和接收指令和地址的接口(例如，焊盘或引脚)。数据输入-输出物理层DQ和CA输入-输出物理层CA可以指信道。
第一半导体器件110还可以包括存储器管理物理层MMU，其是传递用于管理存储器并且例如用于管理上封装件100T的存储器装置131的信号的物理层。在一个实施例中，存储器管理物理层MMU可以是用于处理中央处理单元对存储器装置131的访问的组件。例如，存储器管理物理层MMU可以基于来自中央处理单元、图形处理单元、显示控制器和/或图形引擎的请求将虚拟地址转换为物理地址。此外，存储器管理物理层MMU可以执行诸如高速缓存控制、总线仲裁、存储体切换和/或其他功能之类的功能。
存储器管理物理层MMU可以包括用于发送和接收用于管理存储器的信号的接口(例如，焊盘或引脚)。
数据输入-输出物理层DQ可以经由第一导电凸起111和下封装基板101连接到数据输入-输出垂直互连件140D。此外，数据输入-输出物理层DQ可经由数据输入-输出垂直互连件140D向存储器装置131发送数据和从存储器装置131接收数据。
CA输入-输出物理层CA可以经由第一导电凸起111和下封装基板101连接到CA垂直互连件140C。此外，CA输入-输出物理层CA可经由CA垂直互连件140C向存储器装置131发送CA信号和从存储器装置131接收CA信号。
存储器管理物理层MMU可以经由第一导电凸起111和下封装基板101连接到存储器管理垂直互连件140M。此外，存储器管理物理层MMU可以经由存储器管理垂直互连件140M向存储器装置131发送存储器管理信号和从存储器装置131接收存储器管理信号。
数据输入-输出垂直互连件140D可以与第一半导体器件110相邻。例如，多个数据输入-输出垂直互连件140D中的至少一半可以构成沿第一半导体器件110的侧表面布置成一行或更多行的一些垂直互连件。
在一些实施例中，CA垂直互连件140C可以与第一半导体器件110相邻。在一些实施例中，存储器管理垂直互连件140M可以与第一半导体器件110相邻。
当数据输入-输出垂直互连件140D、CA垂直互连件140C和存储器管理垂直互连件140M与第一半导体器件110相邻时，可以获得PoP半导体封装件100的改进的电特性，因为可以减小基于相应垂直互连件的功能的相应垂直互连件到上封装件100T的连接路径之间的偏差。
当CA垂直互连件140C或存储器管理垂直互连件140M相对于第二半导体器件120与第一半导体器件110相对布置而不是与第一半导体器件110相邻时，由于信号行进所经历的路径变得太长，所以PoP半导体封装件的电性能和性质可能不足。
根据一个或更多个实施例，数据输入-输出垂直互连件140D、CA垂直互连件140C和存储器管理垂直互连件140M中的至少一个可以在第一半导体器件110和第二半导体器件120之间。图2B示出存储器管理垂直互连件140M位于第一半导体器件110和第二半导体器件120之间。在另一实施例中，存储器管理垂直互连件140M可以位于不同的位置处。
第一半导体器件110可以具有第一侧表面110a和平行于第一侧表面110a的第二侧表面110b。第一半导体器件110可以具有第三侧表面110c和平行于第三侧表面110c的第四侧表面110d。第一侧表面110a(或第二侧表面110b)可以基本上垂直于第三侧表面110c(或第四侧表面110d)。此外，第二侧表面110b可以面向第二半导体器件120。
数据输入-输出垂直互连件140D可以与第一半导体器件110的第一侧表面110a相邻。以这种方式，由于到上封装件100T中的存储器装置131的数据传输路径可以尽可能地减小，所以可以实现数据的高速高效传输。
此外，CA垂直互连件140C可以与第一半导体器件110的第三侧表面110c相邻。这样，由于可以尽可能地减小用于在CA垂直互连件140C和第一半导体器件110之间传递CA信号的路径，因此可以实现CA信号的高速高效传递。
图2B示出了CA垂直互连件140C与第三侧表面110c相邻。在另一实施例中，CA垂直互连件140C可与第四侧表面110d相邻。
存储器管理垂直互连件140M可以与第二侧表面110b相邻。例如，存储器管理垂直互连件140M可以在第一半导体器件110和第二半导体器件120之间。这样，由于可以尽可能地减小用于在存储器管理垂直互连件140M和第一半导体器件110之间传递存储器管理信号的路径，所以可以实现存储器管理信号的高速高效传递。
在一些实施例中，虚设垂直互连件DMY可与第二半导体器件120相邻。虚设垂直互连件DMY可以是仅有助于下封装件100B和上封装件100T之间的结合而不明显地有助于电操作的垂直互连件。在一些实施例中，虚拟垂直互连件DMY可以与第二半导体器件120的侧表面中的不面向第一半导体器件110的侧表面相邻。
图2B示出虚设垂直互连件DMY仅在整个下封装件100B的部分区域中。在一个实施例中，虚设垂直互连件DMY可以均匀地布置在整个下封装件100B中。
在一些实施例中，接地垂直互连件GND可以与第二半导体器件120相邻。接地垂直互连件GND可以提供到上封装件100T和/或下封装件100B的接地端子的连接路径。在一些实施例中，接地垂直互连件GND可以与第二半导体器件120的侧表面中的不面向第一半导体器件110的侧表面相邻。例如，在第二半导体器件120的侧表面中，接地垂直互连件GND可以相邻于与面对第一半导体器件110的侧表面处于相对侧的侧表面。
在一些实施例中，电源垂直互连件PWR可以与第二半导体器件120相邻。电源垂直互连件PWR可以提供用于为上封装件100T和/或下封装件100B供电的路径。在一些实施例中，电源垂直互连件PWR可以与第二半导体器件120的侧表面中的不面向第一半导体器件110的侧表面相邻。例如，电源垂直互连件PWR可以相邻于第二半导体器件120的侧表面中的与面向第一半导体器件110的侧表面处于相对侧的侧表面。
图2B示出了接地垂直互连件GND和电源垂直互连件PWR仅布置在整个下封装件100B中的部分区域中。在一个实施例中，接地垂直互连件GND和/或电源垂直互连件PWR可以布置在整个下封装件100B中。
如图2B所示，多个垂直互连件140可以沿着下封装件100B的外周边定位，例如沿着下封装基板101的边缘定位。多个垂直互连件140可以包括数据输入-输出垂直互连件140D、CA垂直互连件140C、存储器管理垂直互连件140M、虚设垂直互连件DMY、接地垂直互连件GND和电源垂直互连件PWR，并且还可以包括执行其他功能的垂直互连件。此外，多个垂直互连件140可以在第一半导体器件110和第二半导体器件120之间的空间中。
图2B的所有垂直互连件140可以有助于上封装件100T和下封装件100B之间的机械连接和结合。如上所述，由于多个垂直互连件140也位于第一半导体器件110和第二半导体器件120之间的空间中，因此PoP半导体封装件100可以具有减小的翘曲，并且还可以表现出连接端子的改进的机械性质。
图3示出了下封装件100B′的实施例的平面图，其与图2B的实施例的不同之处仅在于CA垂直互连件140C和存储器管理垂直互连件140M的布置。
参照图3，CA垂直互连件140C可以与第二侧表面110b相邻。例如，CA垂直互连件140C可以在第一半导体器件110和第二半导体器件120之间。以这种方式，由于可以尽可能地减小用于在CA垂直互连件140C和第一半导体器件110之间传递CA信号的路径，所以可以实现CA信号的高速高效传递。
此外，存储器管理垂直互连件140M可以与第三侧表面110c相邻。这样，由于可以尽可能地减小用于在存储器管理垂直互连件140M和第一半导体器件110之间传递存储器管理信号的路径，所以可以实现存储器管理信号的高速高效传递。
图3示出存储器管理垂直互连件140M与第三侧表面110c相邻。在一个实施例中，存储器管理垂直互连件140M可以与第四侧表面110d相邻。
图4A示出了根据另一实施例的PoP半导体封装件200的侧截面图。图4B示出了图4A的PoP半导体封装件200的下封装件200B的中心截面的平面图。具体地，图4A示出了沿着图4B的线A-A′的截面图。
参照图4A和4B，PoP半导体封装件200可以包括上封装件200T和下封装件200B。上封装件200T可以与参考图2A描述的上封装件100T基本相同。
下封装件200B可以包括埋置在下封装基板205中的第一半导体器件210和第二半导体器件220。图4A示出了第一半导体器件210和第二半导体器件220中每一个的厚度等于下封装基板205的厚度。然而，在另一实施例中，这些厚度可以不同。第一半导体器件210和第二半导体器件220可以分别与第一半导体器件110和第二半导体器件120基本相同。
下封装件200B可以包括分别与其上表面和下表面相邻的上再分布层203和下再分布层201。上再分布层203和下再分布层201可以将第一半导体器件210的连接端子211和第二半导体器件220的连接端子221电连接到上封装件200T或PoP半导体封装件200外部的装置。图4A示出了上再分布层203和下再分布层201中的每一个包括一个层。在一个实施例中，上再分布层203和下再分布层201中的每一个可以包括多个层。
另外，由于上述的再分布允许用于连接到PoP半导体封装件200外部的端子的两个连接端子290之间的间隔大于第一半导体器件210的连接端子211与第二半导体器件220的连接端子221之间的间隔，因此可以实现到外部装置的稳定连接。上述的扇出型再分布也可以同样地作用于与上封装件200T的连接。
上再分布层203和下再分布层201中的每一个可以通过执行沉积工艺获得，该沉积工艺包括形成作为绝缘体的钝化层，以及然后通过图案化或镀覆来形成导电布线。在一个实施例中，上再分布层203和下再分布层201中的每一个可以以自下而上的方式制造。因此，上再分布层203和下再分布层201可以不同于图2A的下封装基板101，例如印刷电路板。
在下封装基板205中，可以提供将上再分布层203的端子连接到下再分布层201的端子的通路结构作为垂直互连件240。图4A示出通路结构的垂直互连件240具有柱形。在一个实施例中，垂直互连件240可以具有锥形形状、多个层(包括两个或更多层)彼此组合的形状或其他形状。
图4B示出了垂直互连件240的布局，并且还示出了沿图4A的线B-B′截取的截面。图4B示出了垂直互连件240具有等边三角形的规则布置的示例。当垂直互连件240具有等边三角形的规则布置时，PoP半导体封装件200可具有减小的平面面积，因为与当如在图2B的情况下垂直互连件240具有正方形的规则布置时相比，PoP半导体封装件200可具有更紧凑的构造。
类似于第一半导体器件110，第一半导体器件210可以具有第一侧表面210a、第二侧表面210b、第三侧表面210c和第四侧表面210d。第二侧表面210b可以是面向第二半导体器件220的侧表面。
数据输入-输出垂直互连件240D可以与第一半导体器件210的第一侧表面210a相邻。以这种方式，可以实现高速高效的数据传递，因为可以尽可能地减小到上封装件200T中的存储器装置231的数据传递路径。
此外，CA垂直互连件240C可以与第二侧表面210b相邻。例如，CA垂直互连件240可以在第一半导体器件210和第二半导体器件220之间。以这种方式，可以实现CA信号的高速高效传递，因为可以尽可能地减小用于在CA垂直互连件240C和第一半导体器件210之间传递CA信号的路径。
此外，存储器管理垂直互连件240M可以与第四侧表面210d相邻。以这种方式，可以实现存储器管理信号的高速高效传递，因为可以尽可能地减小用于在存储器管理垂直互连件240M和第一半导体器件210之间传递存储器管理信号的路径。
图4B示出了存储器管理垂直互连件240M与第四侧表面210d相邻。在一个实施例中，存储器管理垂直互连件240M可以与第三侧表面210c相邻。
在一些实施例中，虚设垂直互连件DMY可以与第二半导体器件220相邻。虚设垂直互连件DMY的功能和作用可以与图2B的虚设垂直互连件DMY的功能和作用基本相同。
在一些实施例中，接地垂直互连件GND可以与第二半导体器件220相邻。此外，电源垂直互连件PWR可以与第二半导体器件220相邻。接地垂直互连件GND和电源垂直互连件PWR的功能和作用与图2B的相应部件的功能和作用基本相同。
图5A示出了根据另一实施例的PoP半导体封装件200′的侧截面图。图5B示出了从上方观察的图5A的PoP半导体封装件200′的下封装件200B′的中心截面的俯视图。具体地，图5A的侧截面图示出了沿图5B的线A-A′截取的截面。
图5A和图5B的PoP半导体封装件200′与图4A和图4B的实施例的不同之处在于省略了图4A和图4B中的上封装件200T和下封装件200B中的每一个在其一侧处的部分。例如，图5A的PoP半导体封装件200′与图4A的PoP半导体封装件200的不同之处可以在于省略了PoP半导体封装件200′的在其一侧(图4A中的左侧)处的部分。
图5B的下封装件200B′的截面与图4B的下封装件200B的截面的不同之处也可以在于省略了下封装件200B′的在其一侧(图4B中的左侧)处的部分。在除了上述不同点之外的点方面，PoP半导体封装件200′可以与PoP半导体封装件200相同。
参照图5A和5B，在PoP半导体封装件200′中，在第二半导体器件220的侧表面之中，省略了面向与面向第一半导体器件210的侧表面相对的侧表面的部分(例如，面向平行于第二侧表面210b的侧表面中的远离第一半导体器件210的侧表面的部分)。由于PoP半导体封装件200′与图4A的PoP半导体封装件200相比具有大大地减小的平面面积，因此可以提供具有更紧凑的尺寸和形状的PoP半导体封装件200′。
然而，位于省略部分中的接地垂直互连件GND和电源垂直互连件PWR的位置可以变化。参照图5B，接地垂直互连件GND和电源垂直互连件PWR中的每一个可以与第二半导体器件220相邻，同时不与第一半导体器件210相邻。这可以在与第一半导体器件210相邻的位置处以尽可能更多的数量布置数据输入-输出垂直互连件240D、CA垂直互连件240C和存储器管理垂直互连件240M。
图6示出了根据另一实施例的PoP半导体封装件的下封装件200B″的中心截面的平面图。图6的下封装件200B″与图4B的下封装件200B的不同之处在于，下封装件200B″中的垂直互连件240的布置间隔是不规则的。由于下封装件200B″在除了上述不同点之外的点方面与下封装件200B相同，所以将主要描述不同点。
由于可以从图6的下封装件200B″中省略不需要的垂直互连件240，因此可以允许设计更紧凑的布局。此外，可以设计通过考虑信号传递路径的长度而优化的布局。
即使垂直互连件240的布置间隔是不规则的，连接端子292到上封装件200T的布置间隔以及连接端子290到PoP半导体封装件外部的装置的布置间隔也可以是规则的(例如，参见图4A)。其原因在于，连接端子290和292的布置间隔可以通过上再分布层203和下再分布层201来调节。因此，上封装件200T可以经由具有规则的布置间隔的连接端子(例如焊料凸起)连接到下封装件200B、200B′或200B″。
图7A至7C示出了根据实施例的用于制造PoP半导体封装件100的方法的各个阶段的侧截面图。
参照图7A，该方法包括提供下封装件100B。下封装件100B可以包括下封装基板101。第一半导体器件110和第二半导体器件120安装在下封装基板101上并且并排地布置。第一半导体器件110和第二半导体器件120可以分别布置在第一区域A1和第二区域A2中，并且可以由封装材料105封装。第一半导体器件110和第二半导体器件120中的每一个可以是一个半导体芯片或一个封装件。
图7A示出封装材料105覆盖第一半导体器件110和第二半导体器件120的上表面。在一个实施例中，封装材料105的上表面可以与第一半导体器件110和/或第二半导体器件120的上表面在同一平面上。已经参考图2A和图2B描述了第一半导体器件110和第二半导体器件120。
参照图7B，在期望形成垂直互连件的位置处形成通孔105H。通孔105H形成为穿透封装材料105，并且例如可以通过钻孔或其他方法形成。
图7B示出形成通孔105H以暴露下封装基板101的上表面。在一些其他实施例中，可以在下封装基板101的上表面上在将要形成通孔105H的位置处形成导电凸起。封装材料105可涂覆在导电凸起上以覆盖导电凸起。在这种情况下，当形成通孔105H时，可以仅暴露导电凸起的上表面的一部分，并且可以不暴露下封装基板101的上表面。
参照图7C，可以在下封装件100B上设置上封装件100T。上封装件100T可以是其中存储器装置131安装在上封装基板151上的上封装件。上封装件100T可以包括垂直堆叠的第一存储器芯片131a和第二存储器芯片131b。存储器装置131可以经由接合线133电连接到上封装基板151。已经参考图2A描述了存储器装置131。
可以向上封装基板151的下表面提供导电端子140a，以匹配通孔105H。当在下封装件100B上设置上封装件100T并且然后向其施加热和压力时，导电端子140a回流并且在通孔105H中结合到下封装件100B，由此形成如图2A所示的PoP半导体封装件100。
图8A至图8D示出了根据另一实施例的用于制造PoP半导体封装件200的方法的各个阶段的侧截面图。
参照图8A，该方法包括：提供分别在第一区域A1和第二区域A2中包括空腔205H的下封装基板205。第一半导体器件210和第二半导体器件220可以分别容纳在空腔205H中。例如，第一半导体器件210和第二半导体器件220可以分别布置在空腔205H中。可以向下封装基板205的一个表面提供用于稳固第一半导体器件210和第二半导体器件220的稳固构件295(例如，粘附带或其他紧固件)。
可以在布置第一半导体器件210和第二半导体器件220之前形成垂直互连件240，或者可以在布置第一半导体器件210和第二半导体器件220之后形成垂直互连件240。
参照图8B，在下封装基板205的暴露表面以及第一半导体器件210和第二半导体器件220的暴露表面上形成下再分布层201。在此示例中，可以首先形成下再分布层201，在另一示例中，可以首先形成下面描述的上再分布层203。
为了形成下再分布层201，可以形成绝缘层。绝缘层可以被图案化以用作模具。
接下来，例如，形成种子金属层，然后可以通过电解镀覆、无电镀覆、浸镀或其他镀覆方法形成导电布线。该过程可以执行一次或多次。
参照图8C，移除稳固构件295，然后，还可以以与图8B中的方式相同的方式，在下封装基板205的与其上形成有下再分布层201的表面相对的表面上形成上再分布层203。由于已经参考图8B描述了形成再分布层的方法，因此将省略对其的重复描述。
参照图8D，将上封装件200T设置到下封装件200B上。在上封装件200T中，存储器装置231经由接合线233安装在上封装基板251上。上封装件200T可以与图7C的上封装件100T基本相同。接下来，在加热上封装件200T和下封装件200B的同时将二者向彼此进行按压，由此获得图4A的PoP半导体封装件200。因此，PoP半导体封装件可以形成为具有改进的机械和电性质。
图9示出了电子系统2000的实施例，电子系统2000包括控制器2010、输入-输出(I/O)装置2020、存储器2030和接口2040，这些组件经由总线2050彼此连接。
控制器2010可以包括微处理器、数字信号处理器和与其类似的处理器中的至少一种。输入-输出装置2020可以包括小键盘、键盘和显示器中的至少一种。存储器2030可用于存储由控制器2010执行的指令。例如，存储器2030可用于存储用户数据。
电子系统2000可以是无线通信装置或用于在无线环境中发送和/或接收信息的装置。在一个实施例中，为了经由无线通信网络发送/接收数据，接口2040可以是无线接口。接口2040可以包括天线和/或无线收发器。在一些实施例中，电子系统2000可用于第三代通信系统的通信接口协议，例如码分多址(CDMA)、全球移动通信系统(GSM)、北美数字蜂窝(NADC)、扩展时分多址(E-TDMA)和/或宽带码分多址(WCDMA)。具体地，在电子系统2000中，控制器2010和存储器2030中的至少一个包括根据本文描述的一个或更多个实施例的PoP半导体封装件中的至少一个。
可以通过将由计算机、处理器、控制器或其他信号处理装置执行的代码或指令来执行本文所描述的方法、过程和/或操作。计算机、处理器、控制器或其他信号处理装置可以是本文所描述的那些元件或除了本文所描述的元件之外的元件。因为详细地描述了形成方法(或计算机、处理器、控制器或其他信号处理装置的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理装置转换成用于执行本文方法的专用处理器。
本文所描述的实施例的控制器、电源管理特征、接口以及其他信号提供、信号生成和信号处理特征可以用例如可以包括硬件、软件或两者的非暂时性逻辑来实现。当至少部分地用硬件加以实现时，控制器、电源管理特征、接口以及其他信号提供、信号生成和信号处理特征可以是例如各种集成电路中的任何一种，包括但不限于专用集成电路、现场可编程门阵列、逻辑门的组合、片上系统、微处理器或其他类型的处理或控制电路。
当至少部分地用软件加以实现时，控制器、电源管理特征、接口以及其他信号提供、信号生成和信号处理特征可以包括例如用于存储将例如由计算机、处理器、微处理器、控制器或其他信号处理装置执行的代码或指令的存储器或其他存储装置。计算机、处理器、微处理器、控制器或其他信号处理设备可以是本文所描述的那些元件或除了本文所描述的元件之外的元件。因为详细地描述了形成方法(或计算机、处理器、微处理器、控制器或其他信号处理装置的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理装置转变为用于执行本文所描述的方法的专用处理器。
这里已经公开了示例实施例，尽管采用了特定术语，但特定术语只是以一般的和描述性的意义来使用和解释，而不是出于限制目的。在一些情形下，如本领域技术人员将清楚的，自提交本申请之时起，除非另外明确指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用或者与结合其他实施例描述的特征、特性和/或元件组合使用。因此，在不脱离在权利要求中阐述的实施例的精神和范围的情况下，可以做出形式和细节方面的各种变化。

Claims (24)

1.一种层叠封装半导体封装件，所述层叠封装半导体封装件包括：
上封装件；和
下封装件，所述下封装件包括：
第一半导体器件，所述第一半导体器件位于第一区域中；
第二半导体器件，所述第二半导体器件位于第二区域中；和
与所述第一区域相邻的指令和地址垂直互连件、数据输入-输出垂直互连件和存储器管理垂直互连件，
其中，所述第一半导体器件包括所述层叠封装半导体封装件的控制器，并且所述第二半导体器件包括所述层叠封装半导体封装件的电源管理集成电路。
2.根据权利要求1所述的层叠封装半导体封装件，其中，所述指令和地址垂直互连件、所述数据输入-输出垂直互连件和所述存储器管理垂直互连件中的至少一者位于所述第一半导体器件和所述第二半导体器件之间。
3.根据权利要求1所述的层叠封装半导体封装件，其中，所述下封装件还包括与所述第二半导体器件相邻的虚设垂直互连件。
4.根据权利要求1所述的层叠封装半导体封装件，其中：
所述第二半导体器件包括面向所述第一半导体器件的第一侧表面和与所述第一侧表面处于相对侧的第二侧表面，
所述下封装件还包括与所述第二半导体器件的所述第二侧表面相邻的接地垂直互连件或电源垂直互连件。
5.根据权利要求1所述的层叠封装半导体封装件，其中：
所述上封装件包括非易失性存储器装置，
所述非易失性存储器装置用于经由所述指令和地址垂直互连件向所述第一半导体器件发送指令和地址信号以及从所述第一半导体器件接收指令和地址信号。
6.根据权利要求5所述的层叠封装半导体封装件，其中，所述非易失性存储器装置用于经由所述存储器管理垂直互连件向所述第一半导体器件发送存储器管理信号以及从所述第一半导体器件接收存储器管理信号。
7.根据权利要求1所述的层叠封装半导体封装件，其中，所述下封装件包括下封装基板，所述下封装基板包括所述第一区域和所述第二区域。
8.根据权利要求7所述的层叠封装半导体封装件，其中，所述上封装件通过沿着所述下封装基板的边缘布置的多个垂直互连件连接到所述下封装件。
9.根据权利要求8所述的层叠封装半导体封装件，其中，所述多个垂直互连件是多个焊料凸起。
10.根据权利要求1所述的层叠封装半导体封装件，其中，所述下封装件包括分别与其上表面和下表面相邻的上再分布层和下再分布层。
11.根据权利要求10所述的层叠封装半导体封装件，其中，所述第一半导体器件和所述第二半导体器件均未安装在印刷电路板上。
12.根据权利要求10所述的层叠封装半导体封装件，其中，所述指令和地址垂直互连件、所述数据输入-输出垂直互连件和所述存储器管理垂直互连件是将所述上再分布层电连接到所述下再分布层的通路结构。
13.根据权利要求12所述的层叠封装半导体封装件，其中，所述通路结构的布置间隔是不规则的。
14.根据权利要求13所述的层叠封装半导体封装件，其中，所述上封装件通过具有规则的布置间隔的焊料凸起连接到所述下封装件。
15.一种堆叠半导体封装件，所述堆叠半导体封装件包括：
上封装件；和
下封装件，所述下封装件包括：
应用处理器芯片；
电源管理集成电路芯片；和
与所述应用处理器芯片的侧表面相邻的指令和地址垂直互连件以及数据输入-输出垂直互连件，其中，所述应用处理器芯片和所述电源管理集成电路芯片并排地布置。
16.根据权利要求15所述的堆叠半导体封装件，其中：
所述应用处理器芯片包括第一侧表面和平行于所述第一侧表面的第二侧表面，
所述数据输入-输出垂直互连件与所述第一侧表面相邻，
所述指令和地址垂直互连件与所述第二侧表面相邻。
17.根据权利要求16所述的堆叠半导体封装件，其中：
所述应用处理器芯片还包括第三侧表面和平行于所述第三侧表面的第四侧表面，
所述堆叠半导体封装件包括与所述第三侧表面和所述第四侧表面中的至少一个相邻的存储器管理垂直互连件。
18.根据权利要求16所述的堆叠半导体封装件，其中，所述第二侧表面面向所述电源管理集成电路芯片。
19.根据权利要求16所述的堆叠半导体封装件，所述堆叠半导体封装件还包括：
与所述电源管理集成电路芯片的侧表面中的不面向所述应用处理器芯片的侧表面相邻的接地垂直互连件。
20.根据权利要求15所述的堆叠半导体封装件，其中：
所述应用处理器芯片包括第一侧表面和第三侧表面，
所述第一侧表面在与所述第三侧表面延伸的方向交叉的方向上延伸，
所述数据输入-输出垂直互连件与所述第一侧表面相邻，
所述指令和地址垂直互连件与所述第三侧表面相邻。
21.根据权利要求20所述的堆叠半导体封装件，其中：
所述应用处理器芯片还包括第二侧表面和第四侧表面，所述第二侧表面平行于所述第一侧表面，所述第四侧表面平行于所述第三侧表面，
所述堆叠半导体封装件包括与所述第二侧表面相邻的存储器管理垂直互连件。
22.根据权利要求21所述的堆叠半导体封装件，其中，所述存储器管理垂直互连件位于所述应用处理器芯片和所述电源管理集成电路芯片之间。
23.一种层叠封装半导体封装件，所述层叠封装半导体封装件包括：
上封装件；和
下封装件，所述下封装件包括：
应用处理器芯片，所述应用处理器芯片位于第一区域中；
电源管理集成电路芯片，所述电源管理集成电路芯片位于第二区域中；和
指令和地址垂直互连件和存储器管理垂直互连件中的至少一者，所述指令和地址垂直互连件和/或所述存储器管理垂直互连件位于所述应用处理器芯片和所述电源管理集成电路芯片之间。
24.一种电子系统，所述电子系统包括：
控制器；
输入-输出装置，用于输入或输出数据；
存储器，用于存储数据；
接口，用于在所述电子系统和所述电子系统外部的装置之间传递数据；和
总线，用于将所述控制器、所述输入-输出装置、所述存储器和所述接口彼此连接以允许它们之间进行通信，其中，所述控制器和所述存储器中的至少一个包括根据权利要求1所述的层叠封装半导体封装件。
CN201811302367.3A 2017-11-03 2018-11-02 层叠封装半导体封装件、堆叠半导体封装件及电子系统 Active CN109755235B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170146171A KR102400101B1 (ko) 2017-11-03 2017-11-03 Pop 반도체 패키지 및 그를 포함하는 전자 시스템
KR10-2017-0146171 2017-11-03

Publications (2)

Publication Number Publication Date
CN109755235A CN109755235A (zh) 2019-05-14
CN109755235B true CN109755235B (zh) 2024-04-30

Family

ID=66327602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811302367.3A Active CN109755235B (zh) 2017-11-03 2018-11-02 层叠封装半导体封装件、堆叠半导体封装件及电子系统

Country Status (3)

Country Link
US (4) US10692846B2 (zh)
KR (1) KR102400101B1 (zh)
CN (1) CN109755235B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
TWI715486B (zh) * 2020-04-20 2021-01-01 瑞昱半導體股份有限公司 半導體封裝
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081261A (ja) * 2007-09-26 2009-04-16 Hitachi Chem Co Ltd 半導体パッケージ及びこれを用いたパッケージオンパッケージ構造体
CN103208487A (zh) * 2012-01-13 2013-07-17 台湾积体电路制造股份有限公司 用于较薄堆叠封装件结构的方法和装置
CN105144378A (zh) * 2013-03-15 2015-12-09 伊文萨思公司 可重构PoP

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267714A (ja) 2000-03-16 2001-09-28 Sony Corp 電子回路装置
JP4976767B2 (ja) 2006-07-19 2012-07-18 キヤノン株式会社 積層形半導体装置
ITMI20070933A1 (it) * 2007-05-08 2008-11-09 St Microelectronics Srl Sistema elettronico multi piastrina
JP5220438B2 (ja) 2008-02-26 2013-06-26 シャープ株式会社 半導体装置パッケージ積層体
US7858441B2 (en) 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US9448947B2 (en) * 2012-06-01 2016-09-20 Qualcomm Incorporated Inter-chip memory interface structure
KR102043369B1 (ko) 2012-11-21 2019-11-11 삼성전자주식회사 반도체 메모리 칩 및 이를 포함하는 적층형 반도체 패키지
KR102041243B1 (ko) * 2013-04-26 2019-11-07 삼성전자주식회사 반도체 패키지
KR20150049622A (ko) * 2013-10-30 2015-05-08 삼성전자주식회사 패키지 온 패키지 장치
KR102175723B1 (ko) 2014-02-25 2020-11-09 삼성전자주식회사 반도체 패키지
US9478521B2 (en) 2014-09-25 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package Structure
US9613857B2 (en) * 2014-10-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection structure and method
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
KR102367512B1 (ko) 2015-09-08 2022-02-24 삼성전자주식회사 시스템 온 패키지
KR20180006229A (ko) * 2016-07-08 2018-01-17 삼성전자주식회사 스택 구조의 반도체 메모리 패키지, 메모리 장치 및 반도체 메모리 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081261A (ja) * 2007-09-26 2009-04-16 Hitachi Chem Co Ltd 半導体パッケージ及びこれを用いたパッケージオンパッケージ構造体
CN103208487A (zh) * 2012-01-13 2013-07-17 台湾积体电路制造股份有限公司 用于较薄堆叠封装件结构的方法和装置
CN105144378A (zh) * 2013-03-15 2015-12-09 伊文萨思公司 可重构PoP

Also Published As

Publication number Publication date
US20190139946A1 (en) 2019-05-09
US20210242186A1 (en) 2021-08-05
KR20190050606A (ko) 2019-05-13
US10692846B2 (en) 2020-06-23
US11552062B2 (en) 2023-01-10
KR102400101B1 (ko) 2022-05-19
US20230129617A1 (en) 2023-04-27
CN109755235A (zh) 2019-05-14
US10971484B2 (en) 2021-04-06
US20200294979A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
CN109755235B (zh) 层叠封装半导体封装件、堆叠半导体封装件及电子系统
CN111490029B (zh) 包括桥接管芯的半导体封装
US9153557B2 (en) Chip stack embedded packages
CN108074912B (zh) 包括互连器的半导体封装
US20200273799A1 (en) System-in-packages including a bridge die
TWI810380B (zh) 包括橋接晶粒的系統級封裝件
US9576849B2 (en) Semiconductor package and method for manufacturing the same
US11342315B2 (en) Stack packages including through mold via structures
US10553567B2 (en) Chip stack packages
CN112786565A (zh) 具有中介层桥的层叠封装
US9543251B2 (en) Semiconductor chip and semiconductor package having the same
CN113113386A (zh) 包括具有中介桥的层叠的模块的半导体封装
US10361141B2 (en) Semiconductor packages relating to thermal transfer plate and methods of manufacturing the same
US20190237398A1 (en) Semiconductor packages
US11233033B2 (en) Semiconductor packages including chips stacked on a base module
TW202042352A (zh) 包括扇出子封裝件的堆疊封裝件
US11699684B2 (en) Semiconductor package including heat dissipation layer
US20170287734A1 (en) Semiconductor packages including interposer and methods of manufacturing the same
US20200328189A1 (en) Semiconductor packages including a thermal conduction network structure
US8861159B2 (en) Semiconductor device and systems including the same
KR102487532B1 (ko) 반도체 칩 및 이를 이용한 적층 반도체 칩

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant