ITMI20070933A1 - Sistema elettronico multi piastrina - Google Patents

Sistema elettronico multi piastrina Download PDF

Info

Publication number
ITMI20070933A1
ITMI20070933A1 IT000933A ITMI20070933A ITMI20070933A1 IT MI20070933 A1 ITMI20070933 A1 IT MI20070933A1 IT 000933 A IT000933 A IT 000933A IT MI20070933 A ITMI20070933 A IT MI20070933A IT MI20070933 A1 ITMI20070933 A1 IT MI20070933A1
Authority
IT
Italy
Prior art keywords
subsystem
holes
plate
electronic system
chip
Prior art date
Application number
IT000933A
Other languages
English (en)
Inventor
Giovanni Campardo
Aldo Losavio
Stefano Ricciardi
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT000933A priority Critical patent/ITMI20070933A1/it
Priority to US12/116,852 priority patent/US8228684B2/en
Priority to CN200810128755.4A priority patent/CN101304022B/zh
Publication of ITMI20070933A1 publication Critical patent/ITMI20070933A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Description

DESCRIZIONE
dell’invenzione industriale dal titolo:
“SISTEMA ELETTRONICO MULTI PIASTRINA”
La presente invenzione riguarda sistemi elettronici in generale, ed in particolare sistemi elettronici realizzati in forma di Circuiti Integrati (“IC”), integrati in due o più piastrine (“chip”).
Sono noti i cosiddetti “moduli multi chip” (“ Multi-Chip Modale ” o MCM), anche noti come SIP (“System-In-Package” , ovverosia sistemi elettronici racchiusi in un unico contenitore), che consistono di due o più IC, costituenti rispettivi sottosistemi del sistema elettronico, integrati in rispettive piastrine assemblate e racchiuse in un singolo contenitore.
I SIP sono spesso utilizzati in alternativa a sistemi denominati SOC, (“ System-On-Chip ” ovverosia interi sistemi elettronici integrati su una singola piastrina), in cui tutte le parti circuitali componenti il sistema elettronico da realizzare sono integrate in una singola piastrina.
In un SOC, TIC integrato neirunica piastrina può ad esempio comprendere un microcontrollore, o un microprocessore, e/o un elaboratore di segnali digitali (DSP - “Digital Signal Processor”), un modulo di memoria costituito da uno o più blocchi di memoria di vario tipo, come per esempio memorie di sola lettura (“Read Only Memory ’, ROM), memorie ad accesso casuale (“ Random Access Memory ”, RAM), e memorie non volatili, ad esempio di tipo Flash, per immagazzinare il programma che deve essere eseguito dal ad esempio, microcontrollore, che governa il funzionamento del SOC, nonché circuiti di gestione dell'alimentazione (come ad esempio regolatori di tensione e pompe di carica) e tutti i circuiti che abilitano la comunicazione dell’IC con resterno.
In commercio sono disponibili vari tipi di SOC, come SOC progettati in maniera dedicata (“Full custom ”) o con funzionalità programmabile da un utente esterno (come ad esempio nel caso dei “ Field Programmable Gate Array", FPGA). In ogni caso, i SOC sono normalmente realizzati integrando i componenti circuitali sulla singola piastrina utilizzando un unico flusso di processo molto complesso in quanto deve prevedere le fasi necessarie alla realizzazione di componenti anche molto diversi fra loro.
La complessità del processo di fabbricazione costituisce uno svantaggio dei SOC, che ha un forte impatto in termini di resa ottenibile nel processo di fabbricazione. Inoltre, i SOC di tipo “ Full custom ” hanno un elevato costo di sviluppo, il quale incide significativamente sui costi totali di produzione del sistema elettronico implementato.
I SIP non mostrano gli inconvenienti sopra citati, poiché come menzionato essi comprendono due o più piastrine, in ciascuna delle quali è integrato, con un processo di fabbricazione ad hoc , un rispettivo IC, atto nell’uso a svolgere una propria funzione, indipendentemente da quella degli IC integrati nelle altre piastrine racchiuse nello stesso contenitore. Ad esempio, in una piastrina sarà integrato il microcontrollore, o il microprocessore, oppure il DSP, in un’altra piastrina sarà integrata la RAM, in un’altra ancora la ROM oppure la memoria Flash.
Nei SIP, ogni IC comprende un nucleo funzionale circuitale atto ad implementare la specifica funzionalità richiesta a quell ’IC, ma sono anche integrate in ciascuna piastrina un numero significativamente alto di strutture circuitali di servizio, che interagiscono con il nucleo funzionale circuitale.
Per esempio, nel caso di un microcontrollore, il nucleo funzionale circuitale è costituito dall’unità centrale di elaborazione (la cosiddetta CPU), nel caso di un dispositivo di memoria, il nucleo funzionale circuitale comprende una matrice di celle di memoria; sempre nel caso della memoria, le strutture circuitali di servizio includono tutte le componenti circuitali atte a gestire le operazioni da eseguire sul dispositivo di memoria, tipicamente operazioni di lettura e, ove la memoria sia programmabile, di scrittura e cancellazione di dati; per esempio, le strutture di servizio tipicamente includono le pompe di carica atte a generare le tensioni operative usate durante le operazioni di scrittura/cancellazione sulla memoria, le circuitene di decodifica per accedere alle celle di memoria e i buffer d’ingresso e d’uscita utilizzati per interfacciare la piastrina con l’ambiente esterno. Nel caso dell’IC integrante un microcontrollore, le strutture circuitali di servizio includono anch’esse i buffer d’ingresso/uscita.
La Richiedente ha osservato che l’integrazione su ciascuna piastrina delle strutture circuitali di servizio è svantaggiosa in generale, poiché porta ad un aumento di area di materiale, e ciò è particolarmente vero in sistemi da impiegare in apparecchiature portatili (come ad esempio nei dispositivi “MP3” e nei telefoni cellulari) nei quali è importante ridurre gli ingombri.
Inoltre, spesso le strutture circuitali di servizio sono progettate per soddisfare requisiti meno stringenti rispetto a quelli richiesti per i nuclei funzionali circuitali degli IC. In altre parole, le strutture circuitali di servizio sono realizzate con regole di progettazione e di processo di fabbricazione che si discostano, essendo più rilassate, da quelle relative ai nuclei funzionali; integrare su una medesima piastrina sia i nuclei funzionali che le strutture circuitali di servizio degli IC ha come conseguenza che le apparecchiature litografiche utilizzate durante il processo di produzione non sono sfruttate al massimo delle possibilità: spesso infatti in un IC un 50% del medesimo è rappresentato dalle strutture circuitali di servizio.
La Richiedente ha trovato che una possibile soluzione ai problemi evidenziati consiste nell’integrare su piastrine differenti un sistema elettronico, separando i sotto-sistemi che lo compongono, ed eventualmente parti dei sotto-sistemi stessi, ed integrando su una stessa piastrina quel o quei sottosistemi che, per la loro natura strutturale e/o funzionale, possono essere condivisi da due o più altri sotto-sistemi.
Ad esempio, in accordo con una forma di realizzazione della presente invenzione, le strutture circuitali di servizio che normalmente sono integrate in varie piastrine, essendo su ciascuna piastrina dedicate esclusivamente al nucleo funzionale circuitale dell’IC integrato su tale piastrina, sono invece almeno parzialmente integrate su una o più piastrine distinte e condivise da due o più IC del sistema elettronico.
In questo modo, non solo è possibile risparmiare area, in quanto si evita, o comunque si riduce la necessità di duplicare strutture circuitali, ma è anche possibile sfruttare al meglio le apparecchiature litografiche; infatti, le apparecchiature più sofisticate e costose potranno essere maggiormente dedicate all’ integrazione dei sotto-sistemi progettati con regole più spinte, come è ad esempio il caso delle matrici di memoria, mentre per la realizzazione degli IC dedicati alle strutture circuitali di servizio, che sono disegnate con regole più rilassate, si potranno impiegare apparecchiature di generazione precedente, il cui costo è ormai stato ammortizzato.
Particolarmente, la presente invenzione fornisce una soluzione come stabilito nelle rivendicazioni indipendenti.
Forme di realizzazione vantaggiose dell’invenzione sono fomite nelle rivendicazioni dipendenti.
In dettaglio, un aspetto della presente invenzione propone un sistema elettronico atto ad espletare una corrispondente funzione e comprendente almeno un primo sottosistema ed un secondo sottosistema. Il primo sottosistema ed il secondo sottosistema sono operativamente accoppiabili fra loro mediante una pluralità di collegamenti elettrici per espletare la funzione del sistema. Il primo sottosistema e il secondo sottosistema sono rispettivamente integrati su una prima piastrina di materiale e su una seconda piastrina di materiale, e detta pluralità di collegamenti elettrici comprende una pluralità di fori passanti conduttivi realizzati in almeno una di dette prima e seconda piastrina ed atti a realizzare una corrispondente pluralità di connessioni elettriche interpi astrina quando la prima e la seconda piastrina sono sovrapposte.
Questi ed altri aspetti, e vantaggi della presente invenzione saranno resi chiari dalla seguente descrizione dettagliata di una sua forma di realizzazione, fornita puramente a titolo d’esempio non limitativo, descrizione che sarà condotta facendo riferimento ai disegni allegati, in cui:
Figura 1 mostra un SIP convenzionale;
Figura 2 mostra schematicamente un sistema elettronico in accordo con una forma di realizzazione della presente invenzione;
Figura 3A mostra schematicamente un sistema elettronico, in accordo con una ulteriore forma di realizzazione della presente invenzione;
Figura 3B mostra una struttura di principio di un settore di memoria, in accordo con una forma di realizzazione della presente invenzione;
Figura 4 mostra uno scenario esemplificativo di applicazione di un sistema elettronico in accordo con una forma di realizzazione della presente invenzione; e Figura 5 mostra un altro scenario esemplificativo di applicazione di un sistema elettronico in accordo con una forma di realizzazione della presente invenzione.
Nella seguente descrizione, elementi simili o identici nei disegni sono denotati con gli stessi riferimenti numerali.
Con riferimento a Figura 1, è mostrato un SIP convenzionale 100. Il SIP 100 comprende un supporto per piastrine o “ chip carrier ” 110, due (come nell’esempio) o più piastrine 115, che sono saldate alla superfìcie superiore 120 del supporto 115; uno strato di incapsulamento (non mostrato in figura) ricopre le due (o più) piastrine 115, incapsulandole. Il supporto 110 comprende una pluralità di piazzole di contatto 125. Le piastrine 115 comprendono anch’esse una pluralità di piazzole di contatto 130, che sono elettricamente connesse alle piazzole di contatto 125 del supporto 110 mediante fili conduttivi 135.
Ciascuna piastrina 115 integra un rispettivo IC che è atto nell’uso a svolgere una propria funzione, implementando così sotto-sistemi differenti del sistema elettronico complessivo.
A tale scopo, ogni IC integrato in una delle piastrine 115 comprende un nucleo funzionale circuitale, atto ad implementare la funzionalità richiesta all’IC, ed un numero significativamente alto di strutture circuitali di servizio, che gestiscono le varie operazioni sulla piastrina stessa, interagendo con il nucleo funzionale circuitale.
Nell’esempio in questione, riferentesi ad un sistema elettronico comprendente due IC di memoria, nell’IC di memoria integrato sulla generica piastrina 115 il nucleo funzionale circuitale comprende una matrice di celle di memoria, mentre le strutture circuitali di servizio includono tutti i circuiti atti a gestire le operazioni di lettura e, ove previsto, scrittura e cancellazione dei dati, da eseguire sul dispositivo di memoria; per esempio, le strutture circuitali di servizio tipicamente includono pompe di carica atte a generare le tensioni operative usate durante le operazioni di scrittura/cancellazione sulla memoria, le circuiterie di decodifica degli indirizzi per accedere alle celle di memoria, e i buffer d’ingresso e d’uscita utilizzati per interfacciare il singolo chip con l’ambiente esterno. Ciò provoca un incremento significativo dell’area occupata da ciascun chip 115, in quanto molte strutture circuitali sono duplicate, ed inoltre si pongono i problemi di scarsa efficienza di processo di fabbricazione evidenziati in precedenza.
Inoltre, ciascun filo conduttivo introduce effetti parassiti (come le capacità parassite) che provocano una significativa riduzione della frequenza dei segnali utilizzati durante il funzionamento del sistema elettronico, penalizzando così le sue prestazioni complessive.
Gli IC integrati nelle piastrine 115 possono per esempio essere realizzati utilizzando una tecnologia MOS Complementare (CMOS) in grado di realizzare transistori MOS con lunghezza di canale minima pari a 90nm. Durante il processo di produzione del dispositivo, ed in particolare durante la fase in cui è eseguito il processo di litografia micrometrica, solo la matrice di celle di memoria richiede in realtà un processo di litografìa micrometrica avanzata in grado di stampare sulla fetta di materiale semiconduttore geometrie di dimensione minima (nell’esempio in questione, 90nm). Viceversa, nella restante parte della memoria (vale a dire le strutture circuitali di servizio) i dispositivi sono realizzati con dimensioni minime significativamente maggiori (per esempio, 200nm) rispetto a quelle utilizzate per la matrice di celle di memoria. In tal caso, poiché la struttura del dispositivo di memoria è stampata in un’unica fase di processo, la capacità di risoluzione delle apparecchiature litografiche non è sfruttata efficientemente, incrementando significativamente i costi di produzione del dispositivo di memoria.
Analoghe considerazioni valgono per le fasi di processo in cui sono eseguiti i processi di diffusione degli ossidi. Nell’IC integrato nella generica piastrina 115, le strutture di servizio sono implementate utilizzando transistori MOS con ossidi aventi uno spessore minore di circa un ordine di grandezza rispetto a quello dei transistori utilizzati per implementare le celle di memoria. Per esempio, le circuiterie di decodifica e i buffer d’ingresso/uscita possono comprendere transistori aventi ossidi con spessori che variano tra 3nm e 4nm mentre gli ossidi utilizzati per le celle di memoria hanno spessori di circa lOnm. In questo caso, durante il processo di produzione, per ogni dispositivo di memoria devono essere realizzati ambedue i tipi di ossidi su tutta l’area della fetta semiconduttore, per poi rimuoverli laddove non sono necessari, aumentando la complessità e i costi del processo di produzione e penalizzando la resa finale del sistema elettronico implementato.
In accordo con una forma di realizzazione della presente invenzione, i problemi suddetti sono almeno parzialmente risolti grazie ad un approccio che sostanzialmente è l’opposto a quello adottato nei SOC.
Con riferimento a Figura 2, è mostrato un sistema elettronico 200 esemplificativo in accordo con una forma di realizzazione della presente invenzione, comprendente una pluralità di due o più IC, integrati su rispettive due o più piastrine 210i (per i=l..n, nell’esempio mostrato n=4). Le piastrine 210i sono in particolare impilate una sull’altra, e sono preferibilmente montate su un supporto per piastrine 215 (per esempio, un substrato multistrato comprendente più strati realizzati con differenti materiali, come plastici, ceramici o laminati, come del tipo utilizzato nella nota tecnica di packaging “ Ball Grid Array ” o BGA). A tal fine, una tra le piastrine 210; della pluralità, per esempio quella posizionata alla sommità della pila delle piastrine 210;, comprende piazzole di contatto Pc che sono connesse tramite fili di collegamento W con una corrispondente pluralità di piazzole di contatto Ps previste sul supporto 215.
Su ciascuna piastrina 210; sono integrati rispettivi IC, che possono includere circuiti analogici e/o digitali, e che implementano sotto-sistemi differenti del sistema elettronico complessivo 200. In una forma di realizzazione della presente invenzione, TIC integrato sulla generica piastrina 210; è realizzato tramite un flusso di processo dedicato ed ottimizzato per la realizzazione di quell’IC. Le diverse piastrine 210;, ciascuna con integrato il rispettivo IC, sono poi assemblate insieme a formare il sistema elettronico 200. Si fa osservare che, in alcune forme di realizzazione della presente invenzione, due o più piastrine 210; della pluralità possano integrare IC simili o identici dal punto di vista funzionale, realizzati utilizzando lo stesso flusso di processo tecnologico.
Nella seguente descrizione, l’indice i utilizzato per designare le piastrine 210; che sono impilate una sull’altra si assume crescente allontanandosi dal supporto 215 (cioè dal basso verso l’alto).
Nella forma di realizzazione esemplificativa dell’invenzione qui considerata, la pluralità di (due o più) piastrine 210; impilate in cui sono integrati gli IC che nel complesso costituiscono il sistema elettronico 200 comprende una piastrina, nell’esempio la piastrina 2104, posta alla sommità della pila, o più in generale ad una estremità della pila di piastrine, ed una o più piastrine, nel complesso indicate con 210t, nell’esempio le piastrine 210i - 2103, impilate fra il supporto 215 e la piastrina di estremità 2104.
Ad esempio, il sistema elettronico 200 è un dispositivo di memoria comprendente più IC di memoria; peraltro ciò non deve essere inteso come limitativo della presente invenzione, poiché la soluzione in accordo con la presente invenzione può essere applicata a qualsiasi altro sistema elettronico implemento utilizzando due o più piastrine (come, ad esempio, sistemi elettronici comprendenti microprocessori, microcontrollori, DSP, così come qualsiasi combinazione di IC analogici e digitali, ad esempio IC ricetrasmettitori a radio frequenza in combinazione con IC di memoria e/o IC di microcontrollori, microprocessori, DSP).
Su ciascuna piastrina possono essere integrati non soltanto circuiti elettronici, ma in generale sistemi di varia natura (sistemi micromeccanici, microelettromeccanici ed elettronici), come MEMS (acronimo per “ Micro Electro-Mechanical System ovverosia micro sistemi elettromeccanici) e MOEMS (“M/cro Opto-Electro-Mechanical System”), che coniugano le proprietà elettriche/elettroniche degli IC a semiconduttore con proprietà meccaniche, elettromeccaniche ed anche ottiche. Per esempio, MEMS o MOEMS per applicazioni di proiezione delle immagini in applicazioni di elaborazione digitale delle stesse possono essere integrati su una o più piastrine. In tal caso, i MEMS o MOEMS integrati sulla piastrina comprendono gli elementi (come matrici di micro-specchi mobili) che sono utilizzati per guidare, filtrare ed eventualmente amplificare la luce così che possa essere ottenuta un’immagine a colori.
Peraltro, nel prosieguo della descrizione, per brevità si supporrà che nelle varie piastrine 210; sono realizzati soltanto IC elettronici, ed in particolare, come già accennato, IC atti nel complesso a realizzare un dispositivo di memoria.
Gli IC integrati nelle piastrine 210; appartenenti alla pluralità 210t del dispositivo di memoria 200, nell’esempio le piastrine 210i - 2103, comprendono matrici 220 di elementi o celle di memoria, ad esempio elementi di memoria non volatile, per esempio di tipo Flash. Più in dettaglio, gli elementi di memoria di tipo Flash che formano nel complesso la matrice di memoria 220 integrata in ciascuna piastrina 210; sono ad esempio elementi di memoria elettricamente programmabili, ed ogni elemento di memoria può ad esempio consistere di un transistore MOS a gate flottante, che immagazzina un valore logico definito dalla sua tensione di soglia (la quale dipende dalla carica elettrica immagazzinata sulla sua gate flottante). In forme di realizzazione alternative, gli elementi di memoria non volatile possono essere diversi, ad esempio elementi ferroelettrici, o a cambiamento di fase, oppure, o in combinazione, possono essere elementi di memoria volatile, ad esempio celle di memoria DRAM o SRAM.
La matrice di memoria 220 integrata sulla generica piastrina della pluralità 210t è, nell’ esempio qui considerato, ripartita in due o più sotto-matrici o settori di memoria 225. I settori 225 possono ad esempio essere individualmente indirizzabili. Ad esempio, nel caso gli IC di memoria integrati sulle piastrine della pluralità 210t siano di tipo Flash, che come noto non consentono la cancellazione dei singoli elementi di memoria, il generico settore 225 può rappresentare il blocco di celle di memoria che possono essere cancellate soltanto contemporaneamente.
In dettaglio, nel generico settore di memoria 225 le celle di memoria sono organizzate in una pluralità di righe, connesse ciascuna ad una corrispondente linea di parola WL, e in una pluralità di colonne, connesse ciascuna ad una corrispondente linea di bit BL.
In accordo con una forma di realizzazione della presente invenzione, nell’IC integrato sulla generica piastrina 210; appartenente alla pluralità 210t, le linee di parola WL e le linee di bit BL di ogni settore 225 in cui è ripartita la matrice 220 sono connesse, tramite piste conduttrici, metalliche o in polisilicio o altro materiale, con un corrispondente gruppo di fori passanti conduttivi (“ through via”) 230i„ (nell’esempio in questione n=1..3); ciascun foro passante collega elettricamente una superficie superiore 235; della piastrina 210; della pluralità 210t con una superficie inferiore 240; della stessa piastrina 210;.
I fori passanti 230i„ possono essere realizzati formando uno scavo ufficientemente profondo da trapassare la piastrina, riempito poi con materiale conduttivo (per esempio, Cu). Una possibile tecnica di formazione dei fori passanti 230m è per esempio descritta in K. Takahashi ed altri, “ Process Integration of 3D Chip Stack with Vertical Interconnection” . In particolare, gli scavi adatti a formare i fori passanti conduttivi 230i„ sono realizzati attaccando un substrato della piastrina 210; a partire dalla sua superficie superiore 235;, fino a raggiungere un livello corrispondente alla superficie inferiore 240;. Le pareti degli scavi sono in seguito icoperte da uno strato di dielettrico, e infine essi sono riempiti con il materiale conduttivo prescelto. Il substrato è poi planarizzato, fino a scoprire il fondo degli cavi, così da formare un contatto elettrico tra la superficie superiore 235; e la uperficie inferiore 240; della piastrina 210;. Con questa tecnica possono essere ealizzati fori passanti conduttivi di forma, ad esempio, quadrata, con lato dell’ordine di 10pm distanziati con un passo dell’ordine di 20pm. Peraltro, in forme di ealizzazione alternative della presente invenzione, i fori passanti conduttivi 230i„ possono essere di forma differente, e le loro dimensioni e passo sopra riportate devono essere intesi come soltanto esemplificativi, per cui altri valori di tali grandezze sono possibili.
La piastrina 2104(la quale, nell’esempio considerato, occupa la posizione alla ommità della pila di piastrine 210;) include strutture circuitali di servizio 245, comprendenti le circuitene utilizzate per la gestione del dispositivo di memoria 200 e i circuiti di interfaccia con l’ambiente esterno. Le strutture circuitali di servizio 245 includono in particolare un’unità di gestione dell’alimentazione (“Power Management Unit") 250, un’unita’ di controllo 255 e un sistema di decodifica 260.
In particolare, l’unità di gestione dell’alimentazione 250 è atta a fornire le tensioni di polarizzazione usate per la gestione delle varie operazioni sul dispositivo di memoria 200 (ad esempio tensioni da IV a 13V) mentre l’unità di controllo 255 è atta a fornire i segnali di controllo che servono per pilotare i vari sotto-sistemi del dispositivo di memoria 200.
II sistema di decodifica 260 è usato per accedere alle celle di memoria in risposta ad un codice d’indirizzo ricevuto dall’esterno del dispositivo di memoria 200, e comprende una pluralità di blocchi di decodifica di indirizzo e di selezione di riga 265, ed una pluralità di blocchi di decodifica di indirizzo e di selezione di colonna 270, utilizzati rispettivamente per la selezione delle line di parola WL e delle linee di bit BL dei settori di memoria 225. In una forma di realizzazione della presente invenzione, i blocchi di decodifica d’indirizzo e di selezione di riga 265 e i blocchi di decodifica d’indirizzo e selezione di colonna 270 associati con i settori 225 posti lungo una stessa linea Y0 nella pila di piastrine 210;, sono anch’essi posti lungo la linea Y0. Tuttavia, in forme di realizzazione alternative dell’invenzione può essere previsto che i blocchi decodifica d’indirizzo e selezione di riga 265 e i blocchi di decodifica d’indirizzo e selezione di colonna 270 possono occupare posizioni differenti.
Per accedere alle celle di memoria appartenenti ai settori 225 ciascun blocco di selezione e decodifica di riga 265 comprende una pluralità di terminali di segnale di selezione e decodifica di riga elettricamente connessi, tramite piste conduttrici, metalliche o in polisilicio o altro materiale, con un corrispondente gruppo di fori passanti conduttivi 275 jnformati nella piastrina 2104(tali fori passanti hanno, per esempio, caratteristiche simili a quelle dei fori passanti 230i„). Analogamente, ciascun blocco di selezione e decodifica di colonna 270 comprende una pluralità di terminali di segnale di selezione e decodifica di colonna connessi a corrispondenti fori passanti 275i„ formati nella piastrina 2104. Ogni foro passante 275;,, connesso un rispettivo terminale della pluralità di terminali di segnale di selezione e decodifica di riga è accoppiato elettricamente con una corrispondente linea di parola WL, di un settore di memoria 225 integrato in una delle piastrine 210; della pluralità 210t, attraverso un percorso conduttivo (che nel prosieguo è anche indicato come “connessione interpiastrina”) che utilizza i fori passanti 230i„ formati nelle piastrine 210; della pluralità di piastrina 210t. Analogamente, ogni foro passante 275i„ connesso con un rispettivo terminale della pluralità di terminali di segnale di selezione e decodifica di colonna è accoppiato elettricamente con una corrispondente linea di bit BL, di un settore di memoria 225 integrato in una delle piastrine 210; della pluralità 210t, attraverso una connessione interpiastrina che utilizza i fori passanti 2301η. Si noti che, per formare connessioni interpiastrina tra piastrine non adiacenti, ad esempio la piastrina 2104e la piastrina 2104, sono previsti fori passanti intermedi 280, aventi, per esempio caratteristiche simili a quelle dei fori passanti 230me realizzati, in posizione opportuna, nella o nelle piastrine interposte fra le due piastrine non adiacenti da connettere, come, nell’esempio mostrato, le piastrine 2102e 2103.
In particolare, le connessioni interpiastrina, ad esempio per connettere ai terminali di segnale di selezione di riga e/o colonna formati sulla piastrina 2104le linee di parola WL e, rispettivamente, le line di bit BL sulla piastrina 210i, sono realizzate utilizzando i fori passanti 2754Inella piastrina 2104, fori intermedi 280 nelle piastrine 2103e 2102, ed i fori passanti 230n nella piastrina 210i, in modo da formare un percorso conduttivo che realizza la connessione elettrica tra le strutture circuitali di servizio 245 ed i settori di memoria 225.
In forme di realizzazione alternative, la piastrina 210i che è in contatto con il supporto 215 può comprende semplici aree di contatto superficiali (senza fori passanti conduttivi) utilizzate per il contatto con i fori passanti conduttivi formati nella piastrina 2104, sì da ricevere i segnali operativi.
In Figura2, sono indicate in tratteggio linee Ym (nell’esempio in questione, m=1..3) lungo le quali sono realizzate le connessioni interpiastrina tra ciascun foro passante appartenente al gruppo di fori passanti 2301ηed il corrispondente foro passante appartenente al gruppo di fori passanti 275i„. Analoghe considerazioni valgono per le linee di bit BL, ciascuna delle quali è connessa con il sistema di decodifica 260 attraverso un percorso conduttivo utilizzante corrispondenti fori passanti tra loro incolonnati e connessi a formare un percorso conduttivo.
Si noti come, considerata una generica linea di parola WL del generico settore 225 di una generica piastrina 210; appartenente alla pluralità 210t, per esempio la piastrina 210i, la connessione elettrica interpiastrina permette di connettere elettricamente le linee di parola WL relative al settore 225 con il sistema di decodifica 260. In questo modo, la gestione delle operazioni da eseguire sulle celle di memoria è affidata alle strutture circuitali di servizio integrate nella piastrina 2104, e non è necessario prevedere strutture circuitali di servizio integrate localmente su ciascuna delle piastrine appartenenti alla pluralità 210t. In particolare, in accordo con una forma di realizzazione della presente invenzione, la duplicazione delle strutture circuitali di servizio è ridotta, così che non solo è possibile risparmiare area di piastrina, ma è anche possibile sfruttare al meglio le apparecchiature fotolitografìche usate per integrare i differenti sotto-sistemi del dispositivo elettronico 200; infatti, le apparecchiature più sofisticate e costose potranno essere maggiormente dedicate all’ integrazione delle matrici di memoria, che come noto utilizzano processi ad integrazione più spinta e regole di progetto più stringenti rispetto alle parti che realizzano le circuiterie di servizio; per la realizzazione degli IC dedicati alle strutture circuitali di servizio, che sono disegnate con regole più rilassate, si potranno impiegare apparecchiature di generazione precedente.
Per poter selezionare in maniera univoca i settori di memoria 225, la posizione di ciascuna piastrina 210i aH’intemo della pila è tale da realizzare la corrispondenza tra i fori passanti 2301η, i fori passanti 280 e i fori 2751ηlungo le direzioni mostrate; in altre parole, i fori passanti 230j„ che connettono una linea di parola WL e/o una linea di bit BL con il sistema di decodifica 260 sono posizionati alfinterno di ciascuna piastrina 210i in modo da non coincidere con i fori passanti relativi ad una linea di parola e/o linea di bit differente, sia appartenente allo stesso settore sia appartenente a settori differenti.
Il numero di fori passanti realizzati sulla generica piastrina 210i, aumenta progressivamente a partire dalla piastrina 210i, distale rispetto alla piastrina 2104e, nell’ esempio mostrato, posta al fondo della pila di piastrine, fino al raggiungimento della piastrina 2104alla sommità della pila delle piastrine 210i. In particolare, poiché le connessioni elettriche interpiastrina permettono di collegare elettricamente le strutture di servizio 245 con le linee di parola WL e le linee di bit BL, il numero di fori passanti realizzati nella piastrina 2104corrisponde alla somma del numero di linee di parola WL e quello di linee di bit BL previste dal dispositivo di memoria 200.
Nell’ esempio in questione, per realizzare le connessioni elettriche interpiastrina tra i fori passanti lungo le linee Y1-Y3 possono essere utilizzate differenti tecniche, come ad esempio processi di connessione interpiastrina che utilizzano saldature a goccia ^bump-bondin g”) per esempio di Cu.
In Figura 2, è anche mostrato a titolo d’esempio, l’ingrandimento di una porzione di connessione elettrica interpiastrina tra fori passanti di due piastrine 210;, per esempio le piastrine 2102e 2103. Per connettere tra loro i fori passanti appartenenti alle due piastrine, sulla piastrina superiore 2103(più vicina alla piastrina 2104) sono realizzati piazzole di contatto 285, ad esempio in Cu, le quali, quando sono sottoposte a temperature adeguatamente alte (per esempio, 350°C) in un predeterminato intervallo di tempo (per esempio, 60s) si fondono parzialmente saldandosi direttamente con lo strato conduttivo che riveste i fori passanti della piastrina sottostante 2102, realizzando così la connessione elettrica interpiastrina desiderata.
Le piastrine 210; possono ad esempio avere uno spessore pari a 50pm ed essere distanziate tra loro di una distanza per esempio pari a 10pm. In particolare, lo spazio tra due generiche piastrine 210; può essere riempito con un materiale dielettrico, per esempio resina a bassa viscosità.
In ulteriori forme di realizzazione della presente invenzione, la piastrina integrante le strutture circuitali di servizio 245 può occupare la posizione più in basso della pila di piastrine (cioè quella più vicina al supporto 215). In questo caso, la superficie inferiore 2404della piastrina 2104è connessa elettricamente con la sua superficie superiore 2354tramite gruppi di fori passanti che sono saldati direttamente con le piazzole di contatto del supporto 215 utilizzando piazzole di contatto, ad esempio in Cu, senza la necessità di prevedere i fili W di collegamento alle piazzole Ps
In accordo con una forma di realizzazione dell’invenzione, l’utilizzo dei fori passanti permette di connettere IC realizzati su più piastrine, ciascun IC formando differenti parti del sistema elettronico, senza i limiti mostrati dalle note tecniche di collegamento elettrico, senza penalizzare la frequenza di funzionamento del sistema, e potendo avere un numero anche molto elevato di segnali trasmettibili tra una piastrina e l’altra. Infatti, la soluzione in accordo con la presente invenzione permette di connettere elettricamente le piastrine su cui sono realizzate le strutture circuitali di servizio (come il circuito di decodifica e selezione 260) con una o più piastrine su cui sono integrati i nuclei funzionali circuitali (come per esempio le matrici 220 di celle di memoria), grazie al fatto che, con l’impiego dei fori passanti conduttivi quale mezzo di interconnessione, è possibile realizzare un numero elevatissimo (anche dell’ordine delle migliaia o più) di collegamenti elettrici fra piastrine, cosa praticamente impossibile se si utilizzassero fili conduttivi. Anche la velocità di funzionamento del sistema, ovvero la frequenza dei segnali operativi scambiati tra una piastrina all’atra per mezzo dei fori conduttivi, non risulta particolarmente penalizzata dal fatto di integrare diverse parti del sistema elettronico su piastrine diverse, cosa che invece non sarebbe possibile se si utilizzassero fili di collegamento.
In altre parole, mentre con le note tecniche di collegamento elettrico di IC realizzati su diverse piastrine, quali ad esempio il collegamento mediante fili, separare un sistema elettronico in più sottosistemi, da realizzare su differenti piastrine, risulterebbe improponibile nella misura in cui il numero di linee di segnale fra i diversi sottosistemi è notevole, e/o la frequenza di commutazione dei segnali è elevata, ragion per cui molti sottosistemi vengono sempre integrati nella medesima piastrina, questi limiti sono superati grazie alla presente invenzione.
La struttura in accordo con la forma di realizzazione della presente invenzione qui descritta permette di migliorare notevolmente Γ efficienza produttiva del processo di fabbricazione del sistema elettronico 200 poiché le parti del sistema, come ad esempio le strutture circuitali di servizio 245, che possono essere fabbricate con apparecchiature meno costose e sofisticate rispetto alle parti che costituiscono i nuclei circuitali funzionali del sistema, sono accorpate in una (o più) piastrine di servizio (nell’esempio in questione la piastrina 2104) mentre le rimanenti parti del sistema, segnatamente i nuclei funzionali circuitali, che richiedono processi tecnologicamente più avanzati e sofisticati, e dunque più costosi, sono integrate in piastrine a sé (nell’esempio le piastrine 210I-2103), tramite processi dedicati, sfruttando in modo più efficiente le apparecchiature fotolitografiche (che non devono essere sotto-impiegate per realizzare le strutture a densità di integrazione minore). In questo modo, la resa ottenibile nel processo di produzione degli IC integrati in ciascuna piastrina è significativamente incrementata.
Accorpando le strutture circuitali di servizio di un generico sistema elettronico in una o più piastrine dedicate (come ad esempio la piastrina 2104), è possibile anche ridurre significativamente l’area occupata dalla generica piastrina (come ad esempio la generica piastrina 210; appartenente alla pluralità 210t) in cui sono integrati invece i nuclei circuitali funzionali del sistema. Nel complesso, il sistema elettronico risulta più compatto, ed è quindi adatto all’impiego in applicazioni in cui è desiderato ridurre gli ingombri.
Un ulteriore vantaggio consiste nel fatto che, in accordo con una forma di realizzazione della presente invenzione, è possibile mantenere distinte le funzioni degli IC integrati nelle varie piastrine che compongono il sistema elettronico, minimizzando così eventuali malfunzionamenti rispetto al caso in cui il sistema elettronico sia integrato su una singola piastrina. Anche il costo di produzione risulta ridotto rispetto alla soluzione SOC.
In accordo con una forma di realizzazione della presente invenzione, le piastrine 210i sono realizzate su una fetta C wafer) di materiale semiconduttore. Dopo la realizzazione, il wafer viene suddiviso nelle singole piastrine 210i.
Dopo la fabbricazione, e preferibilmente prima dell’ assemblaggio, gli IC integrati nelle piastrine 210i sono collaudati al fine di accertarne la funzionalità, ed in particolare per assicurare che essi non siano difettosi. In particolare, durante il collaudo, informazioni riguardanti difetti fisici globali o locali (come la presenza indesiderata di corto circuiti e fenomeni di break-down) e più in generale il funzionamento di ciascun IC integrato sulle piastrine 210i, possono essere rivelati così che solo le piastrine che soddisfano predeterminati requisiti, passano alle successive fasi di processo e sono assemblati per formare il sistema elettronico 200.
Preferibilmente, almeno parte del collaudo degli IC è eseguito a livello di wafer , prima della suddivisione in piastrine dello stesso (il collaudo a livello di wafer è denominato “ Electrical Wafer Sorf o EWS).
Per esempio, in caso di dispositivi di memoria a semiconduttore non-volatile (come ad esempio nel caso di memorie Flash) il collaudo EWS è eseguito su ciascuna piastrina in cui è realizzata la matrice di memoria 220, al fine di verificare il suo corretto funzionamento.
In accordo con una forma di realizzazione della presente invenzione, per eseguire il collaudo EWS, è utilizzato un wafer di test progettato specificamente per tale funzione e che, durante il collaudo, è appoggiato sulla fetta da collaudare. In particolare, il wafer di test comprende aree di test corrispondenti a ciascuna piastrina 210i da collaudare. In ciascuna di tale aree, il wafer di test comprende in particolare piazzole di contatto atte ad essere contattate da (micro)sonde meccaniche utilizzate per eseguire il collaudo, ovverosia per fornire/prelevare (d)all’IC integrato sulla piastrina da collaudare le alimentazioni ed i segnali elettrici necessari alla funzionalità da collaudare. Ciascuna piazzola di contatto è elettricamente connessa con i fori passanti delle piastrine 210; da collaudare attraverso ulteriori fori passanti conduttivi, realizzati nel wafer di test. I fori passanti conduttivi realizzati nel wafer di test sono disposti in modo da coincidere, quando i due wafer (di test e da collaudare) sono sovrapposti con quelli delle piastrine 210; da testare, in altre parole i fori passanti conduttivi formati sul wafer di test seguono la configurazione dei fori passanti delle piastrine 210;.
Molteplici sono le varianti alla forma di realizzazione dell’ invenzione appena descritta, come pure molteplici sono le forme di realizzazione alternative della presente invenzione.
Una forma di realizzazione alternativa è mostrata, sempre a titolo di esempio, in Figura 3A; in essa, un sistema elettronico 300 esemplificativo comprende una pluralità di due o più IC, integrati su rispettive piastrine 310; (per i=l..n, nell’esempio mostrato n=4). Le piastrine 310; sono in particolare impilate una sull’altra, come nella forma di realizzazione esemplificativa precedente, e sono preferibilmente montate su un supporto per piastrine 315.
Su ciascuna piastrina 310; sono integrati rispettivi IC, che possono includere circuiti analogici e/o digitali, e che implementano sotto-sistemi differenti del sistema elettronico 300.
Nell’esempio in questione, il sistema elettronico 300 è un dispositivo di memoria; peraltro ciò non deve essere inteso come limitativo della presente invenzione, dato che la soluzione in accordo con la presente invenzione può essere applicata a qualsiasi altro sistema elettronico implementabile utilizzando due o più piastrine (come, ad esempio, sistemi elettronici comprendenti microprocessori, microcontrollori, DSP, così come qualsiasi combinazione di IC analogici e digitali, ad esempio IC ricetrasmettitori a radio frequenza in combinazione con IC di memoria e/o IC di microcontrollori, microprocessori, DSP).
Su ciascuna piastrina possono essere integrati non soltanto circuiti elettronici, ma in generale sistemi di varia natura (sistemi micromeccanici, microelettromeccanici ed elettronici), come MEMS, che coniugano le proprietà elettriche/elettroniche degli IC a semiconduttore con proprietà meccaniche, elettromeccaniche ed anche ottiche. Peraltro, nel prosieguo della descrizione, per brevità si supporrà che nelle varie piastrine 310; sono realizzati soltanto IC elettronici, ed in particolare, come già accennato, IC atti nel complesso a realizzare un dispositivo di memoria.
Nella forma di realizzazione esemplificativa dell’invenzione qui considerata, la pluralità di (due o più) piastrine 310; impilate in cui sono integrati gli IC che nel complesso costituiscono il sistema elettronico 300 comprende una piastrina, nell’esempio la piastrina 3104, posta alla sommità della pila, o più in generale ad una estremità della pila di piastrine, ed una o più piastrine, nel complesso indicate con 310t, nell’esempio le piastrine 310i - 3103, impilate fra il supporto 315 e la piastrina di estremità 3104.
Analogamente a quanto descritto in precedenza, gli IC integrati nelle piastrine 310I-3103del dispositivo di memoria 300 comprendono matrici 220 di elementi di memoria non volatile, per esempio di tipo Flash, organizzate in settori di memoria generico settore di memoria 225 è strutturata in due livelli gerarchici (mostrati nello schema circuitale di Figura 3B), un livello gerarchico superiore, o globale, formato da linee di bit globali GBL, ed un livello gerarchico inferiore, o locale, formato da linee di bit locali LBL. Ad ogni linea di bit globale GBL corrisponde un pacchetto PT RTdi linee di bit locali LBL, ciascuna delle quali è associata ad una rispettiva colonna di un generico settore 225 della matrice 220.
Un decodificatore di colonna 320 riceve in ingresso un indirizzo di colonna ADD_COL e comanda opportunamente la selezione delle linee di bit BL del settore 225. L’indirizzo di colonna ADD_COL si compone di due parti: un indirizzo di colonna globale GCA, e un indirizzo di colonna locale LCA. L’indirizzo di colonna globale GCA è fornito in ingresso ad un decodificatore di linea di bit globale 325, (interno al decodificatore di colonna 320), il quale è responsabile dell’ indirizzamento di colonna a livello globale. Il decodificatore di linea di bit globale 325 comanda un multiplexer di linea di bit globale 330. La linea di bit globale GBL accoppiata con il pacchetto di linee di bitPLBL, corrispondente alla cella di memoria indirizzata da selezionare, è quindi selezionata dal multiplexer di linea di bit globale 330.
L’indirizzo di colonna locale LCA è fornito in ingresso ad un decodificatore di linea di bit locale 335 (compreso nel decodificatore di colonna 320), il quale è atto a pilotare un multiplexer di linea di bit locale 340, per la discriminazione della linea di bit BL da selezionare all’interno del pacchetto di linee di bit locali 315 relativo alla linea di bit globale GBL scelta.
Analogamente a quanto detto per le linee di bit BL, anche la selezione delle righe è o può essere strutturata su due livelli gerarchici. In particolare, un livello gerarchico superiore, o globale, formato da linee di parola globali ed un livello gerarchico inferiore, o locale, formato da linee di parola locali collegate alle celle di memoria. Anche in questo caso, nel dispositivo di memoria 300 sono previste circuiteria di decodifica e multiplazione (non mostrate in figura per motivi di semplicità) dei segnali utilizzati per eseguire la selezione delle celle desiderate.
In accordo con una forma di realizzazione della presente invenzione, le piastrine 310I-3103comprendono per ciascun settore di memoria 225 le circuiterie di decodifica locale delle colonne e/o delle righe (per esempio, in Figura 3A sono mostrati il decodificatore locale di colonna 320 e il multiplexer locale di colonna 340). Un decodificatore globale 350 è integrato nella piastrina 3104e comprende la circuiteria (come ad esempio una pluralità di decodificatori di linee di bit globale 325 ed una pluralità di multiplexer globali 330 ciascuno corrispondenti ai settori 225) necessaria per la selezione delle linee di bit globali GBL e delle linee di parola globali. Il decodificatore globale 350 è usato per la selezione delle celle di memoria incluse in tutte le piastrine 310I-3103.
A tal fine, le circuiterie di decodifica locale integrate nella generica piastrina 310I-3103sono connesse, mediante gruppi di fori passanti conduttivi 330i„ (nel disegno sono per chiarezza mostrati solo alcuni fori passanti 33033relativi alla piastrina 3103), a corrispondenti gruppi di fori passanti conduttivi 375i„ realizzati nella piastrina 3104, realizzando così le connessioni elettriche interpiastrina tra tutte le piastrine della pila. In particolare, per collegare la circuiteria di decodifica locale di piastrine non adiacenti alla piastrina 3104sono previsti, analogamente al caso di Figura 2, fori passanti intermedi (non mostrati in figura) formati nella o nelle piastrine interposte fra le due piastrine non adiacenti.
Si noti come, in accordo con una forma di realizzazione della presente invenzione, la piastrina di servizio 3104può avere dimensioni minori rispetto alle rimanenti piastrine 310I-3103della pila, poiché parte della circuiteria di decodifica è integrata localmente nelle piastrine 310I-3103.
Inoltre, per ridurre ulteriormente le dimensioni della piastrina di servizio 3104, i fori passanti 330me i corrispondenti 375mpossono essere realizzati in modo da occupare una predeterminata zona di ciascuna piastrina 310;. Nell’esempio in questione, i gruppi di fori passanti 330i„ ed i gruppi di fori intermedi di ciascuna piastrina 310; sono realizzati lungo i bordi delle piastrine 310;, per esempio adiacenti ai settori 225 integrati negli angoli delle piastrine mostrati in figura. Piste metalliche o in altro materiale conduttivo connettono una pluralità di terminali di segnale di selezione e decodifica delle circuiterie di decodifica locale delle colonne e/o delle righe (per esempio, decodificatore locale di colonna 320 e il multiplexer locale di colonna 340) con i corrispondenti fori passanti 330in. La piastrina 3104è posta in modo che i gruppi di fori passanti 375i„ coincidano con i corrispondenti fori passanti 330min modo da realizzare le connessioni elettriche interpiastrina (e quindi in corrispondenza dei fori passanti di ciascuna piastrina con cui si desidera realizzare la connessione elettrica interpiastrina).
In accordo con una forma di realizzazione della presente invenzione, per eseguire il collaudo EWS, è utilizzato come wafer di test quello comprendente le piastrine di servizio. Durante il collaudo, il wafer di test è appoggiato sulla fetta da collaudare comprendente le piastrine 310; appartenenti alla pluralità 310t. In particolare, le piazzole di contatto delle piastrine di servizio sono adatte ad essere contattate da (micro)sonde meccaniche utilizzate per eseguire il collaudo, ovverosia per fornire/prelevare (d)all’IC integrato sulla piastrina da collaudare le alimentazioni ed i segnali elettrici necessari alla funzionalità da collaudare, così che è possibile sfruttare come wafer di test, quello contenente le piastrine di servizio.
Ciascuna piazzola di contatto è elettricamente connessa con i fori passanti delle piastrine 310; da collaudare attraverso i fori passanti conduttivi. I fori passanti conduttivi realizzati nel wafer di test sono disposti in modo da coincidere, quando i due wafer sono sovrapposti con quelli delle piastrine 310; da testare, ed in particolare il test è eseguito abilitando i segnali necessari per eseguire il collaudo.
Si noti come la struttura in accordo con la presente invenzione permette di migliorare notevolmente l’efficienza produttiva del processo di fabbricazione del sistema elettronico 300, poiché i suoi sotto-sistemi di servizio sono accorpati almeno parzialmente su un’unica piastrina, e sono condivisi durante il funzionamento del sistema elettronico 300 dagli IC integrati nelle piastrine comprendenti le matrici di memoria. In questo modo, l’integrazione nella piastrina di servizio del sistema di decodifica globale può essere ottenuta usando apparecchiature meno costose e sofisticate rispetto a quelle che è necessario utilizzare per realizzare i rimanenti sottosistemi del dispositivo di memoria 300 (i quali richiedono processi più costosi e sofisticati). Di conseguenza, la resa ottenibile nel processo di produzione degli IC integrati su ciascuna piastrina è significativamente incrementata.
Inoltre, il fatto che gli IC integrati in rispettive piastrine utilizzano almeno parzialmente le stesse strutture circuitali di servizio, permette di ridurre le dimensioni del sistema elettronico quando confrontato con SIP convenzionali. Questo è particolarmente vantaggioso in applicazioni relative a dispositivi elettronici portatili, come ad esempio telefoni cellulari, elaboratori elettronici e dispositivi di immagazzinamento dati (per esempio USB driver).
Un esempio di applicazione di una forma di realizzazione della presente invenzione è mostrato in Figura 4 che raffigura una dispositivo portatile USB 400 con un connettore USB 405 atto ad essere inserito in una porta USB, per esempio di un elaboratore elettronico, e comprendente un dispositivo di memoria 410, particolarmente un dispositivo di memoria in accordo con una forma di realizzazione della presente invenzione.
In forme di realizzazione alternative in accordo con la presente invenzione, è possibile implementare un sistema elettronico comprendente più piastrine impilate ed interconnesse utilizzando fori passanti come sopra descritto, ciascun IC della piastrina potendo essere realizzato con flusso di processo dedicato e avente una propria funzione. Le piastrine sono poi connesse utilizzando fori passanti in modo da soddisfare le specifiche (elettriche e/o meccaniche) richieste.
Con riferimento a Figura 5 è mostrato uno scenario esemplificativo in cui può essere utilizzato un sistema elettronico comprendente più piastrine impilate ed interconnesse come sopra descritto in accordo con una forma di realizzazione della presente invenzione. In particolare, lo scenario considerato è quello di un sistema di comunicazione mobile in cui gli utenti provvisti di terminali di comunicazione mobile 500 (telefoni cellulari) possono comunicare l’un l’altro. Il circuito interno del terminale mobile 500 comprende un’unità di elaborazione 510, che è usata in combinazione con un’unità ricevente 520 ed un’unità trasmittente 530 per eseguire l’elaborazione digitale dei dati in banda base richiesta dal protocollo specifico utilizzato. L’unità ricevente 520 e l’unità trasmittente 530 rappresentano schematicamente il sistema a radio frequenza del terminale mobile 500. L’unità di elaborazione 510 comprende un microprocessore 540, un bus di sistema 550, una memoria RAM 560, ed una memoria ROM 570. In particolare, la memoria RAM 560, la ROM 570 e il microprocessore 540 possono essere assemblati in un unico modulo in cui le strutture di servizio necessarie per il funzionamento del sistema elettronico sono integrate su una piastrina e sono condivise da tutti i nuclei funzionali operativi senza necessità di duplicare tali strutture. In questo modo, in accordo con una forma di realizzazione della presente invenzione, le aree funzionali e/o topologiche che necessitano di flussi di processo dedicati (più costosi e sofisticati) risultano accorpate. Analogamente accade per quelle che richiedono flussi di processo meno costosi e sofisticati, ottenendo così un miglioramento del livello produttivo.
Naturalmente alla soluzione sopra descritta un tecnico del ramo, allo scopo di soddisfare esigenze contingenti e specifiche, potrà apportare numerose modifiche e varianti. In particolare, sebbene la presente invenzione sia stata descritta con riferimento a sue forme di realizzazione preferite, è sottointeso che varie omissioni, sostituzioni e cambiamenti nella forma e nei dettagli così come altre forme di realizzazione sono possibili; inoltre, è espressamente inteso che specifici elementi e/o passi di metodo descritti in relazione ad ogni forma di realizzazione dell’invenzione esposta possono essere incorporati in qualsiasi altra forma di realizzazione come una normale scelta di disegno.
Per esempio, sebbene nella precedente descrizione è stato fatto riferimento ad un sistema in cui la piastrina posta alla sommità della pila di piastrine, comprende solo le circuiterie di servizio, è possibile che quest’ultimo possa comprendere anche altri circuiti, per esempio matrici di celle di memoria.
Inoltre, è possibile che la piastrina contenente le strutture di servizio occupi una posizione intermedia all’interno della pila di piastrine.
In aggiunta, è possibile che in forme di realizzazione alternative della presente invenzione le piastrine appartenenti alle pluralità 210t e 310t possono avere dimensioni diverse tra loro

Claims (12)

  1. RIVENDICAZIONI 1. Un sistema elettronico (200, 300) atto ad espletare una corrispondente funzione e comprendente almeno un primo sottosistema ed un secondo sottosistema, il primo sottosistema ed il secondo sottosistema essendo operativamente accoppiabili fra loro mediante una pluralità di collegamenti elettrici per espletare la funzione del sistema caratterizzato dal fatto che il primo sottosistema e il secondo sottosistema sono rispettivamente integrati su una prima piastrina di materiale (210I-2103)310I-3103) e su una seconda piastrina di materiale (2104), e detta pluralità di collegamenti elettrici comprende una pluralità di fori passanti conduttivi (230n, 23022, 23033)2754I, 27542, 27543)280, 330n, 33022)33033)3754I, 37542)37543) realizzati in almeno una di dette prima e seconda piastrina ed atti a realizzare una corrispondente pluralità di connessioni elettriche interpiastrina quando la prima e la seconda piastrina sono sovrapposte.
  2. 2. Il sistema elettronico in accordo con rivendicazione 1, in cui il primo sottosistema e il secondo sottosistema sono realizzati tramite un corrispondente primo e secondo processo di fabbricazione, il primo ed il secondo processo di fabbricazione essendo dedicati per il corrispondente sottosistema, il secondo processo di fabbricazione essendo inadatto per realizzare il primo sottosistema.
  3. 3. Il sistema elettronico in accordo con la rivendicazione 1 o 2, in cui detti fori passanti conduttivi sono atti a trasferire segnali operativi utilizzati per espletare detta funzione.
  4. 4. Il sistema elettronico in accordo con qualsiasi rivendicazione da 1 a 3, in cui detta pluralità di fori passanti conduttivi comprende primi fori passanti (230n, 23022, 23033)330n, 33022, 33033) conduttivi realizzati nella prima piastrina e secondi fori passanti (2754ι, 27542)27543)37544, 37542)37543) conduttivi realizzati nella seconda piastrina, i primi ed i secondi fori passanti essendo disposti in modo che, quando il primo sottosistema e il secondo sottosistema sono operativamente accoppiati, ciascun primo foro passante è in una relazione uno a uno con un corrispondente secondo foro passante.
  5. 5. Il sistema elettronico in accordo con rivendicazione 3 o 4, comprendente almeno un terso sottosistema integrato su una terza piastrina di materiale, detta terza piastrina occupando uno spazio compreso tra detta prima piastrina e detta seconda piastrina, terzi fori passanti (280) conduttivi essendo previsti sulla terza piastrina per accoppiare elettricamente detto primo sottosistema con detto secondo sottosistema.
  6. 6. Il sistema elettronico in accordo con qualsiasi precedente rivendicazione, in cui il primo sottosistema e il secondo sottosistema comprendono rispettivamente un primo circuito integrato ed un secondo circuito integrato, detto primo circuito integrato comprende una matrice di celle di memoria (220) e detto secondo circuito integrato comprende circuiti di gestione dell’accesso alla matrice di celle di memoria (245, 250, 255, 260, 265, 270).
  7. 7. Il sistema elettronico in accordo con rivendicazione 6, in cui la matrice di celle di memoria comprende almeno un settore (225) in cui le celle di memoria sono disposte per righe (WL) e per colonne (BL), e i circuiti di gestione comprendono un sistema di decodifica (260) atto ad accedere alle celle di memoria della matrice in risposta ad una codice d’indirizzo ricevuto dall’esterno, il sistema di decodifica comprendente una pluralità di blocchi di decodifica d’indirizzo e selezione di riga (265) ed una pluralità di blocchi di decodifica d’indirizzo e selezione di colonna (270) atti a selezionare le righe e le colonne dell’almeno un settore per mezzo dei segnali operativi scambiati attraverso i primi fori passanti e i secondi fori passanti.
  8. 8. Il sistema elettronico in accordo con rivendicazione 6 o 7, in cui le righe e le colonne dell’almeno un settore sono raggruppate in almeno due sottogruppi, ciascun sottogruppo essendo indirizzabile da un corrispondente decodificatore globale e ciascuna riga e/o ciascuna colonna di ciascun sottogruppo essendo indirizzabile da un decodificatore locale, detto primo circuito integrato comprende almeno un sistema di decodifica locale associato all’almeno un settore della matrice e detto secondo circuito integrato comprende almeno un sistema di decodifica globale associato all’almeno un settore della matrice.
  9. 9. Il sistema elettronico in accordo con qualsiasi precedente rivendicazione, comprendente un supporto per piastrina (215, 315) atto a sostenere la prima piastrina.
  10. 10. Il sistema elettronico in accordo con rivendicazione 10, in cui il supporto per piastrina comprende una pluralità di prime piazzole di contatto (Ps) e la seconda piastrina comprende una pluralità di seconde piazzole di contatto (Pc), le prime piazzole di contatto essendo connesse a rispettive seconde piazzole di contatto per mezzo di fili di collegamento (W) conduttivi.
  11. 11. Il sistema elettronico in accordo con qualsiasi rivendicazione da 1 a 10, comprendente un supporto per piastrina atto a sostenere la seconda piastrina, il supporto per piastrina comprendente una pluralità di prime piazzole di contatto e la seconda piastrina comprendente una pluralità di fori passanti, detta pluralità di fori passanti essendo atti ad essere connessi elettricamente con le prime piazzole di contatto.
  12. 12. Un apparato elettronico (400, 500) che comprende un sistema elettronico (200, 300) in accordo con qualsiasi precedente rivendicazione.
IT000933A 2007-05-08 2007-05-08 Sistema elettronico multi piastrina ITMI20070933A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT000933A ITMI20070933A1 (it) 2007-05-08 2007-05-08 Sistema elettronico multi piastrina
US12/116,852 US8228684B2 (en) 2007-05-08 2008-05-07 Multi chip electronic system
CN200810128755.4A CN101304022B (zh) 2007-05-08 2008-05-08 多芯片电子系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000933A ITMI20070933A1 (it) 2007-05-08 2007-05-08 Sistema elettronico multi piastrina

Publications (1)

Publication Number Publication Date
ITMI20070933A1 true ITMI20070933A1 (it) 2008-11-09

Family

ID=39969334

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000933A ITMI20070933A1 (it) 2007-05-08 2007-05-08 Sistema elettronico multi piastrina

Country Status (3)

Country Link
US (1) US8228684B2 (it)
CN (1) CN101304022B (it)
IT (1) ITMI20070933A1 (it)

Families Citing this family (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010111825A1 (en) * 2009-03-30 2010-10-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Electronic package and method of fabrication thereof
US9058454B1 (en) * 2009-09-30 2015-06-16 Xilinx, Inc. Method and apparatus to reduce power segmentation overhead within an integrated circuit
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
KR20120140096A (ko) * 2011-06-20 2012-12-28 삼성전자주식회사 어레이 보드 패턴을 포함하는 워킹 패널 및 워킹 패널 세트
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US9449692B2 (en) * 2011-08-03 2016-09-20 Micron Technology, Inc. Functional data programming and reading in a memory
US8913443B2 (en) * 2011-09-19 2014-12-16 Conversant Intellectual Property Management Inc. Voltage regulation for 3D packages and method of manufacturing same
US9159374B2 (en) * 2011-11-02 2015-10-13 Novachips Canada Inc. Flash memory module and memory subsystem
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
CN102891114B (zh) * 2012-10-24 2015-01-28 上海新储集成电路有限公司 一种上下堆叠的片上系统芯片的制作方法
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) * 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11106853B1 (en) * 2013-04-15 2021-08-31 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) * 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) * 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US8929169B1 (en) 2014-05-13 2015-01-06 Sandisk Technologies Inc. Power management for nonvolatile memory array
CN104037128B (zh) * 2014-06-12 2017-06-13 上海新储集成电路有限公司 可配置微控制器芯片的制备方法
KR101665794B1 (ko) * 2014-12-22 2016-10-13 현대오트론 주식회사 다이 기반의 차량 제어기 전용 반도체 설계 방법 및 이에 의해 제조되는 차량 제어기 전용 반도체
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US9466358B1 (en) * 2015-06-26 2016-10-11 International Business Machines Corporation Structure for static random access memory
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
CN105742277B (zh) * 2016-04-13 2018-06-22 中国航天科技集团公司第九研究院第七七一研究所 一种大容量立体集成sram存储器三维扩展方法
US11176450B2 (en) 2017-08-03 2021-11-16 Xcelsis Corporation Three dimensional circuit implementing machine trained network
KR102647767B1 (ko) 2016-10-07 2024-03-13 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10672745B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11114446B2 (en) * 2016-12-29 2021-09-07 Intel Corporation SRAM with hierarchical bit lines in monolithic 3D integrated chips
KR102400101B1 (ko) * 2017-11-03 2022-05-19 삼성전자주식회사 Pop 반도체 패키지 및 그를 포함하는 전자 시스템
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
KR20210090426A (ko) * 2020-01-10 2021-07-20 에스케이하이닉스 주식회사 반도체 장치
US11380387B1 (en) * 2021-03-23 2022-07-05 Micron Technology, Inc. Multiplexor for a semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3955712B2 (ja) * 2000-03-03 2007-08-08 株式会社ルネサステクノロジ 半導体装置
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
TW503531B (en) * 2000-09-28 2002-09-21 Toshiba Corp Multi-layered semiconductor apparatus
JP2003060053A (ja) * 2001-08-10 2003-02-28 Fujitsu Ltd 半導体チップ及びそれを用いた半導体集積回路装置及び半導体チップ選択方法
US7200021B2 (en) * 2004-12-10 2007-04-03 Infineon Technologies Ag Stacked DRAM memory chip for a dual inline memory module (DIMM)
US20070109831A1 (en) * 2005-11-15 2007-05-17 Siva Raghuram Semiconductor product and method for forming a semiconductor product

Also Published As

Publication number Publication date
CN101304022B (zh) 2015-08-26
CN101304022A (zh) 2008-11-12
US8228684B2 (en) 2012-07-24
US20080278923A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
ITMI20070933A1 (it) Sistema elettronico multi piastrina
KR101540551B1 (ko) 반도체 장치
KR100438883B1 (ko) 멀티 칩 반도체 장치 및 메모리 카드
EP2920787B1 (en) Three-dimensional flash memory system
US8799730B2 (en) Semiconductor devices and semiconductor packages
US7778057B2 (en) PCB circuit modification from multiple to individual chip enable signals
CN101138089B (zh) 层叠型半导体装置及层叠型半导体装置的制造方法
KR102144367B1 (ko) 반도체 패키지 및 이의 제조 방법
US11355485B2 (en) Semiconductor die and semiconductor package
KR101537448B1 (ko) 반도체 기억 장치 및 그 제조 방법
KR20130044048A (ko) 반도체 웨이퍼 및 이를 이용한 스택 패키지 제조방법
TWI708371B (zh) 堆疊記憶體佈線技術
US20160027791A1 (en) Three-Dimensional Offset-Printed Memory
CN113012742A (zh) 半导体装置
US7709278B2 (en) Method of making PCB circuit modification from multiple to individual chip enable signals
US9418967B2 (en) Semiconductor device
US20090180260A1 (en) Memory module, method for manufacturing a memory module and computer system
TWI763200B (zh) 記憶體系統
US11469214B2 (en) Stacked architecture for three-dimensional NAND
US20100289069A1 (en) Semiconductor integrated-circuit device
JP2011100898A (ja) 半導体デバイス
JP2015029138A (ja) 半導体装置のテスト方法、および半導体装置の製造方法
JP2013093629A (ja) 半導体装置