CN105742277B - 一种大容量立体集成sram存储器三维扩展方法 - Google Patents

一种大容量立体集成sram存储器三维扩展方法 Download PDF

Info

Publication number
CN105742277B
CN105742277B CN201610228199.2A CN201610228199A CN105742277B CN 105742277 B CN105742277 B CN 105742277B CN 201610228199 A CN201610228199 A CN 201610228199A CN 105742277 B CN105742277 B CN 105742277B
Authority
CN
China
Prior art keywords
chip
signal
tsv
unit storage
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610228199.2A
Other languages
English (en)
Other versions
CN105742277A (zh
Inventor
谢成民
怡磊
单光宝
刘松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
771 Research Institute of the Ninth Research Institute of China Aerospace Science and Technology Corporation Co.,Ltd.
Zhuhai Tiancheng Advanced Semiconductor Technology Co ltd
Original Assignee
771 Research Institute of 9th Academy of CASC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 771 Research Institute of 9th Academy of CASC filed Critical 771 Research Institute of 9th Academy of CASC
Priority to CN201610228199.2A priority Critical patent/CN105742277B/zh
Publication of CN105742277A publication Critical patent/CN105742277A/zh
Application granted granted Critical
Publication of CN105742277B publication Critical patent/CN105742277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明一种大容量立体集成SRAM存储器三维扩展方法，其包括如下步骤，步骤1，确定单位存储芯片的数量；步骤2，在单位存储芯片四周增加TSV孔区域，并且每个单位存储芯片TSV位置坐标均保持一致；步骤3，采用再分布互连线将单位存储器芯片的地址信号，数据信号，读写信号NEW和片选信号CS的端口与该单位存储器芯片上的TSV孔进行互连；步骤4，将所有的单位存储芯片依次堆叠在外围电路上，并将各单位存储器芯片中的数据信号、地址信号、读写使能信号NEW和输出使能信号NOE通过TSV孔互连短接，将各单位存储器芯片的片选信号分别连接到外围电路上；得到三维扩展的大容量立体集成SRAM存储器。

Description

一种大容量立体集成SRAM存储器三维扩展方法
技术领域
本发明涉及微电子技术领域，具体为一种大容量立体集成SRAM存储器三维扩展方法。
背景技术
近年来，随着电子系统中存储器容量不断攀升，电路面积、成本以及访问时间，延迟都在不断增长。为此，大容量、小尺寸，低延迟的存储器研究逐渐受到重视。
不少学者及机构开始着手三维存储器的研究。三维存储器可有效减少存储器面积缩短互连线长，提升集成密度。但目前三维存储器也面临以下问题：
1.目前在三维存储器制备时，中国专利CN 104269404提出在制备传统存储器基础上在栅极上贯穿多个竖直通孔，连接工艺制备中不同层的栅极从而控制存储介质。但这种方法会在进行栅极回蚀时对存储介质造成损伤，使三维存储器的存储能力大大缩减；
2.其次，Johnson等人在文章“512-Mb PROM with a Three-Dimensional Arrayof Diode/anti-fuso memory Cells”中提出在三维存储器的制备中采用交叉点阵列增加多层位线与字线。但制备此装置所需的临界光刻步骤次数繁多，同时因为临界光刻技术成本昂贵，所以采用这种制备方法制备三维存储器成本高额；
3.此外在三维存储器制备中，采用形成新的存储装置，而不采用传统的半导体存储器件，开发新的制作工艺流程，完成三维存储器的制备。这种制备方法的制备流程复杂多样，且工艺可靠性无法保证。
目前三维存储器的设计都只能部分解决或缓解存储器大容量，小面积的矛盾，无法建立一个系统的方法完成三维存储器的设计。尽管三维存储器设计方面依旧存在着诸多问题，但由于其可以很好解决目前存储器发展所面对的小面积、大容量的问题，吸引了国内外诸多研究者对其进行研究。
发明内容
针对现有技术中存在的问题，本发明提供一种大容量立体集成SRAM存储器三维扩展方法，该方法成本低，可以实现SRAM三维存储器扩展，对单片存储器进行三维集成，实现存储器大容量、小面积立体集成。
本发明是通过以下技术方案来实现：
一种大容量立体集成SRAM存储器三维扩展方法，包括如下步骤，
步骤1，根据大容量SRAM存储器的容量和选取的单位存储芯片的容量，得到需要的单位存储芯片的数量；
步骤2，在单位存储芯片四周增加TSV孔区域，所增加的TSV孔不影响单位存储器芯片内部单元结构，并且每个单位存储芯片TSV位置坐标均保持一致；
步骤3，采用再分布互连线将单位存储器芯片的地址信号，数据信号，读写信号NEW和片选信号CS的端口与该单位存储器芯片上的TSV孔进行互连；
步骤4，将所有的单位存储芯片依次堆叠在外围电路上，并将各单位存储器芯片中的数据信号、地址信号、读写使能信号NEW和输出使能信号NOE通过TSV孔互连短接，将各单位存储器芯片的片选信号分别连接到外围电路上；得到三维扩展的大容量立体集成SRAM存储器。
优选的，片选信号采用包括低电平有效片选信号NCS和高电平有效片选信号CS；各单位存储器芯片中的高电平有效片选信号CS通过TSV孔互连短接；各单位存储器芯片中的低电平有效片选信号NCS分别连接到外围电路上。
优选的，单位存储芯片进行依次堆叠时，将上层单位存储芯片的TSV凸点与下层单位存储芯片的TSV凸点对应位置进行键合，每层单位存储芯片片选信号均以TSV孔穿层连接至最底层的单位存储芯片。
优选的，最底层的单位存储芯片采用减薄工艺露出TSV凸点，采用互连引线将TSV凸点与外围电路信号端口进行互连。
优选的，TSV孔采用冗余孔的制备方式设置。
优选的，单位存储芯片上TSV孔的数量比单位存储芯片中信号线数目多K+1个，其中，K为单位存储芯片的数量，为正整数；所述信号线包括数据信号线、地址信号线、读写使能信号线、输出使能信号线和片选信号线。
与现有技术相比，本发明具有以下有益的技术效果：
本发明利用存储单元外部区域制备竖直互连通孔(TSV)扩展三维存储器，无需采用昂贵的工艺技术，制备成本低；无需对SRAM存储器内部核心存储单元进行额外工艺制作，避免三维存储器制备过程中所引发的存储单元损伤，无需增加SRAM中存储单元多层位线和字线；通过对传统SRAM存储器制备方法的充分利用，对SRAM存储器进行容量扩展，无需大规模更改工艺流程步骤；利用立体集成的存储器模块，提高单位面积存储器容量，合理连接存储器模块结构端口，实现简单可靠，能够减少等容量存储器模块所占用的面积，缩减访问存储器模块路径长度，解决平面存储器大容量、大面积的问题。
附图说明
图1为本发明实例中所述单位存储芯片上TSV孔与RDL连接示意图。
图2为本发明实例中所述单位存储芯片堆叠原理图。
图3为本发明实例中所述两层单位存储芯片立体集成示意图。
图4为本发明实例中所述立体集成SRAM存储器的俯视图。
图5为本发明实例中所述立体集成SRAM存储器的侧视图。
图6为本发明实例中所述立体集成SRAM存储器中片选信号互连示意图。
图7为本发明实例中所述堆叠的8M的SRAM存储器结构示意图。
图中：1为RDL，2为TSV孔，3为信号端口，4为单位存储芯片，5为外围电路，6为立体集成存储器层，7为外围电路信号端口，8为立体集成存储器芯片层间介质，9为低电平有效片选信号NCS端口，10为外围电路片选信号端口。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明提出的一种大容量立体集成SRAM存储器三维扩展方法包括以下两个内容：三维存储器立体集成扩展方法和立体集成存储器互连结构方法。
第一，三维存储器立体集成扩展方法。
采用立体集成技术对SRAM芯片进行三维扩展。
首先，如图1所示，在单位存储芯片4外围四周增加TSV孔区域，所增加TSV孔2不影响单位存储芯片4内部单元结构，并且每层单位存储芯片4的TSV孔2的位置坐标均保持一致，根据立体集成的K层单位存储芯片，各个单位存储芯片中TSV孔的数目比单位存储芯片4中信号线数目多K+1个。之后采用RDL(再分布互连线)将存储芯片除片选信号NCS之外的其余信号端口与TSV孔进行互连。其余信号包括地址信号，数据信号，读、写信号NEW和片选信号CS。其中，单位存储芯片4也就是容量立体集成SRAM存储器的SRAM芯片。
其次，图2给出了存储器堆叠原理图，其中数据信号，地址信号，读写使能信号NEW，输出使能信号NOE均短接，在片选信号方面采用双片选信号，低电平有效片选信号NCS和高电平有效片选信号CS进行控制，在立体集成时需将低电平有效片选信号NCS单独引出。根据图2所示原理图，将最底层单位存储芯片与第二层单位存储芯片进行立体集成，立体集成过程中，将上层单位存储芯片的TSV凸点与下层单位存储芯片TSV凸点对应位置进行键合，如图3所示，但每层存储器芯片片选信号均以TSV孔穿层连接至底层承接芯片。最底层单位存储芯片采用减薄工艺露出TSV凸点，采用互连引线将TSV凸点与外部电路信号端口进行互连，如图4所示。并采用同样方法依次堆叠各存储芯片，形成多层立体集成存储器结构，如图5所示。
第二，立体集成存储器互连结构方法。
如图6所示，采用RDL将片选信号与外围的TSV孔互连，各层片选信号由TSV直接穿层至最下层由RDL引出，其余各信号端口采用TSV进行互连；为保证制备方法的可靠性，TSV孔采用冗余孔的制备方式，增加互连结构可靠性。
本发明所述的方法利用对单位存储芯片的依次堆叠和立体集成，解决存储器面临的大容量，大面积矛盾问题；利用传统SRAM存储器进行扩展，不需要对存储单元进行制备，保证了三维存储器存储功能完整；并且无需增加存储单元内部字线以及位线，只需要在存储器芯片外部制备TSV孔，降低了制作成本；其立体集成多个芯片，各集成芯片独立制作，并非直接完成三维存储器一体化存储集成，一定程度解决立体集成过程中面临的工艺可靠性问题；能够减少等容量存储器模块所占用的面积，缩减访问存储器模块路径长度。具体的如以下两个实例所述。
实施例1，四叠层立体集成4M的SRAM存储器。
第一，三维存储器的立体集成扩展方法。
首先，如图1所示，取1M×8SRAM存储芯片作为单元存储芯片，在其外围四周增加TSV孔区域，所增加TSV孔不影响存储器芯片内部单元结构，并且每层存储器TSV位置坐标均保持一致。由于1M SRAM有17根地址信号线，8根数据信号线，1根读信号线，1根写信号线，以及2根片选信号线，其中每层片信号直接穿层至最下层的单元存储芯片，所以每层单元存储芯片的TSV孔个数为29+4+1＝34个。之后采用RDL(再分布互连线)将存储芯片除片选信号NCS之外的其余信号(包括地址信号A0-A16，数据信号D0-D7，读、写信号NWE、输出使能信号NOE)端口与TSV孔进行互连。
其次，图2给出了存储其堆叠原理图，其中取n＝4，地址线取A0-A16，数据信号为D0-D7，其中数据信号D0-D7，地址信号A0-A16，读写使能信号NEW，输出使能信号NOE均短接，在片选信号方面采用双片选信号，对低电平有效片选信号NCS和高电平有效片选信号CS进行控制，在立体集成时需将NCS片选信号单独引出。根据图2所示原理图，之后如图3所示，将底层SRAM存储芯片与第二层SRAM存储芯片进行立体集成，立体集成过程中，将上层SRAM存储芯片TSV凸点与下层SRAM存储芯片TSV凸点对应位置进行键合，但每层SRAM存储芯片片选信号均以TSV孔穿层连接至底层外围电路。底层SRAM存储芯片采用减薄工艺露出TSV凸点，采用互连引线将TSV凸点与外部电路信号端口进行互连，如图4所示。并采用同样方法依次堆叠各SRAM存储芯片，形成如图5所示多层立体集成存储器结构，其中只包括一个由单位存储芯片4堆叠而成的立体集成存储器层6，相邻单位存储芯片4之间设置有立体集成存储器芯片层间介质8。
第二，立体集成存储器互连结构方法。
图6给出了4层单位存储芯片堆叠时片选信号互连示意图。如图6所示，采用RDL将片选信号NOE与外围TSV孔互连，各层片选信号由TSV直接穿层至最下层由RDL引出，其余各信号端口采用TSV进行互连；为保证制备方法的可靠性，TSV孔采用冗余孔的制备方式，增加互连的可靠性。
实施例2：堆叠立体集成8M的SRAM存储器。
第一，三维存储器的立体集成扩展方法。
首先，如图1所示，取1M×8SRAM存储芯片作为单元存储芯片，在其外围四周增加TSV孔区域，所增加TSV不影响存储器芯片内部单元结构，并且每层存储器TSV位置坐标均保持一致。由于1M SRAM有17根地址信号线，8根数据信号线，1根读信号线，1根写信号线，以及2根片选信号线，其中每层片信号直接穿层至最下层的单元存储芯片，所以每层单元存储芯片的TSV孔个数为29+8+1＝38个。之后采用RDL(再分布互连线)将存储芯片除片选信号NCS之外的其余信号(包括地址信号A0-A16，数据信号D0-D7，读、写信号NWE、输出使能信号NOE)端口与TSV孔进行互连。
其次，图2给出了存储其堆叠原理图，其中取n＝8，地址线取A0-A16，数据信号为D0-D7，其中数据信号D0-D7，地址信号A0-A16，读写使能信号NEW，输出使能信号NOE均短接，在片选信号方面采用双片选信号，对低电平有效片选信号NCS和高电平有效片选信号CS进行控制，在立体集成时需将NCS片选信号单独引出。根据图2所示原理图，之后如图3所示，将底层SRAM芯片与第二层SRAM芯片进行立体集成，立体集成过程中，将上层芯片TSV凸点与下层芯片TSV凸点对应位置进行键合，但每层存储器芯片片选信号均以TSV孔穿层连接至底层承接芯片。底层存储器芯片采用减薄工艺露出TSV凸点，采用互连引线将TSV凸点与外部电路信号端口进行互连，如图4所示。并采用同样方法依次堆叠各存储芯片，形成如图7所示多层立体集成存储器结构，其中包括两个对称的由单位存储芯片4堆叠而成的立体集成存储器层6，相邻单位存储芯片4之间设置有立体集成存储器芯片层间介质8。
第二，立体集成存储器互连结构方法。
图6给出了4层单位存储芯片堆叠时片选信号互连示意图。如图6所示，采用RDL将片选信号NOE与外围TSV孔互连，各层片选信号由TSV直接穿层至最下层由RDL引出，其余各信号端口采用TSV进行互连；为保证制备方法的可靠性，TSV孔采用冗余孔的制备方式，增加互连的可靠性。

Claims (4)

1.一种大容量立体集成SRAM存储器三维扩展方法，其特征在于，包括如下步骤，
步骤1，根据大容量SRAM存储器的容量和选取的单位存储芯片的容量，得到需要的单位存储芯片的数量；
步骤2，在单位存储芯片四周增加TSV孔区域，所增加的TSV孔不影响单位存储器芯片内部单元结构，并且每个单位存储芯片TSV位置坐标均保持一致；
步骤3，采用再分布互连线将单位存储器芯片的地址信号，数据信号，读写信号NEW和片选信号CS的端口与该单位存储器芯片上的TSV孔进行互连；
步骤4，将所有的单位存储芯片依次堆叠在外围电路上，并将各单位存储器芯片中的数据信号、地址信号、读写使能信号NEW和输出使能信号NOE通过TSV孔互连短接，将各单位存储器芯片的片选信号分别连接到外围电路上；得到三维扩展的大容量立体集成SRAM存储器；
片选信号采用包括低电平有效片选信号NCS和高电平有效片选信号CS；各单位存储器芯片中的高电平有效片选信号CS通过TSV孔互连短接；各单位存储器芯片中的低电平有效片选信号NCS分别连接到外围电路上；
单位存储芯片进行依次堆叠时，将上层单位存储芯片的TSV凸点与下层单位存储芯片的TSV凸点对应位置进行键合，每层单位存储芯片片选信号均以TSV孔穿层连接至最底层的单位存储芯片。
2.根据权利要求1所述的一种大容量立体集成SRAM存储器三维扩展方法，其特征在于，最底层的单位存储芯片采用减薄工艺露出TSV凸点，采用互连引线将TSV凸点与外围电路信号端口进行互连。
3.根据权利要求1所述的一种大容量立体集成SRAM存储器三维扩展方法，其特征在于，TSV孔采用冗余孔的制备方式设置。
4.根据权利要求1所述的一种大容量立体集成SRAM存储器三维扩展方法，其特征在于，单位存储芯片上TSV孔的数量比单位存储芯片中信号线数目多K+1个，其中，K为单位存储芯片的数量，为正整数；所述信号线包括数据信号线、地址信号线、读写使能信号线、输出使能信号线和片选信号线。
CN201610228199.2A 2016-04-13 2016-04-13 一种大容量立体集成sram存储器三维扩展方法 Active CN105742277B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610228199.2A CN105742277B (zh) 2016-04-13 2016-04-13 一种大容量立体集成sram存储器三维扩展方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610228199.2A CN105742277B (zh) 2016-04-13 2016-04-13 一种大容量立体集成sram存储器三维扩展方法

Publications (2)

Publication Number Publication Date
CN105742277A CN105742277A (zh) 2016-07-06
CN105742277B true CN105742277B (zh) 2018-06-22

Family

ID=56255325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610228199.2A Active CN105742277B (zh) 2016-04-13 2016-04-13 一种大容量立体集成sram存储器三维扩展方法

Country Status (1)

Country Link
CN (1) CN105742277B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108984423B (zh) * 2017-05-31 2020-10-27 龙芯中科技术有限公司 一种系统级芯片的地址空间验证方法和系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525549A (zh) * 1997-04-04 2004-09-01 ���ס�J������ 三维结构存储器的制造方法及使用方法
CN1716602A (zh) * 2004-06-29 2006-01-04 尔必达存储器股份有限公司 层迭式半导体存储器件
CN101131858A (zh) * 2007-09-28 2008-02-27 山东大学 三维多端口存储器及其控制方法
CN101304022A (zh) * 2007-05-08 2008-11-12 意法半导体股份有限公司 多芯片电子系统
CN103493137A (zh) * 2011-03-31 2014-01-01 英特尔公司 用于3d集成电路堆栈的能量有效配电

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418985B2 (en) * 2013-07-16 2016-08-16 Qualcomm Incorporated Complete system-on-chip (SOC) using monolithic three dimensional (3D) integrated circuit (IC) (3DIC) technology

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525549A (zh) * 1997-04-04 2004-09-01 ���ס�J������ 三维结构存储器的制造方法及使用方法
CN1716602A (zh) * 2004-06-29 2006-01-04 尔必达存储器股份有限公司 层迭式半导体存储器件
CN101304022A (zh) * 2007-05-08 2008-11-12 意法半导体股份有限公司 多芯片电子系统
CN101131858A (zh) * 2007-09-28 2008-02-27 山东大学 三维多端口存储器及其控制方法
CN103493137A (zh) * 2011-03-31 2014-01-01 英特尔公司 用于3d集成电路堆栈的能量有效配电

Also Published As

Publication number Publication date
CN105742277A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
US11508693B2 (en) High capacity memory module including wafer-section memory circuit
US7330368B2 (en) Three-dimensional semiconductor device provided with interchip interconnection selection means for electrically isolating interconnections other than selected interchip interconnections
US7791175B2 (en) Method for stacking serially-connected integrated circuits and multi-chip device made from same
US7834450B2 (en) Semiconductor package having memory devices stacked on logic device
US6765813B2 (en) Integrated systems using vertically-stacked three-dimensional memory cells
JP2605968B2 (ja) 半導体集積回路およびその形成方法
JP2006012358A (ja) 積層型半導体メモリ装置
US20070263425A1 (en) Memory arrangement
KR102605616B1 (ko) Tsv들을 갖는 메모리 스택을 포함하는 반도체 모듈
CN113505091B (zh) 一种基于sedram的堆叠式器件以及堆叠式系统
CN113674772B (zh) 三维集成芯片及其构建方法、数据处理方法、电子设备
WO2023030051A1 (zh) 一种堆叠芯片
US20200411480A1 (en) High capacity semiconductor device including bifurcated memory module
CN105742277B (zh) 一种大容量立体集成sram存储器三维扩展方法
JP2010015328A (ja) メモリ・論理共役システム
CN111758171A (zh) 用于4堆叠3d pcm存储器的新型分布式阵列和触点架构
CN113722268B (zh) 一种存算一体的堆叠芯片
CN105930300A (zh) 基于三维片内缓存的处理器结构及其制备方法
CN209312764U (zh) 一种容量为1M×8bit的非气密三维封装EEPROM存储器
CN112447202A (zh) 神经网络智能芯片及其形成方法
US11658168B2 (en) Flash memory with improved bandwidth
CN209150044U (zh) 一种基于立体封装技术的ddr3存储器
CN203103290U (zh) 一种立体封装sram存储器
CN218299383U (zh) 存储芯片模块和3d存储芯片
CN209312763U (zh) 一种容量为1M×32bit的非气密三维封装SRAM存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No. 198, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province

Patentee after: 771 Research Institute of the Ninth Research Institute of China Aerospace Science and Technology Corporation Co.,Ltd.

Address before: No. 198, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province

Patentee before: NO.771 INSTITUTE OF NO.9 RESEARCH INSTITUTE, CHINA AEROSPACE SCIENCE AND TECHNOLOGY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230613

Address after: Room 628, 1st Floor, Zone C, Building 24, Science and Technology Innovation Park, Gangwan 1, Jintang Road, Tangjiawan Town, High tech Zone, Zhuhai City, Guangdong Province, 519080 (centralized office area)

Patentee after: Zhuhai Tiancheng Advanced Semiconductor Technology Co.,Ltd.

Address before: No. 198, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province

Patentee before: 771 Research Institute of the Ninth Research Institute of China Aerospace Science and Technology Corporation Co.,Ltd.