TW201432822A - 虛擬閘極形成方法 - Google Patents

虛擬閘極形成方法 Download PDF

Info

Publication number
TW201432822A
TW201432822A TW102146424A TW102146424A TW201432822A TW 201432822 A TW201432822 A TW 201432822A TW 102146424 A TW102146424 A TW 102146424A TW 102146424 A TW102146424 A TW 102146424A TW 201432822 A TW201432822 A TW 201432822A
Authority
TW
Taiwan
Prior art keywords
gas
semiconductor portion
dummy
plasma
polysilicon layer
Prior art date
Application number
TW102146424A
Other languages
English (en)
Other versions
TWI595566B (zh
Inventor
Motoki NORO
Tai-Chuan Lin
Shinji Kawada
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201432822A publication Critical patent/TW201432822A/zh
Application granted granted Critical
Publication of TWI595566B publication Critical patent/TWI595566B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明之目的在於提供一種虛擬閘極形成方法，係在一實施態樣中，於場效電晶體的製造中形成虛擬閘極的方法。該方法包含：(a)第1步驟，將具有多晶矽層的被處理體曝露於HBr氣體之電漿，蝕刻該多晶矽層，從該多晶矽層形成具有一對側面的虛擬半導體部，且以越接近該虛擬半導體部的下端其膜厚越小的方式，在該一對側面上形成以蝕刻副產物為基礎的保護膜；及(b)第2步驟，在該第1步驟之後，將該被處理體更曝露於HBr氣體的電漿。

Description

虛擬閘極形成方法
本發明之實施態樣，係關於一種在場效電晶體的製造中，形成虛擬閘極的方法。
以往的場效電晶體，亦即平面型場效電晶體，具有在平坦的半導體表面的表層形成通道的二維形狀，而在該通道上，隔著閘極絕緣膜，具有閘極電極。另外，近年來，以提升高速運作、低耗電之特性為目的，以圍住鰭式半導體部位之周圍的方式設置閘極絕緣膜，並以將其圍住的方式配置閘極電極的三維電晶體，亦即鰭式場效電晶體，正逐漸地被實用化(例如，參照專利文獻1)。
在平面型以及鰭式場效電晶體這兩種電晶體的製造中，具有「將電極材料供給至以去除虛擬閘極之方式所形成的空間，藉此形成閘極電極。具體而言，係先形成虛擬閘極，並以沿著該虛擬閘極之側面的方式形成側壁間隔器，再去除虛擬閘極之後，將電極材料供給至以去除虛擬閘極之方式所形成的空間，亦即以側壁間隔器所圍住的空間，而形成閘極電極。
【先行技術文獻】
【專利文獻】
【專利文獻1】美國專利第7,560,756號說明書
場效電晶體的電特性，會因為閘極電極相對於閘極絕緣膜的接觸面積而改變。為了抑制該改變，必須抑制閘極電極相對於閘極絕緣膜之接觸面積在電晶體之間的不平均。因此，需要一種可以電極材料填滿側壁間隔器所圍住之空間的技術。
本發明之一態樣，係關於一種在場效電晶體的製造中，形成虛擬閘極的方法。該方法包含：(a)第1步驟，使具有多晶矽層的被處理體曝露於HBr氣體之電漿，以蝕刻該多晶矽層，而從該多晶矽層，形成具有一對側面的虛擬半導體部，且在該一對側面上，以越接近該虛擬半導體部的下端膜厚越薄的方式，以蝕刻副產物形成保護膜；(b)第2步驟，在第1步驟之後，使被處理體更曝露於HBr氣體的電漿。一態樣中，第1步驟中，亦可將被處理體曝露於HBr氣體與氧氣之混合氣體的電漿之中。
上述方法中，第1步驟中，藉由使被處理體曝露於HBr氣體之電漿，在實際到達基底層之表面為止，蝕刻多晶矽層。藉此形成多晶矽製的虛擬半導體部，其在之後成為虛擬閘極。第1步驟中，使包含作為蝕刻副產物之Si及Br的化合物堆積於虛擬半導體部之一對側面，並同時進行蝕刻。藉由使該化合物堆積於一對側面而形成的保護膜，其係以下述方式所形成：膜厚於虛擬半導體部的上側部分較厚，而越接近該虛擬半導體部的下端膜厚越薄。接著，第2步驟中，更進一步將被處理體曝露於HBr氣體的電漿中，以進行橫向蝕刻。此處，虛擬半導體部的上側部分，因為形成於該上側部分的保護膜較厚，故在橫向上未被蝕刻，或是僅在橫向上被少量地蝕刻。另一方面，虛擬半導體部的底部，因為形成於該底部的保護膜較薄，故在橫向上被蝕刻。另外，在底部，因為越朝向虛擬半導體部之下端，保護膜的厚度越薄，故虛擬半導體部的底部的至少一部分，亦即，從虛擬半 導體之下端到一定高度的一部分，具有一對側面間的距離越往虛擬半導體部下端變得越小的錐狀。若將這樣形成的虛擬半導體部作為虛擬閘極使用，側壁間隔器所圍住的空間，亦即，去除該虛擬閘極之後，以側壁間隔器所劃分出來的空間，形成越往下方寬度越窄的空間。此一空間中，易以電極材料填滿。
一態樣中，該方法在第2步驟之後，更包含第3步驟，其將該被處理體更曝露於溴氣或是氯氣的電漿。一態樣中，第3步驟中，可在不含有氧氣的情況下產生溴氣或氯氣的電漿。通常，場效電晶體包含以SiO2構成的絕緣層。因此，在蝕刻虛擬半導體部時，必須對絕緣層產生對於多晶矽層具有選擇性之氣體的電漿。溴氣或氯氣，實際上不蝕刻絕緣層，而是對虛擬半導體部進行選擇性蝕刻。另外，用於第3步驟的氣體其堆積性低，又，蝕刻副產物的堆積性亦低。因此，第3步驟的蝕刻結果，係一對側面形成更平滑的表面。
一態樣中，亦可以微波產生該電漿。若將微波使用為電漿源，相較於使用平行平板型之電漿處理裝置中所用的其他電漿源的情況，可提升自由基的生產效率及自由基產生量的控制性。結果，可提升蝕刻副產物的生產效率，另外，可提升蝕刻副產物之生產量的控制性。因此，可提升蝕刻副產物對於虛擬半導體部之附著量的控制性，進而可提升虛擬半導體部之形狀的控制性。
一態樣中，場效電晶體亦可為鰭式場效電晶體，此情況中，係以「被處理體具有一個以上的鰭式半導體部位，且該多晶矽層覆蓋一個以上之鰭式半導體部位」的方式設置；該虛擬半導體部，係以「在與一個以上之鰭式半導體部位交叉的方向上延伸」的方式形成。此處，在比鰭式半導體部位更上方處，成為蝕刻副產物來源的矽的量雖較多，但因為比鰭式半導體部位更下方處存在該鰭式半導體部位，故矽的量相對較少。因此，以上述蝕刻副產物所形成的保護膜，相較於鰭式半導體部位的上方，其下方較易形成薄的態樣。因此，上述方法宜在鰭式場效電晶體的製造中，用於形成 虛擬閘極。另外，可將一對側面間之距離越靠近下端越小的虛擬半導體部的錐狀，設於比鰭式半導體部位更下方處。
如以上所說明，根據本發明之一態樣及各種態樣，可提供一種虛擬閘極的形成方法，能夠以電極材料填滿側壁間隔器所圍住的空間。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
12a‧‧‧側壁
12b‧‧‧底部
12c‧‧‧頂部
12h‧‧‧排氣孔
14‧‧‧天線
16‧‧‧同軸波導管
16a‧‧‧外側導體
16b‧‧‧內側導體
18‧‧‧介電窗
18a‧‧‧凹部
18h‧‧‧孔
20‧‧‧載台
20a‧‧‧平台
20b‧‧‧靜電夾頭
20d‧‧‧電極
20e、20f‧‧‧絕緣膜
20g‧‧‧冷媒室
22‧‧‧中央導入部
22a‧‧‧配管
22b‧‧‧噴注器
24‧‧‧周邊導入部
24a‧‧‧環狀管
24b‧‧‧配管
24h‧‧‧氣體噴射孔
26‧‧‧密封構件
28‧‧‧微波產生器
30‧‧‧調諧器
32‧‧‧波導管
34‧‧‧模式變換器
36‧‧‧冷卻套管
38‧‧‧介電板
40‧‧‧狹縫板
40a‧‧‧狹縫對
40b、40c‧‧‧狹縫孔
46、48‧‧‧筒狀支持部
50‧‧‧排氣路
52‧‧‧緩衝板
54‧‧‧排氣管
56a‧‧‧壓力調整器
56b‧‧‧排氣裝置
58‧‧‧高頻電源
60‧‧‧匹配單元
62‧‧‧供電棒
64‧‧‧直流電源
66‧‧‧開關
68‧‧‧被覆線
70、72‧‧‧配管
74‧‧‧氣體供給管
80a、82a、84a、86a、88a‧‧‧氣體源
80b、82b、84b、86b、88b‧‧‧透過閥
80c、82c、84c、86c、88c‧‧‧質量流量控制器
80d、82d、84d、86d、88d‧‧‧閥
100‧‧‧製造品(鰭式電界效果電晶體的製造中的中間製造品)
102‧‧‧基板
104‧‧‧鰭式的半導體部位
106‧‧‧絕緣層
108‧‧‧虛擬閘極
M‧‧‧遮罩
112‧‧‧側壁間隔器
114‧‧‧第2層
202‧‧‧基板
206‧‧‧絕緣膜
210‧‧‧第1層
214‧‧‧第2層
DS‧‧‧虛擬半導體部
BP‧‧‧底部
SS‧‧‧側面
PF‧‧‧保護膜
PL‧‧‧多晶矽層
M‧‧‧遮罩
W‧‧‧被處理體
WU‧‧‧寬度
SP‧‧‧空間
CP‧‧‧角落
RCS‧‧‧區域
PCS‧‧‧截斷面
PL‧‧‧多晶矽層
SS‧‧‧一對側面
DS‧‧‧虛擬半導體部
PF‧‧‧保護膜
BP‧‧‧底部
HT、HS、HCS、HES‧‧‧加熱器
GL10、GL12、GL14‧‧‧氣體線
FS‧‧‧分流器
S1~S3‧‧‧步驟
【圖1】係顯示一般鰭式場效電晶體在製造的中間階段所製造之製品的立體圖。
【圖2】(a)~(b)係顯示包含以一般多晶矽層之蝕刻所形成的虛擬閘極的製品的剖面圖。
【圖3】係顯示形成一實施態樣之虛擬閘極之方法的流程圖。
【圖4】係顯示將形成一實施態樣之虛擬閘極之方法中所準備之被處理體的一部分切開的立體圖。
【圖5】(a)~(b)係用以說明形成一實施態樣之虛擬閘極之方法的各步驟的剖面圖。
【圖6】(a)~(b)係用以說明形成一實施態樣之虛擬閘極之方法的各步驟的剖面圖。
【圖7】(a)~(b)係用以說明形成一實施態樣之虛擬閘極之方法的各步驟的剖面圖。
【圖8】(a)~(c)係顯示在平面型場效電晶體的製造中，使用圖3所示之方法的情況的各步驟之後，被處理體之狀態的圖。
【圖9】係概略顯示可用於形成一實施態樣之虛擬閘極之方法的電漿處理裝置的圖。
【圖10】係顯示圖9所示之狹縫板的一例的平面圖。
【圖11】係概略顯示圖9所示之電漿處理裝置的氣體供給系統的圖。
【圖12】係顯示記載有實驗例1及實驗例2之處理條件的表1。
【圖13】係顯示記載有實驗例1及實驗例2之實驗結果(表2)的圖。
【圖14】係顯示記載有實驗例3及實驗例4之處理條件的表3。
【圖15】係顯示記載有實驗例3及實驗例4的實驗結果(表4)的圖。
【圖16】係顯示記載有實驗例5~7之處理條件的表5。
【圖17】係顯示實驗例5~7之實驗結果(表6)的圖。
【圖18】係顯示以實驗例5~7所作成之虛擬半導體部DS的錐狀的高度的圖表。
【圖19】係顯示記載有實驗例8~11之處理條件的表7。
【圖20】係顯示實驗例8~11的實驗結果(表8)的圖。
【圖21】係顯示以實驗例8~11所作成之虛擬半導體部DS的上部CD、中間CD及底部CD的圖表。
【圖22】係顯示記載有實驗例12~14之處理條件的表9。
【圖23】係顯示實驗例12~14之實驗結果(表10)的圖。
【圖24】係顯示以實驗例12~14所作成之虛擬半導體部DS之錐狀的高度的圖表。
【圖25】係顯示記載有實驗例15及實驗例16之處理條件的表11。
【圖26】係顯示實驗例15及實驗例16的實驗結果(表12)的圖。
以下，參照圖式，詳細說明各種實施態樣。又，對於各圖式中同一或是相當的部分，附上同一符號。
首先，說明一般的鰭式場效電晶體的製造。圖1係顯示一般鰭式場效電晶體之製造的中間階段所製造之製品的立體圖。圖1所示的製造品100，具有矽製的基板102。基板102的表面上，設有複數半導體部位104。複數半導體部位104為鰭式的半導體部位，在同一方向上延伸，且並排設置。複數半導體部位104，係以與基板102相同的材料所構成。複數半導體部位104，例如，係藉由蝕刻矽製的半導體基板所形成。
複數半導體部位104之間，設有絕緣層106。絕緣層106，係由SiO2 所構成，其係以將複數半導體部位104覆蓋至該半導體部位104之高度方向中間位置的方式設置。例如，以覆蓋複數半導體部位104的方式，在基板102上形成SiO2層，並蝕刻該SiO2層，藉此形成絕緣層106。
另外，製造品100，具有複數虛擬閘極108。虛擬閘極108，在與複數半導體部位104垂直的方向上延伸，其部分地覆蓋複數半導體部位104及絕緣層106。以覆蓋複數半導體部位104及絕緣層106的方式設置多晶矽層，並在該多晶矽層上設置遮罩M，而以轉印該遮罩M之圖案的方式蝕刻多晶矽層，藉此形成複數虛擬閘極108。遮罩M，具有例如，SiN層與SiO2層的多層構造。
另外，製造品100具有側壁間隔器112。側壁間隔器112，沿著虛擬閘極108之一對側面設置。側壁間隔器112，係由例如，SiN所構成。
圖2係顯示包含以一般多晶矽層之蝕刻的方式形成的虛擬閘極之製品的剖面圖，相同圖中，顯示沿著圖1之II-II線所切開的剖面。以習知的一般方法蝕刻多晶矽層，則圖1所示之製品的剖面，形成如圖2(a)所示的態樣。如圖2(a)所示，虛擬閘極108的一對側面間的寬度，一般而言，越接近絕緣層106，亦即，越接近該虛擬閘極108的下端變得越大。如此，習知的虛擬閘極108的形狀，一般而言係形成逆錐狀。藉由去除具有逆錐狀之虛擬閘極108而形成的空間SP，成為如圖2(b)所示的形狀。亦即，如圖2(b)所示，劃分出空間SP之一對側壁間隔器112的間隔，越往下方越大。更具體而言，位於高度方向上之空間SP的寬度WL，大於比該位置更上方之空間SP的寬度WU。若對該樣的空間SP內供給電極材料，則會發生無法以電極材料填滿空間SP的情況。具體而言，電極材料無法填滿至空間SP的角落CP，亦即，絕緣層106的表面與側壁間隔器112之接觸部分附近。
形成一實施態樣之虛擬閘極的方法，係參照圖2，解決上述問題，而容易以電極材料填滿藉由去除虛擬閘極所形成的空間。圖3係顯示形成一實施態樣之虛擬閘極之方法的流程圖。以下，參照圖3，說明在鰭式場效電晶 體的製造中形成虛擬閘極之方法的一實施態樣。
在形成一實施態樣之虛擬閘極的方法中，首先，準備被處理體W。圖4係顯示在形成一實施態樣之虛擬閘極的方法中，將所準備之被處理體一部分切開的立體圖。圖4中顯示，相鄰的兩個半導體部位104之間，多晶矽層PL及遮罩M被截斷的被處理體W，相同圖中，可觀察到多晶矽層PL的剖面PCS。
如圖4所示，被處理體W，具有基板102、複數半導體部位104、絕緣層106，及多晶矽層PL。基板102，係上述之矽製基板。基板102的表面上，形成複數的鰭式半導體部位104。
複數半導體部位104之間，設有以SiO2構成的絕緣層106。半導體部位104及絕緣層106的形成方法，係以與上述之習知方法相同的方法所形成。另外，半導體部位104及絕緣層106上，以覆蓋該等半導體部位104及絕緣層106的方式，設有多晶矽層PL。多晶矽層PL，係使用例如，化學氣相層積法(CVD)所形成。多晶矽層PL上形成遮罩M。遮罩M，具有欲轉印至多晶矽層PL的圖案。一實施態樣中，遮罩M具備多層構造，係在以SiN構成的第1層110上，設有以SiO2構成之第2層114。
圖3所示的方法中，對於圖4所示的被處理體W實施步驟S1~S3。以下，圖3及圖4以外，亦參照圖5~7。圖5~7，係用以說明形成一實施態樣之虛擬閘極之方法的各步驟的剖面圖。又，圖5~7中，使用從圖4所示的箭號V方向，觀察與圖4中包含截面PCS之平面相同的平面之中，區域RCS之剖面的剖面圖，以表示被處理體W在各步驟中的狀態。
於圖3所示的方法中，步驟S1中，被處理體W收納於電漿處理裝置的處理容器內，並曝露於HBr氣體的電漿。該步驟S1中，以使遮罩M的圖案轉印至多晶矽層PL的方式，蝕刻該多晶矽層PL。
如圖5(a)所示，激發HBr氣體之後，產生Br(溴)之自由基的這種活性種。步驟S1中，藉由使所產生之Br的活性種與多晶矽層PL的Si(矽)鍵結，來蝕刻多晶矽層PL。又，圖5(a)中，以圓圍住的「Br」，係表示Br的活性種。
如圖5(b)所示，步驟S1中，伴隨著多晶矽層PL之蝕刻的進行，從多晶矽層PL形成的虛擬半導體部DS逐漸形成。虛擬半導體部DS的形狀，反映遮罩M之形狀，其具有一對側面SS。
另外，步驟S1中使用HBr氣體之電漿的蝕刻，並非是離子輔助蝕刻(Ion Assisted Etching)，而是反應性蝕刻，其為等向性蝕刻。因此，步驟S1中，在以多晶矽層PL形成的虛擬半導體部DS的側面上形成保護膜，同時蝕刻多晶矽層PL。
一實施態樣中，步驟S1中，對於電漿處理裝置內的處理容器，同時供給HBr氣體、O2氣體及Ar氣體。步驟S1中，因為Si、Br及O(氧)結合而產生的化合物SiBrO，即蝕刻副產物，堆積於一對側面SS上。藉此，於虛擬半導體部DS的一對側面SS，形成保護膜PF。又，保護膜PF的一部分中，亦包含Si與O的化合物SiO。
步驟S1中，在到達多晶矽層PL的基底層、即絕緣層106之前，進行多晶矽層PL的蝕刻。在步驟S1結束的時間點，被處理體W的剖面，成為圖6(a)所示的構造。亦即，藉由步驟S1，如圖6(a)所示，在半導體部位104及絕緣層106露出之前蝕刻多晶矽層PL，以形成虛擬半導體部DS。另外，虛擬半導體部DS的一對側面SS上，形成保護膜PF。
如圖6(a)所示，保護膜PF係以下述方式形成：在虛擬半導體部DS的上側部分較厚，而越接近虛擬半導體部DS的下端膜厚越薄。這是因為，對於虛擬半導體部DS的上側部分，供給較多的Br、O等的活性種，而越接近虛擬半導體部DS的下端，所供給之活性種的量越少。另外，在具有鰭式 半導體部位104的被處理體W中，於半導體部位104的上方雖存在較多的Si，但因為半導體部位104的下方存在該絕緣層部位106，故Si的量較少。結果，形成於虛擬半導體部DS的一對側面SS上的保護膜PF之膜厚，在虛擬半導體部DS之上側部分變得較厚，越接近下端膜厚越薄的傾向更為顯著。
接著，本方法中，如圖3所示，步驟S2中，更將被處理體W曝露於HBr氣體的電漿之中。該步驟S2中，亦對於電漿處理裝置內的處理容器內，同時供給HBr氣體與O2氣體及Ar氣體。因為先前的步驟S1中，多晶矽層PL被蝕刻至基底層，故在步驟S2中，因為蝕刻而產生的矽的量變少，導致作為保護膜PF之來源的蝕刻副產物的產生量極低。因此，在步驟S2中於橫向上進行蝕刻。另外，步驟S2中，選擇性地蝕刻保護膜PF及虛擬半導體部DS。
具體而言，虛擬半導體部DS的上側部分，因為形成厚的保護膜，故該上側部分中，虛擬半導體部DS在橫向上被蝕刻的量較少。例如，在虛擬半導體部DS的上側部分中，保護膜PF在橫向上被蝕刻，而虛擬半導體部DS實際上未被蝕刻，或僅有些微被蝕刻。另一方面，虛擬半導體部DS的底部BP，因為形成較薄的保護膜，故虛擬半導體部DS在橫向上被蝕刻的量較大。亦即，除了保護膜PF以外，該底部BP亦在橫向上被蝕刻。因此，步驟S2的途中，如圖6(b)所示，例如，虛擬半導體部DS的底部BP在橫向上被蝕刻，另一方面，虛擬半導體部DS的上側部分留有保護膜PF，而形成該虛擬半導體部DS之上側部分在橫向上的蝕刻並未開始的狀態。
另外，因為保護膜PF的厚度隨著朝向虛擬半導體部DS的下端而變小，故底部BP中，越接近下端，在橫向上被蝕刻的量就越多。結果，步驟S2結束時，如圖7(a)所示，虛擬半導體部DS的底部BP中，一對側面SS間的距離，越接近虛擬半導體部DS的下端越小。因此，虛擬半導體部DS的底部BP，形成從下端開始至少一部分具有錐狀的態樣。另外，在具有鰭式半導體部位104的被處理體W中，可將虛擬半導體部DS之底部BP的錐 狀，設於比半導體部位104之頂部的更下方。
若將具有這種形狀的虛擬半導體部DS作為虛擬閘極使用，在虛擬閘極去除之後形成於側壁間隔器層間之空間的形狀，形成易於以電極材料填滿的形狀。特別是，因為以絕緣層106與側壁間隔器所圍住之空間的角落，其角度成為鈍角，故可輕易地將電極材料供給至該角落。
一實施態樣中，並非係將以步驟S2所形成的虛擬半導體部DS使用為虛擬閘極，可在步驟S2之後更進一步實施步驟S3。步驟S3中，被處理體W，在電漿處理裝置的處理容器內，曝露於氯氣(Cl2氣體)或是溴氣(Br2氣體)的電漿。該步驟S3中，並不將氧氣供給至處理容器內。如此，步驟S3中，使用堆積性低於HBr氣體的氯氣或是溴氣。另外，步驟S3中產生的蝕刻副產物其堆積性較低。因此，步驟S3中，更進一步進行虛擬半導體部DS之底部BP的橫向蝕刻。結果，如圖7(b)所示，相較於以步驟S3所形成之底部BP的一對側面SS，以步驟S2所形成之底部BP的一對側面SS更為平順。
另外，步驟S3中所使用的氣體為氦氣而非氟氣體。氟氣體，雖可蝕刻多晶矽製的虛擬半導體部DS，但對於虛擬半導體部DS並不具有選擇性，而是蝕刻絕緣層106。因此，步驟S3中，亦可對虛擬半導體部DS進行選擇性蝕刻。
接著，參照圖8。圖8係顯示平面型場效電晶體的製造中，使用圖3所示之方法的情況下，經過各步驟之後的被處理體的狀態的圖。圖3所示的方法，並不限定於鰭式場效電晶體的製造，亦可用於平面型場效電晶體的製造。
如圖8(a)所示，平面型場效電晶體的製造中，矽製的基板202的表面上形成有SiO2製的絕緣膜206，藉由將遮罩M的圖案轉印至設於絕緣膜206上之多晶矽層的方式來蝕刻多晶矽層，而使虛擬半導體部DS形成於絕緣膜 206上。又，用於平面型場效電晶體之製造的遮罩M具有多層構造，其在SiO2所構成的第1層210上，含有SiN所構成之第2層214。
平面型場效電晶體的製造中，亦在步驟S1中，於絕緣膜206上設置多晶矽層，但係蝕刻至作為基底層之絕緣膜206的表面為止。平面型場效電晶體的製造中，亦相同地具有下述傾向：步驟S1中形成於虛擬半導體部DS的側面SS上之保護膜PF的膜厚，隨著從虛擬半導體部DS的上端接近下端而變小。然而，平面型場效電晶體中，因為未設有鰭式半導體部位，與保護膜PF之膜厚相關的上述傾向，並不如關於鰭式場效電晶體之保護膜PF之膜厚的傾向那麼顯著。
接著，步驟S2中，更進一步將如圖8(a)所示的被處理體W曝露於HBr的電漿，使得虛擬半導體部DS的底部BP在橫向上被蝕刻。結果，如圖8(b)所示，底部BP中，一對側面SS間的距離越朝向虛擬半導體部DS的下端越小。另外，若更進行步驟S3，如圖8(c)所示，底部BP中，一對側面SS形成更平滑的面。
如圖3所示的方法中，藉由調整步驟S2的時間，可調整虛擬半導體部DS的底部BP在橫向上的蝕刻量。亦即，步驟S2的時間越長，則可使虛擬半導體部DS的底部BP在橫向上的蝕刻量越大。
另外，圖3所示的方法中，藉由調整進行步驟S1時的被處理體W的溫度，可調整保護膜PF的膜厚。這是因為，被處理體W的溫度越高，蝕刻副產物相對於虛擬半導體部DS的附著可能性(Probability)(附著係數)越低。另外，藉由調整進行步驟S2時的被處理體W的溫度，可調整虛擬半導體部DS的蝕刻速度，特別是步驟S2中的虛擬半導體部DS在橫向上被蝕刻速度。這是因為，被處理體的溫度越高，則虛擬半導體部DS的蝕刻速度越高。例如，可將步驟S1及步驟S2中的被處理體W的溫度，設定為60°~70°。
另外，圖3所示的方法中，藉由相對調整步驟S1中的HBr氣體的流量與O2氣體的流量，可調整上述形成錐狀部分的高度(參照圖7(a)及(b)的「H」)，亦即，從虛擬半導體部DS的下端到錐狀結束之高度位置的距離(以下稱為「錐狀的高度」)。具體而言，若減少HBr氣體的流量，增加O2氣體的流量，則上述蝕刻副產物之化合物的產生量變多，保護膜PF的厚度變厚。為了去除該保護膜PF，若步驟S2的處理時間變長，則在保護膜PF之厚度較小的底部BP進行橫向蝕刻，而以此為比例所形成之錐狀部分的高度變高。如此，圖3所示的方法中，可藉由相對調整步驟S1中的HBr氣體流量與O2氣體的流量，來調整上述形成錐狀部分的高度。
另外，一實施態樣中，上述步驟S1~S3中，可使用微波作為電漿源，來產生電漿。例如，可使用從輻射線狹縫天線所放射出來的微波，以在步驟S1~S3的各步驟中，激發處理容器內的氣體。使用微波的電漿處理裝置中，相較於平行平板型的電漿處理裝置，可提升自由基的生產效率及自由基產生量的控制性。結果，可提升蝕刻副產物的產生效率，另外，可提升蝕刻副產物之產生量的控制性。因此，可提升蝕刻副產物相對於虛擬半導體部DS之附著量的控制性，進而提升虛擬半導體部DS之形狀的控制性。
另外，在將微波使用為電漿源的情況中，圖3所示的方法中，藉由控制微波的功率，可調整錐狀的高度。具體而言，若調整微波的功率，則可調整作為蝕刻副產物之化合物的量。結果，可調整保護膜PF的厚度。藉此，可調整步驟S2中在橫向上進行蝕刻的程度，進而調整形成錐狀之部分的高度。如此，圖3所示的方法中，藉由調整步驟S1中的微波的功率，可調整上述之錐狀的高度。例如，可在微波功率為1700W~2300W的範圍內進行調整。
以下，說明將微波使用為電漿源的電漿處理裝置之一例，以作為可用於形成實施態樣之虛擬閘極之方法的電漿處理裝置。圖9係概略顯示可用於形成一實施態樣之虛擬閘極之方法的電漿處理裝置。圖9中，概略顯示電漿處理裝置10的剖面。
圖9所示的電漿處理裝置10，具備處理容器12。處理容器12，劃分出用以收納被處理體W的處理空間S。處理容器12，包含側壁12a、底部12b及頂部12c。側壁12a，具有在Z軸延長的方向(以下稱為「Z軸方向」)上延伸的略筒狀。底部12b，設於側壁12a的下端側。底部12b上，設有排氣用的排氣孔12h。側壁12a的上端部呈現開口的態樣。側壁12a的上端部開口被介電窗18所封閉。介電窗18，夾持於側壁12a的上端部與頂部12c之間。亦可在該介電窗18與側壁12a的上端部之間插設密封構件26。密封構件26為例如O型環，對於處理容器12的密閉有所貢獻。
電漿處理裝置10，更具備設於處理容器12內的載台20。載台20，設於介電窗18的下方。載台20，包含平台20a及靜電夾頭20b。
平台20a，被筒狀支持部46所支持。筒狀支持部46，係以絕緣性的材料所構成，從底部12b垂直往上延伸。另外，筒狀支持部46的外周，設有導電性的筒狀支持部48。筒狀支持部48，沿著筒狀支持部46的外周，從處理容器12的底部12b垂直往上方延伸。該筒狀支持部48與側壁12a之間，形成環狀的排氣路50。
排氣路50的上部，安裝有環狀的緩衝板52，其設有複數貫通孔。排氣路50，與提供排氣孔12h的排氣管54連接，該排氣管54，透過壓力調整器56a與排氣裝置56b連接。排氣裝置56b，具有渦輪分子泵等的真空泵。壓力調整器56a，調整排氣裝置56b的排氣量，以調整處理容器12內的壓力。藉由該等壓力調整器56a及排氣裝置56b，可將處理容器12內的處理空間S減壓至期望的真空度。另外，藉由使排氣裝置56b運作，可使氣體從載台20的外周透過排氣路50排氣。
平台20a，兼作高頻電極。平台20a，透過匹配單元60及供電棒62，與RF偏壓用的高頻電源58電性連接。高頻電源58，以既定功率，輸出固定頻率(例如13.65MHz)的高頻電力(偏壓電力)，其適用於控制被吸引至被處 理體W之離子的能量。匹配單元60收納匹配器，其在高頻電源58側的阻抗，及主要為電極、電漿、處理容器12之負載側的阻抗之間進行匹配。該匹配器之中，包含用於產生自偏壓的阻隔電容器。
平台20a的頂面，設有靜電夾頭20b。靜電夾頭20b的頂面，構成用以載置被處理體W的載置區域。該靜電夾頭20b，以靜電吸附力保持被處理體W。靜電夾頭20b的徑向外側，設有環狀地圍住被處理體W周圍的聚焦環F。靜電夾頭20b，包含電極20d、絕緣膜20e及絕緣膜20f。電極20d係由導電膜所構成，其設於絕緣膜20e與絕緣膜20f之間。高壓的直流電源64透過開關66及被覆線68與電極20d電性連接。靜電夾頭20b，可藉由從直流電源64施加的直流電壓所產生的庫倫力，將被處理體W吸附保持於其頂面。
平台20a的內部，設有在圓周方向延伸的環狀冷媒室20g。該冷媒室20g中，從冷卻單元透過配管70、72，循環供給既定溫度的冷媒，例如冷卻水。靜電夾頭20b上的被處理體W的處理溫度，可藉由冷媒的溫度來控制。更進一步，來自傳熱氣體供給部的傳熱氣體，例如He氣，透過氣體供給管74被供給至靜電夾頭20b的頂面與被處理體W的背面之間。
電漿處理裝置10，更具備加熱器HT、HS、HCS及HES，以作為溫度控制機構。加熱器HT，設於頂部12c內，以圍住天線14的方式，環狀地延伸。另外，加熱器HS，設於側壁12a內，且環狀地延伸。加熱器HS，例如，設於與處理空間S之高度方向(亦即Z軸方向)的中間對應的位置。加熱器HCS，設於平台20a內。加熱器HCS，設於平台20a內，與上述載置區域中央部分的下方，亦即Z軸交叉的區域。另外，加熱器HES，設於平台20a內，以圍住加熱器HCS的方式環狀延伸。加熱器HES，設於上述載置區域之外緣部分的下方。
另外，電漿處理裝置10，更具備天線14、同軸波導管16、介電窗18、微波產生器28、調諧器30、波導管32及模式變換器34。微波產生器28， 產生例如頻率為2.45GHz的微波。微波產生器28，透過調諧器30、波導管32及模式變換器34，與同軸波導管16的上部連接。同軸波導管16，沿著其中心軸線即Z軸延伸。同軸波導管16，包含外側導體16a及內側導體16b。外側導體16a，具有在Z軸方向上延伸的筒狀。外側導體16a的下端，與具有導電性表面的冷卻套管36之上部電性連接。內側導體16b，設於外側導體16a的內側。內側導體16b，沿著Z軸延伸。內側導體16b的下端，與天線14的狹縫板40連接。
天線14，配置在頂部12c中形成的開口內。該天線14，包含介電板38及狹縫板40。介電板38，縮短微波之波長，具有略圓板狀。介電板38，例如，係以石英或是氧化鋁所構成。介電板38，被夾持於狹縫板40與冷卻套管36的底面之間。天線14，因此藉由介電板38、狹縫板40及冷卻套管36的底面所構成。
狹縫板40，係形成有複數狹縫對的略圓板狀金屬板。天線14，係輻射線狹縫天線。圖10係顯示圖9所示之狹縫板的一例的平面圖。狹縫板40中，形成複數狹縫對40a。複數狹縫對40a以既定間隔設於徑向上，另外，以既定間隔配置於圓周方向上。複數狹縫對40a，分別包含兩個狹縫孔40b及40c。狹縫孔40b與狹縫孔40c，在互相交叉或是垂直的方向上延伸。
再次參照圖9。電漿處理裝置10中，以微波產生器28所產生的微波，透過司軸波導管16，傳遞至介電板38，並從狹縫板40的狹縫孔施予至介電窗18。
介電窗18，具有略圓板狀，係以例如石英或是氧化鋁所構成。介電窗18，設於狹縫板40的正下方。從天線14接受的微波透過介電窗18，以將該微波導入處理空間S。藉此，在介電窗18的正下方產生電場，而在處理空間內產生電漿。如此，藉由電漿處理裝置10，可在不施加磁場的情況下，使用微波產生電漿。
介電窗18的底面，劃分出凹部18a。凹部18a，係以環繞Z軸的方式環狀設置，其具有錐狀。該凹部18a，係設置用以促進導入之微波產生駐波，對於有效率地產生微波的電漿有所貢獻。
以下，一併參照圖9及圖11。圖11係概略顯示圖9所示之電漿處理裝置的氣體供給系統的圖。如圖9及圖11所示，電漿處理裝置10，包含中央導入部22、周邊導入部24、分流器FS及氣體供給系統GS。
中央導入部22，包含配管22a及噴注器22b。配管22a，通過內側導體16b的內部，沿著Z軸沿伸。該配管22a，與噴注器22b連接。噴注器22b中，形成在Z軸方向上延伸的複數貫通孔。介電窗18中，沿著Z軸設有收納噴注器22b之空間，及將該空間與處理空間S連接的孔18h。此一中央導入部22，透過配管22a、噴注器22b之複數的貫通孔，及孔18h，從處理空間S的上方沿著Z軸，將氣體供給至處理空間S內。
周邊導入部24，包含環狀管24a及配管24b。環狀管24a，以在處理空間S之Z軸方向的中間位置，以Z軸為中心環狀延伸的方式，設於處理容器12內。該環狀管24a中，形成朝向Z軸開口的複數氣體噴射孔24h。該等複數氣體噴射孔24h，係以Z軸為中心環狀地排列配置。該環狀管24a與配管24b連接，該配管24b延伸至處理容器12的外部。此一周邊導入部24，透過配管24b、環狀管24a及氣體噴射孔24h，將氣體朝向Z軸導入處理空間S內。
氣體供給系統GS，對中央導入部22及周邊導入部24供給氣體。氣體供給系統GS，包含氣體源80a、82a、84a、86a、88a。氣體源極80a、82a、84a、86a、88a，分別為Ar氣體源、HBr氣體源、O2氣體源、Cl2氣體源、CF4氣體源。又，氣體源86a亦可為Br2氣體源。另外，以氣體源88a所供給的氣體，係用來去除在步驟S1之前形成於被處理體W之自然氧化膜。因此，氣體源88a，可為所謂CF4氣體的氟碳系氣體，或是所謂CH3F氣體的氟碳系氣體源，或亦可為Cl2氣體源。
氣體源極80a，透過閥80b、質量流量控制器80c及閥80d與共通氣體線GL10連接。氣體源極82a，透過閥82b、質量流量控制器82c及閥82d與共通氣體線GL10連接。氣體源極84a，透過閥84b、質量流量控制器84c及閥84d與共通氣體線GL10連接。氣體源極86a，透過閥86b、質量流量控制器86c及閥86d與共通氣體線GL10連接。另外，氣體源極88a，透過閥88b、質量流量控制器88c及閥88d與共通氣體線GL10連接。
共通氣體線GL10，與分流器FS連接。分流器FS，將從共通氣體線GL10所供給之氣體分流至氣體線GL12與氣體線GL14。氣體線GL12，與中央導入部22連接，氣體線GL14與周邊導入部24連接。因此，來自氣體供給系統GS的氣體，藉由分流器FS分流至中央導入部22與周邊導入部24。另外，電漿處理裝置10中，中央導入部22及周邊導入部24亦可分別與個別的氣體供給系統GS連接。藉由具有這種構成，電漿處理裝置10中，可控制從中央導入部22及周邊導入部24供給至處理空間S的氣體流量比與氣體組成比，調整其空間分布。
電漿處理裝置10，如圖9所示，更具備控制部Cnt。控制部Cnt，可為如能夠執行程式之電腦裝置這樣的控制器。控制部Cnt，對質量流量控制器80c、82c、84c、86c、88c送出控制信號，可分別控制來自氣體源80a、82a、84a、86a、88a的氣體流量。另外，控制部Cnt，對閥80b、80d、82b、82d、84b、84d、86b、86d、88b、88d送出控制信號，而可控制該等閥的開閉。另外，控制部Cnt，對分流器FS送出控制信號，而可控制處理氣體對於中央導入部22的供給量，及處理氣體對於周邊導入部24之供給量的比例，亦即，中央導入部22的氣體流量與周邊導入部24的氣體流量的比例。更進一步，控制部Cnt，以控制微波功率、RF偏壓之功率及ON/OFF及處理容器12內之壓力的方式，將控制信號供給至微波產生器28、高頻電源58、壓力調整器56a。
比一電漿處理裝置10，藉由以控制部Cnt控制電漿處理裝置10的各部 位，而可進行步驟S1~S3。另外，電漿處理裝置10，因為將微波使用為電漿源，故如上所述，適用於步驟S1~S3的進行。
以下，就使用圖9所示的電漿處理裝置10，進行圖3所示之形成虛擬閘極之方法的各種實驗例進行說明。
(實驗例1及實驗例2)
實驗例1及實驗例2中，將步驟S2的處理時間作為不同的參數，來形成用於平面型場效電晶體的虛擬閘極。實驗例1及實驗例2所使用的被處理體W，在矽基板202上具有厚度為10nm之SiO2所構成的絕緣膜206，而在絕緣膜206上具有厚度為80nm的多晶矽層PL，並在該多晶矽層PL上具有遮罩M。遮罩M，具有以SiO2所構成的第1層110，在該第1層110上具有以SiN所構成之第2層114。第1層110的厚度為115nm，第2層114的厚度為50nm，遮罩M的線寬為37nm，遮罩M的線間之距離為75nm。圖12的表1顯示實驗例1及實驗例2的處理條件。如表1所示，實驗例1的步驟S2的處理時間為15秒，實驗例2的步驟S2的處理時間為60秒。另外，微波的頻率為2.45GHz，偏壓電力的頻率為13.65MHz。另外，實驗例1及實驗例2中，將步驟S1及步驟S2中的處理空間的壓力設定為120mTorr(16Pa)。又，表1中，處理時間「EPD」，係表示該步驟的處理時間係以檢測出終點來決定。
接著，取得實驗例1及實驗例2中，處理後的被處理體W的TEM影像，並從該TEM影像求得虛擬半導體部DS的形狀。其結果如圖13(表2)所示。圖13中，係以TEM影像作為線圖，來描繪剖面圖。另外，「上部CD」、「中間CD」、「底部CD」，分別係虛擬半導體部DS的上端、高度方向中間、下端的寬度。如實驗例1及2的剖面圖及底部CD明顯所示，藉由充分確保步驟S2的時間，確認能夠在虛擬半導體部DS的底部形成錐狀。
(實驗例3及實驗例4)
實驗例3及實驗例4中，將步驟S1及S2的載台溫度(靜電夾頭的溫度)作為不同參數，形成用於平面型場效電晶體的虛擬閘極。實驗例3及實驗例4所使用的被處理體W，與實驗例1所使用的被處理體W相同。圖14的表3中顯示實驗例3及實驗例4的處理條件。如表3所示，實驗例3的步驟S1及步驟S2的載台溫度為60℃，實驗例4的步驟S1及步驟S2的載台溫度為70℃。另外，微波的頻率為2.45GHz，偏壓電力的頻率為13.65MHz。另外，實驗例3及實驗例4中，將步驟S1及步驟S2中的處理空間的壓力設為120mTorr(16Pa)。
接著，取得實驗例3及實驗例4中，處理後之被處理體W的SEM影像，並從該SEM影像求得虛擬半導體部DS的形狀。其結果如圖15(表4)所示。圖15中，將SEM影像作為線圖，描繪剖面圖。如同從實驗例3及實驗例4的剖面圖及底部CD所能清楚瞭解，藉由提高載台溫度，亦即被處理體W的溫度，確認能以短時間在虛擬半導體部DS的底部形成錐狀。
(實驗例5~7)
實驗例5~7中，將步驟S1的HBr氣體流量及O2氣體流量作為不同參數，形成用於平面型場效電晶體用的虛擬閘極。實驗例5~7所使用的被處理體W，與實驗例1所使用的被處理體W相同。圖16的表5顯示實驗例5~7的處理條件。又，實驗例5~7之各步驟S2的處理時間，與步驟S1的處理時間為相同時間。另外，微波的頻率為2.45GHz，偏壓電力的頻率為13.65MHz。另外，實驗例5~7中，步驟S1及步驟S2中的處理空間的壓力設為120mTorr(16Pa)。
接著，取得實驗例5~7之處理後的被處理體W之SEM影像，並從該SEM影像求得虛擬半導體部DS的形狀。結果顯示於圖17(表6)。另外，表示實驗例5~7中，處理後之被處理體W中的虛擬半導體部DS的錐狀高度(參照圖7的(a)及(b)的「H」)的圖表，顯示於圖18。如圖17及圖18所示， 藉由實驗例5~7，確認相對調整步驟S1之HBr氣體流量與O2氣體流量，可調整錐狀的高度H。具體而言，確認在步驟S1中，增加HBr氣體的流量且降低O2氣體的流量，可降低錐狀的高度H。
(實驗例8~11)
實驗例8~11中，將步驟S2的處理時間作為參數並使其不同，以形成用於鰭式場效電晶體的虛擬閘極。實驗例8~11所使用的被處理體W，在矽基板102上，寬度20nm的鰭式半導體部位104具有85nm的間距，半導體部位104之間具有絕緣層106，並以覆蓋半導體部位104及絕緣層106的方式具有多晶矽層PL，而在多晶矽層PL上具有遮罩M。半導體部位104，從絕緣層106的表面突出30nm的高度。另外，遮罩M，具有以SiN所構成的第1層210，該第1層210上，具有以SiO2所構成的第2層214。第1層210的厚度為115nm，第2層214的厚度為50nm，遮罩M的線寬為35nm，遮罩M的線間的間距為85nm。圖19的表7顯示實驗例8~11的處理條件。又，微波的頻率為2.45GHz，偏壓電力的頻率為13.65MHz。另外，實驗例8~11中，步驟S1及步驟S2中的處理空間的壓力設定為20mTorr(16Pa)。
接著，取得實驗例8~11中，處理後之被處理體W的SEM影像，並從該SEM影像求得虛擬半導體部DS的形狀。結果顯示於圖20(表8)。圖20中，以SEM影像作為線圖，來描繪剖面圖。另外，「上部CD」、「中間CD」、「底部CD」，分別為虛擬半導體部DS的上端、高度方向中間、下端的寬度。另外，表示實驗例8~11的處理後的被處理體W中的虛擬半導體部DS的上部CD、中間CD及底部CD的圖表，顯示於圖21。如圖20及21所示，藉由實驗例8~11，亦可在鰭式場效電晶體的製造中，於虛擬半導體部DS的底部形成錐狀，另外可確認，步驟S2的時間越長，虛擬半導體部DS的底部的寬度越小。
(實驗例12~14)
實驗例12~14中，以步驟S1的微波的功率作為參數並使其不同，以形成用於鰭式場效電晶體的虛擬閘極。
實驗例12~14所使用的被處理體W，與實驗例8所使用的被處理體W相同。圖22的表9顯示實驗例12~14的處理條件。又，微波的頻率為2.45GHz，偏壓電力的頻率為13.65MHz。另外，實驗例12~14中，將步驟S1及步驟S2中的處理空間壓力設定為120mTorr(16Pa)。
接著，求得實驗例12~14的處理後的被處理體W的SEM影像，並從該SEM影像求得虛擬半導體部DS的形狀。其結果顯示於圖23(表10)。另外，表示實驗例12~14中，處理後之被處理體W中的虛擬半導體部DS的錐狀高度(參照圖7的(a)及(b)的「H」)的圖表，顯示於圖24。如圖23及24所示，由實驗例12~14可確認，藉由調整步驟S1的微波功率，可調整錐狀的高度H。具體而言，可確認若增加微波功率，則具有錐狀高度H變低的傾向。
(實驗例15及實驗例16)
至此的實驗例中，雖以步驟S2結束處理，但實驗例15及16中，係使用包含步驟S1~S3的方法，形成用於鰭式場效電晶體的虛擬閘極。另外，實驗例15及16中，以步驟S2的處理時間及步驟S3的處理時間作為參數並使其不同。實驗例15及實驗例16所使用的被處理體W，與實驗例8所使用的被處理體W相同。圖25的表11中，顯示實驗例15及實驗例16的處理條件。又，微波的頻率為2.45GHz，偏壓電力的頻率為13.65MHz。另外，實驗例15及實驗例16中，將步驟S1及步驟S2中的處理空間的壓力設定為120mTorr(16Pa)，將步驟S3中的處理空間的壓力設定為20mTorr(2.666Pa)。
接著，取得實驗例15及實驗例16中，處理後之被處理體W的SEM影像，並從該SEM影像求得虛擬半導體部DS的形狀。其結果顯示於圖26(表12)。又，圖26中，以線圖所表示的剖面圖，來顯示步驟S3前後的SEM影 像。另外，圖26中，錐角係虛擬半導體部DS之底部BP的一對側面之間的角度。如圖26所示，藉由追加步驟S3，使得虛擬半導體部DS的底部BP的錐狀，具有更加尖銳的錐角；另外可確認，該底部BP中一對側面SS，形成更加平順的面。
以上，雖就各種實施態樣進行說明，但並不限於上述實施態樣，而可為各種的變形態樣。例如，並不限於以將微波作為電漿源之電漿處理裝置來進行圖3所示的方法，亦可由平行平板型的電漿處理裝置，或是感應耦合型的電漿處理裝置等各種電漿處理裝置來進行圖3所示的方法。
S1~S3‧‧‧步驟

Claims (5)

  1. 一種虛擬閘極形成方法，係在場效電晶體的製造中形成虛擬閘極的方法，其特徵為包含：第1步驟，將具有多晶矽層的被處理體曝露於HBr氣體之電漿，以蝕刻該多晶矽層，並從該多晶矽層形成具有一對側面的虛擬半導體部，且在該一對側面上形成以蝕刻副產物為基礎的保護膜，使得越接近該虛擬半導體部的下端其膜厚越小；及第2步驟，在該第1步驟之後，將該被處理體更曝露於HBr氣體的電漿。
  2. 如申請專利範圍第1項之虛擬閘極形成方法，其中更包含：第3步驟，在該第2步驟之後，將該被處理體更曝露於溴氣或是氯氣的電漿。
  3. 如申請專利範圍第1或2項之虛擬閘極形成方法，其中，該電漿係由微波所產生。
  4. 如申請專利範圍第1或2項之虛擬閘極形成方法，其中，該場效電晶體為鰭式場效電晶體；該被處理體具有一個以上的鰭式半導體部位；該多晶矽層係以覆蓋該一個以上之鰭式半導體部的方式所設置；該虛擬半導體部，係以在與該一個以上的鰭式半導體部位交叉的方向上延伸的方式形成。
  5. 如申請專利範圍第1或2項之虛擬閘極形成方法，其中，該第1步驟中，一併產生HBr氣體的電漿與氧氣的電漿。
TW102146424A 2012-12-18 2013-12-16 虛擬閘極形成方法 TWI595566B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012275741A JP2014120661A (ja) 2012-12-18 2012-12-18 ダミーゲートを形成する方法

Publications (2)

Publication Number Publication Date
TW201432822A true TW201432822A (zh) 2014-08-16
TWI595566B TWI595566B (zh) 2017-08-11

Family

ID=50931408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146424A TWI595566B (zh) 2012-12-18 2013-12-16 虛擬閘極形成方法

Country Status (4)

Country Link
US (1) US8946030B2 (zh)
JP (1) JP2014120661A (zh)
KR (1) KR102109208B1 (zh)
TW (1) TWI595566B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI715543B (zh) * 2014-12-22 2021-01-11 美商英特爾股份有限公司 為了效能及閘極填充的最佳化的閘極輪廓
TWI717032B (zh) * 2018-09-28 2021-01-21 台灣積體電路製造股份有限公司 製作半導體元件的方法及半導體元件

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102379267B1 (ko) * 2015-04-01 2022-03-28 삼성전자주식회사 아이솔레이션 영역 상의 스페이서를 갖는 반도체 소자
JP6516603B2 (ja) * 2015-04-30 2019-05-22 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US9865471B2 (en) * 2015-04-30 2018-01-09 Tokyo Electron Limited Etching method and etching apparatus
US10262870B2 (en) 2015-07-02 2019-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US10269651B2 (en) 2015-07-02 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US9704969B1 (en) * 2015-12-31 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin semiconductor device having multiple gate width structures
US10923385B2 (en) * 2016-11-03 2021-02-16 Lam Research Corporation Carrier plate for use in plasma processing systems
US11600713B2 (en) * 2018-05-30 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10658491B2 (en) 2018-06-15 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling profiles of replacement gates
US11532481B2 (en) 2020-06-30 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor device and method of forming
US11430893B2 (en) 2020-07-10 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318801B2 (ja) * 1993-12-29 2002-08-26 ソニー株式会社 ドライエッチング方法
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7208361B2 (en) * 2004-03-24 2007-04-24 Intel Corporation Replacement gate process for making a semiconductor device that includes a metal gate electrode
US7431795B2 (en) * 2004-07-29 2008-10-07 Applied Materials, Inc. Cluster tool and method for process integration in manufacture of a gate structure of a field effect transistor
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US7829951B2 (en) * 2008-11-06 2010-11-09 Qualcomm Incorporated Method of fabricating a fin field effect transistor (FinFET) device
CN102479693B (zh) * 2010-11-30 2013-11-06 中芯国际集成电路制造(北京)有限公司 形成栅极的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI715543B (zh) * 2014-12-22 2021-01-11 美商英特爾股份有限公司 為了效能及閘極填充的最佳化的閘極輪廓
TWI717032B (zh) * 2018-09-28 2021-01-21 台灣積體電路製造股份有限公司 製作半導體元件的方法及半導體元件
US11088262B2 (en) 2018-09-28 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Radical etching in gate formation

Also Published As

Publication number Publication date
US8946030B2 (en) 2015-02-03
KR20140079316A (ko) 2014-06-26
KR102109208B1 (ko) 2020-05-12
JP2014120661A (ja) 2014-06-30
TWI595566B (zh) 2017-08-11
US20140170842A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
TWI595566B (zh) 虛擬閘極形成方法
KR101808380B1 (ko) 레지스트 마스크의 처리 방법 및 반도체 디바이스의 제조 방법
TW201841251A (zh) 在電感耦合電漿處理腔室內以低偏壓電壓產生近基板補充電漿密度
TW201807738A (zh) 用以蝕刻高深寬比特徵部之多頻功率調變
TWI633599B (zh) Etching method and etching device
TWI602213B (zh) Plasma processing method, and plasma processing apparatus
US11133192B2 (en) Workpiece processing method
US10128337B2 (en) Methods for forming fin structures with desired profile for 3D structure semiconductor applications
CN105009259A (zh) 基板上三维结构的层的含nh3等离子体氮化
TW202129761A (zh) 基板處理方法及基板處理裝置
JP6877316B2 (ja) エッチング方法
TWI804573B (zh) 基板處理之方法與系統
US9637819B2 (en) Methods for preferential growth of cobalt within substrate features
TWI633600B (zh) 半導體元件之製造方法
JP6424249B2 (ja) シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法
US11651965B2 (en) Method and system for capping of cores for self-aligned multiple patterning
KR102170584B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20100068888A1 (en) Dry etching method
KR20210097044A (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
JP7438053B2 (ja) 成膜方法及び成膜装置
JP7418230B2 (ja) プラズマ処理方法及びプラズマ処理装置
TW201923936A (zh) 電漿處理裝置
JPH11204501A (ja) ドライエッチング装置およびドライエッチング方法
JP2012023162A (ja) 半導体製造装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees