TW201428914A - 元件與積體電路封裝的形成方法 - Google Patents

元件與積體電路封裝的形成方法 Download PDF

Info

Publication number
TW201428914A
TW201428914A TW102142944A TW102142944A TW201428914A TW 201428914 A TW201428914 A TW 201428914A TW 102142944 A TW102142944 A TW 102142944A TW 102142944 A TW102142944 A TW 102142944A TW 201428914 A TW201428914 A TW 201428914A
Authority
TW
Taiwan
Prior art keywords
layer
solder mask
integrated circuit
circuit package
forming
Prior art date
Application number
TW102142944A
Other languages
English (en)
Other versions
TWI536518B (zh
Inventor
Chih-Horng Chang
Sheng-Yu Wu
Pei-Chun Tsai
Tin-Hao Kuo
Chen-Shien Chen
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201428914A publication Critical patent/TW201428914A/zh
Application granted granted Critical
Publication of TWI536518B publication Critical patent/TWI536518B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供之元件可包括積體電路封裝。積體電路封裝可包括第一層與焊料遮罩。第一層可具有上表面，其中焊料遮罩位於第一層的上表面上。焊料遮罩可包括垂直邊緣。垂直邊緣與第一層的上表面之間的角度不小於90度。上述角度可不小於120度或不小於150度。

Description

元件與積體電路封裝的形成方法
本發明係關於積體電路封裝，更特別關於其焊料遮罩之垂直邊緣與第一層上表面之間的角度不小於90度的結構與其形成方法。
在製作積體電路封裝(如凸塊導線直連壓合封裝)時，焊料遮罩可用以物理及電性絕緣部份電路。一般而言，焊料遮罩可定義電路不需焊料的部份。形成焊料遮罩所採用的工具種類繁多，端視應用的特定需求而定。
施加焊料遮罩至下方結構(比如基板層、半導體層、或類似物)的習知方法可為微影製程，即形成焊料遮罩的層狀物於下方結構上。焊料遮罩層可包含開口用於通孔、焊料凸塊、導體墊、或類似物。焊料遮罩層通常包含一或多個垂直邊緣環繞周圍邊緣，以定義開口的側壁。焊料遮罩邊緣可與積體電路封裝的其他構件相鄰。
目前亟需改良用於積體電路封裝之焊料遮罩形狀，以克服習知方法的缺點。
本發明一實施例提供一種元件，包括：積體電路封裝，包括：第一層，具有上表面；以及焊料遮罩，位於第一 層的上表面上，焊料遮罩包括垂直邊緣，其中垂直邊緣與第一層的上表面之間的角度不小於90度。
本發明一實施例提供一種積體電路封裝的形成方法，包括：提供第一層，且第一層具有上表面；將焊料遮罩置於第一層的上表面上，且焊料遮罩包括垂直邊緣與預定的遮罩厚度；以及以具有預定光能振幅之光源曝光焊料遮罩，其中預定遮罩厚度與光能振幅係用以使焊料遮罩的垂直邊緣與上表面之間的角度不大於90度。
本發明一實施例提供一種積體電路封裝的形成方法，包括：提供第一層，且第一層具有上表面；將焊料遮罩置於第一層的上表面上，且焊料遮罩包括垂直邊緣與預定的化學組成；以及以光源曝光焊料遮罩，其中預定化學組成使焊料遮罩的垂直邊緣與上表面之間的角度不大於90度。
100、300‧‧‧元件
102‧‧‧IC封裝
104、304‧‧‧第一層
106、306‧‧‧焊料遮罩
108‧‧‧IC晶片
110、326‧‧‧MUF層
112‧‧‧銅柱
114‧‧‧接點
116、308‧‧‧上表面
118‧‧‧導線
120‧‧‧焊料球
122、322‧‧‧垂直邊緣
124、324‧‧‧角度
320‧‧‧晶粒
第1圖係實施例之元件剖視圖，其中焊料遮罩的垂直側壁與基板層之間的角度為至少90度；第2圖係第1圖之元件剖視圖的放大圖；以及第3圖係其他實施例之元件剖視圖，其中焊料遮罩的垂直側壁與基板層之間的角度大於90度，且元件更包含晶粒。
下述內容將詳述本發明實施例如何製作與使用。可以理解的是，這些實施例所提供的多種可行發明概念，以實施於多種特定方式。然而這些特定實施例僅用以說明而非侷限 本發明。
第1與2圖係本發明一實施例中，元件100之剖視圖。第2圖係第1圖之元件100的部份放大圖。元件100可為積體電路封裝，如凸塊導線直連(bump-on-trace，BOT)壓合封裝。元件100可包含IC(積體電路)封裝102。IC封裝102可包含第一層104、焊料遮罩106(第1圖的例子中有兩個焊料遮罩106)、IC晶片108、與MUF(molded underfiller，成型底填)層110。IC晶片108可包含多個接點114(如無鉛焊料)與位於其上的多個銅柱112，以作為IC晶片108的電性接點。IC晶片108可位於MUF層110之中或之上。焊料遮罩(又稱作阻焊料)106可位於第一層104之上表面116上，如第2圖的放大圖所示。藉由微影製程，可施加、印製、乾膜黏合焊料遮罩106於上表面116上。
第一層104可為基板層、凸塊導線直連層、以半導體接合技術形成的層狀物、積體電路晶粒、印刷電路板(PCB)、或類似物。以第1圖中的IC封裝102為例，第一層104為基板層。第一層104可包含導線118形成於第一層104之中或之上，即第1圖之第一層104包含多個導線118。導線118可為接點平台，以承載或連接至電性接點、柱狀物、焊料凸塊、或類似物，並提供導電路徑。在第1圖中的第一層104中，導線118可提供銅柱112與多個焊料球(如球格陣列)120之間的導電路徑，而焊料球120如第1及2圖中的虛線圈所示。焊料遮罩106可覆蓋並保護不需接觸的部份第一層104，並露出需要接觸的部份第一層104(如包含導線118的部份)。
焊料遮罩106可包含垂直邊緣122。在本發明的此 實施例中，焊料遮罩106的垂直邊緣122與第一層104之上表面116之間的角度124不小於90度。在一實施例中，垂直邊緣122使角度124不小於120度。在某些實施例中，垂直邊緣122使角度124不小於150度。在另一實施例中，角度124為90度，即垂直邊緣122垂直於上表面116。在其他實施例中，垂直邊緣122使角度124大於90度。
焊料遮罩106之垂直邊緣122與上表面116之間的角度124不小於90度，以降低或消除焊料遮罩106之垂直邊緣122與第一層104之上表面116之間的界面或接面之底切。上述界面的底切通常以平緩或劇烈的斜向，朝焊料遮罩106的垂直邊緣122中延伸。上述底切所導致的孔洞會殘留及/或成長污染物，而污染物會導致元件100過早失效。
第3圖係本發明其他實施例中，元件300的剖視圖。第3圖中的實施例與第1及2圖中元件100的實施例類似。元件300包含積體電路封裝300，且更包含具有上表面308的第一層304，與具有垂直邊緣322的焊料遮罩306，其中垂直邊緣322與上表面308之間具有角度324。第3圖中的元件300可更包含一或多個晶粒320(圖示中只有一個)，以及與第一層304及焊料遮罩306相鄰的MUF層326。垂直邊緣322與第一層304之上表面308之間的角度324，可避免及/或消除焊料遮罩306、第一層304、與MUF層326之間的界面之底切。
垂直邊緣122(或322)可形成於焊料遮罩106(或306)上並具有上述形狀，以形成角度124(或324)以避免及/或消除垂直邊緣122(或322)與第一層304(或304)之上表面116(或 308)之間的界面之底切。在此實施例中，垂直邊緣122及/或322之形成方法可為調整微影製程的參數。一般而言，微影製程關於以光源(如紫外光源)曝光焊料遮罩106及/或306，且光源投射穿過光罩，以移除部份焊料遮罩106及/或306。自焊料遮罩106及/或306移除的材料量取決於光源的預定振幅或強度(如光源的光能振幅)。在本發明此實施例中，可調整預定振幅(或光能振幅)以決定垂直邊緣122及/或322之形狀與角度124及/或324。以此例而言，將光源振幅增加至預定程度，以改善焊料遮罩材料的聚合程度，進而降低或消除界面中的底切。在某些實施例中，將介於5mJ/cm2至25mJ/cm2之間的光能振幅施加至厚度約40μm的焊料遮罩106及/或306，即可使垂直邊緣122及/或322具有上述形狀，進而消除垂直邊緣122及/或322與上表面116及/或308之間的界面之底切。在其他實施例中，可將介於10mJ/cm2至20mJ/cm2之間的光能振幅施加至厚度介於35μm至45μm之間的焊料遮罩106及/或306。在另一實施例中，可將15mJ/cm2的光能振幅施加至厚度為40μm的焊料遮罩106及/或306。
本發明其他實施例以微影製程的軟烘烤參數進行調整。一般而言，微影製程的第一步將液態的阻焊料置於基板層上。液態阻焊料可印製於基板層上，再以低溫處理一段時間(又稱作軟烘烤製程)。在軟烘烤製程後，可讓光源穿過光罩後曝光基板及阻焊料結構。舉例來說，調整軟烘烤的溫度及/或時間會改變焊料遮罩材料的光敏性，進而降低或消除上述界面的底切。
在某些實施例中，藉由調整焊料遮罩材料的化學組成可改變垂直邊緣122及/或322。一般而言，焊料遮罩106及/或306的特性如剛性、密度、重量、與類似特性取決於其材料的化學組成。用以形成焊料遮罩106及/或306之化學組成可包含但不限於醇酸樹脂、丙烯酸環氧樹脂、甲基丙烯酸環氧樹脂、紫外光固化阻焊料、與類似物。調整或改良焊料遮罩106及/或306其材料之化學組成，可進一步決定焊料遮罩106及/或306對微影製程所用之光源產生的反應。此實施例可調整材料中環氧樹脂與丙烯酸樹脂的混合比例，以影響焊料遮罩的交聯反應，進而減少或消除上述界面中的底切。在某些實施例中，焊料遮罩106及/或306之材料的化學組成可具有非晶氧化矽、硫酸鋇、與環氧樹脂等等。某些實施例中，混合15%的丙烯酸樹脂與15%的環氧樹脂。
在此實施例中，可調整焊料遮罩的阻光性或其他性質，以形成垂直邊緣122及/或322。在一實施例中，可將焊料遮罩中的染料減量以使焊料遮罩較透明。一般而言，焊料遮罩所含的染料可為綠色、藍色、甚至是黑色(比如軍事用途)。在本發明的實施例中，染料減量可讓焊料遮罩更透明，進而增加焊料遮罩底部(比如焊料遮罩靠近上表面116及/或308的部份)之曝光量。當焊料底部的曝光量增加，可進一步減少或消除上述界面中的底切。
其他實施例可採用任一或全部的上述調整或改良(比如調整光源振幅、改變化學組成、或減少染料用量等等)之組合，以減少或消除上述界面中的底切。
在一實施例中，積體電路封裝的形成方法包括：提供第一層。第一層可具有上表面。第一層可為基板層。上述方法亦包括將焊料遮罩置於第一層的上表面上。焊料遮罩包括垂直邊緣與預定的遮罩厚度。此方法更包括以具有預定光能振幅之光源曝光焊料遮罩。預定遮罩厚度與光能振幅係用以使焊料遮罩的該垂直邊緣與上表面之間的角度不大於90度。
在另一實施例中，積體電路封裝的形成方法包括提供第一層。第一層可具有上表面。上述方法亦包括將焊料遮罩置於第一層的上表面上。焊料遮罩可包括垂直邊緣。焊料遮罩可由預定的化學組成所形成。上述方法更包括以光源曝光焊料遮罩。預定化學組成使焊料遮罩的垂直邊緣與上表面之間的角度不大於90度。
在一實施例中，元件可包括積體電路封裝，其包括第一層與焊料遮罩。第一層包括上表面，其中焊料遮罩位於第一層的上表面上。焊料遮罩包括垂直邊緣。垂直邊緣與第一層的上表面之間的角度不小於90度。上述角度可不小於120度或不小於150度。
雖然上述內容已詳述實施例與其優點，但應理解在不脫離申請專利範圍和實施例精神的前提下，可進行各種改變、替代、與變更。此外，申請專利範圍不限於上述內容中特定實施例的製程、機器、製作、組成、裝置、方法、和步驟。如本技術領域中具有通常知識者由本發明所知，根據本發明可用的方式與對應實施例，即可採用目前或未來研發之具有實質上相同功能或可達實質上相同結果的製程、機器、製作、組成、 裝置、方法或步驟。綜上所述，申請專利範圍包括上述製程、機器、製作、組成、裝置、方法、或步驟。此外，每個申請專利範圍均為個別實施例，且各種申請專利範圍和實施例的組合均屬本發明範疇。
100‧‧‧元件
104‧‧‧第一層
106‧‧‧焊料遮罩
110‧‧‧MUF層
116‧‧‧上表面
118‧‧‧導線
120‧‧‧焊料球
122‧‧‧垂直邊緣
124‧‧‧角度

Claims (12)

  1. 一種元件，包括：一積體電路封裝，包括：一第一層，具有一上表面；以及一焊料遮罩，位於該第一層的該上表面上，該焊料遮罩包括一垂直邊緣，其中該垂直邊緣與該第一層的該上表面之間的角度不小於90度。
  2. 如申請專利範圍第1項所述之元件，其中該第一層係一接合的半導體層或一基板層。
  3. 一種積體電路封裝的形成方法，包括：提供一第一層，且該第一層具有一上表面；將一焊料遮罩置於該第一層的該上表面上，且該焊料遮罩包括一垂直邊緣與一預定的遮罩厚度；以及以具有一預定光能振幅之一光源曝光該焊料遮罩，其中該預定遮罩厚度與該光能振幅係用以使該焊料遮罩的該垂直邊緣與該上表面之間的角度不大於90度。
  4. 如申請專利範圍第3項所述之積體電路封裝的形成方法，其中該焊料遮罩的材料組成包括一染料，且該染料使該焊料遮罩實質上透明。
  5. 如申請專利範圍第3項所述之積體電路封裝的形成方法，其中該預定遮罩厚度介於35μm至45μm之間，且該預定光能振幅介於10mJ/cm2至20mJ/cm2之間。
  6. 如申請專利範圍第3項所述之積體電路封裝的形成方法，其中該預定遮罩厚度為40μm，且該預定光能振幅介 於5mJ/cm2至25mJ/cm2之間。
  7. 一種積體電路封裝的形成方法，包括：提供一第一層，且該第一層具有一上表面；將一焊料遮罩置於該第一層的該上表面上，且該焊料遮罩包括一垂直邊緣與一預定的化學組成；以及以一光源曝光該焊料遮罩，其中該預定化學組成使該焊料遮罩的該垂直邊緣與該上表面之間的角度不大於90度。
  8. 如申請專利範圍第7項所述之積體電路封裝的形成方法，其中該預定化學組成包括15%的環氧樹脂與15%的丙烯酸樹脂。
  9. 如申請專利範圍第7項所述之積體電路封裝的形成方法，其中該預定化學組成包括非晶氧化矽、硫酸鋇、與環氧樹脂。
  10. 如申請專利範圍第7項所述之積體電路封裝的形成方法，其中該預定化學組成包括一染料，且該染料使該焊料遮罩實質上透明。
  11. 如申請專利範圍第7項所述之積體電路封裝的形成方法，其中該第一層係接合的半導體層或一積體電路晶粒。
  12. 如申請專利範圍第7項所述之積體電路封裝的形成方法，更包括以一烘烤溫度與一烘烤時間烘烤該積體電路封裝，其中該烘烤時間與該烘烤溫度使該焊料遮罩之該垂直邊緣與該上表面之間的角度不大於120度。
TW102142944A 2013-01-03 2013-11-26 積體電路封裝與其形成方法 TWI536518B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/733,537 US9006909B2 (en) 2013-01-03 2013-01-03 Solder mask shape for BOT laminate packages

Publications (2)

Publication Number Publication Date
TW201428914A true TW201428914A (zh) 2014-07-16
TWI536518B TWI536518B (zh) 2016-06-01

Family

ID=51017506

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102142944A TWI536518B (zh) 2013-01-03 2013-11-26 積體電路封裝與其形成方法

Country Status (4)

Country Link
US (1) US9006909B2 (zh)
KR (1) KR101545388B1 (zh)
CN (1) CN103915354B (zh)
TW (1) TWI536518B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3452043B2 (ja) 1999-10-29 2003-09-29 株式会社日立製作所 半導体装置およびその製造方法
JP3727895B2 (ja) 2002-03-26 2005-12-21 株式会社東芝 モニタ方法
JP3836085B2 (ja) 2003-04-25 2006-10-18 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープおよびその製造方法
KR100747393B1 (ko) * 2003-04-25 2007-08-07 미쓰이 긴조꾸 고교 가부시키가이샤 전자 부품 실장용 필름 캐리어 테이프와 그 제조 방법 및솔더 레지스트 도포용 스크린
US20060160346A1 (en) * 2005-01-19 2006-07-20 Intel Corporation Substrate bump formation
US8018065B2 (en) * 2008-02-28 2011-09-13 Atmel Corporation Wafer-level integrated circuit package with top and bottom side electrical connections
JP5640613B2 (ja) * 2010-09-30 2014-12-17 凸版印刷株式会社 半導体パッケージ基板の製造方法

Also Published As

Publication number Publication date
TWI536518B (zh) 2016-06-01
CN103915354B (zh) 2017-04-26
US20140186591A1 (en) 2014-07-03
CN103915354A (zh) 2014-07-09
KR101545388B1 (ko) 2015-08-19
US9006909B2 (en) 2015-04-14
KR20140088831A (ko) 2014-07-11

Similar Documents

Publication Publication Date Title
US10008480B2 (en) Package-on-package structure with through molding via
TWI642156B (zh) 採用成型中介層的晶圓級封裝
US9111821B2 (en) Packaged semiconductor devices and packaging devices and methods
US8525318B1 (en) Semiconductor device and fabricating method thereof
US8847369B2 (en) Packaging structures and methods for semiconductor devices
US8916969B2 (en) Semiconductor devices, packaging methods and structures
US9831214B2 (en) Semiconductor device packages, packaging methods, and packaged semiconductor devices
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
US20150371947A1 (en) Devices, Packaging Devices, and Methods of Packaging Semiconductor Devices
US8980694B2 (en) Fabricating method of MPS-C2 package utilized form a flip-chip carrier
TWI652787B (zh) 電子封裝件及其製法
US20130093075A1 (en) Semiconductor Device Package and Method
US20120013006A1 (en) Chip scale package and fabrication method thereof
TWI613076B (zh) 印刷電路板及其製造方法
TWI630665B (zh) 製作晶片封裝結構之方法
CN109712941A (zh) 衬底结构、包含衬底结构的半导体封装结构，以及制造半导体封装结构的半导体工艺
TWI536518B (zh) 積體電路封裝與其形成方法
KR20220158177A (ko) 반도체 패키지
JP5400116B2 (ja) フリップチップキャリア、及びこれを用いた半導体実装方法
JP2005117011A (ja) ウエハーレベルパッケージの方法及び構造
TWI803174B (zh) 應用於球柵陣列封裝基板的球墊及形成方法
TWI528512B (zh) Chip package structure and process
JP2004158747A (ja) 半導体装置の製造方法
TW201537646A (zh) 半導體封裝及其製造方法
TWI538135B (zh) 具有導電薄膜的半導體結構及其製造方法