TW201423934A - 分散晶片角隅應力之窗口型球格陣列封裝構造 - Google Patents

分散晶片角隅應力之窗口型球格陣列封裝構造 Download PDF

Info

Publication number
TW201423934A
TW201423934A TW101146158A TW101146158A TW201423934A TW 201423934 A TW201423934 A TW 201423934A TW 101146158 A TW101146158 A TW 101146158A TW 101146158 A TW101146158 A TW 101146158A TW 201423934 A TW201423934 A TW 201423934A
Authority
TW
Taiwan
Prior art keywords
ball
wafer
pads
corner
package structure
Prior art date
Application number
TW101146158A
Other languages
English (en)
Other versions
TWI505422B (zh
Inventor
Yong-Cheng Jhuang
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW101146158A priority Critical patent/TWI505422B/zh
Publication of TW201423934A publication Critical patent/TW201423934A/zh
Application granted granted Critical
Publication of TWI505422B publication Critical patent/TWI505422B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

揭示一種分散晶片角隅應力之窗口型球格陣列封裝構造，主要包含一具中央槽孔之基板、一設於基板上之晶片以及複數個銲球。基板之上表面設有至少一角隅支撐墊，基板之下表面設有複數個球墊。銲球接合於球墊。其中，晶片之角隅位於角隅支撐墊上，並且角隅支撐墊涵蓋不少於四個球墊，而被角隅支撐墊涵蓋之球墊中包含至少一球墊位於晶片表面覆蓋區之內。

Description

分散晶片角隅應力之窗口型球格陣列封裝構造
本發明係有關於半導體封裝，特別係有關於一種分散晶片角隅應力之窗口型球格陣列封裝構造。
一種已被普遍使用之封裝類型係為窗口型球格陣列封裝構造(window BGA package)，以具有中央槽孔之線路基板承載晶片，電性連接元件係經由中央槽孔電性連接晶片與基板，而基板之下方係接合有複數個銲球。為符合輕薄微小化之要求，當基板厚度越薄時，習知窗口型球格陣列封裝構造普遍存在著晶片角隅下方銲球越容易斷裂之問題。
第1圖係繪示一種習知晶片角隅下銲球斷裂之窗口型球格陣列封裝構造300，包含一具有中央槽孔313之基板310、一設於該基板310上之晶片330、複數個例如以打線形成之銲線之電性連接元件340、一密封該晶片330與該些電性連接元件340之封膠體380、以及複數個設置於該基板310下之銲球350、351。該基板310之下表面係設有複數個球墊314與內接墊315並覆蓋有一銲罩層360。經由該中央槽孔313，該些電性連接元件340電性連接該晶片330之電極332與該些內接墊315。該些銲球350、351係接合至該些球墊314。由於窗口型球格陣列封裝構造內該晶片330之尺寸會小於該基板310，故該晶片330之角隅331係接近其中少數幾個球墊 314。該窗口型球格陣列封裝構造300上板時係以該些銲球350、351接合至下方印刷電路板30之連接墊31。在熱循環測試(thermal cycle test,TCT)中發現有部份之銲球發生斷裂而引發電性短路。經由雛菊環測試法(daisy chain test)更可以確定發生銲球斷裂處350A之銲球350，其接合之球墊314不是對準於就是最接近於該晶片330之角隅331。這是因為在該晶片330之角隅331與該基板310之對應位置之間的區域係屬於幾何不連續面(geometry discontinuity)之部位，接合於該部位下方球墊314之銲球350便承受了大部份來自於該晶片330與該印刷電路板30之間較大的熱膨脹係數不匹配所造成的集中應力，其係遠大於其它部位之銲球351的承受應力。
為了解決上述之問題，本發明之主要目的係在於提供一種分散晶片角隅應力之窗口型球格陣列封裝構造，用以解決習知窗口型球格陣列封裝構造於上板後在晶片角隅下方之銲球不耐熱循環測試(thermal cycle test,TCT)所引起之斷裂與電性斷路問題，藉以改善窗口型球格陣列封裝構造之上板可靠度(board level reliability)。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種分散晶片角隅應力之窗口型球格陣列封裝構造，包含一基板、一晶片、複數個電性連接元件、以及複數個銲球。該基板係具有一上表面、一下表面以及一中央槽孔，該下表面係設有複數個球 墊，該上表面係設有至少一角隅支撐墊。該晶片係設置於該基板之該上表面，該晶片係具有至少一角隅以及複數個對準於該中央槽孔之電極。該些電性連接元件係經由該中央槽孔電性連接該些電極至該基板。該些銲球係接合於該些球墊。其中，該晶片之該角隅係位於該角隅支撐墊上，並且該角隅支撐墊係涵蓋不少於四個之該些球墊，而上述被該角隅支撐墊涵蓋之該些球墊中係包含有至少一球墊位於該晶片之表面覆蓋區之內。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之窗口型球格陣列封裝構造中，該角隅支撐墊係可具有大於被該晶片接觸覆蓋面積之兩倍以上，以擴大該角隅支撐墊分散該晶片之該角隅應力之效果。
在前述之窗口型球格陣列封裝構造中，該晶片之該角隅係可對準於該角隅支撐墊之一中心點，以均勻分散施加於該角隅支撐墊之熱應力。
在前述之窗口型球格陣列封裝構造中，可另包含一銲罩層，係覆蓋於該基板之該下表面，該銲罩層係具有不相同孔徑之複數個第一球孔與複數個第二球孔，該些第一球孔係顯露上述被該角隅支撐墊涵蓋之該些球墊，該些第二球孔係顯露未被該角隅支撐墊涵蓋之其餘球墊，並且該些第一球孔之孔徑係大於該些第二球孔之孔徑而未超過該些第二球孔之孔徑之一點二倍。藉此，鄰近該晶片之該角隅之銲球係透過較大孔徑之該些第一球孔接 合至上述被該角隅支撐墊涵蓋之該些球墊，而具有較大的焊接面積，以增進該晶片之該角隅下方之銲球抗斷裂特性。
在前述之窗口型球格陣列封裝構造中，可另包含一黏晶膠層，係設於該晶片與該基板之間，該黏晶膠層之厚度係不超過該角隅支撐墊，藉以定義一固定且較低的黏晶厚度並使得來自於該晶片之角隅之熱應力更易於施加於該角隅支撐墊。
在前述之窗口型球格陣列封裝構造中，該角隅支撐墊係可為直徑大於該些球墊兩倍直徑以上之圓形金屬墊，以增進其熱應力均勻分散在其圓形邊緣效果。
在前述之窗口型球格陣列封裝構造中，該角隅支撐墊係可為寬度大於該些球墊兩倍直徑以上之方形金屬墊，以提供為一角隅散熱片。
在前述之窗口型球格陣列封裝構造中，該些電性連接元件係可為銲線，該窗口型球格陣列封裝構造可另包含一封膠體，係形成於該基板之該上表面上以及該中央槽孔內，以密封該晶片與該些電性連接元件。
在前述之窗口型球格陣列封裝構造中，該些電極係可為複數個柱狀凸塊，而該些電性連接元件係可為銲料，其係延伸至該線路層之複數個內接墊，以省略銲線之打線弧高，使得該窗口型球格陣列封裝構造可為更薄化結構。
在前述之窗口型球格陣列封裝構造中，可另包含一封 膠體，係形成於該中央槽孔內，以密封該些電極與該些電性連接元件。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一較佳實施例，一種分散晶片角隅應力之窗口型球格陣列封裝構造舉例說明於第2圖在上板後之截面示意圖與局部放大圖以及第3圖透視其封膠體之上表面局部示意圖。該窗口型球格陣列封裝構造100係主要包含一基板110、一晶片130、複數個電性連接元件140、以及複數個銲球150、151。
該基板110係具有一上表面111、一下表面112以及一中央槽孔113，該下表面112係設有複數個球墊114，該上表面111係設有至少一角隅支撐墊120。該基板110係可為專用於半導體封裝之小型印刷電路板或是一軟性電路板。該基板110之該上表面111之面積係應大於該晶片130之貼附面之面積。該中央槽孔113係貫穿該上表面111至該下表面112。該些球墊114係可利用同一 線路層連接至對應之複數個內接墊115，其係排列於該下表面112接近該中央槽孔113之側邊區域。
該晶片130係設置於該基板110之該上表面111，該晶片130係具有至少一角隅131以及複數個對準於該中央槽孔113之電極132。該角隅131係為該晶片130之一長邊、一寬邊與一可顯示晶片厚度之垂直邊所交匯構成的應力集中點，並且該角隅131係接近該基板110。該晶片130通常係包含一半導體基材主體，其主動面製作有所欲的積體電路並連接至對應之該些電極132。在本實施例中，該些電極132係為銲墊，而該晶片130貼置於該基板110之表面係為主動面。在不同實施例中，該晶片130係有具有複數個由主動面導通至晶片背面之矽穿孔(TSV)並連接至在晶片背面之電極132，故能以晶片背面貼置於該基板110。較佳地，該窗口型球格陣列封裝構造100係可另包含一黏晶膠層170，係設於該晶片130與該基板110之間，該黏晶膠層170係不超過該晶片130之該角隅131，以使該黏晶膠層170涵蓋在該角隅支撐墊120之上方，藉以定義一固定且較低的黏晶厚度並使得來自於該晶片130之角隅131之熱應力更易於施加於該角隅支撐墊120。
該些電性連接元件140係經由該中央槽孔113電性連接該晶片130之該些電極132至該基板110之該些內接墊115。在本實施例中，該些電性連接元件140係可為打線形成之銲線。一般而言，該窗口型球格陣列封裝構 造100可另包含一封膠體180，係形成於該基板110之該上表面111上以及該中央槽孔113內，以密封該晶片130與該些電性連接元件140。該封膠體180係可利用轉移模封方法形成。在本實施例中，該封膠體180係為一環氧模封化合物(Epoxy Molding Compound,EMC)。
該些銲球150、151係接合於該些球墊114。該些銲球150、151係主要作為該晶片130對外之訊號傳遞，亦可包含接地、電源與空腳位之功能應用端子，其中上述非訊號傳遞功能之應用端子係可連接至該角隅支撐墊120(圖中未繪出)。可利用該些銲球150、151表面接合至下方印刷電路板10之連接墊11。
其中，該晶片130之該角隅131係位於該角隅支撐墊120上，並且再如第3圖所示，該角隅支撐墊120係涵蓋不少於四個之該些球墊114(如第3圖所示在該角隅支撐墊120涵蓋區域內之四個被角隅支撐墊涵蓋之球墊114A)，而上述被該角隅支撐墊120涵蓋之該些球墊114A中係包含有至少一球墊位於該晶片130之表面覆蓋區之內(如第3圖所示在該晶片130表面覆蓋區內之球墊114B)。故利用該角隅支撐墊120可以分散該角隅131施加予該基板110之熱應力，並以接合在該晶片130表面覆蓋區內球墊114B之下方銲球150加以分擔。在本實施例中，該角隅支撐墊120係可具有大於被該晶片130接觸覆蓋面積之兩倍以上(如第3圖所示)，以擴大該角隅支撐墊120分散該晶片130之該角隅131應力之效果。 較佳地，該晶片130之該角隅131係可對準於該角隅支撐墊121之一中心點121，以均勻分散施加於該角隅支撐墊121之熱應力。更具體地，該角隅支撐墊120係可為直徑大於該些球墊114兩倍直徑以上之圓形金屬墊，以增進其熱應力均勻分散在其圓形邊緣效果。
於更具體的型態中，該窗口型球格陣列封裝構造100之該基板110係可另包含一銲罩層160，係覆蓋於該基板110之該下表面112，該銲罩層160係可具有不相同孔徑之複數個第一球孔161與複數個第二球孔162，該些第一球孔161係顯露上述被該角隅支撐墊120涵蓋之該些球墊114A、114B，該些第二球孔162係顯露未被該角隅支撐墊120涵蓋之其餘球墊114。該些第一球孔161與該些第二球孔162係可維持相同間距。該些銲球150係經由該些第一球孔161接合至上述被該角隅支撐墊120涵蓋之該些球墊114A、114B，該些銲球151係經由該些第二球孔162接合於上述未被該角隅支撐墊120涵蓋之其餘球墊114。較佳地，該些第一球孔161之孔徑係大於該些第二球孔162之孔徑而未超過該些第二球孔162之孔徑之一點二倍。藉此，鄰近該晶片130之該角隅131之銲球150係透過較大孔徑之該些第一球孔161接合至上述被該角隅支撐墊120涵蓋之該些球墊114A、114B，而具有較大的焊接面積，以增進該晶片130之該角隅131下方之銲球抗斷裂特性。此外，該些銲球150之體積可比該些銲球151之體積略大以維持相同接合高 度。
因此，本發明提供之一種分散晶片角隅應力之窗口型球格陣列封裝構造100係用以解決習知窗口型球格陣列封裝構造於上板後在晶片角隅下方之銲球不耐熱循環測試(thermal cycle test,TCT)所引起之斷裂與電性斷路問題。
依據本發明之第二較佳實施例，另一種分散晶片角隅應力之窗口型球格陣列封裝構造舉例說明於第4圖在上板後之截面示意圖與局部放大圖以及第5圖透視其封膠體之上表面局部示意圖。該窗口型球格陣列封裝構造200係主要包含一基板110、一晶片130、複數個電性連接元件140、以及複數個銲球150、151。與第一較佳實施例相同名稱之元件將沿用相同圖號，並不再贅述其非必要之細部結構。
該基板110係具有一上表面111、一下表面112以及一中央槽孔113，該下表面112係設有複數個球墊114，該上表面111係設有至少一角隅支撐墊120。該晶片130係設置於該基板110之該上表面111，該晶片130係具有至少一角隅131以及複數個對準於該中央槽孔113之電極132。該些電性連接元件140係經由該中央槽孔113電性連接該晶片130之該些電極132至該基板110之複數個內接墊115。該些銲球150、151係接合於該些球墊114。
在本實施例中，該些電極132係可為複數個柱狀凸 塊，例如銅柱；而該些電性連接元件140係可為銲料，例如銀錫銲料，該些電性連接元件140係可延伸至該基板110之該些內接墊115，以省略銲線之打線弧高，使得該窗口型球格陣列封裝構造200可為更薄化結構。此外，該窗口型球格陣列封裝構造200係可另包含一封膠體180，係形成於該中央槽孔113內，以密封該些電極132與該些電性連接元件140。
其中，該晶片130之該角隅131係位於該角隅支撐墊120上，並且再如第5圖所示，該角隅支撐墊120係涵蓋不少於四個之該些球墊114(如第5圖所示在該角隅支撐墊120涵蓋區域內之四個被角隅支撐墊涵蓋之球墊114A)，而上述被該角隅支撐墊120涵蓋之該些球墊114A中係包含有至少一球墊位於該晶片130之表面覆蓋區之內(如第5圖所示在該晶片130表面覆蓋區內之球墊114B)。在本實施例中，該角隅支撐墊120係可為寬度大於該些球墊114兩倍直徑以上之方形金屬墊，以提供為一角隅散熱片。
較佳的結構型態中，一銲罩層160係覆蓋於該基板110之該下表面112，該銲罩層160係可具有不相同孔徑之複數個第一球孔161與複數個第二球孔162，該些第一球孔161係顯露上述被該角隅支撐墊120涵蓋之該些球墊114A、114B，該些第二球孔162係顯露未被該角隅支撐墊120涵蓋之其餘球墊114。該些銲球150係經由該些第一球孔161接合至上述被該角隅支撐墊120涵蓋 之該些球墊114A、114B，該些銲球151係經由該些第二球孔162接合於上述未被該角隅支撐墊120涵蓋之其餘球墊114。較佳地，該些第一球孔161之孔徑係大於該些第二球孔162之孔徑而未超過該些第二球孔162之孔徑之一點二倍。藉此，鄰近該晶片130之該角隅131之銲球150係透過較大孔徑之該些第一球孔161接合至上述被該角隅支撐墊120涵蓋之該些球墊114A、114B，而具有較大的焊接面積，以增進該晶片130之該角隅131下方之銲球抗斷裂特性。
因此，本發明提供之一種分散晶片角隅應力之窗口型球格陣列封裝構造200係用以解決習知窗口型球格陣列封裝構造於上板後在晶片角隅下方之銲球不耐熱循環測試(thermal cycle test,TCT)所引起之斷裂與電性斷路問題。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
10‧‧‧印刷電路板
11‧‧‧連接墊
30‧‧‧印刷電路板
31‧‧‧連接墊
100‧‧‧窗口型球格陣列封裝構造
110‧‧‧基板
111‧‧‧上表面
112‧‧‧下表面
113‧‧‧中央槽孔
114‧‧‧球墊
115‧‧‧內接墊
114A‧‧‧被角隅支撐墊涵蓋之球墊
114B‧‧‧被涵蓋且在晶片表面覆蓋區內之球墊
120‧‧‧角隅支撐墊
121‧‧‧中心點
130‧‧‧晶片
131‧‧‧角隅
132‧‧‧電極
140‧‧‧電性連接元件
150、151‧‧‧銲球
160‧‧‧銲罩層
161‧‧‧第一球孔
162‧‧‧第二球孔
170‧‧‧黏晶膠層
180‧‧‧封膠體
200‧‧‧窗口型球格陣列封裝構造
300‧‧‧窗口型球格陣列封裝構造
310‧‧‧基板
313‧‧‧中央槽孔
314‧‧‧球墊
315‧‧‧內接墊
330‧‧‧晶片
331‧‧‧角隅
332‧‧‧電極
340‧‧‧電性連接元件
350、351‧‧‧銲球
350A‧‧‧銲球斷裂處
360‧‧‧銲罩層
380‧‧‧封膠體
第1圖：一種習知晶片角隅下銲球斷裂之窗口型球格陣列封裝構造在上板後之截面示意圖與局部放大圖。
第2圖：依據本發明之第一具體實施例，一種分散晶片角隅應力之窗口型球格陣列封裝構造在上板後之截面示意圖與局部放大圖。
第3圖：依據本發明之第一具體實施例，該窗口型球格陣列封裝構造透視其封膠體之上表面局部示意圖。
第4圖：依據本發明之第二具體實施例，另一種分散晶片角隅應力之窗口型球格陣列封裝構造在上板後之截面示意圖。
第5圖：依據本發明之第二具體實施例，該窗口型球格陣列封裝構造透視其封膠體之上表面局部示意圖。
110‧‧‧基板
111‧‧‧上表面
114‧‧‧球墊
114A‧‧‧被角隅支撐墊涵蓋之球墊
114B‧‧‧被涵蓋且在晶片表面覆蓋區內之球墊
120‧‧‧角隅支撐墊
121‧‧‧中心點
130‧‧‧晶片
131‧‧‧角隅
161‧‧‧第一球孔
162‧‧‧第二球孔

Claims (10)

  1. 一種分散晶片角隅應力之窗口型球格陣列封裝構造，包含：一基板，係具有一上表面、一下表面以及一中央槽孔，該下表面係設有複數個球墊，該上表面係設有至少一角隅支撐墊；一晶片，係設置於該基板之該上表面，該晶片係具有至少一角隅以及複數個對準於該中央槽孔之電極；複數個電性連接元件，係經由該中央槽孔電性連接該些電極至該基板；以及複數個銲球，係接合於該些球墊；其中，該晶片之該角隅係位於該角隅支撐墊上，並且該角隅支撐墊係涵蓋不少於四個之該些球墊，而上述被該角隅支撐墊涵蓋之該些球墊中係包含有至少一球墊位於該晶片之表面覆蓋區之內。
  2. 依據申請專利範圍第1項之分散晶片角隅應力之窗口型球格陣列封裝構造，其中該角隅支撐墊係具有大於被該晶片接觸覆蓋面積之兩倍以上。
  3. 依據申請專利範圍第1項之分散晶片角隅應力之窗口型球格陣列封裝構造，其中該晶片之該角隅係對準於該角隅支撐墊之一中心點。
  4. 依據申請專利範圍第1項之分散晶片角隅應力之窗口型球格陣列封裝構造，另包含一銲罩層，係覆蓋 於該基板之該下表面，該銲罩層係具有不相同孔徑之複數個第一球孔與複數個第二球孔，該些第一球孔係顯露上述被該角隅支撐墊涵蓋之該些球墊，該些第二球孔係顯露未被該角隅支撐墊涵蓋之其餘球墊，並且該些第一球孔之孔徑係大於該些第二球孔之孔徑而未超過該些第二球孔之孔徑之一點二倍。
  5. 依據申請專利範圍第1項之分散晶片角隅應力之窗口型球格陣列封裝構造，另包含一黏晶膠層，係設於該晶片與該基板之間，該黏晶膠層之厚度係不超過該角隅支撐墊。
  6. 依據申請專利範圍第1項之分散晶片角隅應力之窗口型球格陣列封裝構造，其中該角隅支撐墊係為直徑大於該些球墊兩倍直徑以上之圓形金屬墊。
  7. 依據申請專利範圍第1項之分散晶片角隅應力之窗口型球格陣列封裝構造，其中該角隅支撐墊係為寬度大於該些球墊兩倍直徑以上之方形金屬墊。
  8. 依據申請專利範圍第1項之分散晶片角隅應力之窗口型球格陣列封裝構造，其中該些電性連接元件係為銲線，另包含一封膠體，係形成於該基板之該上表面上以及該中央槽孔內，以密封該晶片與該些電性連接元件。
  9. 依據申請專利範圍第1項之分散晶片角隅應力之窗口型球格陣列封裝構造，其中該些電極係為複數個柱狀凸塊，而該些電性連接元件係為銲料，其係延 伸至該線路層之複數個內接墊。
  10. 依據申請專利範圍第9項之分散晶片角隅應力之窗口型球格陣列封裝構造，另包含一封膠體，係形成於該中央槽孔內，以密封該些電極與該些電性連接元件。
TW101146158A 2012-12-07 2012-12-07 分散晶片角隅應力之窗口型球格陣列封裝構造 TWI505422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101146158A TWI505422B (zh) 2012-12-07 2012-12-07 分散晶片角隅應力之窗口型球格陣列封裝構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101146158A TWI505422B (zh) 2012-12-07 2012-12-07 分散晶片角隅應力之窗口型球格陣列封裝構造

Publications (2)

Publication Number Publication Date
TW201423934A true TW201423934A (zh) 2014-06-16
TWI505422B TWI505422B (zh) 2015-10-21

Family

ID=51394146

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146158A TWI505422B (zh) 2012-12-07 2012-12-07 分散晶片角隅應力之窗口型球格陣列封裝構造

Country Status (1)

Country Link
TW (1) TWI505422B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI796336B (zh) * 2017-10-24 2023-03-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6569712B2 (en) * 2001-10-19 2003-05-27 Via Technologies, Inc. Structure of a ball-grid array package substrate and processes for producing thereof
TWI269418B (en) * 2005-02-02 2006-12-21 Nanya Technology Corp Chip scale packaging with improved heat dissipation capability
TW200941661A (en) * 2008-03-19 2009-10-01 Integrated Circuit Solution Inc Shape of window formed in a substrate for window ball grid array package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI796336B (zh) * 2017-10-24 2023-03-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
TWI505422B (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
JP4828164B2 (ja) インタポーザおよび半導体装置
TWI353047B (en) Heat-dissipating-type semiconductor package
US7838977B2 (en) Packages for electronic devices implemented with laminated board with a top and a bottom patterned metal layers
TWI480989B (zh) 半導體封裝件及其製法
US20120306064A1 (en) Chip package
JP4777692B2 (ja) 半導体装置
TW201318118A (zh) 半導體封裝件及其製法
TWI468088B (zh) 半導體封裝件及其製法
JP2008085002A (ja) 半導体装置およびその製造方法
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
TWI505422B (zh) 分散晶片角隅應力之窗口型球格陣列封裝構造
TWI555101B (zh) 封裝結構及其製法
TWI582905B (zh) 晶片封裝結構及其製作方法
CN105374805A (zh) 一种多芯片封装结构
TWI501370B (zh) 半導體封裝件及其製法
TW201005903A (en) Semiconductor package with holes through holes
US8410598B2 (en) Semiconductor package and method of manufacturing the same
TWI390701B (zh) 免用基板與接針之半導體封裝構造及其製程
JP4755225B2 (ja) 半導体パッケージの基板およびそれを用いた半導体パッケージ
TWM553878U (zh) 電子封裝件及其封裝基板
US11842951B2 (en) Semiconductor device for improving heat dissipation and mounting structure thereof
US9293399B2 (en) Semiconductor device and electronic unit provided with the same
TWI440148B (zh) 半導體封裝件及其製法
JP4371946B2 (ja) 半導体装置及びその基板接続構造
TW200832652A (en) Chip package reducing wiring layers on substrate and its carrier

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees