TW201411705A - 具有三重圖案化金屬層結構之位元格 - Google Patents

具有三重圖案化金屬層結構之位元格 Download PDF

Info

Publication number
TW201411705A
TW201411705A TW102113904A TW102113904A TW201411705A TW 201411705 A TW201411705 A TW 201411705A TW 102113904 A TW102113904 A TW 102113904A TW 102113904 A TW102113904 A TW 102113904A TW 201411705 A TW201411705 A TW 201411705A
Authority
TW
Taiwan
Prior art keywords
line structure
bit
metal
providing
ground
Prior art date
Application number
TW102113904A
Other languages
English (en)
Other versions
TWI591692B (zh
Inventor
Juhan Kim
Jongwook Kye
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201411705A publication Critical patent/TW201411705A/zh
Application granted granted Critical
Publication of TWI591692B publication Critical patent/TWI591692B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

揭示一種用於提供具有三重圖案化金屬層結構之位元格的方法。具體實施例包括：經由金屬層的第一圖案化製程，提供為字元線結構、接地線結構、電源線結構及位元線結構中之第一者的第一結構；經由該金屬層之第二圖案化製程，提供與該第一結構不同而且為該字元線結構、該接地線結構、該電源線結構及該位元線結構中之第二者的第二結構；以及經由該金屬層之第三圖案化製程，提供與該第一結構及該第二結構不同而且為該字元線結構、該接地線結構線、該電源線結構及該位元線結構中之第三者的第三結構。

Description

具有三重圖案化金屬層結構之位元格
本揭示內容係有關於微型化靜態隨機存取記憶體(SRAM)位元格的製造。本揭示內容尤其可應用於可超越20奈米(nm)技術節點(例如，14奈米及其他技術節點)的SRAM位元格。
隨著技術進步，以及持續縮減電晶體裝置的尺寸，越來越難以維持用於製造半導體裝置之設計的微影可印性。例如，第1A圖中的習知SRAM位元格100包含用於字元線的金屬1接著墊101，用於接地線的金屬1接著墊103，以及金屬1位元線結構105，以及金屬2層結構107。此外，位元格100包含主動區觸點109，金屬觸點111，以及用於完成與金屬1層結構101、103及105關連之各種互連的通孔1結構113，以及金屬2層結構107。不過，位元格100可能難以印在晶圓上，因為位元格100中顏色相同(或圖案化)的金屬結構彼此太接近。如圖示，例如，字元線接著墊101可能太靠近接地線接著墊103，以及接著墊101、103可能太靠近位元線結構105。因此，變 成越來越難以進一步縮小位元格100的設計。此外，如第1B圖所示的另一習知SRAM位元格130，單一圖案化金屬線(例如，金屬1層結構131及133)佔據重要的空間。不過，如果減少位元格130的高度(例如，以減少佔用空間)，金屬1層結構133之間的端邊至端邊間距(tip-to-tip spacing，其中端邊為結構的短邊)，特別是在相同的顏色空間中，會變成太靠近，這對位元格130的微影可印性有不利影響。
因此，亟須一種有改良微影可印性的微型化SRAM位元格及致能方法。
本揭示內容之一態樣為一種用於實現具有三重圖案化金屬層結構之位元格的方法。
本揭示內容的另一態樣為一種用有三重圖案化金屬層結構之位元格實現的裝置。
本揭示內容的其他態樣及特徵會在以下說明中提出以及部份在本技藝一般技術人員審查以下內容或學習本揭示內容的實施後會明白。按照隨附申請專利範圍所特別提示，可實現及得到本揭示內容的優點。
根據本揭示內容，一些技術效果的達成部份可藉由一種方法，係包含：經由金屬層的第一圖案化製程，提供為字元線結構、接地線結構、電源線結構及位元線結構中之第一者的第一結構；經由該金屬層之第二圖案化製程，提供與該第一結構不同而且為該字元線結構、該接地線結構、該電源線結構及該位元線結構中之第二者的 第二結構；以及經由該金屬層之第三圖案化製程，提供與該第一結構及該第二結構不同而且為該字元線結構、該接地線結構、該電源線結構及該位元線結構中之第三者的第三結構。
本揭示內容的數個態樣包括：提供具有該第一結構、該第二結構及該第三結構的位元格。附加態樣包括：經由該第一圖案化製程，提供該位元格之該字元線結構、該電源線結構、或彼等之組合；經由該第二圖案化製程，提供該位元格之該位元線結構；以及經由該第三圖案化製程，提供該位元格之該接地線結構。不同的態樣包括：提供該位元線結構於該字元線結構與該電源線結構之間、於該接地線結構與該電源線結構之間、或彼等之組合。其他態樣包括：該字元線結構、該接地線結構、該電源線結構及該位元線結構均為金屬1層結構。
某些態樣包括：提供具有第一邊緣以及比該第一邊緣長0至10百分比之第二邊緣的該第一結構、該第二結構、該第三結構、或彼等之組合。一些態樣包括：提供具有該等第一邊緣及該等第二邊緣的該字元線結構、該接地線結構、或彼等之組合。其他態樣包括：提供與該電源線結構有32奈米至42奈米之距離的該位元線結構；以及提供與該位元線結構有32奈米至42奈米之距離的該字元線結構、該接地線結構、或彼等之組合。其他態樣包括：提供與該接地線結構有32奈米至42奈米之距離的該字元線結構。
本揭示內容之一附加態樣為一種裝置，係包含：字元線結構；接地線結構；電源線結構；以及位元線結構，其中該字元線結構、該接地線結構、該位元線結構、或彼等之組合都有第一邊緣以及鄰接該第一邊緣而且比該第一邊緣長0至10百分比的第二邊緣。
數個態樣包括：一種裝置，係具有包含該字元線結構、該接地線結構、該電源線結構及該位元線結構的位元格。附加態樣包含：有該等第一邊緣及該等第二邊緣的該字元線結構、該接地線結構、或彼等之組合。一些態樣包括：該位元線結構與該電源線結構有32奈米至42奈米之距離，以及該字元線結構、該接地線結構、或彼等之組合與該位元線結構有32奈米至42奈米之距離。某些態樣包括：該字元線結構與該接地線結構有32奈米至42奈米之距離。其他態樣包括：該字元線結構、該接地線結構、該電源線結構及該位元線結構均為金屬1層結構。
本揭示內容之另一態樣包括：經由金屬層的第一圖案化製程，提供為位元格之字元線結構、接地線結構及電源線結構中之一者的第一結構；經由該金屬層之第二圖案化製程，提供該位元格之位元線結構；以及經由該金屬層之第三圖案化製程，提供與該第一結構不同而且為該字元線結構及該接地線結構線中之一者的第二結構。
附加態樣包含：提供該位元線結構於該字元線結構與該電源線結構之間、於該接地線結構與該電源線結構之間、或彼等之組合。一些態樣包括：提供具有第 一邊緣及第二邊緣的該第一結構、該第二結構、或彼等之組合，該等第二邊緣係鄰接該等第一邊緣而且比該等第一邊緣長0至10百分比。不同的態樣包括：提供具有該等第一邊緣及該等第二邊緣的該字元線結構、該接地線結構、或彼等之組合。其他態樣包括：該字元線結構、該接地線結構、該電源線結構及該位元線結構均為金屬1層結構。
熟諳此藝者由以下詳細說明可明白本揭示內容的其他方面及技術效果，其中係僅以預期可實現本揭示內容的最佳模式舉例描述本揭示內容的具體實施例。應瞭解，本揭示內容能夠做出其他及不同的具體實施例，以及在各種明顯的方面，能夠修改數個細節而不脫離本揭示內容。因此，附圖及說明內容本質上應被視為圖解說明用而不是用來限定。
100‧‧‧習知SRAM位元格
101‧‧‧金屬1接著墊
103‧‧‧金屬1接著墊
105‧‧‧金屬1位元線結構
107‧‧‧金屬2層結構
109‧‧‧主動區觸點
111‧‧‧金屬觸點
113‧‧‧通孔1結構
130‧‧‧另一習知SRAM位元格
131、133‧‧‧金屬1層結構
200‧‧‧位元格
201、209‧‧‧金屬1字元線結構
203、211‧‧‧金屬1接地線結構
205‧‧‧金屬1電源線結構
207‧‧‧金屬1位元線結構
300‧‧‧位元格
301a、301b‧‧‧傳遞閘極
303a、303b‧‧‧位元線
305‧‧‧字元線
305a、305b‧‧‧字元線
307‧‧‧內部節點
307a、307b‧‧‧內部節點
309a、309b‧‧‧PMOS
311a、311b‧‧‧NMOS
313a、313b‧‧‧電源線
315‧‧‧接地節點
315a、315b‧‧‧接地線
400‧‧‧位元格
401‧‧‧n型阱區
403‧‧‧n型主動區
405‧‧‧p型主動區
500‧‧‧位元格
501‧‧‧多晶矽結構
503‧‧‧多晶矽切割區
505‧‧‧n型主動區
507‧‧‧p型主動區
600‧‧‧位元格
601‧‧‧主動區觸點
603‧‧‧閘極觸點
605‧‧‧主動區觸點
700‧‧‧位元格
701‧‧‧通孔0結構
703‧‧‧金屬1接地線結構
705‧‧‧金屬1字元線結構
707‧‧‧金屬1電源線結構
709‧‧‧金屬1位元線結構
在此用附圖舉例說明而不是限定本揭示內容，圖中類似的元件用相同的元件符號表示。
第1A圖及第1B圖示意圖示有單一圖案化金屬層結構的SRAM位元格；第2圖根據本揭示內容之示範具體實施例示意圖示有三重圖案化金屬層結構的位元格；第3圖根據本揭示內容之示範具體實施例示意圖示有三重圖案化金屬層結構之位元格的電路圖；第4圖根據本揭示內容之示範具體實施例示意圖示與有三重圖案化金屬層結構之位元格關連的n型 阱區及主動區；第5圖根據本揭示內容之示範具體實施例示意圖示與有三重圖案化金屬層結構之位元格關連的多晶矽結構及多晶矽切割區；第6圖根據本揭示內容之示範具體實施例示意圖示與有三重圖案化金屬層結構之位元格關連的主動區觸點、閘極觸點及通孔0結構；以及第7圖根據本揭示內容之示範具體實施例示意圖示與有三重圖案化金屬層結構之位元格關連的通孔0結構及金屬1層結構。
為了解釋，在以下的說明中，提出各種特定的細節供徹底瞭解示範具體實施例。不過，顯然沒有該等特定細節或用等價配置仍可實施示範具體實施例。在其他情況下，眾所周知的結構及裝置用方塊圖圖示以免不必要地混淆示範具體實施例。此外，除非明示，在本專利說明書及申請專利範圍中表示成分、反應狀態等等之數量、比例及數值性質的所有數字應被理解為在所有情況下可用措辭“約”來修飾。
本揭示內容針對及解決在製造有單一圖案化或雙重圖案化金屬層結構之位元格時帶來的微影難題。本揭示內容針對及解決此類問題和其他事項，例如，用以下步驟：經由金屬層的第一圖案化製程，提供位元格的第一金屬層結構；經由該金屬層的第二圖案化製程，提供該 位元格的第二金屬層結構；以及經由該金屬層的第三圖案化製程，提供該位元格的第三金屬層結構。
第2圖根據本揭示內容之示範具體實施例示意圖示有三重圖案化金屬層結構的位元格。如圖示，位元格200為2x4位元格陣列中之一個位元格。位元格200包含金屬1字元線結構201及209、金屬1接地線結構203及211、金屬1電源線結構205以及數個金屬1位元線結構207(例如，各自用於連接至字元線、接地線、電源線及位元線的金屬1接著墊)。如圖示，相同的圖案(或相同的顏色)用來印製金屬1字元線結構201、金屬1接地線結構211及金屬1電源線結構205，而不同的圖案(或不同的顏色)用來印製金屬1位元線結構207。此外，第三圖案(或不同的顏色)用來印製金屬1接地線結構203及金屬1字元線結構209。應用於該等金屬1層結構的三重圖案化技術減少不同金屬1層結構之間的必要空間，因此，可減少用位元格200實現之裝置的整體尺寸，同時在製造裝置期間，維持位元格200的微影可印性品質。或者(為求便於圖解說明而未圖示)，金屬1字元線結構209可用字元線結構201圖案化(上色)，以及接地線結構211可用接地線結構203圖案化(上色)。
此外，如圖示，金屬1字元線結構201及209與金屬1接地線結構203及211實質為方形，各有兩個端邊(tip edge)與兩個側邊(side edge)。如本文所使用的，結構的側邊為比該結構之端邊長的邊緣(例如，結構的側邊 可比該結構之端邊長約0至10%)。如圖示，每個金屬1字元線結構201或209有各自與面對面地面向金屬1接地線結構203或211之側邊的側邊，金屬1字元線結構201或209與金屬1接地線結構203或211各有面對面地面向金屬1位元線結構207之側邊的端邊。例如，金屬1字元線結構201、209與金屬1接地線結構203、209的側邊可各自比金屬1字元線結構201、209及金屬1接地線結構203、211的端邊長7至8%。
由於該三重圖案化，可減少不同顏色的特定金屬層結構之間在水平及垂直方向的間距，而雙重圖案化無法減少垂直方向的空間。例如，位元格200的金屬1字元線結構201或209與金屬1位元線結構207之間的端邊至側邊空間(tip-to-side space)，以及金屬1接地線結構203或211與金屬1位元線結構207之間的端邊至側邊空間明顯窄於典型位元格的各個相應空間。此外，由於位元格200之組件的實質方形及配置，可減少位元格的水平長度(然而矩形接著墊會增加水平長度)。此外，位元格200的金屬1字元線結構201與金屬1接地線結構203之間的側邊至側邊空間明顯窄於典型位元格的金屬1字元線結構與金屬1接地線結構的端邊至端邊、側邊至端邊或端邊至側邊空間(例如，因為在加工金屬層結構時，可更緊密地控制側邊至側邊空間)。金屬1字元線結構201與金屬1接地線結構203的面對面側邊，例如，與對方可有32奈米至42奈米之距離。以此方式，可進一步減少裝置的尺寸同時 可維持裝置的微影可印性品質。
第3圖根據本揭示內容之示範具體實施例示意圖示有三重圖案化金屬層結構之位元格的電路圖。如圖示，位元格300包含傳遞閘極(pass-gate)301a及301b，以及數個反相器。每個傳遞閘極301a/301b連接至位元線303a/303b、字元線305a/305b、以及內部節點307a/307b。每個反相器包含PMOS 309a/309b與NMOS 311a/311b，以及連接至電源線313a/313b(例如，經由它的PMOS 309a/309b)及接地線315a/315b(例如，經由它的NMOS 311a/311b)。
第4圖根據本揭示內容之示範具體實施例示意圖示與有三重圖案化金屬層結構之位元格關連的n型阱區及主動區。如上述，如圖示，位元格400(例如，2x4位元格陣列中之一個位元格)可由包含n型阱區401、n型主動區403及p型主動區405的數個基底層(base layer)形成。
第5圖根據本揭示內容之示範具體實施例示意圖示與有三重圖案化金屬層結構之位元格關連的多晶矽結構(poly structure)及多晶矽切割區(poly-cut region)。如圖示，位元格500(例如，2x4位元格陣列中之一個位元格)可包含用於形成電晶體閘極的多晶矽結構501，以及用於切割多晶矽結構501的多晶矽切割區503。此外，多晶矽結構501可形成於n型主動區505及p型主動區507上。
第6圖根據本揭示內容之示範具體實施例示意圖示與有三重圖案化金屬層結構之位元格關連的主動 區觸點、閘極觸點及通孔0結構。如圖示，位元格600(例如，2x4位元格陣列中之一個位元格)可包含用於局部互連的主動區觸點與閘極觸點。例如，主動區觸點601可用來連接至第5圖的n型主動區505及p型主動區507，以及用來連接至第3圖的內部節點307(例如，內部節點307b)。閘極觸點603可用來連接至第3圖的字元線305(例如，字元線305a)。主動區觸點605可用來連接至第3圖的接地節點315(例如，接地節點315a)。
第7圖根據本揭示內容之示範具體實施例示意圖示與有雙重圖案化金屬層結構之位元格關連的通孔0結構及金屬1層結構。位元格700(例如，2x4位元格陣列中之一個位元格)可包含用以使金屬層結構連接至主動區觸點(例如，金屬1接地線結構703中之一個連接至第6圖的主動區觸點605)的通孔0結構701。位元格700的金屬層結構可包含金屬1接地線結構703、金屬1字元線結構705、金屬1電源線結構707、以及金屬1位元線結構709，以及可用來使下層連接至上層(為求便於圖解說明而未圖示)。例如，金屬1電源線結構707可用來連接至上層(例如，通孔1，為求便於圖解說明而未圖示)以提供電源給位元格700的各種上層。
如上述，金屬1字元線結構705與金屬1電源線結構707可為第一色(或第一圖案)，金屬1位元線結構709可為第二色(或第二圖案)，以及金屬1接地線結構703可為第三色(或第三圖案)。由於該三重圖案化，可 有效減少在某些金屬層結構(例如，顏色不同的金屬層結構)之間的空間而對微影可印性沒有負面影響。此外，如上述，該等金屬1層結構可形塑及配置成可進一步減少金屬層結構之間的空間。例如，位元格700的金屬1接地線結構703與金屬1字元線結構705之間的側邊至側邊空間明顯窄於典型位元格的金屬1字元線結構與金屬1接地線結構之間的端邊至端邊、側邊至端邊或端邊至側邊空間(例如，因為在加工金屬層結構時，可更緊密地控制側邊至側邊空間)。
本揭示內容的具體實施例可達成數種技術效果，包括減少位元格大小、改善與裝置製造關連的微影可印性等等。本揭示內容的具體實施例可用於各種工業應用，例如，微處理器、智慧型手機、行動電話、手機、機上盒、DVD燒錄機及播放機、汽車導航、印表機及周邊設備，網絡及電信設備，遊戲系統及數位照相機。因此，本揭示內容在產業上可用於各種高度整合的半導體元件，特別是超越20奈米的技術節點。
在以上說明中，本揭示內容用數個示範具體實施例來描述。不過，顯然仍可做出各種修飾及改變而不脫離本揭示內容更寬廣的精神及範疇，如申請專利範圍所述。因此，本專利說明書及附圖應被視為圖解說明用而非限定。應瞭解，本揭示內容能夠使用各種其他組合及具體實施例以及在如本文所述的本發明概念範疇內能夠做出任何改變或修改。
200‧‧‧位元格
201‧‧‧金屬1字元線結構
203‧‧‧金屬1接地線結構
205‧‧‧金屬1電源線結構
207‧‧‧金屬1位元線結構
209‧‧‧金屬1字元線結構
211‧‧‧金屬1接地線結構

Claims (20)

  1. 一種方法，係包含：經由金屬層的第一圖案化製程，提供為字元線結構、接地線結構、電源線結構及位元線結構中之第一者的第一結構；經由該金屬層之第二圖案化製程，提供與該第一結構不同而且為該字元線結構、該接地線結構、該電源線結構及該位元線結構中之第二者的第二結構；以及經由該金屬層之第三圖案化製程，提供與該第一結構及該第二結構不同而且為該字元線結構、該接地線結構線、該電源線結構及該位元線結構中之第三者的第三結構。
  2. 如申請專利範圍第1項所述之方法，復包括：提供具有該第一結構、該第二結構及該第三結構的位元格。
  3. 如申請專利範圍第2項所述之方法，復包括：經由該第一圖案化製程，提供該位元格之該字元線結構、該電源線結構、或彼等之組合；經由該第二圖案化製程，提供該位元格之該位元線結構；以及經由該第三圖案化製程，提供該位元格之該接地線結構。
  4. 如申請專利範圍第2項所述之方法，復包括： 提供該位元線結構於該字元線結構與該電源線結構之間、於該接地線結構與該電源線結構之間、或彼等之組合。
  5. 如申請專利範圍第1項所述之方法，復包括：提供具有第一邊緣以及比該第一邊緣長0至10百分比之第二邊緣的該第一結構、該第二結構、該第三結構、或彼等之組合。
  6. 如申請專利範圍第5項所述之方法，復包括：提供具有該等第一邊緣及該等第二邊緣的該字元線結構、該接地線結構、或彼等之組合。
  7. 如申請專利範圍第1項所述之方法，復包括：提供與該電源線結構有32奈米至42奈米之距離的該位元線結構；以及提供與該位元線結構有32奈米至42奈米之距離的該字元線結構、該接地線結構、或彼等之組合。
  8. 如申請專利範圍第1項所述之方法，復包括：提供與該接地線結構有32奈米至42奈米之距離的該字元線結構。
  9. 如申請專利範圍第1項所述之方法，其中，該字元線結構、該接地線結構、該電源線結構及該位元線結構均為金屬1層結構。
  10. 一種裝置，係包含：字元線結構；接地線結構； 電源線結構；以及位元線結構，其中該字元線結構、該接地線結構、該位元線結構、或彼等之組合具有第一邊緣以及鄰接該第一邊緣而且比該第一邊緣長0至10百分比的第二邊緣。
  11. 如申請專利範圍第10項所述之裝置，復包含：具有該字元線結構、該接地線結構、該電源線結構及該位元線結構的位元格。
  12. 如申請專利範圍第10項所述之裝置，其中，該字元線結構、該接地線結構、或彼等之組合具有該第一邊緣與該第二邊緣。
  13. 如申請專利範圍第10項所述之裝置，其中，該位元線結構與該電源線結構有32奈米至42奈米之距離，以及該字元線結構、該接地線結構、或彼等之組合與該位元線結構有32奈米至42奈米之距離。
  14. 如申請專利範圍第10項所述之裝置，其中，該字元線結構與該接地線結構有32奈米至42奈米之距離。
  15. 如申請專利範圍第10項所述之裝置，其中，該字元線結構、該接地線結構、該電源線結構及該位元線結構均為金屬1層結構。
  16. 一種方法，係包含：經由金屬層的第一圖案化製程，提供為位元格之字元線結構、接地線結構及電源線結構中之一者的第一結構； 經由該金屬層之第二圖案化製程，提供該位元格之位元線結構；以及經由該金屬層之第三圖案化製程，提供與該第一結構不同而且為該字元線結構及該接地線結構線中之一者的第二結構。
  17. 如申請專利範圍第16項所述之方法，復包括：提供該位元線結構於該字元線結構與該電源線結構之間、於該接地線結構與該電源線結構之間、或彼等之組合。
  18. 如申請專利範圍第16項所述之方法，復包括：提供具有第一邊緣及第二邊緣的該第一結構、該第二結構、或彼等之組合，該等第二邊緣係鄰接該等第一邊緣且比該等第一邊緣長0至10百分比。
  19. 如申請專利範圍第18項所述之方法，復包括：提供具有該等第一邊緣及該等第二邊緣的該字元線結構、該接地線結構、或彼等之組合。
  20. 如申請專利範圍第16項所述之方法，其中，該字元線結構、該接地線結構、該電源線結構及該位元線結構均為金屬1層結構。
TW102113904A 2012-09-14 2013-04-19 具有三重圖案化金屬層結構之位元格 TWI591692B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/617,952 US8791577B2 (en) 2012-09-14 2012-09-14 Bit cell with triple patterned metal layer structures

Publications (2)

Publication Number Publication Date
TW201411705A true TW201411705A (zh) 2014-03-16
TWI591692B TWI591692B (zh) 2017-07-11

Family

ID=50273634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102113904A TWI591692B (zh) 2012-09-14 2013-04-19 具有三重圖案化金屬層結構之位元格

Country Status (3)

Country Link
US (1) US8791577B2 (zh)
CN (1) CN103681472B (zh)
TW (1) TWI591692B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202751B2 (en) * 2014-04-07 2015-12-01 Globalfoundries Inc. Transistor contacts self-aligned in two dimensions
US9391080B1 (en) * 2015-04-28 2016-07-12 Globalfoundries Inc. Memory bit cell for reduced layout area
US10340288B2 (en) 2016-08-02 2019-07-02 Globalfoundries Inc. Method, apparatus, and system for improved memory cell design having unidirectional layout using self-aligned double patterning

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737685B2 (en) 2002-01-11 2004-05-18 International Business Machines Corporation Compact SRAM cell layout for implementing one-port or two-port operation
US7723806B2 (en) * 2006-03-28 2010-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cells and semiconductor memory device using the same
US8737107B2 (en) * 2009-01-15 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuits and routing of conductive layers thereof
US8076236B2 (en) 2009-06-01 2011-12-13 Globalfoundries Inc. SRAM bit cell with self-aligned bidirectional local interconnects
US8174868B2 (en) * 2009-09-30 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded SRAM structure and chip

Also Published As

Publication number Publication date
TWI591692B (zh) 2017-07-11
US20140077384A1 (en) 2014-03-20
CN103681472B (zh) 2017-01-18
CN103681472A (zh) 2014-03-26
US8791577B2 (en) 2014-07-29

Similar Documents

Publication Publication Date Title
TWI511161B (zh) 具有雙重圖案化金屬層結構之位元格
TWI588974B (zh) 具有兩種記憶體單元類型的積體電路晶片
US10147729B2 (en) Structures, devices and methods for memory devices
TWI478292B (zh) 靜態隨機存取記憶裝置與結構
CN103915112A (zh) 双端口sram连接结构
KR20170051224A (ko) 수직 fet 디바이스들을 갖는 정적 랜덤 액세스 메모리 디바이스
TWI609460B (zh) 用於較小佈線面積之記憶體位元單元
CN104778970A (zh) 存储单元
US11088151B2 (en) 4Cpp SRAM cell and array
TWI692770B (zh) 包含三元內容可定址記憶體陣列的電子電路、電子裝置及其方法
US11943908B2 (en) Method, structures and devices for intra-connection structures
TWI591692B (zh) 具有三重圖案化金屬層結構之位元格
US10978460B2 (en) Semiconductor structure
WO2021171969A1 (ja) 半導体集積回路装置
JP5004251B2 (ja) Ｓｒａｍセル及びｓｒａｍ装置
US9721841B1 (en) Electronic circuit of fin FET and methof for fabricating the electronic circuit
JPH11135647A (ja) 半導体装置
US20230013579A1 (en) Layout structure forming method of sense amplifier and layout structure of sense amplifier
WO2022059124A1 (ja) 柱状半導体装置及びその製造方法
KR20030021652A (ko) 에스램의 단위셀 및 그 제조 방법
JP2006019371A (ja) 半導体装置