CN103681472B - 具有三重图案化金属层结构的位格 - Google Patents
具有三重图案化金属层结构的位格 Download PDFInfo
- Publication number
- CN103681472B CN103681472B CN201310410551.0A CN201310410551A CN103681472B CN 103681472 B CN103681472 B CN 103681472B CN 201310410551 A CN201310410551 A CN 201310410551A CN 103681472 B CN103681472 B CN 103681472B
- Authority
- CN
- China
- Prior art keywords
- edge
- architecture
- line
- ground
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 title claims abstract description 117
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 117
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000000059 patterning Methods 0.000 claims abstract description 30
- 230000008569 process Effects 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 239000003086 colorant Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004040 coloring Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
揭示一种具有三重图案化金属层结构的位格。具体实施例包括：经由金属层的第一图案化制程，提供为字符线结构、接地线结构、电源线结构及位线结构中的第一者的第一结构；经由该金属层的第二图案化制程，提供与该第一结构不同而且为该字符线结构、该接地线结构、该电源线结构及该位线结构中的第二者的第二结构；以及经由该金属层的第三图案化制程，提供与该第一结构及该第二结构不同而且为该字符线结构、该接地线结构、该电源线结构及该位线结构中的第三者的第三结构。
Description
技术领域
本揭示内容是有关于微型化静态随机存取内存(SRAM)位格(bit cell)的制造。本揭示内容尤其可应用于可超越20奈米(nm)技术节点(例如，14奈米及其它技术节点)的SRAM位格。
背景技术
随着技术进步，以及持续缩减晶体管装置的尺寸，越来越难以维持用于制造半导体装置的设计的微影可印性。例如，图1A中的现有SRAM位格100包含用于字符线的金属1接着垫101，用于接地线的金属1接着垫103，以及金属1位线结构105，以及金属2层结构107。此外，位格100包含主动区触点109，金属触点111，以及用于完成与金属1层结构101、103及105关连的各种互连的通孔1结构113，以及金属2层结构107。不过，位格100可能难以印在晶圆上，因为位格100中颜色相同(或图案化)的金属结构彼此太接近。如图标，例如，字符线接着垫101可能太靠近接地线接着垫103，以及接着垫101、103可能太靠近位线结构105。因此，变成越来越难以进一步缩小位格100的设计。此外，如图1B所示的另一现有SRAM位格130，单一图案化金属线(例如，金属1层结构131及133)占据重要的空间。不过，如果减少位格130的高度(例如，以减少占用空间)，金属1层结构133之间的端边至端边间距(tip-to-tipspacing，其中端边为结构的短边)，特别是在相同的颜色空间中，会变成太靠近，这对位格130的微影可印性有不利影响。
因此，亟须一种有改良微影可印性的微型化SRAM位格及致能方法。
发明内容
本揭示内容的一方面为一种用于实现具有三重图案化金属层结构的位格的方法。
本揭示内容的另一方面为一种用有三重图案化金属层结构的位格实现的装置。
本揭示内容的其它方面及特征会在以下说明中提出以及部分在本技艺一般技术人员审查以下内容或学习本揭示内容的实施后会明白。按照随附权利要求书所特别提示，可实现及得到本揭示内容的优点。
根据本揭示内容，一些技术效果的达成部分可通过一种方法，其包含：经由金属层的第一图案化制程，提供为字符线结构、接地线结构、电源线结构及位线结构中的第一者的第一结构；经由该金属层的第二图案化制程，提供与该第一结构不同而且为该字符线结构、该接地线结构、该电源线结构及该位线结构中的第二者的第二结构；以及经由该金属层的第三图案化制程，提供与该第一结构及该第二结构不同而且为该字符线结构、该接地线结构、该电源线结构及该位线结构中的第三者的第三结构。
本揭示内容的数个方面包括：提供具有该第一结构、该第二结构及该第三结构的位格。附加方面包括：经由该第一图案化制程，提供该位格的该字符线结构、该电源线结构、或其组合；经由该第二图案化制程，提供该位格的该位线结构；以及经由该第三图案化制程，提供该位格的该接地线结构。不同的方面包括：提供该位线结构于该字符线结构与该电源线结构之间、于该接地线结构与该电源线结构之间、或其组合。其它方面包括：该字符线结构、该接地线结构、该电源线结构及该位线结构均为金属1层结构。
某些方面包括：提供具有第一边缘以及比该第一边缘长0至10百分比的第二边缘的该第一结构、该第二结构、该第三结构、或其组合。一些方面包括：提供具有该等第一边缘及该等第二边缘的该字符线结构、该接地线结构、或其组合。其它方面包括：提供与该电源线结构有32奈米至42奈米的距离的该位线结构；以及提供与该位线结构有32奈米至42奈米的距离的该字符线结构、该接地线结构、或其组合。其它方面包括：提供与该接地线结构有32奈米至42奈米的距离的该字符线结构。
本揭示内容的一附加方面为一种装置，其包含：字符线结构；接地线结构；电源线结构；以及位线结构，其中该字符线结构、该接地线结构、该位线结构、或其组合都有第一边缘以及邻接该第一边缘而且比该第一边缘长0至10百分比的第二边缘。
数个方面包括：一种装置，其具有包含该字符线结构、该接地线结构、该电源线结构及该位线结构的位格。附加方面包含：有该等第一边缘及该等第二边缘的该字符线结构、该接地线结构、或其组合。一些方面包括：该位线结构与该电源线结构有32奈米至42奈米的距离，以及该字符线结构、该接地线结构、或其组合与该位线结构有32奈米至42奈米的距离。某些方面包括：该字符线结构与该接地线结构有32奈米至42奈米的距离。其它方面包括：该字符线结构、该接地线结构、该电源线结构及该位线结构均为金属1层结构。
本揭示内容的另一方面包括：经由金属层的第一图案化制程，提供为位格的字符线结构、接地线结构及电源线结构中的一者的第一结构；经由该金属层的第二图案化制程，提供该位格的位线结构；以及经由该金属层的第三图案化制程，提供与该第一结构不同而且为该字符线结构及该接地线结构中的一者的第二结构。
附加方面包含：提供该位线结构于该字符线结构与该电源线结构之间、于该接地线结构与该电源线结构之间、或其组合。一些方面包括：提供具有第一边缘及第二边缘的该第一结构、该第二结构、或其组合，该等第二边缘是邻接该等第一边缘而且比该等第一边缘长0至10百分比。不同的方面包括：提供具有该等第一边缘及该等第二边缘的该字符线结构、该接地线结构、或其组合。其它方面包括：该字符线结构、该接地线结构、该电源线结构及该位线结构均为金属1层结构。
熟谙此艺者由以下详细说明可明白本揭示内容的其它方面及技术效果，其中仅以预期可实现本揭示内容的最佳模式举例描述本揭示内容的具体实施例。应了解，本揭示内容能够做出其它及不同的具体实施例，以及在各种明显的方面，能够修改数个细节而不脱离本揭示内容。因此，附图及说明内容本质上应被视为图解说明用而不是用来限定。
附图说明
在此用附图举例说明而不是限定本揭示内容，图中类似的组件用相同的组件符号表示。
图1A及图1B示意图标有单一图案化金属层结构的SRAM位格；
图2根据本揭示内容的示范具体实施例示意图标有三重图案化金属层结构的位格；
图3根据本揭示内容的示范具体实施例示意图标有三重图案化金属层结构的位格的电路图；
图4根据本揭示内容的示范具体实施例示意图标与有三重图案化金属层结构的位格关连的n型阱区及主动区；
图5根据本揭示内容的示范具体实施例示意图标与有三重图案化金属层结构的位格关连的多晶硅结构及多晶硅切割区；
图6根据本揭示内容的示范具体实施例示意图标与有三重图案化金属层结构的位格关连的主动区触点、栅极触点及通孔0结构；以及
图7根据本揭示内容的示范具体实施例示意图标与有三重图案化金属层结构的位格关连的通孔0结构及金属1层结构。
符号说明
100 现有SRAM位格
101 金属1接着垫
103 金属1接着垫
105 金属1位线结构
107 金属2层结构
109 主动区触点
111 金属触点
113 通孔1结构
130 另一现有SRAM位格
131、133 金属1层结构
200 位格
201、209 金属1字符线结构
203、211 金属1接地线结构
205 金属1电源线结构
207 金属1位线结构
300 位格
301a、301b 传递栅极
303a、303b 位线
305 字符线
305a、305b 字符线
307 内部节点
307a、307b 内部节点
309a、309b PMOS
311a、311b NMOS
313a、313b 电源线
315 接地节点
315a、315b 接地线
400 位格
401 n型阱区
403 n型主动区
405 p型主动区
500 位格
501 多晶硅结构
503 多晶硅切割区
505 n型主动区
507 p型主动区
600 位格
601 主动区触点
603 栅极触点
605 主动区触点
700 位格
701 通孔0结构
703 金属1接地线结构
705 金属1字符线结构
707 金属1电源线结构
709 金属1位线结构。
具体实施方式
为了解释，在以下的说明中，提出各种特定的细节供彻底了解示范具体实施例。不过，显然没有该等特定细节或用等价配置仍可实施示范具体实施例。在其它情况下，众所周知的结构及装置用方块图图标以免不必要地混淆示范具体实施例。此外，除非明示，在本专利说明书及权利要求书中表示成分、反应状态等等的数量、比例及数值性质的所有数字应被理解为在所有情况下可用措辞“约”来修饰。
本揭示内容针对及解决在制造有单一图案化或双重图案化金属层结构的位格时带来的微影难题。本揭示内容针对及解决此类问题和其它事项，例如，用以下步骤：经由金属层的第一图案化制程，提供位格的第一金属层结构；经由该金属层的第二图案化制程，提供该位格的第二金属层结构；以及经由该金属层的第三图案化制程，提供该位格的第三金属层结构。
图2根据本揭示内容的示范具体实施例示意图标有三重图案化金属层结构的位格。如图标，位格200为2x4位格数组中的一个位格。位格200包含金属1字符线结构201及209、金属1接地线结构203及211、金属1电源线结构205以及数个金属1位线结构207(例如，各自用于连接至字符线、接地线、电源线及位线的金属1接着垫)。如图标，相同的图案(或相同的颜色)用来印制金属1字符线结构201、金属1接地线结构211及金属1电源线结构205，而不同的图案(或不同的颜色)用来印制金属1位线结构207。此外，第三图案(或不同的颜色)用来印制金属1接地线结构203及金属1字符线结构209。应用于该等金属1层结构的三重图案化技术减少不同金属1层结构之间的必要空间，因此，可减少用位格200实现的装置的整体尺寸，同时在制造装置期间，维持位格200的微影可印性品质。或者(为求便于图解说明而未图标)，金属1字符线结构209可用字符线结构201图案化(上色)，以及接地线结构211可用接地线结构203图案化(上色)。
此外，如图标，金属1字符线结构201及209与金属1接地线结构203及211实质为方形，各有两个端边(tip edge)与两个侧边(side edge)。如本文所使用的，结构的侧边为比该结构的端边长的边缘(例如，结构的侧边可比该结构的端边长约0至10％)。如图标，每个金属1字符线结构201或209有各自与面对面地面向金属1接地线结构203或211的侧边的侧边，金属1字符线结构201或209与金属1接地线结构203或211各有面对面地面向金属1位线结构207的侧边的端边。例如，金属1字符线结构201、209与金属1接地线结构203、209的侧边可各自比金属1字符线结构201、209及金属1接地线结构203、211的端边长7至8％。
由于该三重图案化，可减少不同颜色的特定金属层结构之间在水平及垂直方向的间距，而双重图案化无法减少垂直方向的空间。例如，位格200的金属1字符线结构201或209与金属1位线结构207之间的端边至侧边空间(tip-to-side space)，以及金属1接地线结构203或211与金属1位线结构207之间的端边至侧边空间明显窄于典型位格的各个相应空间。此外，由于位格200的组件的实质方形及配置，可减少位格的水平长度(然而矩形接着垫会增加水平长度)。此外，位格200的金属1字符线结构201与金属1接地线结构203之间的侧边至侧边空间明显窄于典型位格的金属1字符线结构与金属1接地线结构的端边至端边、侧边至端边或端边至侧边空间(例如，因为在加工金属层结构时，可更紧密地控制侧边至侧边空间)。金属1字符线结构201与金属1接地线结构203的面对面侧边，例如，与对方可有32奈米至42奈米的距离。以此方式，可进一步减少装置的尺寸同时可维持装置的微影可印性品质。
图3根据本揭示内容的示范具体实施例示意图标有三重图案化金属层结构的位格的电路图。如图标，位格300包含传递栅极(pass-gate)301a及301b，以及数个反相器。每个传递栅极301a/301b连接至位线303a/303b、字符线305a/305b、以及内部节点307a/307b。每个反相器包含PMOS 309a/309b与NMOS 311a/311b，以及连接至电源线313a/313b(例如，经由它的PMOS 309a/309b)及接地线315a/315b(例如，经由它的NMOS 311a/311b)。
图4根据本揭示内容的示范具体实施例示意图标与有三重图案化金属层结构的位格关连的n型阱区及主动区。如上述，如图标，位格400(例如，2x4位格数组中的一个位格)可由包含n型阱区401、n型主动区403及p型主动区405的数个基底层(base layer)形成。
图5根据本揭示内容的示范具体实施例示意图标与有三重图案化金属层结构的位格关连的多晶硅结构(poly structure)及多晶硅切割区(poly-cut region)。如图标，位格500(例如，2x4位格数组中的一个位格)可包含用于形成晶体管栅极的多晶硅结构501，以及用于切割多晶硅结构501的多晶硅切割区503。此外，多晶硅结构501可形成于n型主动区505及p型主动区507上。
图6根据本揭示内容的示范具体实施例示意图标与有三重图案化金属层结构的位格关连的主动区触点、栅极触点及通孔0结构。如图标，位格600(例如，2x4位格数组中的一个位格)可包含用于局部互连的主动区触点与栅极触点。例如，主动区触点601可用来连接至图5的n型主动区505及p型主动区507，以及用来连接至图3的内部节点307(例如，内部节点307b)。栅极触点603可用来连接至图3的字符线305(例如，字符线305a)。主动区触点605可用来连接至图3的接地节点315(例如，接地节点315a)。
图7根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的通孔0结构及金属1层结构。位格700(例如，2x4位格数组中的一个位格)可包含用以使金属层结构连接至主动区触点(例如，金属1接地线结构703中的一个连接至图6的主动区触点605)的通孔0结构701。位格700的金属层结构可包含金属1接地线结构703、金属1字符线结构705、金属1电源线结构707、以及金属1位线结构709，以及可用来使下层连接至上层(为求便于图解说明而未图标)。例如，金属1电源线结构707可用来连接至上层(例如，通孔1，为求便于图解说明而未图标)以提供电源给位格700的各种上层。
如上述，金属1字符线结构705与金属1电源线结构707可为第一色(或第一图案)，金属1位线结构709可为第二色(或第二图案)，以及金属1接地线结构703可为第三色(或第三图案)。由于该三重图案化，可有效减少在某些金属层结构(例如，颜色不同的金属层结构)之间的空间而对微影可印性没有负面影响。此外，如上述，该等金属1层结构可形塑及配置成可进一步减少金属层结构之间的空间。例如，位格700的金属1接地线结构703与金属1字符线结构705之间的侧边至侧边空间明显窄于典型位格的金属1字符线结构与金属1接地线结构之间的端边至端边、侧边至端边或端边至侧边空间(例如，因为在加工金属层结构时，可更紧密地控制侧边至侧边空间)。
本揭示内容的具体实施例可达成数种技术效果，包括减少位格大小、改善与装置制造关连的微影可印性等等。本揭示内容的具体实施例可用于各种工业应用，例如，微处理器、智能型手机、行动电话、手机、机上盒、DVD烧录机及播放机、汽车导航、打印机及接口设备，网络及电信设备，游戏系统及数字照相机。因此，本揭示内容在产业上可用于各种高度整合的半导体组件，特别是超越20奈米的技术节点。
在以上说明中，本揭示内容用数个示范具体实施例来描述。不过，显然仍可做出各种修饰及改变而不脱离本揭示内容更宽广的精神及范畴，如权利要求书所述。因此，本专利说明书及附图应被视为图解说明用而非限定。应了解，本揭示内容能够使用各种其它组合及具体实施例以及在如本文所述的本发明概念范畴内能够做出任何改变或修改。
Claims (17)
1.一种制造半导体装置的方法，其包含：
经由金属层的第一图案化制程，提供为字符线结构、接地线结构、电源线结构及位线结构中的第一者的第一结构；
经由该金属层的第二图案化制程，提供与该第一结构不同而且为该字符线结构、该接地线结构、该电源线结构及该位线结构中的第二者的第二结构；
经由该金属层的第三图案化制程，提供与该第一结构及该第二结构不同而且为该字符线结构、该接地线结构、该电源线结构及该位线结构中的第三者的第三结构；以及
提供该字符线结构、该接地线结构、该位线结构或其组合以具有第一边缘及邻接该第一边缘的第二边缘，其中，该字符线结构的该第二边缘面对面地面对该接地线结构的该第二边缘，而该字符线结构及该接地线结构的该第一边缘都面对面地面对该位线结构的该第二边缘，该字符线结构的该第二边缘比该字符线结构的该第一边缘长，且该接地线结构的该第二边缘比该接地线结构的该第一边缘长。
2.根据权利要求1所述的方法，还包括：
提供具有该第一结构、该第二结构及该第三结构的位格。
3.根据权利要求2所述的方法，还包括：
经由该第一图案化制程，提供该位格的该字符线结构、该电源线结构、或其组合；
经由该第二图案化制程，提供该位格的该位线结构；以及
经由该第三图案化制程，提供该位格的该接地线结构。
4.根据权利要求2所述的方法，还包括：
提供该位线结构于该字符线结构与该电源线结构之间、于该接地线结构与该电源线结构之间、或其组合。
5.根据权利要求1所述的方法，还包括：
提供该字符线结构、该接地线结构或其组合以具有该第一边缘及比该第一边缘长0至10百分比的第二边缘。
6.根据权利要求1所述的方法，还包括：
提供与该电源线结构有32奈米至42奈米的距离的该位线结构；以及
提供与该位线结构有32奈米至42奈米的距离的该字符线结构、该接地线结构、或其组合。
7.根据权利要求1所述的方法，还包括：
提供与该接地线结构有32奈米至42奈米的距离的该字符线结构。
8.根据权利要求1所述的方法，其中，该字符线结构、该接地线结构、该电源线结构及该位线结构均为金属1层结构。
9.一种半导体装置，其包含：
字符线结构；
接地线结构；
电源线结构；以及
位线结构，其中该字符线结构、该接地线结构、该位线结构、或其组合具有第一边缘以及邻接该第一边缘而且比该第一边缘长0至10百分比的第二边缘；
其中，该字符线结构的第二边缘面对面地面对该接地线结构的该第二边缘，而该字符线结构及该接地线结构的该第一边缘都面对面地面对该位线结构的该第二边缘。
10.根据权利要求9所述的半导体装置，还包含：
具有该字符线结构、该接地线结构、该电源线结构及该位线结构的位格。
11.根据权利要求9所述的半导体装置，其中，该位线结构与该电源线结构有32奈米至42奈米的距离，以及该字符线结构、该接地线结构、或其组合与该位线结构有32奈米至42奈米的距离。
12.根据权利要求9所述的半导体装置，其中，该字符线结构与该接地线结构有32奈米至42奈米的距离。
13.根据权利要求9所述的半导体装置，其中，该字符线结构、该接地线结构、该电源线结构及该位线结构均为金属1层结构。
14.一种制造半导体装置的方法，其包含：
经由金属层的第一图案化制程，提供为位格的字符线结构、接地线结构及电源线结构中的一者的第一结构；
经由该金属层的第二图案化制程，提供该位格的位线结构；
经由该金属层的第三图案化制程，提供与该第一结构不同而且为该字符线结构及该接地线结构中的一者的第二结构；以及
提供该字符线结构、该接地线结构、该位线结构或其组合以具有第一边缘及邻接该第一边缘的第二边缘，其中，该字符线结构的该第二边缘面对面地面对该接地线结构的该第二边缘，而该字符线结构及该接地线结构的该第一边缘都面对面地面对该位线结构的该第二边缘，该字符线结构的该第二边缘比该字符线结构的该第一边缘长，且该接地线结构的该第二边缘比该接地线结构的该第一边缘长。
15.根据权利要求14所述的方法，还包括：
提供该位线结构于该字符线结构与该电源线结构之间、于该接地线结构与该电源线结构之间、或其组合。
16.根据权利要求14所述的方法，还包括：
提供该字符线结构、该接地线结构或其组合以具有该第一边缘以及比该第一边缘长0至10百分比的第二边缘。
17.根据权利要求14所述的方法，其中，该字符线结构、该接地线结构、该电源线结构及该位线结构均为金属1层结构。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/617,952 US8791577B2 (en) | 2012-09-14 | 2012-09-14 | Bit cell with triple patterned metal layer structures |
| US13/617,952 | 2012-09-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681472A CN103681472A (zh) | 2014-03-26 |
| CN103681472B true CN103681472B (zh) | 2017-01-18 |
Family
ID=50273634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310410551.0A Active CN103681472B (zh) | 2012-09-14 | 2013-09-10 | 具有三重图案化金属层结构的位格 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8791577B2 (zh) |
| CN (1) | CN103681472B (zh) |
| TW (1) | TWI591692B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9202751B2 (en) * | 2014-04-07 | 2015-12-01 | Globalfoundries Inc. | Transistor contacts self-aligned in two dimensions |
| US9391080B1 (en) * | 2015-04-28 | 2016-07-12 | Globalfoundries Inc. | Memory bit cell for reduced layout area |
| US10340288B2 (en) | 2016-08-02 | 2019-07-02 | Globalfoundries Inc. | Method, apparatus, and system for improved memory cell design having unidirectional layout using self-aligned double patterning |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737685B2 (en) | 2002-01-11 | 2004-05-18 | International Business Machines Corporation | Compact SRAM cell layout for implementing one-port or two-port operation |
| US7723806B2 (en) * | 2006-03-28 | 2010-05-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cells and semiconductor memory device using the same |
| US8737107B2 (en) * | 2009-01-15 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuits and routing of conductive layers thereof |
| US8076236B2 (en) | 2009-06-01 | 2011-12-13 | Globalfoundries Inc. | SRAM bit cell with self-aligned bidirectional local interconnects |
| US8174868B2 (en) * | 2009-09-30 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Embedded SRAM structure and chip |
-
2012
- 2012-09-14 US US13/617,952 patent/US8791577B2/en active Active
-
2013
- 2013-04-19 TW TW102113904A patent/TWI591692B/zh active
- 2013-09-10 CN CN201310410551.0A patent/CN103681472B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681472A (zh) | 2014-03-26 |
| TWI591692B (zh) | 2017-07-11 |
| US8791577B2 (en) | 2014-07-29 |
| TW201411705A (zh) | 2014-03-16 |
| US20140077384A1 (en) | 2014-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103681471B (zh) | 具有双重图案化金属层结构的位格 | |
| CN106057809B (zh) | 具有垂直器件的两端口sram单元结构 | |
| CN105321556B (zh) | 双端口静态随机存取存储器单元 | |
| CN106024788B (zh) | 具有垂直器件的双端口sram单元结构 | |
| CN109643715A (zh) | 三维半导体装置以及其制造方法 | |
| KR20130069301A (ko) | 메모리 셀 | |
| CN107346770A (zh) | 静态随机存取存储器的布局图案 | |
| CN106098690B (zh) | 用以降低布局面积的存储器位单元 | |
| CN107579067A (zh) | 静态随机存取存储器的布局图案 | |
| CN103681472B (zh) | 具有三重图案化金属层结构的位格 | |
| US6503787B1 (en) | Device and method for forming semiconductor interconnections in an integrated circuit substrate | |
| JP2014207445A (ja) | 半導体装置及びその製造方法 | |
| CN108257960A (zh) | 静态随机存取存储元件 | |
| CN105609466B (zh) | 金属区段作为接着垫及ic装置中的区域互连件 | |
| CN102376707B (zh) | 半导体装置 | |
| CN100479165C (zh) | 静态随机存取存储器单元及制造方法 | |
| CN109545252A (zh) | 静态随机存取存储器的布局图案 | |
| CN102668064A (zh) | 改进的edram架构 | |
| KR20230048600A (ko) | Sram 셀 구조 | |
| US6566227B2 (en) | Strap resistance using selective oxidation to cap DT poly before STI etch | |
| US8726221B2 (en) | Topology density aware flow (TDAF) | |
| CN109427686A (zh) | 隔离结构及其形成方法 | |
| KR20030021652A (ko) | 에스램의 단위셀 및 그 제조 방법 | |
| KR20010060538A (ko) | 반도체 소자의 제조방법 | |
| KR20020002766A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: J *jin Inventor after: Gui Zongyu Inventor before: J *jin Inventor before: J *gui |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: JIN J. KYE JONGWOOK TO: JIN J. GUI ZONGYU |
|
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1195392 Country of ref document: HK |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210304 Address after: California, USA Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd. Address before: Greater Cayman Islands, British Cayman Islands Patentee before: GLOBALFOUNDRIES Inc. |
|
| TR01 | Transfer of patent right | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1195392 Country of ref document: HK |