CN105609466B - 金属区段作为接着垫及ic装置中的区域互连件 - Google Patents
金属区段作为接着垫及ic装置中的区域互连件 Download PDFInfo
- Publication number
- CN105609466B CN105609466B CN201510778463.5A CN201510778463A CN105609466B CN 105609466 B CN105609466 B CN 105609466B CN 201510778463 A CN201510778463 A CN 201510778463A CN 105609466 B CN105609466 B CN 105609466B
- Authority
- CN
- China
- Prior art keywords
- section
- contact
- metallic
- metal layer
- sections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 83
- 239000011229 interlayer Substances 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及金属区段作为接着垫及IC装置中的区域互连件，其揭示用于利用额外金属层的金属区段作为用于通孔的接着垫及亦作为在IC装置中的接触件之间的区域互连件的方法以及所得装置。实施例包括形成连接至位于集成电路装置中的基板上的晶体管的源极/漏极接触件及栅极接触件，每一接触件具有具第一面积的上表面；在该等接触件的上表面于一平面上形成金属区段，每一金属区段与一或多个该等接触件接触并具有大于该第一面积的第二面积；及在一或多个该等金属区段与第一金属层的一或多个第一区段之间形成一或多个通孔。
Description
技术领域
本发明一般而言涉及设计及制造集成电路(IC)装置。本发明可应用于在通孔与接触件之间的连接及在一IC装置中接触件之间的区域互连件，尤其是用于7纳米(nm)技术节点及更先进者。
背景技术
一般而言，IC装置可包括各种方形接触件，其连接至一或多个晶体管。此外，IC装置可包括多个金属层，其可经利用以将该等接触件连接至各种讯号来源或目标。在某些情况下，可利用通孔将上方金属层连接至一或多个该等接触件。例如，可利用一通孔以将金属-1(M1)层的区段连接至晶体管上的栅极接触件。然而，在某些情况下，通孔实质上可能未与目标接触件的小方形表面区域对准，这在该通孔及该目标接触件之间可能造成不可靠的连接(例如：小接触面积)。因此，该目标接触件及该上方M1层的区段之间不可靠的连接结果可导致该装置无法适当地作用或通过某些IC制造品质/可靠度测试，其接着可能不利地影响该IC装置的制造产量。此外，在IC装置中某些金属层的布局可影响IC装置的节点扩展技术(node scaling technologies)的进展。
图1A及图1B分别是一实例IC装置的横截面及三维图。关于图1A，说明一习知静态随机存取记忆体(SRAM)装置的横截面，其包括硅基板101及浅沟槽绝缘层103。此外，在该硅基板101的上表面上有多个栅极电极(PC)105及多个沟槽硅化物(TS)107，其中，栅极接触件(CB)109连接至PC 105的上表面，且源极/漏极接触件(CA)111连接至TS 107的上表面。进一步地，通孔113将M1层115的一或多个区段连接至CB接触件109及/或CA接触件111的上表面。然而，一通孔(例如通孔113a)的底表面可不与一CB接触件(例如接触件109a)(或其它CA或CB接触件)的上表面完全地对准，其对于可靠的功能及该等两元件之间功率或讯号的适当的转移可能造成不足的接触面积。
图1B说明图1A中的IC装置的3D图，其中，该通孔113a未平行地对准该CB接触件109a。通孔113a与CB接触件109a之间的未对准仅示例性；未对准的更多情况可存在于一IC装置中通孔与CB接触件及CA接触件两者之间。如所示，在设计与制造IC装置时所考量者是用于提供充足及有效的接触件布局设计以供该等IC装置的可靠及经济的制造产量的步骤。
因此需要能够改善在IC装置中接触件与通孔之间的连接的方法及所得装置。
发明内容
本发明的一态样是一IC装置，其利用额外金属层的金属区段作为通孔的接着垫及亦作为接触件间的区域互连件。
本发明的另一态样是一种用于利用额外的金属层的金属区段作为通孔的接着垫及亦作为IC装置中接触件之间的区域互连件的方法。
在以下的实施方式中将提出本发明的额外态样及其它特征且部份地在检视下文后本领域技术人员将明显得知或可自本发明的实践习得。如在随附的权利要求书中特别指出可了解并得知本发明的优点。
根据本发明，某些技术效果可部份地通过一方法实现，该方法包括：形成源极/漏极接触件及栅极接触件，其连接至位于集成电路装置中的基板上的晶体管，每一接触件具有具第一面积的上表面；在该等接触件的上表面于一平面上形成金属区段，每一金属区段与一或多个该等接触件接触并具有大于该第一面积的第二面积；及在一或多个该等金属区段与第一金属层的一或多个第一区段之间形成一或多个通孔。
另一态样包括在一或多个该等金属区段与一或多个该等源极/漏极接触件及栅极接触件之间形成一或多个区域连接。某些态样包括形成与该栅极接触件及该第一金属层的一或多个第一区段垂直的第二金属层的第二区段。
另一态样包括形成将一或多个该等金属区段或该第一金属层的一或多个第一区段连接至该第二金属层的通孔。在一态样中，该方法包括形成第一及第二层间介电(ILD)层；形成通过该等层间介电(ILD)层的通孔；及在该第一层间介电(ILD)层中形成该等金属区段及第一金属层，以及在该第二层间介电(ILD)层中形成第二金属层。
进一步的态样包括将该第二金属层的一或多个第二区段连接至电源层、接地层、及位线(bit line)。额外的态样包括基于工艺变异(PV)带(其包括内缘及外缘)形成该等金属区段。在一态样中，相邻金属区段的工艺变异(PV)带以一临限距离分开。
本发明的另一态样包括一装置，其包括：源极/漏极接触件及栅极接触件，其连接至位于集成电路装置中的基板上的晶体管，每一接触件具有具第一面积的上表面；在该等接触件的上表面于一平面上的金属区段，每一金属区段与一或多个该等接触件接触并具有大于该第一面积的第二面积；及在一或多个该等金属区段与第一金属层的一或多个第一区段之间的一或多个通孔。
在本装置的某些态样中，一或多个该等金属区段与一或多个该等源极/漏极接触件及栅极接触件形成一或多个区域互连件。该装置的其它态样包括与该栅极接触件及该第一金属层的一或多个第一区段垂直的第二金属层的第二区段。该装置的一态样包括将一或多个该等金属区段或该第一金属层的一或多个第一区段连接至该第二金属层的通孔。
该装置的更多态样包括第一及第二ILD层，其中，该等通孔贯通该等ILD层，且其中，该等金属区段及该第一金属层在第一ILD层中，且第二金属层在第二ILD层中。该装置的某些态样包括第二金属层的一或多个该等第二区段，其连接至电源层、接地层、及位线。该装置的一态样包括基于PV带的该等金属区段，该等PV带包括内缘及外缘。在该装置的额外态样中，相邻金属区段的PV带以一临限距离分开。
由以下实施方式对于熟习本技术者可立即了解本发明的额外态样及技术效果，其中，本发明的实施例简单地通过说明经设想以实施本发明的最佳模式的方式来描述。如所了解，本发明可实施其它及不同的实施例，且其数个细节可在不同明显的态样下进行修改，其全部未背离本发明。因此，该等图式及描述本质上视为说明，而非作为限制。
附图说明
在随附图式的图形中通过实例的方式(且非以限制的方式)说明本发明，且其中，相同的元件符号指类似元件，且其中：
图1A及图1B分别是实例IC装置的横截面图及三维(3D)图；
图2A、图2B及图2C分别是根据一示例性实施例的一IC装置的横截面、三维(3D)及布局图，该IC装置利用额外金属层的金属区段；及
图2D是根据一示例性实施例，说明一布局图，其包括在一IC装置中的接触点及相关工艺变异带。
附图标记说明：
101 硅基板
103 浅沟槽绝缘层
105 栅极电极(PC)
107 沟槽硅化物(TS)
109、109a 栅极接触件(CB)
111 源极/漏极接触件(CA)
113、113a 通孔
115 M1层
115a、115b、115c 区段
201、201a、201b、201c、201d、201e 金属区段
203a、203b、203c、203d CB接触件
205a、205b、205c、205d CA接触件
207、207a、207b、207c 通孔
209a至209n 接触点
211a、211b、211c 金属区段。
具体实施方式
在以下描述中，为用于解释，提出数字特定细节以提供对示例性实施例的全面了解。然而，应了解可在不具此等特定细节下或以一等效配置下实施示例性实施例。在其它情况下，为避免不必要地模糊示例性实施例，以方块图形式显示人所熟知的结构及装置。此外，除非另外指明，否则本说明书及权利要求书所用的所有表示量、比例、及成份的数值性质的数字、反应条件等等应了解在所有情况下以术语“约”修正。
本发明针对并解决在通孔与一IC装置中的接触表面之间的未对准的问题。本发明针对并解决此等间题，例如尤其通过利用额外的金属层的金属区段作为用于通孔的接着垫及亦作为在IC装置中的接触件之间的区域连接件。
图2A说明IC装置的横截面图，其中，额外金属层(例如：金属-零(M0)层)的多个金属区段(例如：201a至201e)可在中段(MOL)IC工艺中实施。尽管仅说明五个区段，但区段的数目仅作为示例。可利用M0层的该等多个金属区段201a至201e以提供在IC装置中二或多个CB接触件203a至203d及/或二或多个CA接触件205a至205d之间的区域互连件。例如，M0金属区段201a互连CB接触件203a及203b，M0金属区段201b互连CB接触件203c及CA接触件205a，且M0金属区段201c互连CA接触件205b及205c。另外，该等M0金属区段201a至201e可提供用于通孔207a至207c的接着垫。此外，互连M0金属区段201亦可提供用于可连接至另一金属层的通孔207的接着垫。例如，除了提供区域互连件，该M0金属区段201a提供用于通孔207a的接着垫，其连接至该M1层115的区段115a。在另一实例中，M0金属区段201d连接至CB接触件203d并提供用于通孔207b(例如：该通孔与该CB接触件未水平地对准)的接着垫，该通孔207b连接至该M1层的一金属区段115b。在另一实例中，M0金属区段201e连接至CA接触件205d并提供用于通孔207c(其连接至该M1层的区段115c)的接着垫，而通孔207c与CA接触件205d仅部份地对准。如同M0区段，显示于图2A的CA接触件、CB接触件、通孔、及M1区段的数目仅示例性。
图2B说明图2A中所讨论的一些该等连接件的3D图，其中，例如该M0金属区段201c互连CA接触件205b及205c，该M0金属区段201d连接至该CB接触件203d并提供用于该通孔207b的接着垫，且该M0金属区段201e连接至CA接触件205d并提供用于通孔207c的接着垫。
图2C说明在图2A中的该IC装置的一示例性布局图的俯视图，其中，该布局可包括多个接触点209a及209b。该布局图包括接触点209a，其中，该M2层的金属区段211a、该M1层的该金属区段115c、该通孔207c、该CA接触件205d、及该M0层的该金属区段201e是互连的。该通孔207c及CA接触件205d未对准，其中，该金属区段201e连接至该CA接触件205d并提供用于与该通孔207c连接的额外表面积(例如：在CA接触件205d处的较宽上表面)。在另一接触点209b中，该M0金属区段201d连接至该CB接触件203d，该CB接触件203d连接至PC 105。该金属区段201d亦提供用于该通孔207b的完整接着垫。在SRAM装置中，该M2层的金属区段(例如211a至211c)可垂直于该PCs 105而定向，其中，该等M2金属区段可提供对一或多个电源或讯号源的连接性。例如，该M2金属区段211a可提供对电源供应的负端(Vss)的连接性，区段211b可提供对位选择线的连接性，及区段211c可提供对该电源供应的正端(Vcc)的连接性。在布局方面，M0不需要围绕接触件CA及CB的包围规则，因为其仅延伸该CA及CB区域。因此，M0将不强制需要可能增加芯片面积的规则。
在图2D，接触点209a至209n的每一情况与PV带相关联，该PV带包括内缘D1及外缘D2。该等PV带可指出待印刷于IC基板上的物件的最小与最大尺寸的范围。此外，相邻接触点(例如：209b及209c)的路由/布置可基于该等相邻接触点之间的临限距离215。
本发明的实施例可达到数个技术效果，包括通过利用额外金属层的金属区段作为用于通孔的接着垫及亦作为IC装置中接触件之间的区域互连件而改良通孔与接触件之间的连接而不增加芯片面积。进一步地，该等实施例享有各种工业应用中的实用性，例如：微处理器、智慧型电话、行动电话、蜂巢式手机、机上盒、DVD录影机及播放机、汽车导航、印表机及周边设备、网路及电信设备、游戏系统、数位相机、或其它利用逻辑或高电压技术节点的装置。本发明因此在任何各种高度集成化半导体装置中享有工业应用性，包括使用SRAM记忆单元的装置(例如：液晶显示器(LCD)驱动器、同步随机存取记忆体(SRAM)、数位处理器等等)，尤其是用于7nm技术节点装置及更先进者。
在前述描述中，本发明特别地参照其示例性实施例加以描述。然而，明显地可在不背离本发明的更广精神及范畴(如在权利要求书中所提出)下对其进行各种修改及变化。因此，本说明书及附图视作说明性而非限制性。应了解本发明可使用各种其它组合及实施例并可在如本文表达的本发明概念的范畴内进行任何变化或修改。
Claims (15)
1.一种制造半导体装置的方法，其包含：
形成源极/漏极接触件及栅极接触件，其连接至位于集成电路装置中的基板上的晶体管，每一接触件具有具第一面积的上表面；
在所述接触件的上表面于一平面上形成金属区段，每一金属区段与一或多个所述接触件接触并具有大于该第一面积的第二面积，其中，至少一个所述金属区段接触于一或多个该源极/漏极接触件；
在一或多个所述金属区段与第一金属层的一或多个第一区段之间形成一或多个通孔；及
基于包括内缘及外缘的工艺变异(PV)带形成所述金属区段，其中，相邻金属区段基于所述相邻金属区段的该工艺变异(PV)带的该外缘之间的临限距离而路由或布置。
2.根据权利要求1所述的方法，其中，一或多个所述金属区段作为用于该源极/漏极接触件及栅极接触件的二个或多个之间的区域互连件。
3.根据权利要求1所述的方法，进一步包含：
形成第二金属层的第二区段，其与该栅极接触件及该第一金属层的一或多个第一区段垂直。
4.根据权利要求3所述的方法，进一步包含：
形成将一或多个所述金属区段或该第一金属层的一或多个所述第一区段连接至该第二金属层的通孔。
5.根据权利要求3所述的方法，进一步包含：
形成第一及第二层间介电(ILD)层；
形成通过所述层间介电层的通孔；及
在该第一层间介电层中形成所述金属区段及该第一金属层，以及在该第二层间介电层中形成该第二金属层。
6.根据权利要求3所述的方法，进一步包含：
将该第二金属层的一或多个所述第二区段连接至电源层、接地层、及位线。
7.一种半导体装置，其包含：
源极/漏极接触件及栅极接触件，其连接至位于集成电路装置中的基板上的晶体管，每一接触件具有具第一面积的上表面；
在所述接触件的上表面于平面中的金属区段，每一金属区段与一或多个所述接触件接触且具有大于该第一面积的第二面积，其中，至少一个所述金属区段接触于一或多个该源极/漏极接触件；及
在一或多个所述金属区段及第一金属层的一或多个第一区段之间的一或多个通孔；
其中，所述金属区段基于包括内缘及外缘的工艺变异(PV)带而形成，且相邻金属区段基于所述相邻金属区段的该工艺变异(PV)带的该外缘之间的临限距离而路由或布置。
8.根据权利要求7所述的半导体装置，其中，一或多个所述金属区段在二或多个所述源极/漏极接触件及栅极接触件之间形成一或多个区域互连件。
9.根据权利要求7所述的半导体装置，进一步包含：
第二金属层的第二区段，其与该栅极接触件及该第一金属层的所述一或多个第一区段垂直。
10.根据权利要求9所述的半导体装置，进一步包含：
将一或多个所述金属区段或该第一金属层的一或多个所述第一区段连接至该第二金属层的通孔。
11.根据权利要求9所述的半导体装置，进一步包含：
第一及第二层间介电(ILD)层，其中，所述通孔通过所述层间介电层，且其中，所述金属区段及该第一金属层在该第一层间介电层中，且该第二金属层在该第二层间介电层中。
12.根据权利要求9所述的半导体装置，其中，该第二金属层的一或多个所述第二区段连接至电源层、接地层、及位线。
13.一种制造半导体装置的方法，其包含：
形成源极/漏极接触件及栅极接触件，其连接至位于集成电路装置中的基板上的晶体管，每一接触件具有具第一面积的上表面；
在所述接触件的上表面于平面上形成金属区段，每一金属区段与一或多个所述接触件接触并具有大于该第一面积的第二面积，其中，至少一个所述金属区段接触于一或多个该源极/漏极接触件，且一或多个所述金属区段在该源极/漏极接触件及栅极接触件的二个或多个之间形成一或多个区域互连件；
在一或多个所述金属区段与第一金属层的一或多个第一区段之间形成一或多个通孔；
形成第二金属层的第二区段，其与该栅极接触件及该第一金属层的所述一或多个第一区段垂直；
将该第二金属层的一或多个所述第二区段连接至电源层、接地层、及位线；及
基于包括内缘及外缘的工艺变异(PV)带形成所述金属区段，其中，相邻金属区段基于所述相邻金属区段的该工艺变异(PV)带的该外缘之间的临限距离而路由或布置。
14.根据权利要求13所述的方法，进一步包含：
形成将一或多个所述金属区段或该第一金属层的一或多个所述第一区段连接至该第二金属层的通孔。
15.根据权利要求13所述的方法，进一步包含：
形成第一及第二层间介电(ILD)层；
形成通过所述层间介电层的通孔；及
在该第一层间介电层中形成所述金属区段及该第一金属层，及在该第二层间介电层中形成该第二金属层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/540,724 US9466604B2 (en) | 2014-11-13 | 2014-11-13 | Metal segments as landing pads and local interconnects in an IC device |
| US14/540,724 | 2014-11-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105609466A CN105609466A (zh) | 2016-05-25 |
| CN105609466B true CN105609466B (zh) | 2019-09-06 |
Family
ID=55855155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510778463.5A Active CN105609466B (zh) | 2014-11-13 | 2015-11-13 | 金属区段作为接着垫及ic装置中的区域互连件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9466604B2 (zh) |
| CN (1) | CN105609466B (zh) |
| DE (1) | DE102015214848A1 (zh) |
| TW (1) | TWI618158B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10541243B2 (en) * | 2015-11-19 | 2020-01-21 | Samsung Electronics Co., Ltd. | Semiconductor device including a gate electrode and a conductive structure |
| US10276491B2 (en) * | 2016-08-31 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure and methods thereof |
| KR102292645B1 (ko) | 2017-03-09 | 2021-08-24 | 삼성전자주식회사 | 집적회로 소자 |
| KR102336827B1 (ko) | 2017-06-08 | 2021-12-09 | 삼성전자주식회사 | 반도체 장치 |
| EP3729495A4 (en) * | 2017-12-22 | 2021-08-11 | INTEL Corporation | INTERCONNECTION STRUCTURES FOR INTEGRATED CIRCUITS |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1378266A (zh) * | 2001-04-04 | 2002-11-06 | 华邦电子股份有限公司 | 产生金属层虚拟图案的方法 |
| CN1782843A (zh) * | 2004-12-04 | 2006-06-07 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| US7511328B2 (en) * | 2004-12-27 | 2009-03-31 | Samsung Electronics Co., Ltd. | Semiconductor device having raised cell landing pad and method of fabricating the same |
| CN101582408A (zh) * | 2008-05-12 | 2009-11-18 | 恩益禧电子股份有限公司 | 半导体器件和制造半导体器件的方法 |
| CN104051529A (zh) * | 2013-03-13 | 2014-09-17 | 台湾积体电路制造股份有限公司 | 高阻抗衬底上的rf开关 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1747520B1 (en) * | 2004-05-07 | 2018-10-24 | Mentor Graphics Corporation | Integrated circuit layout design methodology with process variation bands |
| US7763534B2 (en) * | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US9081289B2 (en) * | 2013-03-15 | 2015-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for optimization of an imaged pattern of a semiconductor device |
| US8748245B1 (en) * | 2013-03-27 | 2014-06-10 | Io Semiconductor, Inc. | Semiconductor-on-insulator integrated circuit with interconnect below the insulator |
| US9111907B2 (en) * | 2014-01-02 | 2015-08-18 | Globalfoundries Inc. | Silicide protection during contact metallization and resulting semiconductor structures |
-
2014
- 2014-11-13 US US14/540,724 patent/US9466604B2/en active Active
-
2015
- 2015-07-13 TW TW104122502A patent/TWI618158B/zh active
- 2015-08-04 DE DE102015214848.3A patent/DE102015214848A1/de not_active Ceased
- 2015-11-13 CN CN201510778463.5A patent/CN105609466B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1378266A (zh) * | 2001-04-04 | 2002-11-06 | 华邦电子股份有限公司 | 产生金属层虚拟图案的方法 |
| CN1782843A (zh) * | 2004-12-04 | 2006-06-07 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| US7511328B2 (en) * | 2004-12-27 | 2009-03-31 | Samsung Electronics Co., Ltd. | Semiconductor device having raised cell landing pad and method of fabricating the same |
| CN101582408A (zh) * | 2008-05-12 | 2009-11-18 | 恩益禧电子股份有限公司 | 半导体器件和制造半导体器件的方法 |
| CN104051529A (zh) * | 2013-03-13 | 2014-09-17 | 台湾积体电路制造股份有限公司 | 高阻抗衬底上的rf开关 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9466604B2 (en) | 2016-10-11 |
| TWI618158B (zh) | 2018-03-11 |
| DE102015214848A1 (de) | 2016-05-19 |
| TW201618199A (zh) | 2016-05-16 |
| CN105609466A (zh) | 2016-05-25 |
| US20160141291A1 (en) | 2016-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105609466B (zh) | 金属区段作为接着垫及ic装置中的区域互连件 | |
| US20210335675A1 (en) | Semiconductor structure with buried power rail, integrated circuit and method for manufacturing the semiconductor structure | |
| US7285453B2 (en) | Triple well structure and method for manufacturing the same | |
| KR102173638B1 (ko) | 반도체 소자 및 그 형성방법 | |
| CN104867892A (zh) | 硅-玻璃混合插入层电路 | |
| US6583045B1 (en) | Chip design with power rails under transistors | |
| KR102133377B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| US9287355B2 (en) | Semiconductor device | |
| US20140332967A1 (en) | Bit cell with double patterened metal layer structures | |
| CN110660792B (zh) | Fdsoi标准单元的填充图形的生成方法以及版图布局方法 | |
| US20150333002A1 (en) | Conductive Line Patterning | |
| CN103515302A (zh) | 半导体元件与制作方法 | |
| US10418322B2 (en) | Method for making a photolithography mask intended for the formation of contacts, mask and integrated circuit corresponding thereto | |
| CN109657315B (zh) | 一种敏感电路的版图设计方法及版图 | |
| US9417383B2 (en) | Three-dimensional electronic photonic integrated circuit fabrication process | |
| KR101167202B1 (ko) | 모스 트랜지스터 및 시모스 인버터 및 그 제조방법 | |
| US20170033061A1 (en) | Mitigating transient tsv-induced ic substrate noise and resulting devices | |
| JP2013135059A (ja) | 半導体装置 | |
| CN102956495B (zh) | 浅沟槽隔离结构制造方法 | |
| CN102136479A (zh) | Sram单元 | |
| KR20160025432A (ko) | 반도체 소자의 제조방법 | |
| KR20020096055A (ko) | 각기 다른 반도체층 상에 ｎｍｏｓ 트랜지스터 및ｐｍｏｓ 트랜지스터를 구비하는 2-입력 노어 게이트 및그 제조 방법 | |
| US8664114B2 (en) | Image sensor and method for fabricating the same | |
| JP2011003747A (ja) | 半導体装置とその製造方法 | |
| KR20130093149A (ko) | 반도체 장치의 제조 방법, 및 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210222 Address after: California, USA Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd. Address before: Greater Cayman Islands, British Cayman Islands Patentee before: GLOBALFOUNDRIES Inc. |