TW201409932A - 可程式化增益放大器 - Google Patents

可程式化增益放大器 Download PDF

Info

Publication number
TW201409932A
TW201409932A TW102116465A TW102116465A TW201409932A TW 201409932 A TW201409932 A TW 201409932A TW 102116465 A TW102116465 A TW 102116465A TW 102116465 A TW102116465 A TW 102116465A TW 201409932 A TW201409932 A TW 201409932A
Authority
TW
Taiwan
Prior art keywords
gain
amplifier
stage amplifier
stage
integrated circuit
Prior art date
Application number
TW102116465A
Other languages
English (en)
Other versions
TWI543525B (zh
Inventor
Gary K Hebert
Original Assignee
That Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by That Corp filed Critical That Corp
Publication of TW201409932A publication Critical patent/TW201409932A/zh
Application granted granted Critical
Publication of TWI543525B publication Critical patent/TWI543525B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45552—Indexing scheme relating to differential amplifiers the IC comprising clamping means, e.g. diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45591—Indexing scheme relating to differential amplifiers the IC comprising one or more potentiometers

Abstract

本發明說明一種包含一可程式化增益放大器的積體電路(Integrated Circuit，IC)。該可程式化增益放大器包括一第一級放大器，被配置成操作於至少一相對高的電源供應電壓處，以便在該第一級放大器之輸入處適應於相對大範圍的輸入訊號，該第一級放大器具有可從以相對粗糙遞增值分開的一組預設增益設定值中進行調整的增益設定值，以便最小化為設定每一個增益設定值而必須以高電壓主動裝置來施行之類比切換器的數量。該可程式化增益放大器還包含一第二級放大器，被配置成操作於低於該高電源供應電壓之至少一相對低的電源供應電壓處，以便最小化用於該第二級放大器的必要IC面積，其中，該第二級放大器的增益可從以介於該等粗糙遞增值之間的相對小遞增值分開的一組增益設定值中進行調整，以便達到組合的預設增益解析度。該可程式化增益放大器的增益可藉由調整該等第一級放大器與第二級放大器中每一者的增益加以程式化。

Description

可程式化增益放大器
本申請案關於可程式化增益放大器。
可程式化增益放大器係已知。舉例來說，請參見2010年8月16日以Gary K Hebert名義提申之待審美國專利申請案序號第12/857,099號，該案已受讓給本案受讓人。本文以引用的方式將該申請案的完整內容併入。
根據本發明其中一項觀點說明一種包含一可程式化增益放大器的積體電路(IC)。該可程式化增益放大器包括一第一級放大器，被配置成操作於至少一相對高的電源供應電壓處，以便在該第一級放大器之輸入處適應於相對大範圍的輸入訊號，該第一級放大器具有可從以相對粗糙遞增值分開的一組預設增益設定值中進行調整的增益設定值，以便最小化為設定每一個增益設定值而必須以高電壓主動裝置來施行之類比切換器的數量。該可程式化增益放大器還包含一第二級放大器，被配置成操作於低於該高電源供應電壓之至少一相對低的電源供應電壓處，以便最小化用於該第二級放大器的必要IC面積，其中，該第二級放大器的增益可從以介於該等粗糙遞增值之間的相對小遞增值分開的一組增益設定值中進行調整，以便達到組合的預設增益解析度。該可程式化增益放大器的增益可藉由調整該等第一級放大器與第二級放大器中每一者的增益加以程式化。
根據本發明另一項觀點說明一種製造可程式化增益放大器的方法。該方法包含：配置一第一級放大器成操作於至少一相對高的電源供應電壓處，以便在該第一級放大器之輸入處適應於相對大範圍的輸入訊號，該第一級放大器具有可從以相對粗糙遞增值分開的一組預設增益設定值中進行調整的增益設定值，以便最小化為設定每 一個增益設定值而必須以高電壓主動裝置來施行之類比切換器的數量；以及配置一第二級放大器成操作於低於該高電源供應電壓之至少一相對低的電源供應電壓處，以便最小化用於該第二級放大器的必要IC面積，其中，該第二級放大器的增益可從以介於該等粗糙遞增值之間的相對小遞增值分開的一組增益設定值中進行調整，以便達到組合的預設增益解析度。該可程式化增益放大器的增益可藉由調整該等第一級放大器與第二級放大器中每一者的增益加以程式化。
10‧‧‧第一級
12‧‧‧第二級
OA1-OA6‧‧‧運算放大器
R1-R11‧‧‧電阻器
R31-R36‧‧‧電阻器
R41-R42‧‧‧電阻器
R51-R52‧‧‧電阻器
R61-R68‧‧‧電阻器
R71-R78‧‧‧電阻器
S1-S19‧‧‧切換器
C1-C2‧‧‧電容器
圖1為根據本文中教示內容之可程式化增益放大器電路的方塊圖，其圖解最適合會遇到大共模輸入電壓之應用的配置。
圖2為根據本文中教示內容之可程式化增益放大器電路的方塊圖，其圖解對照圖1之具有大共模輸入電壓之大公差的配置。
圖3為根據本文中教示內容之可程式化增益放大器電路的方塊圖，其圖解雷同於圖2的配置，具有用以驅動有差動或單端輸入配置之類比至數位轉換器的附加靈活性。
圖4為圖3中之可程式化增益放大器電路的更詳細方塊圖，其圖解由電子切換器與電阻器所組成之其中一種可能排列。
本申請案說明一種可程式化增益放大器(Programmable-Gain Amplifier，PGA)，較佳的係，具有積體電路(IC)的形式，其希望正確調整類比訊號電壓，俾便它們可當作輸入訊號被施加至現代電路，尤其是，現代的類比至數位轉換器(Analog-to-Digital Converter，ADC)積體電路(IC)，使得該等外加訊號落在此等現代電路能夠處理的輸入訊號的規定動態範圍(振幅)裡面。最現代的ADC IC係以相對低電壓的CMOS製程來製作，以便善用此等製程中的高度整合。因此，此等ADC IC的滿刻度輸入電壓極少超過數伏特。因此，數位化較大的電壓(例如，在專業語音和廣播線路位準訊號中通常會遇到的電壓)需要使用一衰減器，其係被連接用以在該等語音和廣播線路位準訊號被施加至該ADC IC的輸入之前先降低位準。
另一方面，諸如通常可在麥克風之輸出處取得的訊號電壓則可能落在數毫伏特的範圍中，倘若要完整運用該轉換器之可用輸入訊號動態範圍的話，在該等訊號電壓被施加至該ADC IC的輸入之前必須先使用一具有顯著增益的放大器。
所以，需要一種其增益可在從小於一(衰減)至遠大於一(放大)的大動態範圍中進行調整的PGA IC。此種裝置應該能夠接受遠超過目前可取得之ADC IC之極限的輸入訊號電壓，例如，專業語音線路位準訊號經常超過10Vrms(14.14Vspeak)。同時，PGA IC應該有低輸入雜訊，尤其是在它的最高增益設定值處，以免損及輸入訊號(例如，來自動態麥克風的輸入訊號)的動態範圍。此等麥克風的自雜訊(self-noise)經常係一150歐姆電阻器之熱雜訊的大小。用於此應用的PGA IC的輸入雜訊電壓不應該促成顯著在此位準以上的額外雜訊。
具有低輸入雜訊電壓的放大器較佳的係具有非反向配置(亦稱為串-並式(series-shunt)回授放大器)，因為反向型放大器(亦稱為並-並式(shunt-shunt)回授放大器)在輸入阻抗和輸入雜訊電壓之間會有固有的取捨。因此，希望滿足前述必要條件的PGA需要運用非反向配置的第一級放大器，使得該輸入阻抗能夠被選為最適配該應用，而不損及雜訊效能。以實例來說，反向放大器可能會有一不大於150歐姆的輸入阻抗，以免提高具有150歐姆來源阻抗之麥克風的總雜訊小於3dB，從而忽略來自該放大器中主動電路系統的任何貢獻。此輸入阻抗低於大部分現代麥克風所希的阻抗，其通常應該有至少1千歐姆阻值的負載。相反地，非反向放大器的輸入阻抗僅受限於該等主動電子元件的輸入阻抗，並且能夠使用輸入上的電阻性終止被隨意設為小於此輸入阻抗的任何數值。只要終止阻值顯著大於該來源阻抗，這便不會損及輸入雜訊電壓。
使用非反向放大器配置暗喻著該放大器之輸入級必須接受一輸入訊號電壓的完整動態範圍。這暗喻著該放大器輸入級的總電源供應電壓必須至少等於單端輸入放大器的最大預期輸入訊號電壓，或是至少等於差動輸入放大器的最大預期輸入訊號電壓的一半。對專業語音線路位準訊號的情況來說，必要的電源供應電壓係在20至 40伏特的範圍中(或者，分離式電源供應器的+/-10伏特至+/-20伏特)。在積體電路製程中施行高電壓裝置需要在該積體電路上用到比施行低電壓裝置顯著更多的面積。再者，操作在高電源供應電壓處的電路系統於給定操作電流中消耗的功率會多過操作在較低電源供應電壓處的電路系統。所以，本發明希望最小化操作在高電壓電源供應電壓處的電路系統。
下面說明一種包括操作於至少一相對高之電源供應電壓處之低雜訊第一級放大器的PGA IC，以便在該第一級放大器之輸入處適應於相對大動態範圍的輸入訊號。此第一級放大器的增益係以相對粗糙的梯級來切換，以便涵蓋所希的增益範圍(用以適應於該輸入訊號之整個可能的動態範圍)，並且最小化必須以高電壓主動裝置來施行之類比切換器的數量。該PGA IC還包括操作於(低於用於第一級之(多個)電源供應電壓)至少一相對低的電源供應電壓處的第二級，以便最小化必要的IC面積。用於此級的(多個)電源供應電壓較佳的係匹配於要被此第二級驅動之類比電路系統(舉例來說，在ADC IC中)的(多個)電源供應電壓。該第二級放大器為反向配置，允許其被設為小於一的增益。此第二級放大器的增益係以相對小的梯級來切換，用以填補該第一級增益的粗糙梯級，以便達到所希的總增益解析度。明確地說，第二級放大器的增益可從以相對小遞增值分開的一組增益設定值中進行調整。該等遞增值填補第一級放大器之粗糙遞增值中每一者之間的間隙，以便達到組合的預設增益解析度。舉例來說，第二級的增益遞增值可能為第一級的增益遞增值的1/10。依此方式，組合增益解析度會比第一級的粗糙增益解析度提高10倍。
此種PGA之其中一種實施例的方塊圖顯示在圖1中。該PGA包含兩級10與12。第一級10係相對高電壓放大器級，而第二級12係相對低電壓放大器級。第一級10的終端INP與INN接受差動輸入電壓。第一級包含運算放大器OA1與OA2以及電阻器R1、R2、R3，其中，差動增益的定義實質上為： 其中，VINP與VINN分別為終端INP與INN處的電壓，而VHVOUTP與 VHVOUTN分別為輸出終端HVOUTP與HVOUTN處的電壓。
共模增益的定義實質上為： 電阻器R1與R2較佳的係數值相等。回授網路電阻器R1、R2、以及R3的數值會使用電子切換器來改變，以便以相對粗糙的梯級或遞增值來調整第一級的差動增益Ad1。此等連續增益梯級中的每一者較佳的係和前一個梯級有固定比例關係，俾便每一個連續梯級會改變該增益固定的dB數額。於其中一實施例中，差動增益Ad1會在三個12dB梯級中從最小值0dB或1V/V改變至最大值36dB或63.1V/V，R3為開放電路。有各種配置可以電子的方式改變R1、R2、以及R3所形成的回授網路。其中一種可能的方法在2010年8月16日以Gary Hebert名義提申之待審專利申請案美國專利申請案序號第12/857,099號(已公開為美國專利申請公開案第2011/0068863 A1號)中說明過，該案已受讓給本案受讓人。本文以引用的方式將其主旨完整併入。
再次參考圖1，運算放大器OA1與OA2係由高電壓電源供應電壓來供電，較佳的係，施加在終端VHV+與VHV-處。請注意，此等終端雖然被複製在圖1中的運算放大器OA1與OA2上；實際上，在IC中僅需要一對終端。終端VHV+與VHV-之間的電壓差經過選擇，以允許當第一級的增益被設為其最小數值時輸入終端INP與INN之間的最大預期訊號電壓會被再生，卻不會在輸出終端HVOUTP與HVOUTN處的訊號之間造成過度失真。這暗喻著運算放大器OA1與OA2以及它們相關聯的增益切換電路系統必須使用具有充足電壓能力的半導體裝置來實現。
於圖中所示實施例中，第二級放大器12包含完全差動運算放大器OA3以及回授網路電阻器R4至R7。電阻器R4與R5被配置成輸入電阻器，用以接收被施加至該級之輸入LVINP與LVINN的訊號，而且各被連接至放大器OA3的一輸入。電阻器R6被連接在OA3的其中一個輸入和與該輸入相關聯的反向輸出之間；而電阻器R7被連接在OA3的另一個輸入和與該輸入相關聯的反向輸出之間。電阻器R6的數值較佳的係等於電阻器R7的數值，而且電阻器R4的數值較佳的 係等於電阻器R5的數值。於此條件下，差動增益實質上為： 其中，VLVINP與VLVINN分別為終端LVINP與LVINN處的電壓，而VOUTP與VOUTN分別為終端OUTP與OUTN處的電壓。
第二級的完全差動運算放大器OA3較佳的係併入一內部共模回授迴路，其被配置成用以在終端VREF處接受一參考輸入電壓，並且強制終端OUTP與OUTN處的共模電壓實質上等於終端VREF處的電壓。只要電阻器R6的數值和電阻器R4的數值的比例等於電阻器R7的數值和電阻器R5的數值的比例，終端LVINP與LVINN處的共模電壓便實質上會因該共模回授迴路的作用而被拒斥。
於圖中所示實施例中，被施加至終端VREF的電壓較佳的係等於要從輸出終端OUTP與OUTN處被驅動的ADC的參考電壓。被施加至終端VLV+和GND的電源供應電壓較佳的係等於用於要從輸出終端OUTP與OUTN處被驅動的ADC的類比部分的電源供應電壓。
被連接在終端HVOUTP與終端LVINP之間的外部AC耦合電容C1及被連接在終端HVOUTN與終端LVINN之間的C2係用以隔離HVOUTP與HVOUTN終端處的DC共模電壓以及輸入終端LVINP與LVINN，但是允許感興趣頻率的AC訊號通過而不會衰減。於許多應用中，第二級放大器在終端VLV+和GND處的電源供應器係相對於接地參考電壓的單一供應電壓；而第一級放大器的電源供應器則係相對於接地參考電壓之所謂的雙或分離供應電壓。於此情況中，終端HVOUTP與HVOUTN處的DC共模電壓(通常等於INP與INN終端處的共模電壓，小偏移電壓除外)通常被選為靠近接地參考電壓。這會最大化HVOUTP與HVOUTN終端之間的潛在電壓擺動。這顯著不同於通常介於VLV+和GND之間的終端OUTP與OUTN處的共模輸出電壓。此情況會導致DC電流流經電阻器R4至R6而且倘若電容器C1與C2未被包含以阻隔該等級之間的DC的話則會非必要地浪費電力。然而，該電路之正確操作卻未必需要電容器C1與C2。進一步言之，其它配置亦可能落在本技術範疇裡面，包含使用共模伺服迴路 圍繞該第一級，用以將終端HVOUTP與HVOUTN處的DC共模輸出電壓設為實質上等於VREF終端處的電壓。或者，第二級DC共模輸出電壓可以使用VREF終端處的合宜電壓被設為匹配第一級的DC共模輸出電壓。這可能需要將第二級輸出ac耦合至大部分目前ADC IC的輸入之中。
回授網路電阻器R4至R7的數值會使用電子切換器來改變，以便以精細梯級來調整第二級的差動增益Ad2，填補第一級之增益梯級中的間隙，用以達到所希的增益解析度。此等連續增益梯級中的每一者較佳的係和前一個梯級有固定比例關係，俾便每一個連續梯級或遞增值會改變該增益固定的dB數額。進一步言之，連續增益之間的固定比例較佳的係連續第一級增益梯級之間的固定比例的整數因數，使得整個PGA的總增益可以每個梯級相同dB數的遞增值來改變。於其中一實施例中，第二級差動增益Ad2會藉由在全部八個設定值處改變電阻器R6與R7的數值，並且保持R6R7，而在七個相等3dB梯級中從-20dB改變至+1dB。除此之外，電阻器R4與R5亦可以改變，用以增加額外的增益梯級，舉例來說，單一梯級會增加額外的+12dB增益。當結合如前面所述之增益以12dB遞增值從0dB改變至36dB的第一級時，整個PGA的總增益範圍便以3dB遞增值從-20dB改變至+49dB。因此，該等兩級的兩個可調整增益便定義該組合的動態範圍，並且達到組合的預設增益解析度。
舉例來說，表1所示的係針對上述配置之所有增益設定值的電阻器R1至R7的數值。
此範例僅為達解釋之目的。本技術之範疇裡面可能涵蓋許多其它可能的增益範圍與解析度組合。明確地說，於某些情況中，讓電阻器R1、R2、及/或R3的阻值為可調整可能有幫助，使得每一個電阻器的阻值皆可改變用以施行第一級增益的變化。
第二級的最小增益較佳的係被選為用以衰減(增益係數小於一)第一級輸出終端HVOUTP與HVOUTN處的最大預期差動輸出電壓至要從第二級輸出終端OUTP與OUTN處被驅動之ADC的滿刻度輸入電壓。這確保第一級的完整動態範圍皆被運用到。於上面所示 的範例中，-20dB的最小第二級增益會衰減HVOUTP與HVOUTN終端處的20Vrms訊號電壓至2Vrms，其係目前ADC的常見滿刻度輸入電壓。
在最高總增益設定值處，第一級放大器乘以其增益之後的輸入雜訊經常為主要雜訊源，掩蓋過第二級或是和該雙級放大器相連的ADC的貢獻。一旦如此，提高第一級放大器增益以提高總增益便沒有任何進一步優點。所以，較佳的係，進一步提高施行在第二級中的增益，其能夠利用佔用的矽面積少於高電壓半導體裝置的低電壓半導體裝置來達成。此情況圖解在上面針對八個最高增益設定值的範例中，其中，第一級增益保持恆定在+36dB處；而第二組回授阻值則被運用圍繞第二級，以便允許其增益以相等的3dB遞增值或梯級在-8dB與+13dB之間改變。必要的額外低電壓電子切換器佔用的面積遠小於用以增加+48dB增益設定值至第一級的單一額外高電壓切換器。
如上面所述，第一級的共模增益為一，因此，出現在輸入終端INP與INN處的任何AC共模電壓皆會通往第二級輸入終端LVINP與LVINN而不被衰減。此等共模電壓會導致運算放大器OA3之反向與非反向輸入終端處的電壓等於： 其中，VOA3IN為運算放大器OA3之任一輸入終端處的電壓，VCMIN為終端INP與INN處的共模輸入電壓，以及VREF為VREF終端處的電壓。
因為運算放大器OA3操作在顯著低於運算放大器OA1與OA2的電源供應電壓處，在運算放大器OA3之輸入終端處劇烈失真之前的允許電壓擺動會顯著低於運算放大器OA1與OA2之輸入或輸出終端處。
於許多應用中，一伏特或更大的共模干擾並不罕見。於此等情況中會希望防止該共模干擾電壓出現在運算放大器OA3之輸入終端處，以便維持第二低電壓級的可用線性電壓範圍用於所希的差動訊號。圖2所示的係滿足此目標之可程式化增益放大器PGA IC配置的第二範例的方塊圖。
在圖2中，完全差動運算放大器OA4以及其相關聯的電阻器R8至R11已被加入第一級差動放大器，被排列成用以接收運算放大器OA1與OA2以及電阻器R1、R2、R3所形成之配置的輸出。明確地說，用以連接具有回授電阻器R1之運算放大器OA1之輸出的輸出節點會被連接至輸入電阻器R8，其接著會被連接至運算放大器OA4的非反向輸入；而用以連接具有回授電阻器R2之運算放大器OA2之輸出的輸出節點會被連接至輸入電阻器R9，其接著會被連接至運算放大器OA4的反向輸入。回授電阻器R10被連接在運算放大器OA4的負輸出與非反向輸入之間，而回授電阻器R11被連接在運算放大器OA4的正輸出與反向輸入之間。用以連接負輸出與回授電阻器R10的輸出節點會被連接至輸出接針HVOUTN，而用以連接正輸出與回授電阻器R11的輸出節點會被連接至輸出接針HVOUTP。完全差動運算放大器OA4會被連接至和運算放大器OA1與OA2相同的高電壓電源供應終端對VHV+與VHV-，並且因而有雷同的最大差動輸出電壓能力。為最大化可用的動態範圍，電阻器R8至R11的數值全部相等，設定從運算放大器OA1與OA2之輸出終端至完全差動運算放大器OA4之輸出終端的差動增益為一，讓其輸出訊號盡可能保持高位準，而不會早期截斷(premature clipping)。
完全差動運算放大器OA4較佳的係併入一內部共模回授迴路，其被配置成用以在終端VREFHV處接受一參考輸入電壓，並且強制終端HVOUTP與HVOUTN處的共模電壓實質上等於終端VREFHV處的電壓。只要電阻器R8的數值和電阻器R10的數值的比例等於電阻器R9的數值和電阻器R11的數值的比例，終端INP與INN處的共模電壓便實質上會因該共模回授迴路的作用而被拒斥，並且因而避免被傳送至低電壓第二級放大器。
被施加至終端VREFHV的電壓較佳的係靠近被施加至終端VHV+與VHV-的電源供應電壓之間的中間值，以便最大化在終端HVOUTP與HVOUTN處可用的輸出電壓擺動。
將完全差動運算放大器OA4以及電阻器R8至R11加入高電壓第一級放大器電路，第二級放大器電路便不再需要提供共模 拒斥。於此情況中，第二級放大器可如圖3中所示般來施行。圖3中，圖1與2中的完全差動運算放大器OA3已經被運算放大器OA5與OA6取代。此等兩個運算放大器同樣操作於被施加至終端VLV+和GND的電源供應電壓，它們低於被施加至終端VHV+與VHV-的電源供應電壓，並且較佳的係等於用來供電給要從終端OUTP與OUTN處被驅動之ADC的電源供應電壓。電阻器R4至R7的功能如同前面針對圖1所述，並且較佳的係遵循前面提及的相同限制條件。此種包括運算放大器OA5與OA6以及電阻器R4至R7的第二級放大器沒有在LVINP與LVINN終端處提供任何的共模電壓拒斥；但是因為出現在終端INP與INN處的共模輸入電壓最終會被運算放大器OA4和它的相關聯電阻器拒斥，所以，這未必需要。使用單端運算放大器OA5與OA6而非完全差動運算放大器OA3的優點係，其提供以平衡輸入或單端輸入來驅動態範圍ADC IC的靈活性。於單端輸入ADC IC的情況中，僅需要輸出OUTP與OUTN中的其中一者，而未被使用到的運算放大器(OA5或OA6)可進入低功率、非運算狀態中，以便降低功率消耗。
圖4所示的係用以施行上面範例中提出的電阻器數值改變的切換排列的其中一種可能的施行方式。舉例來說，切換器S1至S19全部代表電子控制式類比傳輸閘，其可以，但是未必，利用互補式MOS(金屬-氧化物-半導體)電晶體以積體電路形式來施行。於一較佳的實施例中，此等切換器可以利用如美國公開專利申請案第2011/0068863 A1號中所述的閘極-驅動電路來控制，以便最小化因為藉由訊號電壓改變來調制該等切換器之導通阻值的關係所造成的失真，該引證申請案以引用的方式被併入並且附加在本文中。
圖4中的切換器S1至S3用來改變運算放大器OA1與OA2之反向輸入終端之間的淨阻值(此阻值在圖1至3以及表1中稱為R3)。此等三個切換器各被連接在一對等值電阻器之間，該等電阻器被選為用以在該等切換器連續閉合時施行所希的第一級增益設定值。保持該等切換器在等值電阻器對R31-R32、R33-R34、以及R35-R36的接點處會因為差動輸入電壓的關係而最小化該等切換器終端處的電壓擺動。這會進一步最小化隨著訊號電壓改變由切換器導通阻值變化所造 成的失真。
表1中所列之R3的阻值可利用圖4中的排列依照下面方式來施行。為將第一級增益設為一(0dB)，全部三個切換器S1至S3皆為不導通，或者為開放電路。這對應於表1中-20dB、-17dB、-14dB、以及-11dB的總增益設定值。為將第一級增益設為+12dB，切換器S1會導通為低阻值狀態，而切換器S2與S3仍為不導通。這對應於表1中-8dB、-5dB、-2dB、以及+1dB的總增益設定值。假設電阻器R1與R2各具有如表1中所列4千歐姆的數值，電阻器R31與R32則各具有下面數值： 其中，RS1為電子切換器S1的標稱導通阻值。
為將第一級增益設為+24dB，切換器S1與S2兩者會導通，而切換器S3仍為不導通。這對應於表1中+4dB、+7dB、+11dB、以及+13dB的總增益設定值。
再次假設R1與R2各具有4千歐姆的數值，R33與R34則各具有下面數值： 其中，RS2為電子切換器S2的標稱導通阻值。
為將第一級增益設為+36dB，切換器S1、S2以及S3全部會導通。這對應於表1中總增益設定值+16dB至+49dB。再次假設R1與R2各具有4千歐姆的數值，R35與R36則各具有下面數值： 其中，RS3為電子切換器S3的標稱導通阻值。
當第一級增益提高時(而R3的淨值會下降)連續並聯加入該等電阻器-切換器組合係用來最小化切換器導通阻值對增益精確性的影響。較佳的係，切換器S1至S3的導通阻值會與和每一個切換器串聯連接的阻值總和成正比，俾便：
藉由放置一和每一個電阻器R1與R2串聯的額外切換器可以進一步降低切換器導通阻值對增益精確性的影響。此等切換器 在正常操作期間一直為導通，並且用以顯著抵消切換器導通阻值對增益精確性的影響。此等切換器的導通阻值較佳的係被選為如下： 其中，RSR1與RSR2為分別和電阻器R1與R2串聯的永久導通電子切換器的標稱導通阻值。
圖4中的切換器S4與S5係用以分別改變LVINN和運算放大器OA5的反向輸入之間的淨阻值以及LVINP終端和運算放大器OA6的反向輸入之間的淨阻值(此等阻值在圖3以及表1中分別稱為R4與R5)。此等切換器分別並聯連接電阻器R42與R52以及電阻器R41與R51，用以在最高總增益設定值需要時提昇第二級增益。切換器S4與S5較佳的係其中一個終端被連接至它們個別的串聯電阻器，而另一端被連接至它們的個別運算放大器的反向輸入。這會因為該等運算放大器反向輸入虛擬接地而最小化訊號電壓所造成之該等切換器終端上的電壓變化，從而最小化因為藉由訊號電壓來調制切換器導通阻值的關係所造成的失真。
表1中所列之電阻器R4與R5的阻值可利用圖4中的排列依照下面方式來施行。電阻器R41與R51各被選為18千歐姆。電阻器R42與R52各被選為6.04千歐姆減去切換器S4或S5的標稱導通阻值。在表1總增益設定值介於-20dB與+37dB之間，切換器S4與S5為不導通。在表1總增益設定值介於+40dB與+49dB之間，切換器S4與S5為導通。
圖4中的切換器S6至S12係用以改變從該輸出終端至運算放大器OA5之反向輸入終端的淨回授阻值；同樣地，切換器S13至S19係用以改變從該輸出終端至運算放大器OA6之反向輸入終端的淨回授阻值(此等阻值在圖3以及表1中分別表示為R6與R7)。切換器S6至S12分別將電阻器R62至R68並聯連接電阻器R61。切換器S13至S19在閉合時分別將電阻器R72至R78並聯連接電阻器R71。所有此等切換器S6至S19的其中一個終端被連接至一運算放大器反向輸入，而另一個終端經由一串連電阻器被連接至一運算放大器輸出終端，以便最小化因為訊號電壓變化的關係所造成之該等切換器終端上 的電壓變化。
舉例來說，表1中所列之電阻器R6與R7的阻值可先根據下面的表2來選擇電阻器數值而利用圖4中的排列來施行。
其中，RSk為切換器Sk的導通阻值。
用以利用表2中電阻器數值來施行表1中所列之電阻器R6與R7之數值的一組切換器設定值範例摘要說明在下面表3中。
圖4中切換器S4至S19的導通阻值應該較佳的係和它們相關聯的串聯電阻器的數值成正比。舉例來說： ...等其中，RSk為切換器Sk的導通阻值。
圖4中所示之第二級電路的增益精確性能夠藉由包含和電阻器R41、R51、R61、以及R71串聯之在正常操作中一直導通的電子切換器而提高。此等切換器的導通阻值較佳的係和各自串聯的電阻器的數值成正比，俾便： ...等其中，RSk為切換器Sk的導通阻值，而RSRn為串聯電阻器Rn之一直導通的切換器的導通阻值。
圖1中的運算放大器OA1與OA2幾乎一直呈現彼此不匹配的精細輸入偏移電壓。運算放大器OA1與OA2的輸入偏移電壓之間的差異構成圖1之第一級放大器的淨差動輸入偏移電壓。改變包 括電阻器R1、R2、以及R3的回授網路而導致的DC增益變化會在輸出終端HVOUTP與HVOUTN處造成差動DC電壓變化。當在語音應用中出現增益變化時，此等DC輸出電壓變化會造成聽得見的「砰砰聲」。所以，較佳的係，在語音應用中，DC增益保持恆定，而AC增益會改變。其中一種解決方案為增加一電容器串聯圖1中的電阻器R3。增加此電容器會強制第一級放大器的DC差動增益在電阻器R1、R2、以及R3的所有組合中皆成為一。較佳的係，選擇和電阻器R3串聯的ac耦合電容器，俾使得其對AC增益的效應會遠在該應用中感興趣的頻率以下。對語音應用來說，這暗喻著由電阻器R3(其最低數值)和電容器C3所形成之高通濾波器極點必須遠在20赫茲以下。因為低雜訊為本技術的目標，所以，在該範例中，電阻器R3的最低數值通常會小於數百歐姆，這暗喻著實際上無法包含在一積體電路上的耦合電容器數值。因此，可於該積體電路增加一對接針，以允許連接一和R3(或是其如圖2至4中所示的等效網路)串聯的外部ac耦合電容器。本技術範疇裡面亦可能涵蓋在第一級放大器中維持恆定DC增益的其它方式。此等方式包含使用一具有低輸入偏移電壓的額外伺服放大器，用以監視第一級放大器的差動輸出，以及透過一負回授迴路增加一修正電壓至該第一級放大器輸入。
用於該第一級放大器的(該等)高電源供應電壓的位準以及構成大範圍輸入訊號的輸入訊號的範圍和該積體電路之應用有函數關係。進一步言之，第一級放大器的增益設定值可從以相對粗糙遞增值分開的一組預設增益設定值中的任何一者進行調整，以便最小化為設定每一個增益設定值而必須以高電壓主動裝置來施行之類比切換器的數量。
應該明白的係，於此範例中，第二級放大器中有多於用以在第一級放大器之粗糙的12dB增益梯級之間提供所希增益解析度(此情況中為3dB)所需要的可用設定值。利用第二級中33dB(-20dB至+13dB)的增益範圍，該等第一級增益梯級可降至0dB與僅有+36dB，而且仍可達到有3dB梯級之-20dB至+49dB的總增益範圍。然而，實際上，在前面36dB的增益設定值中保持很低的第一級增益卻會導致 第二級雜訊於此增益範圍的上端處超額貢獻至總輸入雜訊，從而損及動態範圍。因為第二級放大器被配置在反向模式中，如此方能被設為小於一的增益；所以，除非它的輸入阻抗非常低，否則，它的雜訊會損降。縮小圍繞OA5與OA6之回授電阻器的數值需要提高來自第一級的輸出電流，而且外部耦合電容器C1與C2要有較大的數值。這些都是在本技術的範疇裡面可能會進行的取捨，以便符合特定應用的需求。
還應該明白的係，亦可能提供更高的解析度(舉例來說，1dB或2dB)或較小的解析度(舉例來說，4dB或6dB)，其仍在本技術的教示內容範圍裡面。因此，第二級的解析度可以該範圍(舉例來說，1dB至6dB)中相對小的遞增值來設定。此外，第一級的解析度可以該等小遞增值設定值之整數倍的相對粗糙遞增值來設定。因此，以前面範例為基礎，第一級之增益的相對粗糙遞增值的範例可能落在2dB至12dB的範圍裡面。又，亦可以達成由切換器與阻值組成的替代分佈，例如，在表1的R4與R5的數值中提供更多變異並且在R6與R7的數值中提供較少變異；或者，在表1的R3的數值中提供更多變異，或是在R1與R2的數值中提供部分變異。本技術的此等和其它變異可使其適應於針對雜訊與動態範圍效能以及不同增益範圍和梯級大小的不同必要條件，它們全部都能讓本技術適應於不同的應用必要條件。
前面雖然已說明本文主張之主旨的實施例的一或更多個範例；但是，應該瞭解的係，可於其中進行各種修正，而且可以各種形式與範例來施行本文中所揭之主旨，而且該等教示內容可套用在許多應用中，本文中僅說明其中一部分。下面申請專利範圍的用意在主張落在本教示內容之真實範疇裡面的任何及所有應用、修正、以及變化。
除非另外提及，否則，本說明書中(包含後面的申請專利範圍)提出的所有測量、數值、額定值、位置、強度、尺寸、以及其它規格僅為範例，並且係近似值，而非確切值。它們預期有和它們相關功能一致並且係和它們有關之技術中慣用的合理範圍。
本發明保護的範圍僅由後面的申請專利範圍來限制。該 範圍預期並且應該被解釋為當依照本說明書來解釋時和後面申請專利範圍中所使用之語言文字的普通意義一樣廣泛，並且涵蓋所有結構性與功能性等效例。儘管如此，該等申請專利範圍中沒有任何一者預期涵蓋不符專利法101條、102條、或103條之必要條件的主旨，而且亦不可以此種方式來解釋。因此，本發明放棄此主旨之任何非預期涵蓋範圍的權利。
除上面所述以外，本文已述或圖解者沒有預期或不應該被解釋為奉獻任何器件、步驟、特點、目標、好處、優點、或公開等效例，不論其是否在申請專利範圍中述及。
應該瞭解的係，除非本文中已提出特別的意義，否則，本文中使用的術語與措辭的普通意義在它們對應的個別探索與研究領域中和此等術語與措辭相符。關係術語(例如，第一、第二、以及類似語)可能單獨用來區分一實體或動作和另一實體或動作，而未必需要或暗喻此等實體或動作之間存在任何此種真實關係或順序。本文所使用的術語「包括」或其任何其它變化用語涵蓋非排外的包含意義，因此，包括一元件清單的製程、方法、物品或是設備不僅包含該些元件，而且包含未明確列出或此類製程、方法、物品或設備固有的其它元件。若沒有進一步條件限制，元件前方的「一」並不排除在包括該元件的製程、方法、物品或是設備中有額外完全相同的元件存在。「粗糙」一詞係相對於第二級放大器的「小」梯級。該組之中的預設增益設定值的數量以及「類比切換器的最小數量」係使用到該積體電路之應用的函數。
本發明的發明摘要係提供用以讓讀者快速明白技術性揭示內容的本質。應該瞭解的係，發明摘要之提出並非用來詮釋或限制申請專利範圍的範疇或意義。此外，在前面的【實施方式】中可以看見，為達簡化揭示之目的，不同的特點會被聚集在不同的實施例中。此種揭示方法不應被詮釋為映現的意圖為本文所主張的實施例所需要之特點多過每一個專利申請項中明確敘述者。確切地說，如同下面申請專利範圍之映現，本發明的主旨在於少於單一已揭實施例的所有特點。因此，下面的申請專利範圍會以引用的方式被併入【實施方式】 中，每一個專利申請項各自表示一分開主張的主旨。
10‧‧‧第一級
12‧‧‧第二級
OA1-OA3‧‧‧運算放大器
R1-R7‧‧‧電阻器
C1-C2‧‧‧電容器

Claims (21)

  1. 一種包含可程式化增益放大器的積體電路(IC)，該可程式化增益放大器包括：一第一級放大器，被配置成操作於至少一相對高的電源供應電壓，以便在該第一級放大器之輸入處適應於相對大範圍的輸入訊號，該第一級放大器具有可從以相對粗糙遞增值分開的一組預設增益設定值中進行調整的增益設定值，以便最小化為設定每一個增益設定值而必須以高電壓主動裝置來施行之類比切換器的數量；以及一第二級放大器，被配置成操作於低於該高電源供應電壓之至少一相對低的電源供應電壓，以便最小化用於該第二級放大器的必要IC面積，其中，該第二級放大器的增益可從以介於該等粗糙遞增值之間的相對小遞增值分開的一組增益設定值中進行調整，以便達到組合的預設增益解析度；其中，該可程式化增益放大器的增益可藉由調整該等第一級放大器與第二級放大器中每一者的增益加以程式化。
  2. 根據申請專利範圍第1項的積體電路，其中，該可程式化增益放大器的增益可程式化在小於一的增益和一以上的增益之間。
  3. 根據申請專利範圍第1項的積體電路，其中，該第一級放大器係低雜訊放大器。
  4. 根據申請專利範圍第1項的積體電路，其中，該第二級放大器運用並-並式負回授並且被配置成以至少一電源供應器來操作。
  5. 根據申請專利範圍第4項的積體電路，進一步包含一輸出，其被調適成用以被耦合至一類比至數位轉換器的輸入，該類比至數位轉換器包含被配置成操作於該相對低的電源供應電壓的類比電路系統。
  6. 根據申請專利範圍第1項的積體電路，其中，該第二級放大器運用並-並式負回授，以便讓該第二級放大器被設為包含小於一之增益的增益設定值。
  7. 根據申請專利範圍第1項的積體電路，其中，該第一級放大器之預設解析度的該等粗糙遞增值中的每一者係該第二級放大器之增益設定值的該等相對小遞增值中的每一者的整數倍。
  8. 根據申請專利範圍第1項的積體電路，其中，該第二級放大器之增益設定值的該等相對小遞增值界定該等第一級放大器與第二級放大器之組合的解析度。
  9. 根據申請專利範圍第1項的積體電路，其中，該等相對小遞增值中的每一者係在1dB至6dB的範圍中。
  10. 根據申請專利範圍第1項的積體電路，其中，該可程式化增益放大器之增益中的每一個連續遞增值和前一個遞增值有固定比例關係，使得每一個連續遞增值會改變該增益固定的dB數額。
  11. 根據申請專利範圍第10項的積體電路，其中，差動增益Ad1會從最小值0dB改變至最大值36dB。
  12. 根據申請專利範圍第1項的積體電路，其中，該第一級放大器包含一差動放大器排列。
  13. 根據申請專利範圍第12項的積體電路，其中，該差動放大器排列包含一對運算放大器，被配置成用以為差動輸入電壓提供可程式化增益並且為共模輸入電壓提供單位增益。
  14. 根據申請專利範圍第12項的積體電路，其中，該第二級放大器包含一完全差動運算放大器。
  15. 根據申請專利範圍第14項的積體電路，其中，該完全差動運算放大器包含一內部共模回授迴路，被配置成用以(1)接受一參考輸入電壓，以及(2)強制該第二級放大器之輸出終端處的共模電壓實質上等於該參考輸入電壓。
  16. 根據申請專利範圍第1項的積體電路，進一步包含AC耦合電容器，被連接在該第一級放大器之該等輸出以及該第二級放大器之該等輸入之間。
  17. 根據申請專利範圍第1項的積體電路，其中，該第一級放大器具有一AC增益設定值，以及不論該第一級放大器之該AC增益設定值為何皆被設為一的DC增益。
  18. 根據申請專利範圍第1項的積體電路，其中，該等第一級放大器與第二級放大器中每一者各包含可調整的回授網路電阻器，以便調整對應級放大器的增益。
  19. 根據申請專利範圍第1項的積體電路，其中，該第二級放大器的最小增益會將該第一級放大器的最大預期輸出電壓衰減至要由該第二級放大器輸出驅動的裝置的滿刻度輸入電壓。
  20. 一種製造可程式化增益放大器的方法，該可程式化增益放大器包括：配置一第一級放大器成操作於至少一相對高的電源供應電壓，以便在該第一級放大器之輸入處適應於相對大範圍的輸入訊號，該第一級放大器具有可從以相對粗糙遞增值分開的一組預設增益設定值中進行調整的增益設定值，以便最小化為設定每一個增益設定值而必須以高電壓主動裝置來施行之類比切換器的數量；以及配置一第二級放大器成操作於低於該高電源供應電壓之至少一相對低的電源供應電壓，以便最小化用於該第二級放大器的必要IC面積，其中，該第二級放大器的增益可從以介於該等粗糙遞增值之間的相對小遞增值分開的一組增益設定值中進行調整，以便達到組合的預設增益解析度；其中，該可程式化增益放大器的增益可藉由調整該等第一級放大器與第二級放大器中每一者的增益加以程式化。
  21. 根據申請專利範圍第20項的方法，其中，配置該等第一級放大器與第二級放大器包含配置該可程式化增益放大器的增益使其可程式化在小於一的增益和一以上的增益之間。
TW102116465A 2012-05-10 2013-05-09 可程式化增益放大器 TWI543525B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261645300P 2012-05-10 2012-05-10

Publications (2)

Publication Number Publication Date
TW201409932A true TW201409932A (zh) 2014-03-01
TWI543525B TWI543525B (zh) 2016-07-21

Family

ID=48428720

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105112025A TWI625933B (zh) 2012-05-10 2013-05-09 可程式化增益放大器
TW102116465A TWI543525B (zh) 2012-05-10 2013-05-09 可程式化增益放大器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105112025A TWI625933B (zh) 2012-05-10 2013-05-09 可程式化增益放大器

Country Status (7)

Country Link
US (1) US9083297B2 (zh)
CN (1) CN104584425B (zh)
DE (1) DE112013002394T5 (zh)
HK (1) HK1209532A1 (zh)
IN (1) IN2014DN09415A (zh)
TW (2) TWI625933B (zh)
WO (1) WO2013169777A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103259553A (zh) * 2012-02-17 2013-08-21 Imec公司 一种用于无线电设备的前端系统
CN107491115B (zh) * 2015-05-06 2019-12-03 宁波高新区健坤电热技术有限公司 一种高精度温控器及其工作方法
CN107317563B (zh) * 2017-08-21 2024-02-13 四川西南交大铁路发展股份有限公司 一种差分选择滤波电路及方法
CN108667453B (zh) * 2018-04-09 2021-08-31 上海集成电路研发中心有限公司 一种压摆率可调的低功耗驱动器电路
CN109104157B (zh) * 2018-07-19 2021-04-02 电子科技大学 一种自调零运算放大器
TWI695582B (zh) * 2018-10-30 2020-06-01 日商村田製作所股份有限公司 訊號處理電路
CN109660221A (zh) * 2018-12-18 2019-04-19 四川长虹电器股份有限公司 一种可变增益放大器电路
IT201900001913A1 (it) * 2019-02-11 2020-08-11 St Microelectronics Srl Circuito di interfaccia e procedimento corrispondente
US11152904B2 (en) * 2019-08-06 2021-10-19 Texas Instruments Incorporated Programmable gain amplifier with programmable resistance
US11695330B2 (en) * 2019-09-11 2023-07-04 Analog Devices International Unlimited Company Method to reduce the common-mode EMI of a full bridge converter using sampling common-mode feedback
JP7086492B2 (ja) * 2020-02-10 2022-06-20 矢崎総業株式会社 電圧検出装置
GB2598120A (en) * 2020-08-18 2022-02-23 Crypto Quantique Ltd Fully differential amplifier, circuit and system
CN116455335B (zh) * 2023-06-16 2023-08-22 微龛(广州)半导体有限公司 可编程增益放大器、模数转换器及芯片

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141169A (en) * 1997-10-23 2000-10-31 Cirrus Logic, Inc. System and method for control of low frequency input levels to an amplifier and compensation of input offsets of the amplifier
US6225618B1 (en) * 1998-11-04 2001-05-01 Nex Press Solutions Llc Digital densitometer with auto-ranging
TW423211B (en) * 1999-10-27 2001-02-21 Ind Tech Res Inst Control circuit for bias circuit of programmable gain amplifier
US6696892B1 (en) * 1999-11-11 2004-02-24 Broadcom Corporation Large dynamic range programmable gain attenuator
ATE485624T1 (de) 2000-08-03 2010-11-15 Broadcom Corp Verfahren und schaltung für einen verstärker mit zwei betriebsspannungen
US7013117B2 (en) * 2002-03-25 2006-03-14 Broadcom Corporation Analog power detection for gain control operations
US6570448B1 (en) 2002-01-23 2003-05-27 Broadcom Corporation System and method for a startup circuit for a differential CMOS amplifier
US7933567B2 (en) * 2006-01-26 2011-04-26 Qualcomm, Incorporated Method and apparatus for achieving linear monotonic output power
US7551025B2 (en) * 2007-08-29 2009-06-23 Margolis Mitchell E High-voltage transconductance circuit
JP5088131B2 (ja) * 2007-12-28 2012-12-05 富士通株式会社 電力制御回路及び電力制御方法
US8054085B2 (en) * 2008-03-31 2011-11-08 Electro Scientific Industries, Inc. Programmable gain trans-impedance amplifier overload recovery circuit
EP2128633B1 (en) * 2008-05-29 2012-05-02 Austriamicrosystems AG Current-sense amplifier arrangement and method for measuring a voltage signal
TWI362178B (en) * 2008-10-29 2012-04-11 Hycon Technology Corp Wide-range and high-resolution programmable gain amplifier
CN102577111B (zh) 2009-08-14 2015-01-07 塔特公司 用于低失真可编程增益放大器的动态开关驱动器

Also Published As

Publication number Publication date
WO2013169777A1 (en) 2013-11-14
DE112013002394T5 (de) 2015-02-26
TW201642585A (zh) 2016-12-01
US20130300503A1 (en) 2013-11-14
US9083297B2 (en) 2015-07-14
CN104584425B (zh) 2018-07-27
HK1209532A1 (zh) 2016-04-01
TWI543525B (zh) 2016-07-21
CN104584425A (zh) 2015-04-29
TWI625933B (zh) 2018-06-01
IN2014DN09415A (zh) 2015-07-17

Similar Documents

Publication Publication Date Title
TWI543525B (zh) 可程式化增益放大器
US6833759B2 (en) System and method for a programmable gain amplifier
USRE43776E1 (en) Layout technique for matched resistors on an integrated circuit substrate
TWI310265B (en) Gain amplifier with dc offset cancellation circuit
US6600365B1 (en) Audio transient suppression circuits and methods
CN110582935B (zh) 在具有多个回放路径的音频系统中进行切换
US9112465B2 (en) Digital calibration of programmable gain amplifiers
TW201228220A (en) Differential amplifier
JP2014519265A (ja) 電流バッファ
EP1347571A2 (en) System and method for a startup circuit for a differential CMOS amplifier
TW200847631A (en) Circuit arrangement and method for limiting a signal voltage
CN110603731B (zh) 具有可配置最终输出级的放大器中的切换
WO2018126159A1 (en) Current source noise cancellation
US20200076374A1 (en) Methods and apparatus for voltage buffering
Hsu et al. A 125 MHz-86 dB IM3 programmable-gain amplifier
CN114697844B (zh) 麦克风电路、麦克风模组及麦克风声压过载点提升方法
WO2018200936A1 (en) Control of switches in a variable impedance element
TWI401977B (zh) 具音量調節功能之音頻轉接裝置
CN109075754A (zh) 单端仪表折叠式栅-阴放大器
Cartasegna et al. A 0.18-µm CMOS,− 92-dB THD, 105-dB A DR, third-order audio class-D amplifier
US20050207564A1 (en) Low current telephone power line unit